JP2002050562A - 半導体製造装置、半導体装置の製造方法、及び半導体装置 - Google Patents

半導体製造装置、半導体装置の製造方法、及び半導体装置

Info

Publication number
JP2002050562A
JP2002050562A JP2000235293A JP2000235293A JP2002050562A JP 2002050562 A JP2002050562 A JP 2002050562A JP 2000235293 A JP2000235293 A JP 2000235293A JP 2000235293 A JP2000235293 A JP 2000235293A JP 2002050562 A JP2002050562 A JP 2002050562A
Authority
JP
Japan
Prior art keywords
test pattern
offset value
focus offset
pattern
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000235293A
Other languages
English (en)
Inventor
Takayuki Saito
隆幸 斉藤
Satoshi Miyagi
聡 宮城
Takuya Matsushita
琢哉 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000235293A priority Critical patent/JP2002050562A/ja
Priority to US09/773,497 priority patent/US6514122B2/en
Priority to TW090107962A priority patent/TW531766B/zh
Priority to KR10-2001-0018237A priority patent/KR100392040B1/ko
Publication of JP2002050562A publication Critical patent/JP2002050562A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216Mask projection systems
    • G03F7/70258Projection system adjustments, e.g. adjustments during exposure or alignment during assembly of projection system
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70641Focus
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023Aligning or positioning in direction perpendicular to substrate surface
    • G03F9/7026Focusing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)

Abstract

(57)【要約】 【課題】 半導体製造装置による製品処理を停止するこ
となく、フォーカスオフセット値を管理する。フォーカ
スオフセット値の管理間においてもフォーカスオフセッ
ト値をモニタする。 【解決手段】 製品ウェハ4に対して製品パターンを露
光するとともに、フォーカスオフセット値管理用のテス
トパターンを露光し、露光された製品ウェハ4を現像
し、製品ウェハ4上に現像されたテストパターンの寸法
を測定部8により測定し、測定されたテストパターンの
寸法を基に、半導体製造装置のフォーカスオフセット値
を演算部7により演算し、演算されたフォーカスオフセ
ット値となるように、半導体製造装置の投影光学系3の
フォーカスオフセット値を調整部6により調整する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体製造方法及
び半導体製造装置に係り、特にリソグラフィ工程でのフ
ォーカスオフセット値の管理に関するものである。
【0002】
【従来の技術】半導体装置製造過程のリソグラフィ工程
において、写真製版技術を利用した半導体製造装置とし
ての露光装置が用いられている。
【0003】図6は、従来の半導体製造装置の構成を示
す断面図である。図6に示す半導体製造装置は、露光用
の光を放射する光源である照明系1、露光パターンが描
画されたレティクル2、ステージ5上に支持されたウェ
ハ4に対して上記レティクル2の透過光を縮小投影する
投影光学系3によって概略構成されている。また、図中
の符号41は、フォーカス基準面であり、ウェハ4に形
成されたフォトレジスト膜(図示省略)の表面を示して
いる。すなわち、投影光学系3によって投影される光
は、ウェハ4のフォーカス基準面41にフォーカスされ
る。
【0004】ここで、フォーカスがフォーカス基準面4
1の上方にシフトした場合は、プラスのフォーカスオフ
セット値を投影光学系3に設定して、フォーカスをフォ
ーカス基準面41に合わせる。また、フォーカスが下方
にシフトした場合は、マイナスのフォーカスオフセット
値を投影光学系3に設定して、フォーカスをフォーカス
基準面41に合わせる。
【0005】上述したように、半導体製造装置におい
て、レティクル2に描画された露光パターンを、精度良
くウェハ4に露光するためには、投影光学系3のフォー
カスオフセット値の管理が重要である。
【0006】次に、従来のフォーカスオフセット値の管
理方法について説明する。先ず、半導体製造装置の製品
処理を停止して、一面にレジストが塗布されたベアシリ
コンウェハ4をステージ5上に載せ、製品用のレティク
ル2から、フォーカスオフセット値を管理するためのテ
ストパターンが描画されたレティクル2に交換する。
【0007】次に、フォーカスオフセット値をパラメー
タとして、ウェハ4上の複数の位置で、テストパターン
の露光を行う。詳細には、先ず、第1のフォーカスオフ
セット値(例えば、+0.3μm)で、ウェハ4上にテ
ストパターンを露光する。次に、上記第1のフォーカス
オフセット値でのパターン露光位置の近傍に、第2のフ
ォーカスオフセット値(例えば、+0.2μm)でテス
トパターンを露光する。さらに、その他複数のフォーカ
スオフセット値(例えば、+0.1,0,−0.1,−
0.2,−0.3μm)で、テストパターンの露光をそ
れぞれ行う。これにより、ウェハ4上には、フォーカス
オフセット値が異なる複数のテストパターンが形成され
る。
【0008】次に、上記複数のフォーカスオフセット値
でテストパターンが露光されたウェハ4を現像する。こ
れにより、複数のフォーカスオフセット値(−0.3〜
+0.3μm)にそれぞれ対応する複数のテストパター
ンが、ウェハ4上に形成される。
【0009】そして、ウェハ4上に形成された各テスト
パターンの寸法を、測長SEMにより測定し、テストパ
ターンの寸法が規格を満たす場合の、フォーカスオフセ
ット値の最大値と最小値を求め、その中心値をフォーカ
スオフセット値の最適値として管理していた。
【0010】また、ステージ5のレベリング用のパター
ン露光を行う際には、上記各フォーカスオフセット値
で、ウェハ4上の複数箇所にテストパターンをそれぞれ
露光する必要があった。
【0011】
【発明が解決しようとする課題】しかしながら、従来
は、フォーカスオフセット値の管理を行うために、定期
的に製品処理を停止していた。また、その管理は、異な
るオフセット値で露光を複数回繰り返して行い、その露
光により形成された複数のパターンをそれぞれ測定しな
ければいけないため、長時間を要していた。このため、
半導体製造装置のダウンタイムが長くなり、稼働率が低
くなってしまう問題があった。それに伴って、半導体装
置の製造コストが高くなってしまう問題もあった。
【0012】また、上記フォーカスオフセット値の管理
は、定期的に行われるが、管理と管理の間でフォーカス
オフセット値の変動が起こった場合には対処できず、製
品での異常が発見されるまで分からないという問題があ
った。
【0013】また、ステージ5のレベリングを行うため
には、同じフォーカスオフセット値で、ウェハ上の異な
る位置に複数回の露光を行う必要があった。さらに、複
数の異なるフォーカスオフセット値でも同様に、複数回
の露光を行う必要があった。このため、多くの露光と、
現像後のパターン寸法測定に長時間を要し、簡単にレベ
リングを行うことができなかった。
【0014】本発明は、上記従来の課題を解決するため
になされたもので、半導体製造装置による製品処理を停
止することなく、フォーカスオフセット値を管理するこ
とを目的とする。また、フォーカスオフセット値の管理
間においてもフォーカスオフセット値をモニタすること
を目的とする。また、ウェハのレベリングを簡単に行う
ことを目的とする。
【0015】
【課題を解決するための手段】請求項1の発明に係る半
導体製造装置は、製品ウェハを支持するステージと、露
光用の光を放射する照明系と、フォーカスオフセット値
管理用のテストパターンと、製品パターンとを有し、前
記照明系の放射光が透過するレティクルと、前記レティ
クルのテストパターンと製品パターンとを透過した透過
光を、所望のフォーカスオフセット値で前記製品ウェハ
に投影するための投影光学系と、前記製品ウェハに露光
されたテストパターンの寸法測定結果を基に、前記投影
光学系のフォーカスオフセット値を調整するための調整
部と、を備えることを特徴とするものである。
【0016】請求項2の発明に係る半導体製造装置は、
請求項1に記載の半導体製造装置において、前記レティ
クルのテストパターンは、フォーカスオフセット値の変
動に対して寸法変動が大きい第1のテストパターンと、
フォーカスオフセット値の変動に対して寸法変動が小さ
い第2のテストパターンと、を有することを特徴とする
ものである。
【0017】請求項3の発明に係る半導体製造装置は、
請求項2に記載の半導体製造装置において、前記テスト
パターンは、前記第1のテストパターンとしての孤立ラ
インパターンと、前記第2のテストパターンとしてのラ
インアンドスペースパターンと、を有することを特徴と
するものである。
【0018】請求項4の発明に係る半導体製造装置は、
請求項2または3に記載の半導体製造装置において、前
記ウェハに露光されたテストパターンの第1のテストパ
ターンの寸法、及び前記第2のテストパターンの寸法を
測定する測定部と、前記測定部により測定された各テス
トパターンの寸法から寸法差を演算し、演算した寸法差
から前記フォーカスオフセット値を更に演算する演算部
と、を更に備え、前記調整部は、前記演算部により演算
されたフォーカスオフセット値を基に、前記投影光学系
のフォーカスオフセット値を調整することを特徴とする
ものである。
【0019】請求項5の発明に係る半導体製造装置は、
請求項1に記載の半導体製造装置において、前記レティ
クルは、前記テストパターンを複数箇所に更に有するこ
とを特徴とするものである。
【0020】請求項6の発明に係る半導体装置の製造装
置は、製品ウェハに対して製品パターンを露光するとと
もに、フォーカスオフセット値管理用のテストパターン
を露光する露光工程と、前記露光工程で露光された前記
製品ウェハを現像する現像工程と、前記現像工程で現像
されたテストパターンの寸法を測定する測定工程と、前
記測定工程で測定されたテストパターンの寸法を基に、
半導体製造装置のフォーカスオフセット値を演算する演
算工程と、を含むことを特徴とするものである。
【0021】請求項7の発明に係る半導体装置の製造方
法は、請求項6に記載の製造方法において、前記測定工
程で測定されたテストパターンの寸法は、フォーカスオ
フセット値の変動に連動して変動することを特徴とする
ものである。
【0022】請求項8の発明に係る半導体装置の製造方
法は、請求項7に記載の製造方法において、前記露光工
程で露光されたテストパターンは、フォーカスオフセッ
ト値の変動に対して寸法変動が大きい第1のテストパタ
ーンと、フォーカスオフセット値の変動に対して寸法変
動が小さい第2のテストパターンとを有し、前記測定工
程では、前記テストパターンにおける第1のテストパタ
ーン及び第2のテストパターンの寸法をそれぞれ測定
し、前記演算工程では、前記測定工程で測定された第1
のテストパターンの寸法と、第2のテストパターンの寸
法との寸法差を演算するとともに、演算した寸法差を基
にフォーカスオフセット値を更に演算することを特徴と
するものである。
【0023】請求項9の発明に係る半導体装置の製造方
法は、請求項8に記載の製造方法において、前記露光工
程で露光されたテストパターンは、前記第1のテストパ
ターンとしての孤立ラインパターンと、前記第2のテス
トパターンとしてのラインアンドスペースパターンとを
それぞれ有し、前記測定工程では、前記孤立ラインパタ
ーンの寸法、及びラインアンドスペースパターンのライ
ンパターンの寸法をそれぞれ測定し、前記演算工程で
は、前記孤立ラインパターンの寸法と、前記ラインパタ
ーンの寸法との寸法差を演算するとともに、演算した寸
法差を基にフォーカスオフセット値を更に演算すること
を特徴とするものである。
【0024】請求項10の発明に係る半導体装置の製造
方法は、請求項6から9の何れかに記載の製造方法にお
いて、前記演算工程で演算されたフォーカスオフセット
値となるように、半導体製造装置で設定されたフォーカ
スオフセット値を調整する調整工程を更に備え、前記調
整工程で調整されたフォーカスオフセット値を基に、次
のロットの製品ウェハに対して、前記製品パターン及び
テストパターンを露光することを特徴とするものであ
る。
【0025】請求項11の発明に係る半導体装置の製造
方法は、請求項10に記載の製造方法において、前記測
定工程で、前記ラインアンドスペースパターンのライン
パターンのレジストトップ寸法を更に測定することを特
徴とするものである。
【0026】請求項12の発明に係る半導体装置の製造
方法は、請求項6に記載の製造方法において、前記露光
工程では前記テストパターンを露光ショット内の複数箇
所に同時に露光し、前記測定工程では前記複数のテスト
パターンの寸法を測定し、前記測定工程で測定された複
数のテストパターンの寸法を基に、前記ウェハのレベリ
ングを実行するレベリング工程を更に含むことを特徴と
するものである。
【0027】請求項13の発明に係る半導体装置の製造
方法は、請求項6に記載の製造方法において、前記製品
ウェハの替わりに、レジストが塗布されたベアシリコン
ウェハを用いることを特徴とするものである。
【0028】請求項14の発明に係る半導体装置は、請
求項6から12の何れかに記載の製造方法により製造さ
れることを特徴とするものである。
【0029】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図中、同一または相当する
部分には同一の符号を付してその説明を簡略化ないし省
略することがある。
【0030】実施の形態1.図1は、本発明の実施の形
態1による半導体製造装置を説明するための断面図であ
る。図1において、半導体製造装置は、照明系1、レテ
ィクル2、投影光学系3、製品ウェハ4を支持するステ
ージ5、調整部6、演算部7、及び測定部8によって概
略構成されている。
【0031】ここで、照明系1は、パターン露光用の光
を放射するための光源であり、レティクル2は、後述す
る製品パターンと、フォーカスオフセット値管理用のテ
ストパターンとが描画され、且つ、上記照明系1の放射
光を透過させるためのものである。
【0032】図2を参照して、上記レティクル2につい
て説明する。図2(a)に示すように、レティクル2に
は、製品パターン21と、複数のテストパターン22と
が描画されている。
【0033】テストパターン22は、図2(b)に示す
ように、異なるフォーカスオフセット値(図中の+0.
3μm〜−0.3μm)にそれぞれ対応する複数のテス
トパターン220を有している。ここで、投影光学系3
において、フォーカスオフセット値を例えば+0.3μ
mに調整して露光すると、各オフセット値(−0.3μ
m〜+0.3μm)に対応する複数のテストパターン2
20が製品ウェハ4上に露光される。すなわち、図2
(b)に示すテストパターン22が製品ウェハ4上に露
光される。しかし、現像後に寸法を測定するのは、図2
(b)に示すテストパターン22において右端に形成さ
れ、フォーカスオフセット値が+0.3μmに対応する
テストパターン220のみである。すなわち、パターン
露光時に、投影光学系3に設定されたフォーカスオフセ
ット値に対応するテストパターン220のみについて、
現像後のテストパターン220の寸法を測定すればよ
い。
【0034】上記テストパターン220は、図2
(b),(c)に示すように、第1のテストパターン2
21と、第2のテストパターン222とを有している。
ここで、第1のテストパターン221は、例えば、ライ
ン幅が0.24μmの孤立ラインパターンであり、第2
のテストパターン222は、例えば、ライン幅/ライン
間が0.24μm/0.24μmのライン&スペースパ
ターンである。
【0035】また、図3に示すように、製品ウェハ4上
に形成される各テストパターン221,222の寸法
は、ともに上記投影光学系3のフォーカスオフセット値
の変動と連動する特性がある。すなわち、投影光学系3
のフォーカスオフセット値がシフトした場合には、各テ
ストパターン221,222の寸法が変動する。また、
第1のテストパターン221は、フォーカスオフセット
値の変動に対して寸法変動が大きいテストパターンであ
り、第2のテストパターン222は、フォーカスオフセ
ット値の変動に対して寸法変動が小さいテストパターン
である。
【0036】また、レティクル2は、複数箇所(図では
4隅近傍)に、ステージ5のレベリング用のテストパタ
ーン22を有している(図2(a)参照)。これによ
り、1ショットの露光で、上記レベリングに必要な複数
のテストパターン22が、製品ウェハ4に同時に露光さ
れる。すなわち、製品ウェハ4上の複数箇所(1ショッ
ト内)に、テストパターン22が同時に露光される。
【0037】投影光学系3は、上記レティクル2の製品
パターン21及びテストパターン22の透過光を、所望
のフォーカスオフセット値で、ステージ5上の製品ウェ
ハ4に対して縮小投影するためのものである。また、投
影光学系3のフォーカスオフセット値は、調整部6によ
り調整される。
【0038】製品ウェハ4は、ステージ5により支持さ
れている。ステージ5は、投影光学系3と、製品ウェハ
4のフォーカス基準面41とが平行になるように、図示
しない調整部によりレベリングされる。
【0039】また、図中の符号41は、フォーカス基準
面であり、ウェハ4に形成されたフォトレジスト膜(図
示省略)の表面を示している。すなわち、投影光学系3
によって投影される光は、製品ウェハ4のフォーカス基
準面41にフォーカスされる。
【0040】ここで、フォーカスがフォーカス基準面4
1の上方にシフトした場合は、調整部6により投影光学
系3のフォーカスオフセット値をプラス側に調整して、
フォーカスをフォーカス基準面41に合わせる。逆に、
フォーカスが下方にシフトした場合は、調整部6により
投影光学系3のフォーカスオフセット値をマイナス側に
調整して、フォーカスをフォーカス基準面41に合わせ
る。
【0041】調整部6は、投影光学系3及び演算部7に
接続されており、演算部7により演算されたフォーカス
オフセット値、すなわち測定部8により測定されたテス
トパターンの寸法から、演算部7により演算されたフォ
ーカスオフセット値を基に、投影光学系3のフォーカス
オフセット値を調整するためのものである。
【0042】演算部7は、調整部6及び測定部8に接続
されており、詳細は後述するが、測定部8により測定さ
れたテストパターンの寸法(後述のLa,Lb)から寸
法差(後述のLb−Lb)を演算し、この演算した寸法
差からフォーカスオフセット値を更に演算するためのも
のである。また、演算部7は、測定部8により測定され
たテストパターンの寸法Lbt(後述)により、フォー
カスオフセット値のシフト方向を判断する。また、演算
部7は、演算結果であるフォーカスオフセット値を、調
整部6に出力する。
【0043】測定部8は、演算部7に接続されており、
製品ウェハ4に形成された各テストパターンの寸法(後
述のLa,Lb,Lbt)を測定するための、例えば、
測長SEMである。また、測定部8は、測定した上記テ
ストパターンの寸法を、演算部7に出力する。
【0044】以上説明した本実施の形態1による半導体
製造装置は、照明系1からの放射光を、製品パターン2
1とフォーカスオフセット値管理用のテストパターン2
2とが描画されたレティクル2を透過させ、この透過光
を投影光学系3により所望のフォーカスオフセット値で
ステージ5上の製品ウェハ4に対して投影する。これに
より、製品ウェハ4上に、製品パターン21とフォーカ
スオフセット管理用のテストパターン22が同時に露光
される。ここで、テストパターン22は、フォーカスオ
フセット値の変動に対して寸法変動が大きい第1のテス
トパターン221と、寸法変動が小さい第2のテストパ
ターン221とからなる。
【0045】そして、製品ウェハ4上に形成された第1
のテストパターン221の寸法(後述するLa)と、第
2のテストパターン222の寸法(後述するLb)と
が、測定部8により測定される。次いで、測定部8によ
り測定された各露光パターン221,222の寸法か
ら、演算部7により寸法差(後述するLb−La)が演
算され、更に演算部7によりこの寸法差を基にフォーカ
スオフセット値が演算される。
【0046】従って、フォーカスオフセット値の管理
を、製品処理とともに実行することができるため、半導
体製造装置のダウンタイムを短縮でき、半導体製造装置
の稼働率を大幅に向上させることができる。
【0047】さらに、演算部7により演算されたフォー
カスオフセット値を調整部6にフィードバックして、調
整部6によって投影光学系3のフォーカスオフセット値
が調整される。従って、次のロットの製品ウェハ4に対
してパターンを露光する際に、上記演算されたフォーカ
スオフセット値を反映させることができる。これによ
り、リアルタイムで投影光学系3のフォーカスオフセッ
ト値の管理を行うことができる。
【0048】また、製品ウェハ4上の複数箇所(1ショ
ット内)に形成されたテストパターン22について、そ
れぞれフォーカスオフセット値を演算し、このフォーカ
スオフセット値を基に、ステージ5がレベリングされ
る。この時、レティクル2の複数箇所にテストパターン
22が描画されているため、従来のように複数回の露光
を行うことなく、1ショットの露光で複数箇所にテスト
パターン22を簡単に露光することができる。従って、
ステージ5のレベリング用の露光時間を短縮でき、簡単
にレベリングを行うことができる。
【0049】なお、本実施の形態1の半導体製造装置を
構成する演算部7及び測定部8は外部に設けてもよい。
また、調整部6によるフォーカスオフセット値の調整
は、上記演算部7の演算結果に基づいて作業者(オペレ
ータ)が行ってもよい。
【0050】実施の形態2.次に、本発明の実施の形態
2による半導体製造方法、特にフォーカスオフセット値
の管理方法について説明する。また、以下に記載する半
導体製造装置とは、実施の形態1で説明した半導体製造
装置のことである。
【0051】先ず、フォーカスオフセット値の管理前
に、図4に示すような、フォーカスオフセット値と、テ
ストパターンの寸法との関係を示す図を、以下のように
して作成する。
【0052】最初に、図2に示すレティクル2を用い
て、ウェハ上の異なる位置に、−0.3〜+0.3(μ
m)の範囲で0.1μm刻みにフォーカスオフセット値
を変えて、テストパターン22をそれぞれ露光する。す
なわち、上記ウェハ上の各位置に、フォーカスオフセッ
ト値が異なるテストパターン22がそれぞれ露光され
る。ここで、上記テストパターン22は、第1のテスト
パターン221としてのライン幅が0.24μmである
孤立ラインパターンと、第2のテストパターン221と
してのライン幅/ライン間が0.24μm/0.24μ
mであるライン&スペースパターンとによって構成され
る。なお、レティクル2の製品パターン21は、ここで
は関係ないので、以下、テストパターン22のみについ
て説明する。また、ステージ5のレベリングを予め行っ
ておく。また、上記ウェハは、製品ウェハ4、レジスト
が塗布されたシリコンベアウェハの何れを用いてもよ
い。ただし、レジストの種類は、同一のものであること
が好ましい。
【0053】次に、上記複数のテストパターン22が露
光されたウェハを現像する。そして、現像して得られた
複数のテストパターン22の寸法を、それぞれ測長SE
Mにより測定する。ここで、各テストパターン22にお
いて、第1のテストパターン221である0.24μm
孤立ラインパターンのレジストボトム寸法La(以下、
孤立ライン寸法Laと称する)を測定する。また、第2
のテストパターン222である0.24μm/0.24
μmライン&スペースパターンにおけるラインパターン
のレジストボトム寸法Lb(以下、ラインボトム寸法L
bと称する)、及びレジストトップ寸法Lbt(以下、
ライントップ寸法Lbtと称する)を測定する。
【0054】このようにして、フォーカスオフセット値
をパラメータとした場合に、各フォーカスオフセット値
でのテストパターン22の寸法La,Lb,Lbtが得
られる。そして、この測定結果を基に、図4に示すよう
な、フォーカスオフセット値と、各テストパターン寸法
La,Lb,Lbtとの関係を示す図を作成することが
できる。また、この図の作成は、演算部7により行う。
【0055】次に、フォーカスオフセット値の管理につ
いて説明する。先ず、レジストが塗布された製品ウェハ
4をステージ5上にセットする。
【0056】次に、図2に示すレティクル2を用いて、
製品ウェハ4に製品パターン21、及びフォーカスオフ
セット値管理用のテストパターン22を露光する。ここ
で、上記テストパターン22の寸法は、フォーカスオフ
セット値の変動に連動して変動する。すなわち、投影光
学系3(図1参照)のフォーカスオフセット値が変動す
ると、製品ウェハ4上に形成されたテストパターン22
の寸法が変動する。また、上記テストパターン22は、
フォーカスオフセット値の変動に対して寸法変動が大き
い第1のテストパターン221と、フォーカスオフセッ
ト値の変動に対して寸法変動の小さい第2のテストパタ
ーン222とからなる(図2(b)参照)。ここで、図
2(c)に示すように、上記第1のテストパターン22
1としては、例えば、ライン幅が0.24μmの孤立ラ
インパターンが用いられる。また、上記第2のテストパ
ターン221としては、ライン幅/ライン間が0.24
μm/0.24μmのライン&スペースパターンが用い
られる。
【0057】次に、上記パターン21,22が露光され
た製品ウェハ4を現像する。
【0058】そして、現像された製品ウェハ4上に形成
された第1のテストパターン221の寸法と、第2のテ
ストパターン222の寸法とを、測長SEMによって測
定する。より具体的には、第1のテストパターン221
である0.24μm孤立ラインパターンのレジストボト
ム寸法La(上記孤立ライン寸法La)と、第2のテス
トパターン222である上記0.24μm/0.24μ
mライン&スペースパターンにおけるラインパターンの
レジストボトム寸法Lb(上記ラインボトム寸法Lb)
を測定する。
【0059】ここで、図4に示すように、フォーカスオ
フセット値がプラス側とマイナス側の何れの方向にシフ
トしても、上記孤立ライン寸法La及びラインボトム寸
法Lbは、同じ値となってしまうため、フォーカスオフ
セット値のシフト方向を把握できないという問題があ
る。そこで、図5に示すように、上記第2のテストパタ
ーン222である0.24μm/0.24μmライン&
スペースパターンにおいて、フォーカスオフセット値が
プラス側にシフト(プラスデフォーカス)した場合と、
マイナス側にシフト(マイナスデフォーカス)した場合
とでは、ラインパターンの形状が大きく異なるという特
性を利用する。すなわち、上記ラインパターンのレジス
トトップ寸法Lbt(上記ライントップ寸法Lbt)を
測定して、フォーカスオフセット値のシフト方向を把握
するようにした。
【0060】次いで、上記測定した孤立ライン寸法La
と、ラインボトム寸法Lbとから、ライン寸法差(Lb
−La)を求める。さらに、この求めたライン寸法差
(Lb−La)から、フォーカスオフセット値を求め
る。すなわち、求めたライン寸法差(Lb−La)を、
予め作成しておいたフォーカスオフセット値に対しての
各寸法La,Lbの関係を示す図(図4参照)と比較す
ることにより、フォーカスオフセット値を求める。ま
た、フォーカスオフセット値のシフト方向は、ライント
ップ寸法Lbtにより判断する。
【0061】次に、上述のようにして求められたフォー
カスオフセット値となるように、半導体製造装置の投影
光学系3で設定されたフォーカスオフセット値を調整部
6により調整する。従って、上記求められたフォーカス
オフセット値が、次のロットの製品ウェハ4に対する露
光に反映される。
【0062】以上のように、本実施の形態2による半導
体製造方法では、製品ウェハ4に対して、製品パターン
21を露光するとともに、フォーカスオフセット値管理
用のテストパターン22を露光した。そして、この製品
ウェハ4を現像し、得られたテストパターン22の寸法
を測定した。更に、測定したテストパターン22の寸法
を基に、フォーカスオフセット値を求めた。そして、求
めたフォーカスオフセット値を半導体製造装置の投影光
学系3にフィードバックして、このフォーカスオフセッ
ト値を基に、次のロットの製品処理を行うようにした。
【0063】従って、フォーカスオフセット値の管理
を、製品処理とともに行うことができる。このため、半
導体製造装置のダウンタイムを短縮することができ、装
置の稼働率が大幅に向上する。また、装置の稼働率の向
上に伴い、半導体装置の製造コストを抑えることができ
る。
【0064】また、求めたフォーカスオフセット値は、
半導体製造装置にすぐにフィードバックされる。従っ
て、フォーカスオフセット値の管理をリアルタイムで行
うことができ、フォーカスオフセット値の変動に対して
もすぐに対処することができる。このため、製品ウェハ
に露光された製品パターンの寸法を、精度良く且つ一定
に保つことができ、製品の信頼性が向上する。
【0065】また、本実施の形態2では、フォーカスオ
フセット値の変動に連動して、レジストパターン寸法が
変動することを利用している。すなわち、測定したテス
トパターンの寸法La,Lbから寸法差(Lb−La)
を求め、更にフォーカスオフセット値を求めている。ま
た、フォーカスオフセット値のシフト方向を把握するた
め、ライントップ寸法Lbtを測定している。従って、
測定する寸法は、1つのテストパターン22内におけ
る、孤立ライン寸法La、ラインボトム寸法Lb、及び
ライントップ寸法Lbtだけでよく、フォーカスオフセ
ット値の管理に要する時間を大幅に短縮することができ
る。また、上記テストパターン22の寸法測定は、通常
の製品パターン21の寸法測定とともに行われる為、作
業工程が増えることがない。
【0066】また、1ショットの露光により、レベリン
グ用の複数のテストパターン22を同時に露光できるた
め、従来のように複数回露光を繰り返す必要がない。従
って、レベリングを簡単に行うことができる。
【0067】なお、以上の実施の形態1及び2において
は、製品ウェハ4に対して露光を行っているが、製品ウ
ェハ4の替わりにレジストが塗布されたシリコンベアウ
ェハを使用してもよい。これによれば、上記シリコンベ
アウェハにレティクル2のパターンを1ショットだけ露
光して、上述のように1つのテストパターン22に含ま
れる露光パターン221,222の寸法、詳細には上記
La,Lb,Lbtの寸法を測定するだけで、フォーカ
スオフセット値を簡単に管理することができる。従っ
て、フォーカスオフセット値の管理に要する時間を、従
来と比較して大幅に短縮できる。
【0068】また、上記実施の形態2では、第1のテス
トパターン221の寸法(孤立ライン寸法La)と、第
2のテストパターン222の寸法(ラインボトム寸法L
b)を測定し、そのライン寸法差(Lb−La)により
フォーカスオフセット値を求めているが、第1のテスト
パターン221の寸法(孤立ライン寸法La)のみから
フォーカスオフセット値を求めてもよい。
【0069】また、ホール形成用のレジストパターンを
形成する場合にも、本発明のフォーカスオフセット値の
管理方法を適用することができる。この場合も、製品ウ
ェハ上でフォーカスオフセット値の管理ができるため、
半導体製造装置の稼働率が向上する。
【0070】また、上記実施の形態1及び2において、
孤立ラインパターンのライン幅や、ライン&スペースパ
ターンのライン幅及びライン間の寸法を0.24μmと
しているが、この寸法に限定されることはなく、適宜変
更可能である。
【0071】
【発明の効果】請求項1の発明によれば、製品処理とと
もにフォーカスオフセット値の管理ができるため、半導
体製造装置の稼働率が向上する。
【0072】請求項2または3の発明によれば、テスト
パターンの寸法変動からフォーカスオフセット値を容易
に求めることができる。
【0073】請求項4の発明によれば、製品ウェハ上に
露光されたテストパターンの寸法測定値を基に、投影光
学系のフォーカスオフセット値を調整できる。
【0074】請求項5の発明によれば、レベリング用の
複数のテストパターンを、1回で露光することができる
ため、簡単にレベリングをすることができる。
【0075】請求項6の発明によれば、製品処理ととも
にフォーカスオフセット値の管理を行うことができるた
め、半導体製造装置の稼働率を向上できる。また、常に
フォーカスオフセット値をモニタできる。
【0076】請求項7の発明によれば、測定したテスト
パターンの寸法を基に、フォーカスオフセット値を簡単
に求めることができる。
【0077】請求項8または9の発明によれば、測定さ
れた第1のテストパターンの寸法と、第2のテストパタ
ーンの寸法とから、フォーカスオフセット値を簡単に求
めることができる。
【0078】請求項10の発明によれば、得られたフォ
ーカスオフセット値を、次のロットの製品処理に反映さ
せることができる。
【0079】請求項11の発明によれば、フォーカスオ
フセット値のシフト方向を把握することができる。
【0080】請求項12の発明によれば、製品処理とと
もにレベリングを簡単に行うことができる。
【0081】請求項13の発明によれば、レジストが塗
布されたシリコンベアウェハを用いて、フォーカスオフ
セット値の管理を行うことができる。
【0082】請求項14の発明によれば、フォーカスオ
フセット値が製品処理とともに行われるため、半導体装
置の信頼性が向上する。
【図面の簡単な説明】
【図1】 本発明の実施の形態による半導体製造装置を
説明するための断面図である。
【図2】 図1に示したレティクルを説明するための図
である。
【図3】 フォーカスオフセット値とテストパターン寸
法の関係を示す図である。
【図4】 フォーカスオフセット値とテストパターン寸
法との関係を示す図である。
【図5】 フォーカスオフセット値のシフト方向と、ラ
イン&スペースパターンにおけるラインパターンの形状
との関係を示す図である。
【図6】 従来の半導体製造装置を説明するための断面
図である。
【符号の説明】
1 照明系、2 レティクル、3 投影光学系、4 製
品ウェハ、5 ステージ、6 調整部、7 演算部、8
測定部(測長SEM)、21 製品パターン、22
テストパターン、41 フォーカス基準面、220 テ
ストパターン、221 第1のテストパターン(孤立ラ
インパターン)、222 第2のテストパターン(ライ
ン&スペースパターン)。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松下 琢哉 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 2F067 AA21 AA54 BB01 BB04 CC17 FF16 GG01 HH06 JJ05 LL00 LL16 PP11 RR24 5F046 AA18 AA25 BA03 CB17 DA14 DB05 DB11 DD03

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 製品ウェハを支持するステージと、 露光用の光を放射する照明系と、 フォーカスオフセット値管理用のテストパターンと、製
    品パターンとを有し、前記照明系の放射光が透過するレ
    ティクルと、 前記レティクルのテストパターンと製品パターンとを透
    過した透過光を、所望のフォーカスオフセット値で前記
    製品ウェハに投影するための投影光学系と、 前記製品ウェハに露光されたテストパターンの寸法測定
    結果を基に、前記投影光学系のフォーカスオフセット値
    を調整するための調整部と、 を備えることを特徴とする半導体製造装置。
  2. 【請求項2】 請求項1に記載の半導体製造装置におい
    て、 前記レティクルのテストパターンは、 フォーカスオフセット値の変動に対して寸法変動が大き
    い第1のテストパターンと、フォーカスオフセット値の
    変動に対して寸法変動が小さい第2のテストパターン
    と、を有することを特徴とする半導体製造装置。
  3. 【請求項3】 請求項2に記載の半導体製造装置におい
    て、 前記テストパターンは、前記第1のテストパターンとし
    ての孤立ラインパターンと、前記第2のテストパターン
    としてのラインアンドスペースパターンと、を有するこ
    とを特徴とする半導体製造装置。
  4. 【請求項4】 請求項2または3に記載の半導体製造装
    置において、 前記ウェハに露光されたテストパターンの第1のテスト
    パターンの寸法、及び前記第2のテストパターンの寸法
    を測定する測定部と、 前記測定部により測定された各テストパターンの寸法か
    ら寸法差を演算し、演算した寸法差から前記フォーカス
    オフセット値を更に演算する演算部と、を更に備え、 前記調整部は、前記演算部により演算されたフォーカス
    オフセット値を基に、前記投影光学系のフォーカスオフ
    セット値を調整することを特徴とする半導体製造装置。
  5. 【請求項5】 請求項1に記載の半導体製造装置におい
    て、 前記レティクルは、前記テストパターンを複数箇所に更
    に有することを特徴とする半導体製造装置。
  6. 【請求項6】 製品ウェハに対して製品パターンを露光
    するとともに、フォーカスオフセット値管理用のテスト
    パターンを露光する露光工程と、 前記露光工程で露光された前記製品ウェハを現像する現
    像工程と、 前記現像工程で現像されたテストパターンの寸法を測定
    する測定工程と、 前記測定工程で測定されたテストパターンの寸法を基
    に、半導体製造装置のフォーカスオフセット値を演算す
    る演算工程と、 を含むことを特徴とする半導体装置の製造方法。
  7. 【請求項7】 請求項6に記載の製造方法において、 前記測定工程で測定されたテストパターンの寸法は、フ
    ォーカスオフセット値の変動に連動して変動することを
    特徴とする半導体装置の製造方法。
  8. 【請求項8】 請求項7に記載の製造方法において、 前記露光工程で露光されたテストパターンは、フォーカ
    スオフセット値の変動に対して寸法変動が大きい第1の
    テストパターンと、フォーカスオフセット値の変動に対
    して寸法変動が小さい第2のテストパターンとを有し、 前記測定工程では、前記テストパターンにおける第1の
    テストパターン及び第2のテストパターンの寸法をそれ
    ぞれ測定し、 前記演算工程では、前記測定工程で測定された第1のテ
    ストパターンの寸法と、第2のテストパターンの寸法と
    の寸法差を演算するとともに、演算した寸法差を基にフ
    ォーカスオフセット値を更に演算することを特徴とする
    半導体装置の製造方法。
  9. 【請求項9】 請求項8に記載の製造方法において、 前記露光工程で露光されたテストパターンは、前記第1
    のテストパターンとしての孤立ラインパターンと、前記
    第2のテストパターンとしてのラインアンドスペースパ
    ターンとをそれぞれ有し、 前記測定工程では、前記孤立ラインパターンの寸法、及
    びラインアンドスペースパターンのラインパターンの寸
    法をそれぞれ測定し、 前記演算工程では、前記孤立ラインパターンの寸法と、
    前記ラインパターンの寸法との寸法差を演算するととも
    に、演算した寸法差を基にフォーカスオフセット値を更
    に演算することを特徴とする半導体装置の製造方法。
  10. 【請求項10】 請求項6から9の何れかに記載の製造
    方法において、 前記演算工程で演算されたフォーカスオフセット値とな
    るように、半導体製造装置で設定されたフォーカスオフ
    セット値を調整する調整工程を更に備え、 前記調整工程で調整されたフォーカスオフセット値を基
    に、次のロットの製品ウェハに対して、前記製品パター
    ン及びテストパターンを露光することを特徴とする半導
    体装置の製造方法。
  11. 【請求項11】 請求項10に記載の製造方法におい
    て、 前記測定工程で、前記ラインアンドスペースパターンの
    ラインパターンのレジストトップ寸法を更に測定するこ
    とを特徴とする半導体装置の製造方法。
  12. 【請求項12】 請求項6に記載の製造方法において、 前記露光工程では前記テストパターンを露光ショット内
    の複数箇所に同時に露光し、 前記測定工程では前記複数のテストパターンの寸法を測
    定し、 前記測定工程で測定された複数のテストパターンの寸法
    を基に、前記ウェハのレベリングを実行するレベリング
    工程を更に含むことを特徴とする半導体装置の製造方
    法。
  13. 【請求項13】 請求項6に記載の製造方法において、 前記製品ウェハの替わりに、レジストが塗布されたベア
    シリコンウェハを用いることを特徴とする半導体装置の
    製造方法。
  14. 【請求項14】 請求項6から12の何れかに記載の製
    造方法により製造されることを特徴とする半導体装置。
JP2000235293A 2000-08-03 2000-08-03 半導体製造装置、半導体装置の製造方法、及び半導体装置 Pending JP2002050562A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000235293A JP2002050562A (ja) 2000-08-03 2000-08-03 半導体製造装置、半導体装置の製造方法、及び半導体装置
US09/773,497 US6514122B2 (en) 2000-08-03 2001-02-02 System for manufacturing semiconductor device utilizing photolithography technique
TW090107962A TW531766B (en) 2000-08-03 2001-04-03 System for manufacturing semiconductor device, and method of manufacturing semiconductor device
KR10-2001-0018237A KR100392040B1 (ko) 2000-08-03 2001-04-06 반도체 제조 장치, 반도체 장치의 제조 방법, 및 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000235293A JP2002050562A (ja) 2000-08-03 2000-08-03 半導体製造装置、半導体装置の製造方法、及び半導体装置

Publications (1)

Publication Number Publication Date
JP2002050562A true JP2002050562A (ja) 2002-02-15

Family

ID=18727529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000235293A Pending JP2002050562A (ja) 2000-08-03 2000-08-03 半導体製造装置、半導体装置の製造方法、及び半導体装置

Country Status (4)

Country Link
US (1) US6514122B2 (ja)
JP (1) JP2002050562A (ja)
KR (1) KR100392040B1 (ja)
TW (1) TW531766B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688683B1 (ko) * 2002-04-18 2007-02-28 동부일렉트로닉스 주식회사 스텝퍼의 상면경사 포커스 보정장치
JP2007103841A (ja) * 2005-10-07 2007-04-19 Toshiba Corp 半導体装置の製造方法
JP2008053413A (ja) * 2006-08-24 2008-03-06 Oki Electric Ind Co Ltd 焦点ずれ測定方法及び焦点位置合せ方法
US9158212B2 (en) 2012-02-23 2015-10-13 Kabushiki Kaisha Toshiba Exposure apparatus, exposure control system, and exposure method

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3631094B2 (ja) * 2000-03-30 2005-03-23 キヤノン株式会社 投影露光装置及びデバイス製造方法
JP4588368B2 (ja) * 2004-06-15 2010-12-01 富士通セミコンダクター株式会社 露光計測方法及び装置、並びに半導体装置の製造方法
DE102006056625B4 (de) * 2006-11-30 2014-11-20 Globalfoundries Inc. Verfahren und Teststruktur zum Bestimmen von Fokuseinstellungen in einem Lithographieprozess auf der Grundlage von CD-Messungen
JP2009071103A (ja) * 2007-09-14 2009-04-02 Panasonic Corp 露光システムおよび半導体装置の製造方法
US8098364B2 (en) * 2007-10-19 2012-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Exposure apparatus and method for photolithography process
TWI383273B (zh) 2007-11-20 2013-01-21 Asml Netherlands Bv 微影投射裝置之焦點測量方法及微影投射裝置之校準方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0626833A (ja) * 1992-07-10 1994-02-04 Nikon Corp 結像特性の測定方法
JPH10154647A (ja) * 1996-11-22 1998-06-09 Matsushita Electron Corp パターン形成異常検出方法
JPH11186145A (ja) * 1997-12-25 1999-07-09 Nikon Corp 結像特性の誤差解析方法、及び該方法を使用する投影露光装置
JPH11307431A (ja) * 1998-04-23 1999-11-05 Sony Corp 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4780616A (en) * 1986-09-25 1988-10-25 Nippon Kogaku K. K. Projection optical apparatus for mask to substrate alignment
US5080482A (en) * 1990-05-29 1992-01-14 Benz Research And Development Corporation Lens alignment and positioning method and apparatus
US5300786A (en) * 1992-10-28 1994-04-05 International Business Machines Corporation Optical focus phase shift test pattern, monitoring system and process
JP3395280B2 (ja) * 1993-09-21 2003-04-07 株式会社ニコン 投影露光装置及び方法
US5601957A (en) * 1994-06-16 1997-02-11 Nikon Corporation Micro devices manufacturing method comprising the use of a second pattern overlying an alignment mark to reduce flattening
JP3164758B2 (ja) 1995-09-27 2001-05-08 株式会社東芝 露光装置のフォーカス管理方法および露光装置用フォーカス管理装置
KR970067585A (ko) * 1996-03-25 1997-10-13 오노 시게오 결상특성의 측정방법 및 투영노광방법
US6003223A (en) * 1998-11-19 1999-12-21 Headway Technologies, Inc. Common alignment target image field stitching method for step and repeat alignment in photoresist
JP3761357B2 (ja) * 1999-02-22 2006-03-29 株式会社東芝 露光量モニタマスク、露光量調整方法及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0626833A (ja) * 1992-07-10 1994-02-04 Nikon Corp 結像特性の測定方法
JPH10154647A (ja) * 1996-11-22 1998-06-09 Matsushita Electron Corp パターン形成異常検出方法
JPH11186145A (ja) * 1997-12-25 1999-07-09 Nikon Corp 結像特性の誤差解析方法、及び該方法を使用する投影露光装置
JPH11307431A (ja) * 1998-04-23 1999-11-05 Sony Corp 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688683B1 (ko) * 2002-04-18 2007-02-28 동부일렉트로닉스 주식회사 스텝퍼의 상면경사 포커스 보정장치
JP2007103841A (ja) * 2005-10-07 2007-04-19 Toshiba Corp 半導体装置の製造方法
JP2008053413A (ja) * 2006-08-24 2008-03-06 Oki Electric Ind Co Ltd 焦点ずれ測定方法及び焦点位置合せ方法
US9158212B2 (en) 2012-02-23 2015-10-13 Kabushiki Kaisha Toshiba Exposure apparatus, exposure control system, and exposure method

Also Published As

Publication number Publication date
US6514122B2 (en) 2003-02-04
KR100392040B1 (ko) 2003-07-22
US20020048857A1 (en) 2002-04-25
KR20020012110A (ko) 2002-02-15
TW531766B (en) 2003-05-11

Similar Documents

Publication Publication Date Title
TWI394008B (zh) Correction method and exposure device
KR100563157B1 (ko) 마스크 오차 인자 보상에 의한 duv 스캐너 선폭 제어
KR20190125550A (ko) 리소그래피 방법 및 리소그래피 장치
KR102516180B1 (ko) 정보 처리 장치, 판정 방법, 프로그램, 리소그래피 시스템 및 물품의 제조 방법
KR102666268B1 (ko) 웨이퍼 모델 및 웨이퍼 제조 어셈블리를 사용한 웨이퍼 노광 방법
JP2006186372A (ja) モデル・パラメータを使用して自動プロセス補正を行うための方法及びシステム、並びにこのような方法及びシステムを使用したリソグラフィ機器
CN114207527B (zh) 用于控制半导体制造过程的方法
JP2002050562A (ja) 半導体製造装置、半導体装置の製造方法、及び半導体装置
JP6588766B2 (ja) 評価方法、露光方法、露光装置、プログラム、および物品の製造方法
JP4088588B2 (ja) レチクル測定値を使用したフォトリソグラフィ短寸法制御
TWI731641B (zh) 微影製程之子場控制及相關聯裝置
TWI519905B (zh) 微影裝置及器件製造方法
US20070020537A1 (en) Exposure apparatus correction system, exposure apparatus correcting method, and manufacturing method of semiconductor device
TW201606446A (zh) 微影系統、模擬裝置、及圖案形成方法
KR20200057776A (ko) 리소그래피 클러스터, 리소그래피 장치, 및 디바이스 제조 방법
JP3164758B2 (ja) 露光装置のフォーカス管理方法および露光装置用フォーカス管理装置
JP7173730B2 (ja) 処理装置を管理する管理方法、管理装置、プログラム、および、物品製造方法
JP6371602B2 (ja) 露光装置、露光方法、および物品の製造方法
JP2015002260A (ja) リソグラフィ装置、リソグラフィ方法、それを用いた物品の製造方法
KR20220034902A (ko) 리소그래피 장치 제어 방법
JP6788559B2 (ja) パターン形成方法、リソグラフィ装置、および物品製造方法
TWI791321B (zh) 用於組態採樣架構產生模型之方法及電腦程式
KR20080001440A (ko) 웨이퍼 선폭 불균일을 보정하는 노광 방법 및 노광 장비
CN115343923A (zh) 标记检测装置、标记学习装置和基板加工装置
JP6501680B2 (ja) 露光方法、露光装置及び物品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100629