JP2002044856A - 漏電リレー - Google Patents

Abstract

(57)【要約】 【課題】 漏電リレーと零相変流器との間の接続線の断
線を検出することができる断線検出回路を有する漏電リ
レーを得る。 【解決手段】 この装置は、零相変流器１の２次巻線１
ａに誘導される電流を電圧に変換する負担抵抗２と、負
担抵抗２の両端の電圧により漏電を検出する漏電検出回
路４と、漏電検出回路４をリセットするリセット回路１
６と、漏電テストをするテストスイッチ５と、電源の出
力を整流するダイオードスタック９と、ダイオードスタ
ック９の出力を一定の直流電圧にする定電圧ダイオード
８と、零相変流器１と漏電リレー本体を接続する接続線
１１と、接続線１１或は零相変流器１の２次巻線１ａの
断線を検知する断線検出回路１７と、漏電検出と断線検
出を切り換える複数のトランジスタ回路１４、１５と、
トランジスタ回路１４，１５の状態を同期させて変える
波形発生器１３と、漏電検出回路４及び断線検出回路１
７の出力により漏電及び断線の発生を外部に出力する出
力回路１２から構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電路の零相電流
を入力し漏電を検出したとき漏電の発生を外部に伝達す
る漏電リレーに関し、特に、零相変流器に漏電テスト電
流を流し漏電テストする漏電テスト回路と、零相変流器
の２次巻線に電圧を印加しその時の電圧降下によりこの
２次巻線の断線を検出する断線検出回路とを有する漏電
リレー。

【０００２】

【従来の技術】図５は、従来の漏電リレーの接続図であ
る。図５において、１は図示しない電路が貫通する零相
変流器、２は抵抗である。３は増幅器であり、零相変流
器１の２次巻線と抵抗２は増幅回路３の入力部に並列に
接続されている。４は漏電検出回路、５はテストスイッ
チ、６はテスト抵抗、７はテスト巻線である。テスト巻
線７は零相変流器１を貫通して零相変流器１の２次巻線
の片端に接続されている。８は定電圧ダイオード、９は
ダイオードスタック、１０は電源、１１は接続線、１２
は出力装置である。

【０００３】次に動作について説明する。テストスイッ
チ５を押すと、電源１０の電圧とテスト抵抗６により定
められるテスト電流がテスト巻線７を流れ、零相変流器
１を貫通する。テスト電流により零相変流器１のコアに
不平衡が生じるため、零相変流器１の２次巻線に電流が
誘導される。この電流は負担抵抗２により電圧に変換さ
れ、増幅器３により増幅されて漏電検出回路４に入力さ
れる。あらかじめ、テスト電流が漏電リレーの感度電流
より大きくなるようテスト抵抗６を調整しておくことで
漏電検出回路４から出力装置１２に漏電発生の信号が出
力され出力装置１２から警報が出力される。

【０００４】

【発明が解決しようとする課題】従来の漏電リレーのテ
スト装置は以上のように形成されているので、漏電が発
生した場合、またはテストスイッチ５を押した場合に
は、零相変流器１の２次巻線に電流が誘導され、漏電検
出回路４により、漏電テスト動作することができる。し
かしながら、零相変流器１と負担抵抗２を結んでいる接
続線１１或は零相変流器の２次巻線１ａが断線した場
合、テストスイッチ５を押しても漏電検出回路４まで信
号が届かず、漏電テスト動作することができない。この
とき初めて接続線１１、２次巻線１ａその他の箇所に異
常が発生していることを知ることができる。そして、テ
ストスイッチ５を押下げるまでは、出力装置１２は平常
時と変わらず、漏電が発生していても警報を出力するこ
とができないという問題があった。

【０００５】また、実開昭６０−１３４７６号公報（実
願昭５８−１０３４９５号のマイクロフィルムの写）に
は、接点信号線に信号を発生させ、この信号を検出し接
点信号線の断線を検知する断線検知回路が記載されてい
る。しかしながら、この断線検知回路は接点信号線の断
線を検知するものであり、漏電リレーの零相変流器の２
次巻線に適用することはできない。即ち、漏電リレーの
零相変流器の２次巻線に適用すると、この２次巻線の断
線は検知できるもののこの２次巻線に発生させた断線検
出用の信号により漏電検出回路が誤動作する可能性があ
るという問題があった。

【０００６】この発明は、かかる問題点を解決するため
になされたものであり、零相変流器の２次巻線の断線を
検出でき、かつ漏電検出回路の漏電検出の精度が高い漏
電リレーを得ることを目的としている。

【０００７】

【課題を解決するための手段】この発明に係る漏電リレ
ーは、電路の零相電流を検出する零相変流器と、この零
相変流器の２次巻線に誘導された電流に基づいて、上記
電路の漏電を検出する漏電検出回路と、この漏電検出回
路が漏電を検出したとき、漏電の発生を外部に出力する
漏電リレーと、上記零相変流器に漏電テスト電流を通電
させ上記漏電検出回路の動作をテストする漏電テスト回
路と、上記漏電検出回路による漏電検出動作を停止させ
るとともに上記零相変流器の２次巻線に電圧を印加し、
この零相変流器の２次巻線による電圧降下に基づいてこ
の２次巻線の断線を検出する断線検出回路とを備えたも
のである。また、漏電検出回路は零相変流器の２次巻線
に誘導された電流を負担抵抗により電圧に変換し、この
電圧により電路の漏電を検出するように形成され、上記
負担抵抗に直列に接続されこの負担抵抗の動作を制御す
る第１の半導体スイッチング素子と、上記零相変流器の
２次巻線への断線検出用の電圧の印加を制御するととも
に上記第１の半導体スイッチング素子と導通が逆の状態
で同期する第２の半導体スイッチング素子と、上記第１
の半導体スイッチング素子が導通のとき、上記漏電検出
回路に漏電を検出させ、上記第１の半導体スイッチング
素子が非導通のとき、上記漏電検出回路に漏電の検出を
停止させるリセット回路と、上記第１、第２の半導体ス
イッチング素子のゲート及び上記リセット回路に動作状
態を切り換えるトリガ信号を出力するトリガ回路とを有
するものである。

【０００８】また、電路の零相電流を検出する零相変流
器と、この零相変流器の２次巻線に誘導された電流に基
づいて、上記電路の漏電を検出する漏電検出回路と、こ
の漏電検出回路が漏電を検出したとき、漏電の発生を外
部に出力する漏電リレーと、上記零相変流器に漏電テス
ト電流を通電させ上記漏電検出回路の動作をテストする
漏電テスト回路と、上記電路に通電する電流の周波数よ
りも高い周波数の信号を上記零相変流器の２次巻線に注
入する高周波信号注入器と、上記高周波信号注入器によ
る注入信号が上記漏電検出回路の漏電検出動作に作用さ
せないローパスフィルタと上記零相変流器の２次巻線に
注入された高い周波数の信号を入力し、この注入時間が
所定の時間以上継続したとき、この２次巻線の断線を検
出する断線検出回路とを備えたものである。

【０００９】

【発明の実施の形態】実施の形態１．以下この発明の実
施の形態１について説明する。図１はこの発明の実施の
形態１に係る漏電リレーの接続図である。図２は図１の
漏電リレーの断線検出回路の動作を説明するタイミング
チャートであり、波形発生器１３の出力に対応するトラ
ンジスタ回路１４、１５、リセット回路１６、漏電検出
回路４のステータスを示している。

【００１０】図１において、１〜１２の構成は上記従来
装置と同様であるのでその説明を省略する。１３は波形
発生器（トリガ回路）、１４、１５は複数のトランジス
タにより構成され後述するように動作するトランジスタ
回路（第１、第２の半導体スイッチング素子）、１６は
プロセッサを有する漏電検出回路４の動作をリセットさ
せるリセット回路、１７は断線検出回路であり、入力さ
れた電圧差が所定値、例えば定電圧ダイオード８が１２
Ｖであり所定値として５Ｖを超えたとき断線を検出する
コンパレータを有している。１７Ａ、１７Ｂは断線検出
をする際に定電圧ダイオード８から入力される直流電圧
を分圧する抵抗であり、断線検出回路１７のコンパレー
タによる判別を可能とするため、２次巻線１ａの抵抗値
（例えば数十Ω）よりも充分大きな抵抗値（例えば数十
ｋΩ）とする。

【００１１】トランジスタ回路１４、１５は複数のトラ
ンジスタを含む電子回路により、次の動作を満たすよう
に構成されている。図２に示すように、波形発生器１３
の出力Ｌ（low電圧）／Ｈ（high電圧）に同期して、ト
ランジスタ回路１４はオン／オフ、トランジスタ回路１
５はオフ／オンし、リセット回路１６は漏電検出回路４
をセット（漏電検出動作）／リセット（漏電検出不動
作）されるよう構成されている。また、波形発生器１３
は、図示しないプロセッサからの指令を受け、Ｈ信号を
Ｔ１時間とＬ信号をＴ２次間交互に発生する（図２参
照）。時間Ｔ１は漏電を検出する期間であり、例えば１
００ｍｓである。１００ｍｓは、例えば２周期分の波長
を入力したとき漏電を検出するアルゴリズムの漏電検出
回路４を商用周波５０Ｈｚの電路に適用したとき、その
漏電検出に要する時間は４０ｍｓであるので、漏電検出
に充分な時間である。時間Ｔ２は、接続線１１の零相変
流器１側或は零相変流器１の２次巻線１ａの断線を検出
する期間であり、例えば５ｍｓである。

【００１２】次に動作について説明する。 （漏電検出：時間Ｔ１）信号発生器１３の出力信号がＬ
のとき、トランジスタ回路１４がオン状態となり、負担
抵抗２が接続線１１を介して零相変流器１の２次巻線に
並列に接続される。このとき、負担抵抗２の両端の電圧
は増幅器３により増幅され、漏電検出回路４はこの増幅
された電圧を入力し漏電を検出する。一方、トランジス
タ回路１５はオフ状態であるので、零相変流器１の２次
巻線１ａには、定電圧源の定電圧ダイオード８から断線
検出用の電圧は印加されず、断線検出回路１７は断線を
検出しない。このとき、負担抵抗２の抵抗値を２次巻線
１ａの抵抗値よりも充分に大きな値、例えば数百Ωとし
ておけば、漏電検出回路４により漏電が検出される程度
の零相電流が電路に流れたときであっても、断線検出回
路１７のコンパレータには小さな電圧、例えば数百ｍＶ
が印加されるのみであるのでこの零相電流によって断線
検出回路１７が誤動作することもない

【００１３】（断線検出：時間Ｔ２）信号発生器１３の
出力信号がＨのとき、トランジスタ回路１４がオフ状態
となり、負担抵抗２は零相変流器１の２次巻線１ａの片
端から切断される。また、漏電検出回路４はリセット回
路１６によりリセットされ、漏電検出動作は停止する。
一方、トランジスタ回路１５はオン状態であるので、零
相変流器１の２次巻線１ａの片端が抵抗１７Ａを介して
定電圧ダイオード８に接続される。このとき、２次巻線
１ａ或は接続線１１の零相変流器側が断線していなけれ
ば、即ち回路が正常であれば、直流電圧が零相変流器１
の２次巻線１ａに印加される。そして、その間の電圧降
下は、２次巻線１ａの抵抗値よりも充分に大きな抵抗値
の抵抗１７Ｂにより直流電圧が分担され、断線検出回路
１７のコンパレータに入力される電圧差は小さく例えば
１Ｖ、コンパレータの所定値例えば５Ｖを超えず断線検
出回路１７から出力装置１２に出力しない。また、２次
巻線１ａ或は接続線１１の零相変流器側が断線している
場合には、断線検出回路１７には定電圧ダイオード８に
より、決定される電圧が抵抗１７Ａを介してそのまま入
力されるため、入力された電圧差は断線選出回路１７の
コンパレータの所定値を超え、断線を検出し、出力装置
１２に出力する。なお、断線検出時に、リセット回路１
６により漏電検出回路４をリセットするので、零相変流
器１の２次巻線での電圧降下により生じる電圧が漏電検
出回路４に入力されて漏電を誤検出することがない。

【００１４】（漏電テスト）テストスイッチ５を押下す
ると、電源１０の電圧とテスト抵抗６により定められる
テスト電流がテスト巻線７を流れ、零相変流器１を貫通
する。テスト電流により零相変流器１のコアに不平衡が
生じ、零相変流器１の２次巻線１ａに電流が誘導され
る。この電流は負担抵抗２により電圧に変換され、増幅
器３により増幅されて漏電検出回路４に入力される。そ
して、期間Ｔ１において漏電検出の可能な時間、例えば
５０Ｈｚの交流を２周波分入力したとき漏電検出する回
路においては４０ｍｓ以上継続して漏電検出回路４にテ
スト電流に基づく増幅電圧が漏電検出回路４に入力され
たとき、漏電検出回路４は漏電を検出する。即ち、漏電
の検出に４０ｍｓ要し、断線検出に５ｍｓ（時間Ｔ１）
を要する漏電リレーの場合には、最長４０ｍｓ＋５ｍｓ
＋４０ｍｓ＝８５ｍｓ以上テストスイッチ５を継続して
押下すると、テスト電流に基づいて漏電検出回路４より
漏電が検出されることとなる。そして、漏電検出のテス
トに要する時間は、最長でも８５ｍｓ以下であり特にテ
ストスイッチ５にディレーオフ機能を設けるまでもなく
テスト操作の際にレスポンスの悪さを感じることもな
い。

【００１５】以上のように、断線検出時（時間Ｔ２）
に、リセット回路１６により漏電検出回路４をリセット
させるので、漏電を誤検出することがなく漏電検出の精
度が高い。なお、漏電検出回路４をアナログ回路により
構成したときには、断線検出時に、このアナログ回路へ
の電源供給を停止するようにすれば同様の効果が得られ
る。また、２つのトランジスタ回路１４、１５の入り切
りにより、漏電検出と断線検出を切り換えるので、機械
的なスイッチにより構成する場合に比較し、信頼性が高
く、かつ切り換え時のタイムラグがほとんどなく好まし
い。また、断線検出回路１７にコンパレータを使用する
とともに定電圧ダイオード８を断線検出用の印加電圧
し、漏電検出時間例えば４０ｍｓに比較し断線検出時間
例えば５ｍｓを短時間としたので、断線検出をすること
により漏電検出動作に与える影響はほとんどない。さら
に、断線検出時に、負担抵抗２に電圧が印加されないよ
うにトランジスタ回路１４を非導通としたので、断線検
出回路１７を単純な構成とすることができる。また、抵
抗１７Ｂ及び負担抵抗２の抵抗値を零相変流器１の２次
巻線１ａの抵抗値よりも充分大きなものとしたので、漏
電検出時に、電路に零相電流が流れ零相変流器１の２次
巻線１ａに誘導電流が流れたとしても、断線検出回路１
７のコンパレータには断線を検出する電圧差である所定
値を超える電圧は印加されず、断線を誤検出することも
ない。

【００１６】実施の形態２．以下この発明の実施の形態
２について説明する。図３はこの発明の実施の形態２に
係る漏電リレーの接続図である。図３においてテスト巻
線７は負担抵抗２の片端に接続されている。その他の構
成は実施の形態１と同様であるのでその説明を省略す
る。

【００１７】実施の形態１では、零相変流器１の２次巻
線１ａを流れる電流は零相変流器１を貫通するテスト電
流により誘導されていたが、実施の形態２では、テスト
抵抗６により定められる電流が直接流れる構成となって
いる。実施の形態１の場合と同様、テストスイッチ５を
押下することによりテスト動作させることができ、断線
が発生した時点で零相変流器１の２次巻線１ａ及び接続
線１１の断線を検出することができる。そして、テスト
巻線７を零相変流器１に貫通させる必要がないため、よ
り簡単な構成とすることができる。

【００１８】実施の形態３．以下この発明の実施の形態
３について説明する。図４はこの発明の実施の形態３に
係る漏電リレーの接続図である。図４において、２０は
電路を通電する電流の周波数よりも充分に高い周波数、
例えば１ｋＨｚの高周波信号を零相変流器１の２次巻線
１ａに注入する高周波信号注入器、２１は電路を通電す
る周波数例えば商用周波５０Ｈｚの電流を通過させ、高
周波信号注入器２０からの高周波信号は通過させないロ
ーパスフィルタ（ＬＰＦ）、２２は高周波信号注入器２
０からの高周波信号を受信し、零相変流器１の２次巻線
の断線を検出する断線検出回路である。その他の構成は
上述の実施の形態と同様であるのでその説明を省略す
る。

【００１９】次に動作について説明する。漏電検出及び
漏電テスト動作は上述の実施の形態と同様である。つま
り、漏電検出回路４は負担抵抗２に印加された電圧に基
づいて電路に漏電が発生したことを検出する。ついで、
断線検出について説明する。高周波信号注入器２０によ
り接続線１１を介して零相変流器１の２次巻線１ａに高
周波信号を常時注入する。断線検出回路２２は所定の時
間、好ましくは漏電検出回路４が漏電を検出するのに必
要な時間、例えば５０Ｈｚの交流を２周波分入力したと
き漏電検出する回路であれば４０ｍｓ以上継続して高周
波信号が入力されないとき、零相変流器１の２次巻線１
ａ或は接続線１１の零相変流器側の断線を検出し、出力
装置１２に出力する。

【００２０】以上のように、高周波信号を常時入力し零
相変流器１の２次巻線１ａの断線を検出するとともに常
時電路の漏電を検出することができる。さらに、高調波
信号を通過させないローパスフィルタ２１を設けたの
で、断線検出の伴う漏電検出回路４の誤動作がなく、漏
電検出の精度が高い漏電リレーを得ることができる。な
お、ローパスフィルタ２１としてアナログ回路のものに
ついて説明したが、漏電検出回路４のプロセッサによる
演算によりフィルタリングするものであってもよい、ま
た、漏電検出回路４が漏電を検出するのに必要な時間以
上継続して高周波信号が入力されないとき断線を検出す
るので、零相変流器１を介して電路からノイズが侵入し
高周波信号を打消す場合にもこのようなノイズの継続時
間は上記漏電を検出するのに必要な時間に比し短いの
で、電路からのノイズによる断線の誤検出をすることが
ない。

【００２１】

【発明の効果】この発明に係る漏電リレーは、電路の零
相電流を検出する零相変流器と、この零相変流器の２次
巻線に誘導された電流に基づいて、上記電路の漏電を検
出する漏電検出回路と、この漏電検出回路が漏電を検出
したとき、漏電の発生を外部に出力する漏電リレーと、
上記零相変流器に漏電テスト電流を通電させ上記漏電検
出回路の動作をテストする漏電テスト回路と、上記漏電
検出回路による漏電検出動作を停止させるとともに上記
零相変流器の２次巻線に電圧を印加し、この零相変流器
の２次巻線による電圧降下に基づいてこの２次巻線の断
線を検出する断線検出回路とを備えたので、零相変流器
の２次巻線の断線を検出でき、かつ漏電検出回路の漏電
検出の精度が高い。

【００２２】また、漏電検出回路は零相変流器の２次巻
線に誘導された電流を負担抵抗により電圧に変換し、こ
の電圧により電路の漏電を検出するように形成され、上
記負担抵抗に直列に接続されこの負担抵抗の動作を制御
する第１の半導体スイッチング素子と、上記零相変流器
の２次巻線への断線検出用の電圧の印加を制御するとと
もに上記第１の半導体スイッチング素子と導通が逆の状
態で同期する第２の半導体スイッチング素子と、上記第
１の半導体スイッチング素子が導通のとき、上記漏電検
出回路に漏電を検出させ、上記第１の半導体スイッチン
グ素子が非導通のとき、上記漏電検出回路に漏電の検出
を停止させるリセット回路と、上記第１、第２の半導体
スイッチング素子のゲート及び上記リセット回路に動作
状態を切り換えるトリガ信号を出力するトリガ回路とを
有するので、機械的なスイッチに比較し信頼性が高く、
かつ単純に構成できる。

【００２３】また、電路の零相電流を検出する零相変流
器と、この零相変流器の２次巻線に誘導された電流に基
づいて、上記電路の漏電を検出する漏電検出回路と、こ
の漏電検出回路が漏電を検出したとき、漏電の発生を外
部に出力する漏電リレーと、上記零相変流器に漏電テス
ト電流を通電させ上記漏電検出回路の動作をテストする
漏電テスト回路と、上記電路に通電する電流の周波数よ
りも高い周波数の信号を上記零相変流器の２次巻線に注
入する高周波信号注入器と、上記高周波信号注入器によ
る注入信号が上記漏電検出回路の漏電検出動作に作用さ
せないローパスフィルタと上記零相変流器の２次巻線に
注入された高い周波数の信号を入力し、この注入時間が
所定の時間以上継続したとき、この２次巻線の断線を検
出する断線検出回路とを備えたので、零相変流器の２次
巻線の断線を検出でき、かつ漏電検出回路の漏電検出の
精度が高く、さらに常時漏電検出と断線検出を同時に行
うことができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１に係る漏電リレーの
接続図である。

【図２】 実施の形態１の漏電検出及び断線検出の動作
を説明するタイミングチャートである。

【図３】 この発明の実施の形態２に係る漏電リレーの
接続図である。

【図４】 この発明の実施の形態３に係る漏電リレーの
接続図である。

【図５】 従来の漏電リレーの接続図である。

【符号の説明】

１ 零相変流器、 １ａ ２次巻線、 ２ 負担抵
抗、 ３ 増幅器、 ４ 漏電検出回路、 ５
テストスイッチ、 ６ テスト抵抗、７ テスト巻
線、 ８ 定電圧ダイオード、 ９ ダイオードス
タック、１０ 電源、 １１ 接続線、 １２ 出
力装置、 １３ 波形発生器、 １４、１５ トラ
ンジスタ回路、 １６ リセット回路 １７ 断線
検出回路、 １７Ａ、１７Ｂ 抵抗、 ２０ 高周
波信号発生器、 ２１ローパスフィルタ、 ２２
断線検出回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 電路の零相電流を検出する零相変流器
   と、 この零相変流器の２次巻線に誘導された電流に基づい
   て、上記電路の漏電を検出する漏電検出回路と、 この漏電検出回路が漏電を検出したとき、漏電の発生を
   外部に出力する漏電リレーと、 上記零相変流器に漏電テスト電流を通電させ上記漏電検
   出回路の動作をテストする漏電テスト回路と、 上記漏電検出回路による漏電検出動作を停止させるとと
   もに上記零相変流器の２次巻線に電圧を印加し、この零
   相変流器の２次巻線による電圧降下に基づいてこの２次
   巻線の断線を検出する断線検出回路とを備えたことを特
   徴とする漏電リレー。
2. 【請求項２】 漏電検出回路は零相変流器の２次巻線に
   誘導された電流を負担抵抗により電圧に変換し、この電
   圧により電路の漏電を検出するように形成され、 上記負担抵抗に直列に接続されこの負担抵抗の動作を制
   御する第１の半導体スイッチング素子と、 上記零相変流器の２次巻線への断線検出用の電圧の印加
   を制御するとともに上記第１の半導体スイッチング素子
   と導通が逆の状態で同期する第２の半導体スイッチング
   素子と、 上記第１の半導体スイッチング素子が導通のとき、上記
   漏電検出回路に漏電を検出させ、上記第１の半導体スイ
   ッチング素子が非導通のとき、上記漏電検出回路に漏電
   の検出を停止させるリセット回路と、 上記第１、第２の半導体スイッチング素子のゲート及び
   上記リセット回路に動作状態を切り換えるトリガ信号を
   出力するトリガ回路とを有することを特徴とする請求項
   １記載の漏電リレー。
3. 【請求項３】 電路の零相電流を検出する零相変流器
   と、 この零相変流器の２次巻線に誘導された電流に基づい
   て、上記電路の漏電を検出する漏電検出回路と、 この漏電検出回路が漏電を検出したとき、漏電の発生を
   外部に出力する漏電リレーと、 上記零相変流器に漏電テスト電流を通電させ上記漏電検
   出回路の動作をテストする漏電テスト回路と、 上記電路に通電する電流の周波数よりも高い周波数の信
   号を上記零相変流器の２次巻線に注入する高周波信号注
   入器と、 上記高周波信号注入器による注入信号が上記漏電検出回
   路の漏電検出動作に作用させないローパスフィルタと上
   記零相変流器の２次巻線に注入された高い周波数の信号
   を入力し、この注入時間が所定の時間以上継続したと
   き、この２次巻線の断線を検出する断線検出回路とを備
   えたことを特徴とする漏電リレー。