JP2002040455A - 電気光学装置の製造方法及び電気光学装置 - Google Patents

電気光学装置の製造方法及び電気光学装置

Info

Publication number
JP2002040455A
JP2002040455A JP2000229452A JP2000229452A JP2002040455A JP 2002040455 A JP2002040455 A JP 2002040455A JP 2000229452 A JP2000229452 A JP 2000229452A JP 2000229452 A JP2000229452 A JP 2000229452A JP 2002040455 A JP2002040455 A JP 2002040455A
Authority
JP
Japan
Prior art keywords
forming
electro
convex portion
substrate
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000229452A
Other languages
English (en)
Other versions
JP3864678B2 (ja
Inventor
Yukiya Hirabayashi
幸哉 平林
Yasushi Yamazaki
泰志 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000229452A priority Critical patent/JP3864678B2/ja
Priority to US09/877,000 priority patent/US6628367B2/en
Priority to KR10-2001-0045441A priority patent/KR100446874B1/ko
Priority to CNB011246626A priority patent/CN1174360C/zh
Publication of JP2002040455A publication Critical patent/JP2002040455A/ja
Application granted granted Critical
Publication of JP3864678B2 publication Critical patent/JP3864678B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133371—Cells with varying thickness of the liquid crystal layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133753—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers with different alignment orientations or pretilt angles on a same surface, e.g. for grey scale or improved viewing angle
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133776—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers having structures locally influencing the alignment, e.g. unevenness

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 液晶等の電気光学物質における横電界による
動作不良を確実に低減可能であり高コントラストで明る
い高品位の画像表示を行う液晶装置等の電気光学装置を
製造する。 【解決手段】 電気光学装置は、ＴＦＴアレイ基板（１
０）上に画素電極（９ａ）を備え、対向基板（２０）上
に対向電極（２１）を備える。ＴＦＴアレイ板上におけ
る画素電極の下地面は、相隣接する画素電極間の間隙に
対向する領域に凸部（８１、８２）が設けられている。
このような電気光学装置の製造方法は、ＴＦＴアレイ基
板上に、配線やＴＦＴ等を含むパターンを形成する形成
工程と、このパターンを含む基板上の積層体の上面を平
坦化する工程と、この平坦化された上面に対してフォト
リソグラフィ及びエッチングを行うことにより、凸部を
形成する工程とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶装置等の電気
光学装置の技術分野に属し、特に列方向又は行方向に相
隣接する画素電極に印加される電圧の極性が逆となるよ
うに画素行毎又は画素列毎に駆動電圧極性を周期的に反
転させる反転駆動方式を採用する薄膜トランジスタ（Th
in Film Transistor:以下適宜、ＴＦＴと称す）による
アクティブマトリクス駆動型の液晶装置等の電気光学装
置の技術分野に属する。
【０００２】
【背景技術】一般にこの種の電気光学装置では、直流電
圧印加による電気光学物質の劣化防止、表示画像におけ
るクロストークやフリッカの防止などのために、各画素
電極に印加される電圧極性を所定規則で反転させる反転
駆動方式が採用されている。このうち一のフレーム又は
フィールドの画像信号に対応する表示を行う間は、奇数
行に配列された画素電極を対向電極の電位を基準として
正極性の電位で駆動すると共に偶数行に配列された画素
電極を対向電極の電位を基準として負極性の電位で駆動
し、これに続く次のフレーム又はフィールドの画像信号
に対応する表示を行う間は、逆に偶数行に配列された画
素電極を正極性の電位で駆動すると共に奇数行に配列さ
れた画素電極を負極性の電位で駆動する（即ち、同一行
の画素電極を同一極性の電位により駆動しつつ、係る電
位極性を行毎にフレーム又はフィールド周期で反転させ
る）１Ｈ反転駆動方式が、制御が比較的容易であり高品
位の画像表示を可能ならしめる反転駆動方式として用い
られている。
【０００３】また、同一列の画素電極を同一極性の電位
により駆動しつつ、係る電圧極性を列毎にフレーム又は
フィールド周期で反転させる１Ｓ反転駆動方式も、制御
が比較的容易であり高品位の画像表示を可能ならしめる
反転駆動方式として用いられている。
【０００４】更に、列方向及び行方向の両方向に相隣接
する画素電極間で、各画素電極に印加される電圧極性を
反転させるドット反転駆動方式も開発されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た１Ｈ反転駆動方式、１Ｓ反転駆動方式、ドット反転駆
動方式等のように、ＴＦＴアレイ基板上において相隣接
する画素電極の電圧（即ち、１Ｈ反転駆動方式では列方
向に相隣接する画素電極に印加される電圧、１Ｓ反転駆
動方式では行方向に相隣接する画素電極に印加される電
圧、ドット反転駆動方式では行及び列方向に相隣接する
画素電極に印加される電圧）が逆極性にある場合には、
相隣接する画素電極間に生じる横電界（即ち、基板面に
平行な電界或いは基板面に平行な成分を含む斜めの電
界）が発生するという問題点が生じる。相対向する画素
電極と対向電極との間の縦電界（即ち、基板面に垂直な
方向の電界）の印加が想定されている電気光学物質に対
して、このような横電界が印加されると、液晶の配向不
良の如き電気光学物質の動作不良が生じ、この部分にお
ける光抜け等が発生してコントラスト比が低下してしま
うという問題が生じる。これに対し、横電界が生じる領
域を遮光膜により覆い隠すことは可能であるが、これで
は横電界が生じる領域の広さに応じて画素の開口領域が
狭くなってしまうという問題点が生じる。特に、画素ピ
ッチの微細化により相隣接する画素電極間の距離が縮ま
るのに伴って、このような横電界は大きくなるため、こ
れらの問題は電気光学装置の高精細化が進む程深刻化し
てしまう。
【０００６】本発明は上述した問題点に鑑みなされたも
のであり、液晶等の電気光学物質における横電界による
動作不良を確実に低減可能であり高コントラストで明る
い高品位の画像表示を行う液晶装置等の電気光学装置を
製造できる電気光学装置の製造方法及び該電気光学装置
を提供することを課題とする。
【０００７】
【課題を解決するための手段】本発明の電気光学装置の
製造方法は上記課題を解決するために、一対の第１及び
第２基板間に電気光学物質が挟持されてなり、第１の周
期で反転駆動されるための第１の画素電極群及び該第１
の周期と相補の第２の周期で反転駆動されるための第２
の画素電極群を含む複数の画素電極が前記第１基板上に
平面配列され且つ前記第２基板上に前記複数の画素電極
と対向する対向電極が設けられた電気光学装置の製造方
法であって、前記第１基板上に、前記画素電極を駆動す
る配線及び素子を含むパターンを形成する形成工程と、
該パターンを含む前記第１基板上の積層体の上面を平坦
化する工程と、該平坦化された上面に対してフォトリソ
グラフィ及びエッチングを行うことにより、平面的に見
て相隣接する画素電極の間隙となる領域に凸部を形成す
る工程と、前記複数の画素電極を形成する工程とを備え
る。
【０００８】本発明の電気光学装置の製造方法によれ
ば、その製造に係る電気光学装置は、第１の周期で反転
駆動されるための第１の画素電極群と、第１の周期と相
補の第２の周期で反転駆動されるための第２の画素電極
群とを含む複数の画素電極が第１基板上に平面配列され
ており、(i)反転駆動時に各時刻において相互に逆極性
の駆動電圧で駆動される相隣接する画素電極と(ii)反転
駆動時に各時刻において相互に同一極性の駆動電圧で駆
動される相隣接する画素電極との両者が存在している。
このような両者は、例えば前述の１Ｈ反転駆動方式や１
Ｓ反転駆動方式などの反転駆動方式を採るマトリクス駆
動型の液晶装置等の電気光学装置であれば存在する。従
って、異なる画素電極群に属する相隣接する画素電極
（即ち、逆極性の電位が印加される相隣接する画素電
極）の間には、横電界が生じる。
【０００９】ここで本発明では特に、平坦化工程では、
画素電極を駆動する配線（例えば、データ線、走査線、
容量線など）及び素子（例えば、画素スイッチング用の
ＴＦＴなど）を含むパターンを含む第１基板上の積層体
の上面（例えば、層間絶縁膜上に配線が形成されてなる
凹凸表面の最上層に形成された平坦化用の絶縁膜の上
面）を、平坦化する。続いて、凸部形成用膜を形成する
工程では、このように平坦化された上面に対してフォト
リソグラフィ及びエッチングを行うことにより、平面的
に見て相隣接する画素電極の間隙となる領域に凸部を形
成する。そして、画素電極を形成する。
【００１０】従って、画素電極の下地となる表面は、そ
の下方に形成される配線や素子のパターンによらずに、
凸部が形成されていない領域では、積極的に平坦化され
た表面となり、凸部が形成された領域では、積極的に所
定高さ且つ所定形状の凸部が形成された表面となる。こ
の結果、各画素の開口領域に位置する画素電極の中央部
分については積極的に平坦化された表面上に形成される
ので、当該画素電極と対向電極との間に挟持される電気
光学物質の層厚のばらつきに起因した、液晶の配向不良
等の電気光学物質の動作不良が低減される。
【００１１】同時に、相隣接する画素電極の間隙となる
領域には、エッチングにより積極的に凸部が形成される
ので、第１に、各画素電極の縁部がこの凸部上に位置す
るように形成すれば、各画素電極と対向電極との間に生
じる縦電界を、相隣接する画素電極（特に、異なる画素
電極群に属する画素電極）の間に生じる横電界と比べ
て、相対的に強められる。即ち、一般に電界は電極間の
距離が短くなるにつれて強くなるので、凸部の高さの分
だけ、画素電極の縁部が対向電極に近づき、両者間に生
じる縦電界が強められるのである。第２に、各画素電極
の縁部がこの凸部上に位置するか否かに拘わらず、相隣
接する画素電極（特に、異なる画素電極群に属する画素
電極）の間に生じる横電界が凸部の存在により凸部の誘
電率に応じて弱められると共に横電界が通過する電気光
学物質の体積を（凸部で部分的に置き換えることによ
り）減ずることによっても、当該横電界の電気光学物質
に対する作用を低減できる。従って、反転駆動方式に伴
う横電界による液晶の配向不良等の電気光学物質の動作
不良を低減できる。この際、上述のように画素電極の縁
部は、凸部上に位置してもよいし位置していなくてもよ
く、更に凸部の傾斜した或いは略垂直な側面の途中に位
置していてもよい。
【００１２】また特に、画素電極の下地面の下方に位置
する配線や素子の存在を利用して、画素電極の縁の高さ
を調節する（多数存在する各膜における若干のパターン
ずれが組み合わされるので、最終的に形成される最上層
における凹凸の高さや形状を設計通りにすることが基本
的に困難である）技術と比べて、凸部の高さや形状を遥
かに精度良く制御可能である。このため、最終的に横電
界による液晶の配向不良等の電気光学物質の動作不良を
確実に低減でき、装置信頼性を向上できる。
【００１３】更に、画素電極の下地面の下方に位置する
配線や素子の存在に起因して電気光学物質の層厚に平面
的なばらつきが存在する場合と比較しても、積極的に平
坦化した面を利用してこのような層厚のばらつきを顕著
に少なくする分だけ、層厚の平面的なばらつきによる液
晶の配向不良等の電気光学物質の動作不良を確実に低減
できる。加えて、電気光学物質の動作不良個所を隠すた
めの遮光膜も小さくできるので、光抜け等の画像不良を
起こさずに各画素の開口率を高めることも可能となる。
【００１４】以上の結果、液晶等の電気光学物質におけ
る横電界による動作不良を確実に低減可能であり高コン
トラストで明るい高品位の画像表示を行う液晶装置等の
電気光学装置を比較的容易に製造できる。
【００１５】尚、横電界が生じる、異なる画素電極群に
属する相隣接する画素電極（即ち、逆極性の電位が印加
される画素電極）間にのみ凸部を設けてもよい。横電界
が殆ど生じない同一の画素電極群に属する相隣接する画
素電極（即ち、同一極性の電位が印加される画素電極）
間には、凸部を設けなくてもよいし、或いは相対的に高
さの低い凸部を設けるようにしても、本発明の上述の如
き効果は得られる。
【００１６】この手法は、駆動素子の能力を向上させる
ために単結晶半導体を能動層に用いた素子を形成する場
合にも特に有効である。このような単結晶半導体層は、
一般に貼り合わせ法と呼ばれる手法によって支持基板上
に単結晶層を形成する。この貼り合わせにおいては、支
持基板と単結晶層表面を平坦かつ鏡面化して両者を接合
するため、素子や配線形成後の凹凸形状を自由に制御す
ることが難しいが、上述のように画素電極下地基板表面
を平坦化及び凸部形成することにより形状制御が容易に
なり液晶配向不良などを防ぐことができる。
【００１７】本発明の電気光学装置の製造方法の一態様
では、前記平坦化する工程は、所定膜厚の絶縁膜を形成
する工程と、該所定膜厚の絶縁膜に対してＣＭＰ（Chem
icalMechanical Polishing： 化学的機械研磨）処理を
施すことにより、平坦化された絶縁膜を形成する工程と
を含む。
【００１８】この態様によれば、平坦化する工程では、
まず所定膜厚の絶縁膜を形成し、その後、これに対して
ＣＭＰ処理を施すことにより、平坦化された絶縁膜を形
成する。従って、凸部の高さや形状を比較的容易に精度
良く制御できる。
【００１９】或いは本発明の電気光学装置の製造方法の
他の態様では、前記平坦化する工程は、流動性のある絶
縁膜材料を塗布することにより、平坦化された絶縁膜を
形成する工程を含む。
【００２０】この態様によれば、平坦化する工程では、
スピンコート等を用いて、流動性のある絶縁膜材料を塗
布することにより、平坦化された絶縁膜を形成する。従
って、凸部の高さや形状を比較的容易に精度良く制御で
きる。
【００２１】さらに本発明の電気光学装置の製造方法の
一態様において、画素電極を駆動する素子は貼り合わせ
SOIによる単結晶半導体層からなる。このような場合で
も、素子形成後の平坦化工程によって、画素電極部の凸
部を任意に、かつ制御性良く形成できる。
【００２２】或いは本発明の電気光学装置の製造方法の
他の態様では、前記平坦化する工程は、予め前記パター
ンが埋め込まれる溝を形成する工程を含む。
【００２３】この態様によれば、平坦化する工程では、
配線や素子を含むパターンを形成する前に、第１基板や
その上に形成された層間絶線膜に溝を形成し、その後、
このようなパターンを当該溝内に少なくとも部分的に埋
め込む。従って、凸部の下地となる面を比較的容易に平
坦化でき、この結果、凸部の高さや形状を比較的容易に
精度良く制御できる。
【００２４】本発明の電気光学装置の製造方法の他の態
様では、前記凸部を形成する工程は、前記相隣接する画
素電極の間隙に沿った格子状の前記凸部を形成する。
【００２５】この態様によれば、凸部を形成する工程で
は、相隣接する画素電極の間隙に沿った格子状の凸部を
形成するので、異なる画素電極群に属する相隣接する画
素電極が、画像表示領域内において縦に並んでいても横
に並んでいても、格子状の凸部により、反転駆動時にお
ける横電界による悪影響を低減できる。
【００２６】この態様では、前記凸部を形成する工程
は、異なる画素電極群に含まれる相隣接する画素電極相
互間には、第１の高さの前記凸部を形成し、同一の画素
電極群に含まれる相隣接する画素電極相互間には、前記
第１の高さより低い第２の高さの前記凸部を形成するこ
とにより、前記格子状の凸部を形成してもよい。
【００２７】この態様によれば、凸部を形成する工程で
は、横電界が比較的強く生じる画素電極相互間には、第
１の高さ（＞第２の高さ）の凸部を形成することで（即
ち、画素電極の縁部と対向電極との間の距離を小さくす
ることで）相対的に縦電界を強める。他方、横電界が殆
ど生じない画素電極相互間には、第２の高さの凸部を形
成することで、少しだけ縦電界を強めれば十分である。
【００２８】この態様では、前記複数の画素電極上に配
向膜を形成する工程と、該配向膜に対して前記第１の高
さの凸部による段差と平行にラビング処理を施す工程と
を更に備えてもよい。
【００２９】このように凸部上に形成された配向膜に対
して、相対的に高さが高い方の凸部による段差と平行に
ラビング処理を施すと、電気光学物質の層厚の平面的な
ばらつきによる電気光学物質の動作不良を抑制すること
ができる。即ち一般には、段差に直角にラビング処理を
施すと、ラビング処理された配向膜による電気光学物質
の配向に乱れが生じ、この乱れは段差が大きい程に大き
くなる。従って、より大きな段差に基づく電気光学物質
の層厚の平面的なばらつきによる電気光学物質の動作不
良を抑制することにより（小さい段差に基づく電気光学
物質による層厚の平面的なばらつきによる電気光学物質
の動作不良はラビング処理の方向に寄らずに本来小さい
ので）、装置全体として凸部による段差に基づく電気光
学物質の動作不良を低減できる。
【００３０】本発明の電気光学装置の製造方法の他の態
様では、前記凸部を形成する工程は、異なる画素電極群
に含まれる相隣接する画素電極相互間には、前記凸部を
形成し、同一の画素電極群に含まれる相隣接する画素電
極相互間には、前記凸部を形成しないことにより、平面
的に見てストライプ状の凸部を形成する。
【００３１】この態様によれば、凸部を形成する工程で
は、異なる画素電極群に含まれる相隣接する（即ち、横
電界が生じる）画素電極相互間には凸部を形成し、同一
の画素電極群に含まれる相隣接する（即ち、横電界が殆
ど生じない）画素電極相互間には凸部を形成しない。従
って、横電界が生じる領域に設けられたストライプ状の
凸部により、反転駆動時における横電界による悪影響を
低減できる。
【００３２】この態様では、前記複数の画素電極上に配
向膜を形成する工程と、該配向膜に対して前記凸部によ
る段差と平行にラビング処理を施す工程とを更に備えて
もよい。
【００３３】このように凸部上に形成された配向膜に対
して、凸部による段差と平行にラビング処理を施すと、
当該段差による電気光学物質の動作不良を抑制すること
ができる。即ち一般には、段差に直角にラビング処理を
施すと、ラビング処理された配向膜による電気光学物質
の配向に乱れが生じるので、ラビング処理を段差に平行
に施すことで段差による電気光学物質の動作不良を抑制
できる。
【００３４】本発明の電気光学装置の製造方法の他の態
様では、前記凸部を形成する工程は、ウエットエッチン
グにより前記凸部を形成する。
【００３５】この態様によれば、凸部による段差の傾斜
が緩やかになるので、当該段差による電気光学物質の動
作不良を抑制することができる。即ち一般には、段差が
急峻である程、電気光学物質の配向に乱れが生じるが、
ウエットエッチングにより緩やかな段差を形成すれば、
同じ高さの凸部を形成しても段差による電気光学物質の
動作不良を低減できる。
【００３６】本発明の電気光学装置の製造方法の他の態
様では、前記凸部を形成する工程は、ドライエッチング
及び該ドライエッチング後におけるウエットエッチング
により前記凸部を形成する。
【００３７】この態様によれば、ドライエッチングによ
り、寸法制度の高い凸部を形成でき、更に、その後のウ
エットエッチングにより、このドライエッチングにより
形成された凸部における急峻な段差を、緩やかな傾斜の
段差にできるので、微細で位置精度及び寸法精度が高い
凸部を形成しつつ、当該段差による電気光学物質の動作
不良を抑制することができる。
【００３８】本発明の電気光学装置の製造方法の他の態
様では、前記凸部を形成する工程は、前記パターンを形
成する工程で前記配線を形成する際に用いられるマスク
を用いてフォトリソグラフィを行う工程を含む。
【００３９】この態様によれば、配線をフォトリソグラ
フィにより形成する際に用いられるマスクと、凸部をフ
ォトリソグラフィにより形成する際に用いるマスクとを
共用するので、夫々専用のマスクを用いる場合と比較し
て製造コストを削減できる。
【００４０】この態様では、前記凸部を形成する工程
は、前記マスクを用いて且つ露光量を調節することによ
り前記配線の幅とは異なる幅を持つ前記凸部を形成して
もよい。
【００４１】このようにすれば、配線をフォトリソグラ
フィにより形成する際に用いられるマスクと、凸部をフ
ォトリスグラフィにより形成する際に用いるマスクとを
共用しつつ、配線の幅及び凸部の幅については、露光量
を調節することにより同一でないものとして形成できる
ので、製造コストを削減しつつ設計自由度を高められ
る。
【００４２】本発明の電気光学装置の製造方法の他の態
様では、前記第２基板における、前記相隣接する画素電
極の間隙に対向する領域に、他の凸部を形成する工程を
更に備える。
【００４３】この態様によれば、第２基板側にも凸部を
設けることにより、横電界が生じる領域における画素電
極と対向電極との間の距離を小さくすることで縦電界を
相対的に強めることができ、これに加えて、凸部の存在
により横電界を弱めること及び横電界の電気光学物質へ
の作用を低減することも可能となり、横電界による悪影
響を低減できる。
【００４４】この態様では、前記第２基板上に他の配向
膜を形成する工程と、該他の配向膜に対して前記他の凸
部による段差と平行にラビング処理を施す工程とを更に
備えてもよい。
【００４５】このように第２基板上に形成された他の配
向膜に対して、他の凸部による段差と平行にラビング処
理を施すと、当該段差による電気光学物質の動作不良を
抑制することができる。
【００４６】この第２基板上に他の凸部を形成する態様
では、前記第２基板上における、前記相隣接する画素電
極の間隙に対向する領域に、遮光膜を形成する工程を更
に含み、前記他の凸部を形成する工程は、前記遮光膜の
存在に応じて前記他の凸部を形成してもよい。
【００４７】このようにすれば、一般にブラックマトリ
クス或いはブラックマスク（BM）と称される第２基板
（対向基板）上の遮光膜を利用して、第２基板上に他の
凸部を形成できるので、専用の膜を用いて当該他の凸部
を形成する場合と比較して、製造工程及び装置構成を簡
略化する上で有利である。
【００４８】本発明の電気光学装置は上記課題を解決す
るために、一対の第１及び第２基板間に電気光学物質が
挟持されてなり、前記第１基板上に、第１の周期で反転
駆動されるための第１の画素電極群及び該第１の周期と
相補の第２の周期で反転駆動されるための第２の画素電
極群を含むと共に平面配列された複数の画素電極と、該
画素電極を駆動する配線及び素子を含むパターンと、製
造工程中に該パターンを含む前記第１基板上の積層体の
上面を平坦化した後に該平坦化された上面に対してフォ
トリソグラフィ及びエッチングを行うことにより平面的
に見て相隣接する画素電極の間隙となる領域に形成され
た凸部とを備え、前記第２基板上に前記複数の画素電極
に対向する対向電極を備える。
【００４９】本発明の電気光学装置によれば、異なる画
素電極群に属する相隣接する画素電極（即ち、逆極性の
電位が印加される相隣接する画素電極）の間には、横電
界が生じるが、各画素の非開口領域に位置する或いは隣
接する画素電極の縁部については、エッチングにより積
極的に凸部が形成されているので、第１に、各画素電極
の縁部がこの凸部上に位置するように形成すれば、各画
素電極と対向電極との間に生じる縦電界を、相隣接する
画素電極の間に生じる横電界と比べて、相対的に強めら
れる。第２に、各画素電極の縁部がこの凸部上に位置す
るか否かに拘わらず、相隣接する画素電極の間に生じる
横電界が凸部の存在により凸部の誘電率に応じて弱めら
れると共に横電界が通過する電気光学物質の体積を減ず
ることによっても、当該横電界の電気光学物質に対する
作用を低減できる。従って、反転駆動方式に伴う横電界
による液晶の配向不良等の電気光学物質の動作不良を低
減できる。この際、上述のように画素電極の縁部は、凸
部上に位置してもよいし位置していなくてもよく、更に
凸部の傾斜した或いは略垂直な側面の途中に位置してい
てもよい。
【００５０】同時に、各画素の開口領域に位置する画素
電極の中央部分については積極的に平坦化された表面上
に形成されているので、当該画素電極と対向電極との間
に挟持される電気光学物質の層厚のばらつきに起因し
た、液晶の配向不良等の電気光学物質の動作不良を低減
できる。加えて、電気光学物質の動作不良個所を隠すた
めの遮光膜も小さくできるので、光抜け等の画像不良を
起こさずに各画素の開口率を高めることも可能となる。
【００５１】これらの結果、液晶等の電気光学物質にお
ける横電界による動作不良を確実に低減でき、高コント
ラストで明るい高品位の画像表示を行える。
【００５２】尚、本発明は、透過型及び反射型等の他、
各種形式の電気光学装置に適用可能である。
【００５３】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされる。
【００５４】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。以下の実施形態は、本発明の電気光
学装置を液晶装置に適用したものである。
【００５５】先ず本発明の実施形態における電気光学装
置の構成について、図１から図５を参照して説明する。
図１は、電気光学装置の画像表示領域を構成するマトリ
クス状に形成された複数の画素における各種素子、配線
等の等価回路である。図２は、データ線、走査線、画素
電極等が形成されたＴＦＴアレイ基板の相隣接する複数
の画素群の平面図である。図３は、図２のＡ−Ａ’断面
図であり、図４は、図２のＢ−Ｂ’断面図であり、図５
は、図２のＣ−Ｃ’断面図である。尚、図３から図５に
おいては、各層や各部材を図面上で認識可能な程度の大
きさとするため、各層や各部材毎に縮尺を異ならしめて
ある。
【００５６】図１において、本実施形態における電気光
学装置の画像表示領域を構成するマトリクス状に形成さ
れた複数の画素には夫々、画素電極９ａと当該画素電極
９aをスイッチング制御するためのＴＦＴ３０とが形成
されており、画像信号が供給されるデータ線６ａが当該
ＴＦＴ３０のソースに電気的に接続されている。データ
線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、こ
の順に線順次に供給しても構わないし、相隣接する複数
のデータ線６ａ同士に対して、グループ毎に供給するよ
うにしても良い。また、ＴＦＴ３０のゲートに走査線３
ａが電気的に接続されており、所定のタイミングで、走
査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍ
を、この順に線順次で印加するように構成されている。
画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続
されており、スイッチング素子であるＴＦＴ３０を一定
期間だけそのスイッチを閉じることにより、データ線６
ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定
のタイミングで書き込む。画素電極９ａを介して電気光
学物質の一例としての液晶に書き込まれた所定レベルの
画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述す
る）に形成された対向電極（後述する）との間で一定期
間保持される。液晶は、印加される電圧レベルにより分
子集合の配向や秩序が変化することにより、光を変調
し、階調表示を可能にする。ノーマリーホワイトモード
であれば、各画素の単位で印加された電圧に応じて入射
光に対する透過率が減少し、ノーマリーブラックモード
であれば、各画素の単位で印加された電圧に応じて入射
光に対する透過率が増加され、全体として電気光学装置
からは画像信号に応じたコントラストを持つ光が出射す
る。ここで、保持された画像信号がリークするのを防ぐ
ために、画素電極９ａと対向電極との間に形成される液
晶容量と並列に蓄積容量７０を付加する。
【００５７】図２において、電気光学装置のＴＦＴアレ
イ基板上には、マトリクス状に複数の透明な画素電極９
ａ（点線部９ａ’により輪郭が示されている）が設けら
れており、画素電極９ａの縦横の境界に各々沿ってデー
タ線６ａ及び走査線３ａが設けられている。更に容量線
３ｂが、走査線３ａに並んでストライプ状に設けられて
いる。より具体的には、容量線３ｂは、走査線３ａに平
行な本線部と、この本線部におけるデータ線６ａに交差
する個所からデータ線６ａに沿って図中上側に突出した
突出部とを有する。
【００５８】また、半導体層１ａのうち図中右下がりの
斜線領域で示したチャネル領域１ａ’に対向するように
走査線３ａが配置されており、走査線３ａはゲート電極
として機能する。このように、走査線３ａとデータ線６
ａとの交差する個所には夫々、チャネル領域１ａ’に走
査線３ａがゲート電極として対向配置された画素スイッ
チング用のＴＦＴ３０が設けられている。
【００５９】図２及び図３に示すように、データ線６ａ
は、コンタクトホール５を介して半導体層１ａのうち高
濃度ソース領域１ｄに電気的に接続されている。他方、
画素電極９ａは、コンタクトホール８を介して半導体層
１ａのうち高濃度ドレイン領域１ｅに電気的に接続され
ている。
【００６０】また、高濃度ドレイン領域１ｅから延設さ
れた画素電位側容量電極１ｆと容量線３ｂの固定電位側
容量電極としての部分とが、誘電体膜としての絶縁薄膜
２を介して対向配置されることにより、蓄積容量７０が
構築されている。容量線３ｂは、画素電極９ａが配置さ
れた画像表示領域からその周囲に延設され、定電位源と
電気的に接続されて、固定電位とされる。
【００６１】図３から図５において、電気光学装置は、
透明なＴＦＴアレイ基板１０と、これに対向配置される
透明な対向基板２０とを備えている。ＴＦＴアレイ基板
１０は、例えば石英基板、ガラス基板、シリコン基板か
らなり、対向基板２０は、例えばガラス基板や石英基板
からなる。
【００６２】ＴＦＴアレイ基板１０には、画素電極９ａ
が設けられており、その上側には、ラビング処理等の所
定の配向処理が施された配向膜１６が設けられている。
画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜
などの透明導電性薄膜からなる。また配向膜１６は例え
ば、ポリイミド薄膜などの有機薄膜からなる。
【００６３】他方、対向基板２０には、その全面に渡っ
て対向電極２１が設けられており、その下側には、ラビ
ング処理等の所定の配向処理が施された配向膜２２が設
けられている。対向電極２１は例えば、ＩＴＯ膜などの
透明導電性薄膜からなる。また配向膜２２は、ポリイミ
ド薄膜などの有機薄膜からなる。更に、対向基板２０に
は、図３及び図５に示すように、各画素の非開口領域
に、一般にブラックマスク或いはブラックマトリクス
（BM）と称される遮光膜２３が設けられている。このた
め、対向基板２０の側から入射光が画素スイッチング用
のＴＦＴ３０の半導体層１ａのチャネル領域１ａ’や低
濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入
することは殆どない。更に、遮光膜２３は、コントラス
ト比の向上、カラーフィルタを形成した場合における色
材の混色防止などの機能を有する。尚、本実施形態で
は、Ａｌ等からなる遮光性のデータ線６ａで、各画素の
非開口領域のうちデータ線６ａに沿った部分を遮光する
ことにより、各画素の開口領域のうちデータ線６ａに沿
った輪郭部分を規定してもよいし（この場合には、走査
線３ａに沿ったストライプ状の遮光膜２３を設ければよ
いし）、このデータ線６ａに沿った非開口領域について
も冗長的に又は単独で対向基板２０に設けられた遮光膜
２３で遮光する（この場合には、格子状の遮光膜２３を
設ける）ように構成してもよい。このような遮光に代え
て又は加えて、ＴＦＴアレイ基板１０上の積層体内に、
高融点金属膜等からなる内蔵遮光膜を設けて各画素の開
口領域の一部或いは全部を規定してもよい。
【００６４】図３から図５に示すように、以上の如く構
成された、画素電極９ａと対向電極２１とが対面するよ
うに配置されたＴＦＴアレイ基板１０と対向基板２０と
の間には、後述のシール材により囲まれた空間に電気光
学物質の一例である液晶が封入され、液晶層５０が形成
される。液晶層５０は、画素電極９ａからの電界が印加
されていない状態で配向膜１６及び２２により所定の配
向状態をとる。液晶層５０は、例えば一種又は数種類の
ネマティック液晶を混合した液晶からなる。シール材
は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの
周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬
化性樹脂からなる接着剤であり、両基板間の距離を所定
値とするためのグラスファイバー或いはガラスビーズ等
のギャップ材が混入されている。
【００６５】更に、画素スイッチング用のＴＦＴ３０の
下には、下地絶縁膜１２が設けられている。下地絶縁膜
１２は、ＴＦＴアレイ基板１０の全面に形成されること
により、ＴＦＴアレイ基板１０の表面の研磨時における
荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴ
ＦＴ３０の特性の劣化を防止する機能を有する。
【００６６】画素スイッチング用のＴＦＴ３０は、ＬＤ
Ｄ（Lightly Doped Drain）構造を有しており、走査線
３ａ、当該走査線３ａからの電界によりチャネルが形成
される半導体層１ａのチャネル領域１ａ’、走査線３ａ
と半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁薄
膜２、半導体層１ａの低濃度ソース領域１ｂ及び低濃度
ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１
ｄ並びに高濃度ドレイン領域１ｅを備えている。
【００６７】走査線３ａ上には、高濃度ソース領域１ｄ
へ通じるコンタクトホール５及び高濃度ドレイン領域１
ｅへ通じるコンタクトホール８が各々開孔された第１層
間絶縁膜４が形成されている。
【００６８】第１層間絶縁膜４上にはデータ線６ａが形
成されており、この上には、コンタクトホール８が開孔
された第２層間絶縁膜７が形成されている。
【００６９】本実施形態では特に、第２層間絶縁膜７上
には第３層間絶縁膜８０が形成されている。第３層間絶
縁膜８０は、平面的に見てデータ線６ａに沿って伸びる
と共に基板面から垂直に立ち上がった土手状の凸部８１
（特に図４参照）と、走査線３ａに沿って伸びると共に
基板面から垂直に立ち上がった土手状の凸部８２（特に
図５参照）とを有する。そして、これらの凸部８１及び
凸部８２により、平面的に見て格子状の凸部が各画素の
非開口領域に沿って画像表示領域の全体に渡って構築さ
れている。これらの凸部８１及び８２は、後述のように
平坦化用の絶縁膜を第２層間絶縁膜７上に形成後に、こ
れをＣＭＰ処理により平坦化し、更にその後にこれをエ
ッチングして凸部８１及び凸部８２を残すことにより形
成されたものである。即ち、第３層間絶縁膜８０は、各
画素の開口領域では、積極的に平坦に形成されており、
各画素の非開口領域では、積極的に凸状に形成されてい
る。画素電極９ａは、このように構成された第３層間絶
縁膜８０の上面に設けられている。尚、図３から図５に
示す各断面図では夫々、平坦化用の絶縁膜に対してＣＭ
Ｐ処理を施した際に得られる平坦化された表面のレベル
ＬＶが破線で示されている。
【００７０】本実施形態では、前述した従来の各種の反
転駆動方式のうち、１Ｈ反転駆動方式を用いて駆動が行
われる。これにより、直流電圧印加による液晶の劣化を
避けつつ、フレーム或いはフィールド周期で発生するフ
リッカや特に縦クロストークの低減された画像表示を行
える。
【００７１】ここで図６を参照して、本実施形態で採用
する１Ｈ反転駆動方式における、相隣接する画素電極９
ａの電圧極性と横電界の発生領域との関係について説明
する。
【００７２】即ち、図６（ａ）に示すように、ｎ（但
し、ｎは自然数）番目のフィールド或いはフレームの画
像信号を表示する期間中には、画素電極９ａ毎に＋又は
−で示す液晶駆動電圧の極性は反転されず、行毎に同一
極性で画素電極９ａが駆動される。その後図６（ｂ）に
示すように、ｎ＋１番目のフィールド或いは１フレーム
の画像信号を表示するに際し、各画素電極９ａにおける
液晶駆動電圧の電圧極性は反転され、このｎ＋１番目の
フィールド或いは１フレームの画像信号を表示する期間
中には、画素電極９ａ毎に＋又は−で示す液晶駆動電圧
の極性は反転されず、行毎に同一極性で画素電極９ａが
駆動される。そして、図６（ａ）及び図６（ｂ）に示し
た状態が、１フィールド又は１フレームの周期で繰り返
されて、本実施形態における１Ｈ反転駆動方式による駆
動が行われる。この結果、本実施形態によれば、直流電
圧印加による液晶の劣化を避けつつ、クロストークやフ
リッカの低減された画像表示を行える。尚、１Ｈ反転駆
動方式によれば、１Ｓ反転駆動方式と比べて、縦方向の
クロストークが殆ど無い点で有利である。
【００７３】図６（ａ）及び図６（ｂ）から分かるよう
に、１Ｈ反転駆動方式では、横電界の発生領域Ｃ１は常
時、縦方向（Ｙ方向）に相隣接する画素電極９ａ間の間
隙付近となる。
【００７４】そこで図３及び図５に示すように本実施形
態では、凸部８２を形成し、この凸部８２上に配置され
た画素電極９ａの縁付近における縦電界を強めると共に
横電界を弱めるようにする。より具体的には、図５に示
すように、凸部８２上に配置された画素電極９ａの縁付
近と対向電極２１との距離を凸部８２の段差（高さ）の
分だけ狭める。従って、図６に示した横電界の発生領域
Ｃ１において、画素電極９ａと対向電極２１との間にお
ける縦電界を強めることができるのである。そして、図
３及び図５において、相隣接する画素電極９ａ間の間隙
は一定であるため、間隙が狭まる程に強まる横電界の大
きさも一定である。このため、図６に示した横電界の発
生領域Ｃ１において横電界に対する縦電界を強めること
ができる。
【００７５】更に、絶縁膜からなる凸部８２の存在によ
り、横電界の強度も弱められると共に、横電界が存在す
る凸部８２に置き換えられた分だけ横電界を受ける液晶
部分が減るので、当該横電界の液晶層５０に対する作用
を減ずることができる。
【００７６】これらの結果として縦電界をより支配的に
することにより、横電界の発生領域Ｃ１における横電界
による液晶の配向不良を防止できるのである。
【００７７】以上の結果、本実施形態によれば、１Ｈ反
転駆動方式において発生する横電界の特性に着目して、
横電界の発生領域Ｃ１では、凸部８２を設けることで、
相対的に縦電界を強めることにより横電界による悪影響
を低減する。このように横電界による液晶の配向不良を
低減することにより、液晶の配向不良個所を隠すための
遮光膜２３も小さくて済む（但し、凸部８２における段
差に起因した液晶の配向不良個所を覆い隠すためには、
凸部８２の幅よりも遮光膜２３の幅を若干広めに設定す
るのが望ましい）。従って、光抜け（等の画像不良を起
こさずに各画素の開口率を高めることができ、最終的に
コントラスト比が高く且つ明るく高品位の画像表示が可
能となる。
【００７８】更に本実施形態では、凸部８２における長
手状に伸びる上面の幅方向の縁に、画素電極９ａの縁が
位置するように構成するのが好ましい。このように構成
すれば、当該縁における画素電極９ａと対向電極２１と
の間の距離を凸部８２の高さを最大限に利用して短くす
ることができる。同時に、凸部８２における上面の幅を
最大限に生かして横電界が生じる相隣接する画素電極９
ａ間の間隔を広げられる。これらにより、凸部８２の形
状を極めて効率的に利用して、横電界の発生領域Ｃ１に
おいて横電界に対して縦電界を強めることが可能とな
る。
【００７９】尚、以上説明した凸部８２のその長手軸に
垂直に切った断面形状としては、例えば台形、三角形、
半円形、半楕円形、頂上付近が平坦とされた半円形又は
半楕円径、若しくは側辺の傾斜が頂上に向かうに連れて
徐々に増す２次曲線や３次曲線状の略台形、略三角形な
ど各種の形状が考えられる。実践的には、液晶の性質に
応じて段差により生じる液晶の配向不良が小さくて済む
ような断面形状を適宜採用するのが望ましい。
【００８０】本実施形態では、図６で説明したように走
査線３ａに沿った横電界の発生領域Ｃ１に対応して、凸
部８２を設けるが、図３及び図４に示すように、データ
線６ａに沿った画素の非開口領域に対応して凸部８１が
設けられている。これは、データ線６ａに沿った画素の
非開口領域にも画像信号によっては若干の横電界が発生
することに鑑みてである。但し、同一の液晶駆動電圧が
同一極性である横に並んだ画素電極間で（図６参照）発
生する横電界は弱いため、図３から分かるように、凸部
８１は、凸部８２に比べて高さが低く形成されている。
例えば、液晶層５０の層厚を３μｍとした場合、凸部８
２の高さを０．５μｍ程度とし、凸部８１の高さを０．
３５μｍ程度とする。但し、横電界の発生領域Ｃ１にお
ける液晶の配向不良を阻止する観点からは、凸部８１を
省略することも可能である（即ち、走査線３ａに沿った
ストライプ状の凸部８２のみを設ければよい）。
【００８１】尚、本実施形態で、相隣接する画素電極９
ａの電圧極性と横電界の発生領域Ｃ２との関係を図７に
示した１S反転駆動方式（即ち、各列毎に液晶駆動電圧
の極性が変化して、横電界の発生領域Ｃ２がデータ線６
ａに沿った画素の間隙となる方式）を採用する場合に
は、図３から図５に示した構成において、凸部８１を凸
部８２より高く形成すればよい（例えば、液晶層５０の
層厚を３μｍとした場合、凸部８１の高さを０．５μｍ
程度とし、凸部８２の高さを０．３５μｍ程度とすれば
よい）。但し、横電界の発生領域Ｃ２における液晶の配
向不良を阻止する観点からは、凸部８２を省略すること
も可能である（即ち、データ線６ａに沿ったストライプ
状の凸部８１のみを設ければよい）。
【００８２】或いは、本実施形態で、ドット反転駆動方
式（即ち、各列毎に且つ各行毎に液晶駆動電圧の極性が
変化して横電界の発生領域がデータ線６ａ及び走査線３
ａに沿った画素の間隙となる方式）を採用する場合に
は、図３から図５に示した構成において、凸部８１及び
凸部８２の両者を高く形成すればよい（例えば、液晶層
５０の層厚を３μｍとした場合、凸部８１の高さを０．
５μｍ程度とし、凸部８２の高さを０．５μｍ程度とす
ればよい）。
【００８３】更に本発明における１Ｈ反転駆動方式では
駆動電圧の極性を、一行毎に反転させてもよいし、相隣
接する２行毎に或いは複数行毎に反転させてもよい。同
様に本発明における１Ｓ反転駆動方式では駆動電圧の極
性を、一列毎に反転させてもよいし、相隣接する２列毎
に或いは複数列毎に反転させてもよく、ドット反転駆動
方式の場合にも、複数の画素電極からなるブロック毎に
駆動電圧の極性を反転させてもよい。
【００８４】以上説明した実施形態では、スイッチング
用ＴＦＴ３０は、チャネル部１ａ’、低濃度ソース領域
１ｂ及び低濃度ドレイン領域、さらに高濃度ソース領域
１ｄ及び高濃度ドレイン領域１ｅは半導体材料からな
り、多結晶構造もしくは単結晶構造を持つ。さらに画素
スイッチング用ＴＦＴ３０は、好ましくは図３に示した
ようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び
低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行
わないオフセット構造を持ってよいし、走査線３ａの一
部からなるゲート電極をマスクとして高濃度で不純物イ
オンを打ち込み、自己整合的に高濃度ソース及びドレイ
ン領域を形成するセルフアライン型のＴＦＴであっても
よい。また本実施形態では、画素スイッチング用のＴＦ
Ｔ３０のゲート電極を高濃度ソース領域１ｄ及び高濃度
ドレイン領域１ｅ間に１個のみ配置したシングルゲート
構造としたが、これらの間に２個以上のゲート電極を配
置してもよい。このようにデュアルゲート或いはトリプ
ルゲート以上でＴＦＴを構成すれば、チャネルとソース
及びドレイン領域との接合部のリーク電流を防止でき、
オフ時の電流を低減することができる。
【００８５】更に、投射型或いは透過型の液晶装置に限
らず、反射型の液晶装置に本発明を適用しても、本実施
形態による横電界による液晶の配向不良を低減する効果
は同様に得られる。
【００８６】（製造プロセス）次に、以上のような構成
を持つ実施形態における電気光学装置を構成するＴＦＴ
アレイ基板側の製造プロセスについて、図８及び図９を
参照して説明する。尚、図８は各工程におけるＴＦＴア
レイ基板側の各層を、図４と同様に図２のＢ−Ｂ’断面
に対応させて示す工程図であり、図９は、図５と同様に
図２のＣ−Ｃ’断面に対応させて示す工程図である。
【００８７】先ず図８及び図９の工程（ａ）に示すよう
に、石英基板、ハードガラス基板、シリコン基板等のＴ
ＦＴアレイ基板１０上に、例えば、常圧又は減圧ＣＶＤ
法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケ
ート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）
ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレー
ト）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳ
Ｇなどのシリケートガラス膜、窒化シリコン膜や酸化シ
リコン膜等からなり、膜厚が約５００〜２０００ｎｍの
下地絶縁膜１２を形成する。次に、下地絶縁膜１２の上
に、半導体層を形成する。半導体層は、多結晶構造ある
いは単結晶構造からなる。多結晶半導体層の場合は、減
圧ＣＶＤ等によりアモルファスシリコン膜を形成し６０
０℃程度の温度でアニール処理を施することにより、ポ
リシリコン膜を固相成長させる。或いは、アモルファス
シリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリ
コン膜を直接形成する方法を用いることができる。また
単結晶半導体層を形成する場合は、単結晶基板を支持基
板と貼り合わせた後に単結晶基板側を薄膜化する貼り合
わせ法を用いることが出来る。単結晶半導体としてはシ
リコンが好適に用いられるが、半導体としての特性を示
し、スイッチング素子を形成できる材料であれば同様に
用いることができる。このような薄膜シリコン単結晶層
を絶縁層上に形成した構造を特にＳＯＩ（Silicon on I
nsulator）と呼び、一般にこのような手法を貼り合わせ
法、またこのような基板を貼り合わせSOI基板と呼ぶ。
この貼り合わせ法においては、膜厚均一性に優れた単結
晶シリコン層を形成する手法の一つとして公知の、水素
イオン注入とアニールを用いる方法が好ましく用いられ
る。これは薄膜層を形成しようとするシリコンからなる
単結晶基板に規定の注入深さを持った水素イオン注入を
行い、この単結晶シリコン基板をＴＦＴアレイ形成基板
と貼り合わせた後に５００℃乃至６００℃程度のアニー
ル処理を行うことにより、ＴＦＴアレイ形成基板上に極
薄い単結晶膜を残して単結晶シリコン基板を分離するも
のである。得られる単結晶シリコン膜は欠陥が少なく高
品質、かつ膜厚均一性の非常に高いものとなる。
【００８８】また膜厚均一性に優れた単結晶シリコン層
を形成する別の手法として公知の、多孔質シリコン層状
にエピタキシャル成長させた単結晶シリコン層をアレイ
基板に転写する手法を用いることもできる。これは表面
を電解研磨によって多孔質化したシリコン基板表面に単
結晶シリコン層をエピタキシャル成長させた後、これを
アレイ基板と貼り合わせ、脆弱な多孔質層をウォーター
ジェット等の物理的手段によって破砕し、シリコン基板
と単結晶シリコン層を分断するものである。分断後、エ
ピタキシャル単結晶シリコン層表面に残った多孔質シリ
コンの残渣物はＨＦ／Ｈ2Ｏ2を含むエッチャントにより
高い選択比で除去される。これによりアレイ基板上に転
写される単結晶シリコン膜は欠陥が少なく高品質、かつ
膜厚均一性の非常に高いものとなる。
【００８９】次に、このポリシリコンあるいは単結晶シ
リコン膜に対し、フォトリソグラフィ工程、エッチング
工程等を施すことにより、図２に示した如き画素電位側
容量電極１ｆを含む所定パターンを有する半導体層１ａ
を形成する。
【００９０】次に、熱酸化すること等により、図３から
図５に示したＴＦＴ３０のゲート絶縁膜と共に蓄積容量
形成用の誘電体膜を含む絶縁薄膜２を形成する。この結
果、半導体層１ａの厚さは、約３０〜１５０ｎｍの厚
さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁薄
膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは
約３０〜１００ｎｍの厚さとなる。次に、減圧ＣＶＤ法
等によりポリシリコン膜を約１００〜５００ｎｍの厚さ
に堆積し、更にＰ（リン）を熱拡散して、このポリシリ
コン膜を導電化した後、フォトリソグラフィ工程、エッ
チング工程等により、図２に示した如き所定パターンの
走査線３ａ及び容量線３ｂを形成する。尚、走査線３ａ
及び容量線３ｂは、高融点金属や金属シリサイド等の金
属合金膜で形成しても良いし、ポリシリコン膜等と組み
合わせた多層配線としても良い。次に、低濃度及び高濃
度の２段階で不純物イオンをドープすることにより、低
濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、高濃
度ソース領域１ｄ及び高濃度ドレイン領域１ｅを含む、
ＬＤＤ構造の画素スイッチング用ＴＦＴ３０を形成す
る。
【００９１】尚、図８及び図９の工程（ａ）と並行し
て、ＴＦＴから構成されるデータ線駆動回路、走査線駆
動回路等の周辺回路をＴＦＴアレイ基板１０上の周辺部
に形成してもよい。
【００９２】次に図８及び図９の工程（ｂ）に示すよう
に、走査線３ａ、容量線３ｂ、絶縁薄膜２及び下地絶縁
膜１２からなる積層体を覆うように、例えば、常圧又は
減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化
シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜
４を形成する。第１層間絶縁膜４は、例えば１０００〜
２０００ｎｍ程度の膜厚とされる。尚、この熱焼成と並
行して或いは相前後して、半導体層１ａを活性化するた
めに約１０００℃のアニール処理を行ってもよい。そし
て、図３に示したデータ線６ａと半導体層１ａの高濃度
ソース領域１ｄを電気的に接続するためのコンタクトホ
ール５を第１層間絶縁膜４及び絶縁薄膜２に開孔し、ま
た、走査線３ａや容量線３ｂを基板周辺領域において図
示しない配線と接続するためのコンタクトホールも、コ
ンタクトホール５と同一の工程により開孔することがで
きる。続いて、第１層間絶縁膜４の上に、スパッタリン
グ処理等により、Ａｌ等の低抵抗金属膜や金属シリサイ
ド膜を約１００〜５００ｎｍの厚さに堆積した後、フォ
トリソグラフィ工程及びエッチング工程等により、デー
タ線６ａを形成する。
【００９３】次に図８及び図９の工程（ｃ）に示すよう
に、データ線６ａ上に第２層間絶縁膜７が形成される。
また、図３に示したように、画素電極９ａと高濃度ドレ
イン領域１ｅとを電気的に接続するためのコンタクトホ
ール８を、反応性イオンエッチング、反応性イオンビー
ムエッチング等のドライエッチング或いはウエットエッ
チングにより形成する。続いて、第２層間絶縁膜７上
に、平坦化用の絶縁膜を、常圧又は減圧ＣＶＤ法やＴＥ
ＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳ
Ｇなどのシリケートガラス膜、窒化シリコン膜や酸化シ
リコン膜等から形成する。この時点では、係る平坦化膜
用の絶縁膜の表面には、その下方に存在する走査線３
ａ、容量線３ｂ及びデータ線６ａ等の存在に応じて凹凸
がある。続いてこの凹凸のある表面に対して、ＣＭＰ処
理を施すことにより、表面がレベルＬＶに位置する平坦
化膜８０ｃを形成する。尚、このようにＣＭＰ処理によ
り、平坦化可能となるように、ＣＭＰ処理を施す前の時
点で、表面における最も低い個所の高さが、その下層に
位置する第２層間絶縁膜７の最も高い個所の高さよりも
高くなるに十分な膜厚に平坦化用の絶縁膜を形成してお
く。そして、ＣＭＰ処理により、当初最も低かった部分
が研磨されるまで研磨され、更に第２層間絶縁膜７や少
なくともデータ線６ａが露出しない程度の厚みまで研磨
することで、表面をレベルＬＶで完全に平らとする。Ｃ
ＭＰ処理としては、具体的には、例えば研磨プレート上
に固定された研磨パッド上に、シリカ粒を含んだ液状の
スラリー（化学研磨液）を流しつつ、スピンドルに固定
した基板表面を、回転接触させることにより、平坦化膜
８０ｃの表面を研磨する。そして、第２層間絶縁膜７或
いはデータ線６ａが露出する前に、時間管理により或い
は適当なストッパ層をＴＦＴアレイ基板１０上の所定位
置に形成しておくことにより、研磨処理を停止する。こ
の結果、表面がレベルＬＶの位置で平坦化された平坦化
膜８０ｃが完成する。尚、この場合のストッパ層表面の
検出は、例えばストッパ層が露出した際の摩擦係数の変
化を検出する摩擦検出式、ストッパ層が露出した際に発
生する振動を検出する振動検出式、ストッパ層が露出し
た際の反射光量の変化を検出する光学式により行えばよ
い。
【００９４】次に図８及び図９の工程（ｄ）に示すよう
に、この平坦化膜８０ｃに対して、フォトリソグラフィ
及びエッチングを施すことにより、凸部８１及び凸部８
２を除く領域をエッチング除去して、結果として、凸部
８１及び凸部８２を形成する。従って、凸部８１及び凸
部８２を除く第３層間絶縁膜８０の表面は、エッチング
の均一性により平坦とされる。尚、凸部８１と凸部８２
とを同一の高さに形成するのであれば、両者を同時に形
成できる。或いは、凸部８１と凸部８２とを異なる高さ
に形成するのであれば、両者を別々にエッチングすれば
よい。例えば、液晶層５０の層厚を３μｍとした場合、
凸部８２の高さを０．５μｍ程度とし、凸部８１の高さ
を０．３５μｍ程度とするように、当該エッチング処理
が行われる。尚、このようなエッチングとして、ウエッ
トエッチングを行うか、或いはドライエッチングとウエ
ットエッチングとを組み合わせて行えば、凸部８１及び
凸部８２の側面が緩やかに傾斜するように形成できる。
【００９５】特にこの工程（ｄ）では好ましくは、工程
（ａ）或いは工程（ｂ）で走査線３ａやデータ線６ａ等
の配線パターンを形成する際に用いられるマスクを用い
てフォトリソグラフィを行う。これにより、夫々専用の
マスクを用いる場合と比較して製造コストを削減でき
る。この場合には更に、マスクを共用しつつ、配線の幅
及び凸部の幅については、露光量を調節することにより
同一でないものとして形成できる。
【００９６】次に図８及び図９の工程（ｅ）に示すよう
に、第３層間絶縁膜８０の上に、スパッタリング処理等
により、ＩＴＯ膜等の透明導電性薄膜を、約５０〜２０
０ｎｍの厚さに堆積し、更にフォトリソグラフィ工程及
びエッチング工程等により、画素電極９ａを形成する。
尚、当該電気光学装置を反射型として用いる場合には、
Ａｌ等の反射率の高い不透明な材料から画素電極９ａを
形成してもよい。更にその上に配向膜１６を形成する。
係る配向膜１６に対して、好ましくは前述のように、よ
り大きい凸部８２による段差に対して平行にラビング処
理を行う。
【００９７】以上のように本実施形態の製造方法によれ
ば、第２層間絶縁膜７を形成後に、ＣＭＰ処理を用いて
平坦化膜８０ｃを形成することにより、一旦画像表示領
域内における基板表面を全体的に平坦化した後に、エッ
チングにより、凸部８１及び凸部８２を形成するように
したので、凸部８１及び凸部８２の高さや形状或いは寸
法の精度を格段に高めることができる。この結果、横電
界の発生する領域では凸部８１及び８２により、横電界
による液晶配向不良を確実に低減する装置信頼性の高い
液晶装置を比較的容易に製造できる。
【００９８】ここで、凸部８１及び凸部８２における側
面の傾斜とラビング方向との関係について図１０を参照
して説明を加える。
【００９９】図１０（ａ）に示すように、液晶層５０を
構成する液晶分子５０ａは、図中左右方向にラビング処
理が施されており所定のプレティルト角を与えるように
表面処理された配向膜１６上で、所定の配向状態をと
る。そして、画像信号に応じた電界の印加により、図中
破線で示した位置に各液晶分子５０ａは回動する。
【０１００】この際、図１０（ｂ）に示すように、液晶
層５０を構成する液晶分子５０ａは、配向膜１６の下地
面に、ラビング方向に交わる方向に傾斜を与える凸部が
あると、この傾斜部で液晶分子５０ａの配向状態は乱れ
る。更に図１０（ｃ）に示すように、より急峻な傾斜を
与える凸部があると、この液晶分子５０ａの配向状態の
乱れは顕著となる。
【０１０１】従って、前述した図８及び図９の工程
（ｄ）に示したエッチングの際に、ウエットエッチング
で凸部８１及び凸部８２を形成することで、或いはドラ
イエッチングとウエットエッチングとの組み合わせで凸
部８１及び凸部８２を形成することで、凸部８１及び凸
部８２による段差を緩やかにすると、当該段差に基づく
液晶分子５０ｃの配向不良を低減することができ有利で
ある。更に、同一の段差であっても、段差に平行な方向
にラビング処理を行えば、段差による液晶分子５０ｃの
配向状態の乱れは低減する。従って、本実施形態では、
ＴＦＴアレイ基板１０側の配向膜１６に対しては格子状
の凸部８１及び凸部８２のうち大きい方の凸部による段
差の方向に沿ってラビング処理を施すと有利である。或
いは、前述の如く横電界が発生する領域にのみストライ
プ状に形成した凸部による段差の方向に沿ってラビング
処理を施すと更に有利である。
【０１０２】（変形形態）次に、上述した実施形態の各
種変形形態について図１１から図１３を参照して説明す
る。ここに、図１１は、図４と同様に図２のＢ−Ｂ’断
面に対応する個所における一変形形態の断面図である。
図１２は、図４と同様に図２のＢ−Ｂ’断面に対応する
個所における他の変形形態の断面図である。図１３は、
図５と同様に図２のC−C’断面に対応する個所における
更に他の変形形態の断面図である。
【０１０３】図１１に示す変形形態では、図４に示した
実施形態において第３層間絶線膜８０をＣＭＰ処理によ
り平坦化するのに代えて、予めＴＦＴアレイ基板１０に
おける容量線３ｂ、データ線６ａ等に対向する位置に、
エッチング等により溝２０１を掘っておき、この溝２０
１内に、これらの容量線３ｂ、データ線６ａ等を埋め込
むことにより、第２層間絶縁膜７を形成した時点で、Ｔ
ＦＴアレイ基板１０上の積層体の上面が平坦化されるよ
うに構成されている。そして、このように積極的に平坦
化された第２層間絶縁膜７の上面に、フォトリソグラフ
ィ及びエッチングにより凸部８１’を形成するので、高
さ及び形状或いは寸法精度の高い凸部８１’を形成でき
る。尚、この変形形態では、このような溝２０１は、デ
ータ線６ａに沿った方向にストライプ状に掘ってもよい
し、走査線３ａに沿った方向にストライプ状に掘っても
よいし、或いは、データ線６ａ及び走査線３ａに沿った
方向に格子状に掘ってもよい。
【０１０４】図１２に示す変形形態では、図４に示した
実施形態において凸部８１の上に画素電極９ａの縁部が
位置するのに代えて、凸部８１に接する凸部８１の下に
画素電極９ａの縁部が位置するように、凸部８１及び画
素電極９ａが平面レイアウトされている。このように形
成しても、絶縁膜からなる凸部８１の存在により横電界
を弱める効果及び、横電界が存在する領域で液晶を凸部
８１により置き換えることによる横電界の液晶層５０へ
の作用を減ずる効果は得られる。
【０１０５】図１３に示す変形形態では、図５に示した
実施形態においてＴＦＴアレイ基板側に凸部８２を形成
するのに代えて、対向基板２０側に、平面的に見て走査
線３ａに沿って伸びるか或いは格子状の凸部２３ａを形
成する。そして、ＴＦＴアレイ基板１０上の第３層間絶
縁膜８０’はＣＭＰ処理が施された平坦膜とされてい
る。このように対向基板側に凸部２３ａを設けても、横
電界の発生領域において、相対的に縦電界を強め、且つ
横電界による悪影響を弱める効果は得られる。この変形
形態の如く、対向基板２０側に凸部２３ａを設ける場合
には、ＴＦＴアレイ基板１０側の凸部８１或いは凸部８
２を省略してもよい。或いは、対向基板２０側に凸部２
３ａを設けると共に、ＴＦＴアレイ基板１０側の凸部８
１或いは凸部８２の一部或いは全部を設けてもよい。例
えば、走査線３ａに沿った方向の凸部をＴＦＴアレイ基
板１０側に設け且つデータ線６ａに沿った方向の凸部を
対向基板２０側に設けてもよいし、逆に、走査線３ａに
沿った方向の凸部を対向基板２０側に設け且つデータ線
６ａに沿った方向の凸部をＴＦＴアレイ基板１０側に設
けてもよい。ここで、ＴＦＴアレイ基板１０側の配向膜
１６におけるラビング処理の方向と、対向基板２０側の
配向膜２２におけるラビング処理の方向とは、一般に一
致しない（例えば、互いに直交方向にある）。このた
め、ＴＦＴアレイ基板１０上にストライプ状の凸部を形
成し、これと直行する方向に対向基板２０上にストライ
プ状の凸部を形成し、配向膜１６に対してはＴＦＴアレ
イ基板１０側の凸部による段差に平行にラビング処理
し、配向膜２２に対しては、対向基板２０側の凸部によ
る段差に平行にラビング処理すれば、横電界による悪影
響を凸部により低減しつつ、凸部の段差による電気光学
物質の動作不良を低減することが可能となる。尚、この
変形形態の如く、対向基板２０側に凸部を形成する場
合、遮光膜２３を厚く形成することで凸部を形成する
と、専用の膜を用いて凸部を形成する場合と比較して、
製造工程及び装置構成を簡略化できる。
【０１０６】尚、上述した実施形態では図８及び図９の
工程（ｃ）に示したように、ＣＭＰ処理を用いて平坦化
膜８０ｃを平坦化しているが、ＣＭＰ処理を用いること
なく、例えばスピンコート等を用いて、流動性のある絶
縁膜材料を塗布することにより、平坦化膜８０ｃを形成
してもよい。
【０１０７】（電気光学装置の全体構成）以上のように
構成された各実施形態における電気光学装置の全体構成
を図１４及び図１５を参照して説明する。尚、図１４
は、ＴＦＴアレイ基板１０をその上に形成された各構成
要素と共に対向基板２０の側から見た平面図であり、図
１５は、図１４のＨ−Ｈ’断面図である。
【０１０８】図１４において、ＴＦＴアレイ基板１０の
上には、シール材５２がその縁に沿って設けられてお
り、その内側に並行して、例えば遮光膜２３と同じ或い
は異なる材料から成る画像表示領域の周辺を規定する額
縁としての遮光膜５３が設けられている。シール材５２
の外側の領域には、データ線６ａに画像信号を所定タイ
ミングで供給することによりデータ線６ａを駆動するデ
ータ線駆動回路１０１及び外部回路接続端子１０２がＴ
ＦＴアレイ基板１０の一辺に沿って設けられており、走
査線３ａに走査信号を所定タイミングで供給することに
より走査線３ａを駆動する走査線駆動回路１０４が、こ
の一辺に隣接する２辺に沿って設けられている。走査線
３ａに供給される走査信号遅延が問題にならないのなら
ば、走査線駆動回路１０４は片側だけでも良いことは言
うまでもない。また、データ線駆動回路１０１を画像表
示領域の辺に沿って両側に配列してもよい。更にＴＦＴ
アレイ基板１０の残る一辺には、画像表示領域の両側に
設けられた走査線駆動回路１０４間をつなぐための複数
の配線１０５が設けられている。また、対向基板２０の
コーナー部の少なくとも１箇所においては、ＴＦＴアレ
イ基板１０と対向基板２０との間で電気的に導通をとる
ための導通材１０６が設けられている。そして、図１５
に示すように、図１４に示したシール材５２とほぼ同じ
輪郭を持つ対向基板２０が当該シール材５２によりＴＦ
Ｔアレイ基板１０に固着されている。
【０１０９】尚、ＴＦＴアレイ基板１０上には、これら
のデータ線駆動回路１０１、走査線駆動回路１０４等に
加えて、複数のデータ線６ａに画像信号を所定のタイミ
ングで印加するサンプリング回路、複数のデータ線６ａ
に所定電圧レベルのプリチャージ信号を画像信号に先行
して各々供給するプリチャージ回路、製造途中や出荷時
の当該電気光学装置の品質、欠陥等を検査するための検
査回路等を形成してもよい。
【０１１０】以上図１から図１４を参照して説明した各
実施形態では、データ線駆動回路１０１及び走査線駆動
回路１０４をＴＦＴアレイ基板１０の上に設ける代わり
に、例えばＴＡＢ（Tape Automated bonding)基板上に
実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周
辺部に設けられた異方性導電フィルムを介して電気的及
び機械的に接続するようにしてもよい。また、対向基板
２０の投射光が入射する側及びＴＦＴアレイ基板１０の
出射光が出射する側には各々、例えば、ＴＮモード、Ｖ
Ａ（Vertically Aligned）モード、ＰＤＬＣ(Polymer D
ispersed Liquid Crystal)モード等の動作モードや、ノ
ーマリーホワイトモード／ノーマリーブラックモードの
別に応じて、偏光フィルム、位相差フィルム、偏光板な
どが所定の方向で配置される。
【０１１１】以上説明した各実施形態における電気光学
装置は、プロジェクタに適用されるため、３枚の電気光
学装置がＲＧＢ用のライトバルブとして各々用いられ、
各ライトバルブには各々ＲＧＢ色分解用のダイクロイッ
クミラーを介して分解された各色の光が投射光として各
々入射されることになる。従って、各実施形態では、対
向基板２０に、カラーフィルタは設けられていない。し
かしながら、画素電極９ａに対向する所定領域にＲＧＢ
のカラーフィルタをその保護膜と共に、対向基板２０上
に形成してもよい。このようにすれば、プロジェクタ以
外の直視型や反射型のカラー電気光学装置について、各
実施形態における電気光学装置を適用できる。
【０１１２】更に、以上の実施形態において、特開平９
−１２７４９７号公報、特公平３−５２６１１号公報、
特開平３−１２５１２３号公報、特開平８−１７１１０
１号公報等に開示されているように、ＴＦＴアレイ基板
１０上において画素スイッチング用ＴＦＴ３０に対向す
る位置（即ち、ＴＦＴの下側）にも、例えば高融点金属
からなる遮光膜を設けてもよい。このようにＴＦＴの下
側にも遮光膜を設ければ、ＴＦＴアレイ基板１０の側か
らの裏面反射（戻り光）や複数の液晶装置をプリズム等
を介して組み合わせて一つの光学系を構成する場合に、
他の液晶装置からプリズム等を突き抜けて来る投射光部
分等が当該液晶装置のＴＦＴに入射するのを未然に防ぐ
ことができる。また、対向基板２０上に１画素１個対応
するようにマイクロレンズを形成してもよい。あるい
は、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電
極９ａ下にカラーレジスト等でカラーフィルタ層を形成
することも可能である。このようにすれば、入射光の集
光効率を向上することで、明るい電気光学装置が実現で
きる。更にまた、対向基板２０上に、何層もの屈折率の
相違する干渉層を堆積することで、光の干渉を利用し
て、ＲＧＢ色を作り出すダイクロイックフィルタを形成
してもよい。このダイクロイックフィルタ付き対向基板
によれば、より明るいカラー電気光学装置が実現でき
る。
【０１１３】本発明は、上述した実施形態に限られるも
のではなく、請求の範囲及び明細書全体から読み取れる
発明の要旨或いは思想に反しない範囲で適宜変更可能で
あり、そのような変更を伴なう電気光学装置及びその製
造方法もまた本発明の技術的範囲に含まれるものであ
る。
【図面の簡単な説明】
【図１】第１実施形態の電気光学装置における画像表示
領域を構成するマトリクス状の複数の画素に設けられた
各種素子、配線等の等価回路である。
【図２】第１実施形態の電気光学装置におけるデータ
線、走査線、画素電極等が形成されたＴＦＴアレイ基板
の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】図２のＢ−Ｂ’断面図である。
【図５】図２のＣ−Ｃ’断面図である。
【図６】実施形態で用いられる１Ｈ反転駆動方式におけ
る各電極における電圧極性と横電界が生じる領域とを示
す画素電極の図式的平面図である。
【図７】実施形態で採用可能な１Ｓ反転駆動方式におけ
る各電極における電圧極性と横電界が生じる領域とを示
す画素電極の図式的平面図である。
【図８】実施形態の電気光学装置の製造プロセスを、図
２のＢ−Ｂ’断面に対応する個所について順を追って示
す工程図である。
【図９】実施形態の電気光学装置の製造プロセスを、図
２のC−C’断面に対応する個所について順を追って示す
工程図である。
【図１０】実施形態の電気光学装置における凸部による
段差の傾斜と液晶分子の配向状態との関係を示す図式的
な側面図である。
【図１１】一の変形形態における図２のB−B’断面に対
応する個所における断面図である。
【図１２】他の変形形態における図２のB−B’断面に対
応する個所における断面図である。
【図１３】更に他の変形形態における図２のC−C’断面
に対応する個所における断面図である。
【図１４】各実施形態の電気光学装置におけるＴＦＴア
レイ基板をその上に形成された各構成要素と共に対向基
板の側から見た平面図である。
【図１５】図１４のＨ−Ｈ’断面図である。
【符号の説明】
１ａ…半導体層 １ａ’…チャネル領域 １ｂ…低濃度ソース領域 １ｃ…低濃度ドレイン領域 １ｄ…高濃度ソース領域 １ｅ…高濃度ドレイン領域 １ｆ…画素電位側容量電極 ２…絶縁薄膜 ３ａ…走査線 ３ｂ…容量線 ４…第１層間絶縁膜 ５…コンタクトホール ６ａ…データ線 ７…第２層間絶縁膜 ８…コンタクトホール ９ａ…画素電極 １０…ＴＦＴアレイ基板 １２…下地絶縁膜 １６…配向膜 ２０…対向基板 ２１…対向電極 ２２…配向膜 ２３…遮光膜 ２３ａ…凸部 ３０…ＴＦＴ ５０…液晶層 ５０ａ…液晶分子 ７０…蓄積容量 ８０…第３層間絶縁膜 ８０ａ…平坦化膜 ８１、８２…凸部 ２０１…溝 Ｃ１、Ｃ２…横電界の発生領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/30 ３４８ Ｇ０２Ｆ 1/136 ５００ Ｆターム(参考） 2H090 HA04 HC05 HD03 HD14 JA03 JC03 LA01 LA04 MB01 MB05 2H092 JA25 JA46 JB02 JB04 JB24 JB33 JB52 JB56 JB58 KA03 KB22 KB25 MA18 MA31 NA04 PA02 PA06 2H093 NA16 NA32 NC34 NC36 ND35 NE02 NE03 NE04 5C094 AA06 AA10 AA42 AA43 BA03 BA43 CA19 DA15 FA02 FB14 GB01 5G435 AA02 AA03 AA17 BB12 CC09 KK05

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 一対の第１及び第２基板間に電気光学物
    質が挟持されてなり、第１の周期で反転駆動されるため
    の第１の画素電極群及び該第１の周期と相補の第２の周
    期で反転駆動されるための第２の画素電極群を含む複数
    の画素電極が前記第１基板上に平面配列され且つ前記第
    ２基板上に前記複数の画素電極と対向する対向電極が設
    けられた電気光学装置の製造方法であって、 前記第１基板上に、前記画素電極を駆動する配線及び素
    子を含むパターンを形成する形成工程と、 該パターンを含む前記第１基板上の積層体の上面を平坦
    化する工程と、 該平坦化された上面に対してフォトリソグラフィ及びエ
    ッチングを行うことにより、平面的に見て相隣接する画
    素電極の間隙となる領域に凸部を形成する工程と、 前記複数の画素電極を形成する工程とを備えたことを特
    徴とする電気光学装置の製造方法。
  2. 【請求項２】 前記平坦化する工程は、 所定膜厚の絶縁膜を形成する工程と、 該所定膜厚の絶縁膜に対してＣＭＰ（Chemical Mechani
    cal Polishing： 化学的機械研磨）処理を施すことによ
    り、平坦化された絶縁膜を形成する工程とを含むことを
    特徴とする請求項１に記載の電気光学装置の製造方法。
  3. 【請求項３】 前記平坦化する工程は、流動性のある絶
    縁膜材料を塗布することにより、平坦化された絶縁膜を
    形成する工程を含むことを特徴とする請求項１に記載の
    電気光学装置の製造方法。
  4. 【請求項４】 前記第１の基板上に形成される画素電極
    を駆動する素子は貼り合わせＳＯＩ(Silicon On Insula
    tor)による単結晶半導体層からなることを特徴とする請
    求項１から３に記載の電気光学装置の製造方法。
  5. 【請求項５】 前記平坦化する工程は、予め前記パター
    ンが埋め込まれる溝を形成する工程を含むことを特徴と
    する請求項１に記載の電気光学装置の製造方法。
  6. 【請求項６】 前記凸部を形成する工程は、前記相隣接
    する画素電極の間隙に沿った格子状の前記凸部を形成す
    ることを特徴とする請求項１から５のいずれか一項に記
    載の電気光学装置の製造方法。
  7. 【請求項７】 前記凸部を形成する工程は、異なる画素
    電極群に含まれる相隣接する画素電極相互間には、第１
    の高さの前記凸部を形成し、同一の画素電極群に含まれ
    る相隣接する画素電極相互間には、前記第１の高さより
    低い第２の高さの前記凸部を形成することにより、前記
    格子状の凸部を形成することを特徴とする請求項６に記
    載の電気光学装置の製造方法。
  8. 【請求項８】 前記複数の画素電極上に配向膜を形成す
    る工程と、 該配向膜に対して前記第１の高さの凸部による段差と平
    行にラビング処理を施す工程とを更に備えたことを特徴
    とする請求項７に記載の電気光学装置の製造方法。
  9. 【請求項９】 前記凸部を形成する工程は、異なる画素
    電極群に含まれる相隣接する画素電極相互間には、前記
    凸部を形成し、同一の画素電極群に含まれる相隣接する
    画素電極相互間には、前記凸部を形成しないことによ
    り、平面的に見てストライプ状の凸部を形成することを
    特徴とする請求項１から６のいずれか一項に記載の電気
    光学装置の製造方法。
  10. 【請求項１０】 前記複数の画素電極上に配向膜を形成
    する工程と、 該配向膜に対して前記凸部による段差と平行にラビング
    処理を施す工程とを更に備えたことを特徴とする請求項
    ９に記載の電気光学装置の製造方法。
  11. 【請求項１１】 前記凸部を形成する工程は、ウエット
    エッチングにより前記凸部を形成することを特徴とする
    請求項１から１０のいずれか一項に記載の電気光学装置
    の製造方法。
  12. 【請求項１２】 前記凸部を形成する工程は、ドライエ
    ッチング及び該ドライエッチング後におけるウエットエ
    ッチングにより前記凸部を形成することを特徴とする請
    求項１から１０のいずれか一項に記載の電気光学装置の
    製造方法。
  13. 【請求項１３】 前記凸部を形成する工程は、前記パタ
    ーンを形成する工程で前記配線を形成する際に用いられ
    るマスクを用いてフォトリソグラフィを行う工程を含む
    ことを特徴とする請求項１から１２のいずれか一項に記
    載の電気光学装置の製造方法。
  14. 【請求項１４】 前記凸部を形成する工程は、前記マス
    クを用いて且つ露光量を調節することにより前記配線の
    幅とは異なる幅を持つ前記凸部を形成することを特徴と
    する請求項１３に記載の電気光学装置の製造方法。
  15. 【請求項１５】 前記第２基板における、前記相隣接す
    る画素電極の間隙に対向する領域に、他の凸部を形成す
    る工程を更に備えたことを特徴とする請求項１から１４
    のいずれか一項に記載の電気光学装置の製造方法。
  16. 【請求項１６】 前記第２基板上に他の配向膜を形成す
    る工程と、 該他の配向膜に対して前記他の凸部による段差と平行に
    ラビング処理を施す工程とを更に備えたことを特徴とす
    る請求項１５に記載の電気光学装置の製造方法。
  17. 【請求項１７】 前記第２基板上における、前記相隣接
    する画素電極の間隙に対向する領域に、遮光膜を形成す
    る工程を更に含み、 前記他の凸部を形成する工程は、前記遮光膜の存在に応
    じて前記他の凸部を形成することを特徴とする請求項１
    ５又は１６に記載の電気光学装置の製造方法。
  18. 【請求項１８】 一対の第１及び第２基板間に電気光学
    物質が挟持されてなり、 前記第１基板上に、第１の周期で反転駆動されるための
    第１の画素電極群及び該第１の周期と相補の第２の周期
    で反転駆動されるための第２の画素電極群を含むと共に
    平面配列された複数の画素電極と、該画素電極を駆動す
    る配線及び素子を含むパターンと、製造工程中に該パタ
    ーンを含む前記第１基板上の積層体の上面を平坦化した
    後に該平坦化された上面に対してフォトリソグラフィ及
    びエッチングを行うことにより平面的に見て相隣接する
    画素電極の間隙となる領域に形成された凸部とを備え、 前記第２基板上に前記複数の画素電極に対向する対向電
    極を備えたことを特徴とする電気光学装置。
JP2000229452A 2000-07-28 2000-07-28 電気光学装置の製造方法及び電気光学装置 Expired - Fee Related JP3864678B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000229452A JP3864678B2 (ja) 2000-07-28 2000-07-28 電気光学装置の製造方法及び電気光学装置
US09/877,000 US6628367B2 (en) 2000-07-28 2001-06-11 Method for manufacturing electrooptical device, and electrooptical device
KR10-2001-0045441A KR100446874B1 (ko) 2000-07-28 2001-07-27 전기 광학 장치의 제조 방법 및 전기 광학 장치
CNB011246626A CN1174360C (zh) 2000-07-28 2001-07-27 电光装置的制造方法和电光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000229452A JP3864678B2 (ja) 2000-07-28 2000-07-28 電気光学装置の製造方法及び電気光学装置

Publications (2)

Publication Number Publication Date
JP2002040455A true JP2002040455A (ja) 2002-02-06
JP3864678B2 JP3864678B2 (ja) 2007-01-10

Family

ID=18722573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000229452A Expired - Fee Related JP3864678B2 (ja) 2000-07-28 2000-07-28 電気光学装置の製造方法及び電気光学装置

Country Status (4)

Country Link
US (1) US6628367B2 (ja)
JP (1) JP3864678B2 (ja)
KR (1) KR100446874B1 (ja)
CN (1) CN1174360C (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002156646A (ja) * 2000-09-08 2002-05-31 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2004046110A (ja) * 2002-05-13 2004-02-12 Semiconductor Energy Lab Co Ltd 表示装置
JP2005114792A (ja) * 2003-10-03 2005-04-28 Hitachi Ltd 画像表示装置
JP2005181828A (ja) * 2003-12-22 2005-07-07 Seiko Epson Corp 液晶表示装置および電子機器
JP2006153904A (ja) * 2004-11-25 2006-06-15 Sony Corp 液晶表示装置
JP2008070902A (ja) * 2000-11-02 2008-03-27 Semiconductor Energy Lab Co Ltd 液晶表示装置及び電子機器
US7398750B2 (en) 2003-08-22 2008-07-15 Yamaha Hatsudoki Kabushiki Kaisha Valve mechanism for internal combustion engine
JP2008191665A (ja) * 2007-02-02 2008-08-21 Samsung Electronics Co Ltd 表示装置及びアレイ基板の製造方法
US7446840B2 (en) 2000-11-02 2008-11-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having particular configuration of pixel electrodes
US7609332B2 (en) 2000-09-08 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2010166063A (ja) * 2002-05-13 2010-07-29 Semiconductor Energy Lab Co Ltd 半導体装置
JP7512885B2 (ja) 2020-12-23 2024-07-09 セイコーエプソン株式会社 液晶装置、液晶装置の製造方法、および電子機器

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040109103A1 (en) * 1998-06-30 2004-06-10 Hitachi, Ltd. Liquid crystal display device
KR100860468B1 (ko) * 2002-04-17 2008-09-25 엘지디스플레이 주식회사 액정표시장치용 기판
JP3922374B2 (ja) * 2002-09-25 2007-05-30 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
US7133098B2 (en) * 2002-10-16 2006-11-07 Chi Mei Optoelectronics Corp. Liquid crystal display including array of protrusions in a broken zigzag pattern all formed within area of light-shielding matrix
US7274413B1 (en) * 2002-12-06 2007-09-25 United States Of America As Represented By The Secretary Of The Navy Flexible video display apparatus and method
KR20040058585A (ko) * 2002-12-27 2004-07-05 엘지.필립스 엘시디 주식회사 액정표시패널과 그의 제조방법 및 장치
JP3791616B2 (ja) * 2003-02-06 2006-06-28 セイコーエプソン株式会社 配線基板、電気光学装置及びその製造方法並びに電子機器
JP4317705B2 (ja) * 2003-04-24 2009-08-19 シャープ株式会社 液晶表示装置
JP4095606B2 (ja) 2004-01-28 2008-06-04 セイコーエプソン株式会社 液晶表示装置及び電子機器
DE102004004584A1 (de) * 2004-01-29 2005-08-25 Infineon Technologies Ag Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren
JP4067002B2 (ja) * 2004-04-30 2008-03-26 セイコーエプソン株式会社 液晶装置及び電子機器
US7402882B2 (en) * 2004-08-23 2008-07-22 Eastman Kodak Company Methods to eliminate amplifier glowing artifact in digital images captured by an image sensor
KR100580640B1 (ko) * 2004-12-17 2006-05-16 삼성전자주식회사 다결정 실리콘 필름의 제조방법 및 이를 이용한 적층형트랜지스터의 제조방법
TWI260093B (en) * 2005-01-25 2006-08-11 Au Optronics Corp Thin film transistor with microlens structure, forming method thereof and TFT display panel comprising thereof
KR101197051B1 (ko) * 2005-10-05 2012-11-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판
TWI585498B (zh) 2006-05-16 2017-06-01 半導體能源研究所股份有限公司 液晶顯示裝置和半導體裝置
JP5275608B2 (ja) 2007-10-19 2013-08-28 株式会社半導体エネルギー研究所 半導体基板の作製方法
CN101738807B (zh) * 2009-12-30 2012-01-04 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其液晶显示装置
CN102253521B (zh) * 2011-08-08 2013-11-06 信利半导体有限公司 一种液晶显示装置及制造方法
JP6002478B2 (ja) * 2012-07-04 2016-10-05 株式会社ジャパンディスプレイ 液晶表示装置
CN107505780A (zh) * 2017-09-26 2017-12-22 深圳市华星光电半导体显示技术有限公司 Bps型阵列基板及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787884B2 (ja) 1989-07-17 1995-09-27 富士通株式会社 ポンプ用エアーフィルタ
JPH03125123A (ja) 1989-10-09 1991-05-28 Sharp Corp アクティブマトリクス表示装置及びその製造方法
JPH08171101A (ja) 1994-12-19 1996-07-02 Toshiba Corp 液晶表示装置の製造方法
JPH09127497A (ja) 1995-10-31 1997-05-16 Sony Corp 液晶表示装置およびその製造方法
JP3799829B2 (ja) * 1997-09-11 2006-07-19 セイコーエプソン株式会社 電気光学装置およびその製造方法並びに投射型表示装置
US6320204B1 (en) * 1997-12-25 2001-11-20 Seiko Epson Corporation Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device
TW556013B (en) * 1998-01-30 2003-10-01 Seiko Epson Corp Electro-optical apparatus, method of producing the same and electronic apparatus
JP3565547B2 (ja) * 1998-07-31 2004-09-15 シャープ株式会社 カラー液晶表示装置およびその製造方法

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011186504A (ja) * 2000-09-08 2011-09-22 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2018092196A (ja) * 2000-09-08 2018-06-14 株式会社半導体エネルギー研究所 液晶表示装置
US9798204B2 (en) 2000-09-08 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2016186666A (ja) * 2000-09-08 2016-10-27 株式会社半導体エネルギー研究所 表示装置、電気光学装置、及び電子機器
JP2015146021A (ja) * 2000-09-08 2015-08-13 株式会社半導体エネルギー研究所 半導体装置
US8587741B2 (en) 2000-09-08 2013-11-19 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2013178561A (ja) * 2000-09-08 2013-09-09 Semiconductor Energy Lab Co Ltd 表示装置
JP2013011903A (ja) * 2000-09-08 2013-01-17 Semiconductor Energy Lab Co Ltd 表示装置
JP2002156646A (ja) * 2000-09-08 2002-05-31 Semiconductor Energy Lab Co Ltd 液晶表示装置
US8102480B2 (en) 2000-09-08 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7609332B2 (en) 2000-09-08 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7446840B2 (en) 2000-11-02 2008-11-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having particular configuration of pixel electrodes
US8059246B2 (en) 2000-11-02 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having particular pixel electrodes configuration
JP2011002862A (ja) * 2000-11-02 2011-01-06 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP4642831B2 (ja) * 2000-11-02 2011-03-02 株式会社半導体エネルギー研究所 液晶表示装置及び電子機器
JP2008070902A (ja) * 2000-11-02 2008-03-27 Semiconductor Energy Lab Co Ltd 液晶表示装置及び電子機器
US7554642B2 (en) 2000-11-02 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having particular configuration of pixel electrodes
US8471259B2 (en) 2002-05-13 2013-06-25 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
US8927994B2 (en) 2002-05-13 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device
US7989808B2 (en) 2002-05-13 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Display device
US8207537B2 (en) 2002-05-13 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2004046110A (ja) * 2002-05-13 2004-02-12 Semiconductor Energy Lab Co Ltd 表示装置
JP2010166063A (ja) * 2002-05-13 2010-07-29 Semiconductor Energy Lab Co Ltd 半導体装置
US9966390B2 (en) 2002-05-13 2018-05-08 Semicondutcor Energy Laboratory Co., LTD. Display device
US9508756B2 (en) 2002-05-13 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Display device
US9165991B2 (en) 2002-05-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4493931B2 (ja) * 2002-05-13 2010-06-30 株式会社半導体エネルギー研究所 表示装置
US7398750B2 (en) 2003-08-22 2008-07-15 Yamaha Hatsudoki Kabushiki Kaisha Valve mechanism for internal combustion engine
JP4651926B2 (ja) * 2003-10-03 2011-03-16 株式会社 日立ディスプレイズ 画像表示装置
JP2005114792A (ja) * 2003-10-03 2005-04-28 Hitachi Ltd 画像表示装置
JP2005181828A (ja) * 2003-12-22 2005-07-07 Seiko Epson Corp 液晶表示装置および電子機器
JP2006153904A (ja) * 2004-11-25 2006-06-15 Sony Corp 液晶表示装置
KR101353298B1 (ko) * 2007-02-02 2014-01-20 삼성디스플레이 주식회사 표시기판, 그 제조방법 및 이를 갖는 표시장치
JP2008191665A (ja) * 2007-02-02 2008-08-21 Samsung Electronics Co Ltd 表示装置及びアレイ基板の製造方法
JP7512885B2 (ja) 2020-12-23 2024-07-09 セイコーエプソン株式会社 液晶装置、液晶装置の製造方法、および電子機器

Also Published As

Publication number Publication date
KR100446874B1 (ko) 2004-09-04
US20020021402A1 (en) 2002-02-21
US6628367B2 (en) 2003-09-30
JP3864678B2 (ja) 2007-01-10
CN1336632A (zh) 2002-02-20
CN1174360C (zh) 2004-11-03
KR20020010541A (ko) 2002-02-04

Similar Documents

Publication Publication Date Title
JP3864678B2 (ja) 電気光学装置の製造方法及び電気光学装置
JP3636641B2 (ja) 電気光学装置
US8525960B2 (en) Electro-optical device
KR100484552B1 (ko) 전기 광학 장치 및 그의 제조 방법
TWI247252B (en) RFID tags which are physically activated and/or deactivated
JP3937721B2 (ja) 電気光学装置及びその製造方法並びにプロジェクタ
US20100283923A1 (en) Liquid crystal device and electronic apparatus
JP3888011B2 (ja) 電気光学装置及び電子機器
JP4109413B2 (ja) 基板装置の製造方法
JP4095256B2 (ja) 液晶装置及び電子機器
JP3733769B2 (ja) 液晶装置
JP2002244135A (ja) 液晶装置および投射型表示装置、電子機器
JP3849342B2 (ja) 電気光学装置の製造方法及び電気光学装置並びにプロジェクタ
JP3733813B2 (ja) 電気光学装置の製造方法
JP3656648B2 (ja) 電気光学装置及びプロジェクタ
JP2003057626A (ja) 電気光学装置の製造方法及び電気光学装置並びに電子機器
JP2001166312A (ja) 電気光学装置及びその製造方法、電気光学装置用基板
JP2003139915A (ja) マイクロレンズ及びその製造方法並びに電気光学装置
JP3932783B2 (ja) 電気光学装置及びプロジェクタ
JP3684939B2 (ja) 電気光学装置の製造方法及び電気光学装置並びに投射型表示装置
JP2003075812A (ja) 電気光学装置の製造方法及び電気光学装置並びに電子機器
JP2003140167A (ja) 電気光学装置及び電子機器
JP2004021232A (ja) 電気光学装置の製造方法及び電気光学装置並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060925

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131013

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees