JP2002030988A - 電子制御装置 - Google Patents

Abstract

(57)【要約】 【課題】ＣＰＵの処理負荷を抑えつつ、バックアップメ
モリに的確にデータを書き込むことができる電子制御装
置を提供する。 【解決手段】ＳＲＡＭ２４は、イグニッションスイッチ
４０のオフ時にもデータを保持する。ＣＰＵ２１は、Ｓ
ＲＡＭ２４に定期的にデータを書き込むとともに電圧低
下時にもデータを書き込み、ＳＲＡＭ２４に記憶された
データを取り込んでエンジンの噴射・点火制御等を実施
する。ＳＲＡＭ２４への書き込みデータは複数に分割さ
れている。ＣＰＵ２１は、ＳＲＡＭ２４への定期的なデ
ータ書き込みに際し、分割した単位で異なるタイミング
でデータを書き込み、電圧低下時のデータ書き込みに際
し、書込対象の全てのデータを書き込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電源スイッチのオ
フ時にも記憶データを保持するバックアップメモリを備
えた電子制御装置に関するものである。

【０００２】

【従来の技術】この種の装置として、車載電子制御装置
（ＥＣＵ）が知られており、同ＥＣＵでは、例えばエン
ジン制御等を実施するための各種制御データがバックア
ップメモリとしてのスタンバイＲＡＭ（ＳＲＡＭ）にバ
ックアップされている。詳しくは、ＥＣＵにおいて、イ
グニッションスイッチのオフ、或いは電気ノイズ等によ
る電源の遮断に伴い電源電圧が低下したとしても、ＳＲ
ＡＭには、バックアップ用の電源電圧が供給されて記憶
データが保持されるようになっている。また、ＥＣＵ
は、エンジン制御等を司るＣＰＵを備え、同ＣＰＵは、
イグニッションスイッチのオン等によって電源電圧が復
帰すると、ＳＲＡＭの記憶データを読み込んで各種制御
を実行する。つまり、ＣＰＵは、電源の瞬断前の各種制
御データを継続的に使用することによりエンジンの制御
性を保つようにしている。

【０００３】各種制御データをＳＲＡＭにバックアップ
する方法としては、図６に示すように、定期的なタイミ
ングで行う方法が知られている。図６において、ＳＲＡ
Ｍへのデータの書き込みは、例えば、１００ｍｓ毎に実
施されている。ここで、電源電圧Ｖｃｃが定電圧（５
Ｖ）で保持されているときにはデータは正常に書き込ま
れる。しかしながら、点線で示すように、電源電圧Ｖｃ
ｃの低下時にも定期的な書き込みを実施すると、正常な
データが破壊され誤ったデータをＳＲＡＭに書き込んで
しまうおそれがあった。

【０００４】一方、電源電圧Ｖｃｃの低下を検出したと
きにデータをＳＲＡＭにバックアップするものが、特開
昭６２−２５８１５４号公報に開示されている。同公報
の装置において、図７に示すように、ｔ１０，ｔ１１の
タイミングで電源電圧Ｖｃｃが所定のしきい値電圧Ｖｔ
ｈ１よりも低下すると、ＣＰＵは最優先割り込み（ＮＭ
Ｉ）にて重要データをＳＲＡＭに書き込むようにしてい
る。

【０００５】因みに、ＥＣＵの電源部には、数多くの容
量負荷（コンデンサ）が設けられている。特に、複雑な
制御を行うＥＣＵでは複数のマイコンを持っており、各
マイコンの電源部にはノイズ取り用のコンデンサ（電源
用バスコン）が付くと共に、各種駆動部にもノイズ取り
用のコンデンサが付く。そのため、例えば電源の遮断に
伴い図７の如く電源電圧Ｖｃｃが変化する場合、その変
化は急激な立ち下がりでなく、なだらかな立ち下がりと
なる。つまり、電源の遮断時にＶｃｃが緩やかに立ち下
がるので、ＳＲＡＭへのデータ書き込み時間がある程度
確保できる。

【０００６】ところで、上記公報の装置では、電源電圧
Ｖｃｃの低下時にのみＳＲＡＭへのデータ書き込みを行
っている。従って、図７に示す割り込みタイミングｔ１
１にて書き込みが正常に行われず最新データをＳＲＡＭ
に書き込めなかった場合では、前回の電圧低下時の割り
込みタイミングｔ１０に書き込んだ古いデータがＳＲＡ
Ｍに記憶されていることとなる。

【０００７】そこで、電源電圧Ｖｃｃが定電圧（５Ｖ）
に保持されているときに、定期的なデータ書き込みを行
うとともに、電源電圧Ｖｃｃの低下時にもデータ書き込
みを行う装置が提案されている。このようにすれば、電
圧低下時にてＳＲＡＭにデータを書き込めなかった場合
にも、定期的に書き込んだデータがＳＲＡＭに記憶され
ることとなる。これにより、電源瞬断時における制御デ
ータの継続性を維持できる。

【０００８】車載ＥＣＵにおいて、エンジンの噴射・点
火制御、トランスミッション制御、電子スロットル制御
等の各種制御を行う大型のＥＣＵがある。こうしたＥＣ
Ｕにおいては、各種制御が複雑で、かつリアルタイムに
制御する必要があり、ＣＰＵの処理負荷が大きい。ま
た、ＳＲＡＭへの書き込みデータも多い。このため、定
期的なデータ書き込みを実施すると、ＣＰＵの処理負荷
が増大し、制御性の悪化が問題となる。

【０００９】

【発明が解決しようとする課題】本発明は、上記問題に
着目してなされたものであって、その目的とするところ
は、ＣＰＵの処理負荷の増加を抑えつつ、バックアップ
メモリに的確にデータを書き込むことができる電子制御
装置を提供することである。

【００１０】

【課題を解決するための手段】請求項１に記載の電子制
御装置では、電源スイッチのオフ時にもバックアップメ
モリにデータが保持されている。同バックアップメモリ
には、ＣＰＵにより定期的にデータが書き込まれるとと
もに電源電圧の低下時にもデータが書き込まれる。そし
て、ＣＰＵによってバックアップメモリの記憶データが
取り込まれて各種制御が実施される。こうした電子制御
装置において、バックアップメモリへの定期的な書き込
みを実施する際には、ＣＰＵの処理負荷が増加すること
が問題となる。特に、エンジン制御等を実施する大型の
ＥＣＵでは、制御が複雑で、かつリアルタイムに制御す
る必要があり、処理負荷が増加により制御性の悪化が問
題となる。そのため、定期的なデータ書き込みに際し、
データを一度に書き込むのではなく、書き込みデータを
複数に分割し、その分割した単位毎に異なるタイミング
でデータを書き込むようにした。このようにすれば、Ｃ
ＰＵの処理負荷の増加を抑えることができ、制御性の悪
化を抑制できる。また、電源電圧の低下時のデータ書き
込みに際し、その都度必要な全てのデータを書き込むよ
うにした。従って、上記定期書き込みと電圧低下時の一
括書き込みとが組合わせて行われ、必要とされる全ての
データが正しくバックアップメモリに書き込まれること
となる。なお、ＣＰＵの処理負荷が問題となる大型のＥ
ＣＵでは、数多くの容量負荷が設けられることにより、
電圧低下時の書き込み可能時間が長くなるため、書き込
みデータが増えても問題ない。その結果、ＣＰＵの処理
負荷の増加を抑えつつ、バックアップメモリに適正にデ
ータを書き込むことができる。

【００１１】請求項２に記載のように、データ数が均等
となるよう書き込みデータを分割すると、ＣＰＵの処理
負荷を均一にできるので実用上好ましい。また、請求項
３に記載のように、各種制御毎に書き込みデータを分割
すると、バックアップメモリの記憶データが各制御毎に
更新されることとなり、実用上好ましいものとなる。

【００１２】

【発明の実施の形態】以下、この発明を具体化した実施
の形態を図面に従って説明する。本実施の形態は、車両
制御や車載エンジン制御の中枢をなす電子制御装置（以
下、ＥＣＵという）の改良に関し、同ＥＣＵに内蔵され
たスタンバイＲＡＭ（以下、ＳＲＡＭという）へのデー
タ書き込みを好適に実施するための技術について、以下
に詳細に説明する。なお、本実施の形態のＥＣＵは、エ
ンジンの噴射・点火制御、トランスミッション制御、電
子スロットル制御等を実施する。

【００１３】図１は、ＥＣＵ１０の概略を示すブロック
図である。ＥＣＵ１０は、各種制御を司るマイコン２０
と、バッテリ電圧ＢＡＴＴを取り込む電源ＩＣ３０とを
備える。

【００１４】マイコン２０は、ＣＰＵ２１、ＲＯＭ２
２、ＲＡＭ２３、ＳＲＡＭ２４を備え、ＣＰＵ２１はＲ
ＯＭ２２内に格納されている制御プログラムを実行し、
制御データ等をＲＡＭ２３に一時的に記憶する。バック
アップメモリとしてのＳＲＡＭ２４には常に電圧Ｖｏｓ
が印加され、それによりＳＲＡＭ２４内の記憶内容が保
持される。

【００１５】また、電源ＩＣ３０は、定電圧回路３１、
電圧低下検出回路３２、リセット回路３３及びスタンバ
イ電源回路３４を備える。定電圧回路３１は、電源スイ
ッチとしてのイグニッションスイッチ（ＩＧＳＷ）４０
を介してバッテリ電圧ＢＡＴＴを取り込み、定電圧（例
えば５Ｖ）の電源電圧Ｖｃｃを生成する。定電圧回路３
１とマイコン２０との間には容量負荷としてのコンデン
サ（パスコン）３５が接続されており、このコンデンサ
３５はノイズ除去等の働きをする。

【００１６】電圧低下検出回路３２は、定電圧回路３１
で生成される電源電圧Ｖｃｃを取り込み、その電圧Ｖｃ
ｃを予め設定しておいたしきい値電圧Ｖｔｈ１（例えば
４．５Ｖ）と比較する。そして、電源電圧Ｖｃｃがしき
い値電圧Ｖｔｈ１まで低下すると、Ｌレベルの電圧検出
信号ＷＩをＣＰＵ２１に出力する。このＷＩ＝Ｌの状態
では、電圧低下検出回路３２は、電源電圧Ｖｃｃを予め
設定しておいたしきい値電圧Ｖｔｈ２（例えば４．７
Ｖ）と比較する。そして、電源電圧Ｖｃｃがしきい値電
圧Ｖｔｈ２まで上昇すると、Ｈレベルの電圧検出信号Ｗ
ＩをＣＰＵ２１に出力する。つまり、電圧低下検出回路
３２は、電源電圧Ｖｃｃの低下時に、Ｖｃｃ＜Ｖｔｈ１
になるとＷＩをＨ→Ｌとし、電源電圧Ｖｃｃの上昇時
に、Ｖｃｃ＞Ｖｔｈ２になるとＷＩをＬ→Ｈとする。

【００１７】リセット回路３３は、電源電圧Ｖｃｃが所
定のリセット電圧Ｖｔｈ３（例えば３．５Ｖ）まで低下
したと電圧低下検出回路３２にて検出された時、ＣＰＵ
２１に対してリセット信号（／ＲＥＳＥＴ）を出力す
る。また、スタンバイ電源回路３４は、イグニッション
スイッチ４０を介さずにバッテリ電圧ＢＡＴＴを入力し
て電圧Ｖｏｓを生成し、その電圧ＶｏｓをＳＲＡＭ２４
に印加する。

【００１８】ＥＣＵ１０には、図示しない各種センサや
各種アクチュエータが接続されている。そして、ＣＰＵ
２１は、各種センサの検出信号を取り込んでエンジン運
転状態を判定するとともに、その運転状態に基づいて各
種アクチュエータ（例えば、インジェクタ、イグナイタ
等）を制御する。なお、センサ検出信号としては、エン
ジン回転数信号、アクセル開度信号、スロットル開度信
号、エンジン冷却水温信号、吸気温信号、油温信号等が
ある。そして、これらセンサ検出信号に基づく制御デー
タがＲＡＭ２３に記憶されてＣＰＵ２１により各種制御
に使用される。また、ＲＡＭ２３に記憶される制御デー
タうち、所定の制御データがＲＡＭ２３からＳＲＡＭ２
４に書き込まれるようになっている。

【００１９】本実施の形態では、定期的（例えば６４ｍ
ｓ毎）に、ＳＲＡＭ２４へのデータ書き込みを実施する
とともに、電源電圧Ｖｃｃの低下時にも、ＳＲＡＭ２４
へのデータ書き込みを実施するようにしている。

【００２０】ところで、ＥＣＵ１０は、エンジンの噴射
・点火制御、トランスミッション制御、電子スロットル
制御等の複雑な制御を実施する大型のＥＣＵである。つ
まり、ＥＣＵ１０において、電源部分に設けられるコン
デンサ３５や各種駆動部に設けられるコンデンサの容量
は小型のＥＣＵと比較して大きく、電源遮断時における
電源電圧Ｖｃｃの変化は、なだらかな立ち下がりとな
る。そのため、電源電圧Ｖｃｃの低下時におけるデータ
書き込み可能時間は長くなる。よって、電源電圧Ｖｃｃ
の低下時には、書込対象の全てのデータをＳＲＡＭ２４
に書き込むようにしている。

【００２１】一方、ＣＰＵ２１は、定期的なデータ書き
込みと並行して燃料・点火制御、トランスミッション制
御、電子スロットル制御等をリアルタイムに行ってお
り、ＣＰＵ２１の処理負荷が大きい。また、各種制御も
複雑であり、ＳＲＡＭ２４への書き込みデータも多くな
っている。従って、定期的な書き込みでは、全てのデー
タを一度に書き込むのではなく、ＳＲＡＭ２４への書き
込みデータを複数に分割し、分割した単位で異なるタイ
ミングで書き込むようにしている。本実施の形態では、
ＳＲＡＭ２４への書き込みデータを、それぞれのデータ
数が均等となるように第１データ、第２データ、第３デ
ータの３つに分割している。

【００２２】次に、ＣＰＵ２１により実施されるＳＲＡ
Ｍ２４の書き込み処理を、図２のタイミングチャートと
図３〜図５のフローチャートを用いて詳述する。図２に
おいて、電源電圧Ｖｃｃが所定のしきい値電圧Ｖｔｈ１
以上に保持されているｔ１のタイミング以前では、図３
に示す書き込み処理が定期的（例えば６４ｍｓ毎）に実
施される。この定期的な書き込み処理では、図２に示す
ように、６４ｍｓ毎の異なるタイミングで第１データ→
第２データ→第３データの順に、分割した単位のデータ
がＳＲＡＭ２４に書き込まれる。

【００２３】詳しくは、図３のステップ１００にて、Ｃ
ＰＵ２１は、先ず、書き込みデータの判定をする。つま
り、第１〜第３データのうちのいずれのデータの書き込
みタイミングを判定する。続く、ステップ１１０にて、
他の割り込み処理を禁止しした後、ステップ１２０に
て、書込フラグがＯＦＦであるか否かを判定する。ここ
で、同書込フラグは、ＳＲＡＭ２４の所定の記憶領域に
設定されており、書込フラグのＯＮは、電圧低下時の書
き込みが完了した旨を表す。そして、書込フラグがＯＮ
であれば、ステップ１３０〜１６０の処理を実施するこ
となくステップ１７０に移行して、他の割り込みを許可
した後本処理を終了する。一方、書込フラグがＯＦＦで
あれば、ステップ１３０に進み、一定量（例えば、数バ
イト）のデータをＲＡＭ２３からＳＲＡＭ２４に書き込
む。その後、ステップ１４０にて、割り込みを許可した
後、ステップ１５０に移行して、データの書き込みが完
了したか否かを判定する。なおここでは、ステップ１０
０にて判定されたデータ（第１〜第３データのいずれか
のデータ）について、書き込みが完了したか否かを判定
する。同ステップ１５０にて、否定判別された場合、ス
テップ１１０に戻り、再びステップ１１０〜１５０の処
理が実施される。そして、ステップ１５０にて、データ
書き込みが完了した旨が判定されたとき、ステップ１６
０に移行する。そして、同ステップ１６０では、次回の
書き込みデータを設定した後、本処理を終了する。な
お、ステップ１６０では、今回書き込んだデータが第１
データであれば第２データを次回の書き込みデータとし
て設定する。同様に、今回のデータが第２データであれ
ば第３データを、今回のデータが第３データであれば第
１データを、次回のデータとして設定する。

【００２４】一方、図２に示すように、電源電圧Ｖｃｃ
が所定のしきい値電圧Ｖｔｈ１まで低下すると、電圧低
下検出回路３２からＬレベルの電圧検出信号ＷＩが出力
される（ｔ１のタイミング）。これにより、電圧低下時
の割り込みがかかり、図４に示す電圧低下時の書込み処
理が実施される。なお、電圧低下時の割り込みは、その
優先順位が最も高い割込レベルで設定されている。ま
た、定期的な書き込みに際し、図３のステップ１２０，
１３０の処理中に電圧低下時の割り込みがかかる場合
は、割り込みが禁止状態であるので、ステップ１４０で
割り込みが許可されるまで、図４の処理が待たされる。

【００２５】図４に示すように、ステップ２００にてＣ
ＰＵ２１は、ＳＲＡＭ２４への書込対象の全データ（第
１〜第３データ）をＲＡＭ２３からＳＲＡＭ２４に書き
込む。次いで、ステップ２１０にて、書込フラグをＯＮ
した後、本処理を終了する。具体的には、図２に示す期
間ｔ１〜ｔ２において、データがＳＲＡＭ２４へ書き込
まれ、その書き込みが完了した時刻ｔ２で書込フラグが
ＯＮとなる。そして、書込フラグがＯＮとなると、図３
のステップ１２０にて否定判別されて、定期的な書き込
みが禁止される。つまり、電圧低下時におけるデータ書
き込み後は、定期的な書き込み処理が開始されることは
ない。また、図２に示すように、定期的な書き込みの途
中で、電圧低下時のデータ書き込みが開始されたとき、
その終了後に定期的な書き込みが再開されることはな
い。ここで、電圧低下時の書き込みが完了する時刻ｔ２
では、電源電圧Ｖｃｃが低下しているので、定期的な書
き込みを行うと誤ったデータを書き込んでしまうおそれ
があるが、その書き込みを禁止することにより、データ
誤書き込みが回避される。

【００２６】また、図２に示すように、電源電圧Ｖｃｃ
がリセット電圧Ｖｔｈ３まで低下すると、リセット回路
３３からＣＰＵ２１に対してリセット信号（／ＲＥＳＥ
Ｔ）が出力される（ｔ３のタイミング）。その後、電源
電圧Ｖｃｃがリセット電圧Ｖｔｈ３以上に復帰し、リセ
ット信号（／ＲＥＳＥＴ）の出力が解除されると（ｔ４
のタイミング）、ＣＰＵ２１により所定の初期化処理が
実施された後、図５の処理が、例えば１０ｍｓ毎に実施
される。

【００２７】図５のステップ３００にて、ＣＰＵ２１
は、電源電圧Ｖｃｃが正常値に復帰したか否かを判定す
る。ここでは、電源電圧Ｖｃｃが、しきい値電圧Ｖｔｈ
２（例えば、４．７Ｖ）以上となってから所定時間が経
過したか否かで判定する。より具体的には、図２に示す
ように、電源電圧Ｖｃｃがしきい値電圧Ｖｔｈ２まで上
昇すると、電圧低下検出回路３２からＨレベルの電圧検
出信号ＷＩが出力され（ｔ５のタイミング）、ＣＰＵ２
１は、ＷＩ＝Ｈの状態が５００ｍｓ間継続したか否かで
判定する。そして、図５のステップ３００にて否定判別
された場合、ステップ３１０に移行することなく本処理
を終了する。また、ステップ３００にて肯定判別された
場合、電源電圧Ｖｃｃが正常値に復帰した旨を判定し、
ステップ３１０にて書込フラグをＯＦＦする。これによ
り、図３のステップ１２０にて肯定判別されるようにな
り、定期的な書き込みが実施される。

【００２８】つまり、図２に示すように、電源電圧Ｖｃ
ｃが復帰したとしても、ＷＩ＝Ｈの状態が５００ｍｓ間
継続するまでの間は、書込フラグがＯＮに保持され、定
期的な書き込みが禁止される。そして、ＷＩ＝Ｈの状態
が５００ｍｓ間継続し、電源電圧Ｖｃｃが定電圧（５
Ｖ）に確実に復帰したｔ６のタイミング以降で、書込フ
ラグがＯＦＦされ、定期的な書き込みが再開される。

【００２９】以上詳述した本実施の形態によれば、以下
に示す効果が得られる。 （１）定期的な書き込み時には、複数に分割した単位で
データを書き込む一方、電圧低下時には、全データを一
括して書き込むようにした。この場合、データ書き込み
時におけるＣＰＵ２１の処理負荷の増加を抑えることが
でき、各種制御における制御性の悪化を抑制できる。ま
た、全てのデータの書き込みが的確に行われるようにな
る。特に、処理負荷が問題となる大型のＥＣＵにおい
て、好適に具体化できる。

【００３０】（２）ＳＲＡＭ２４への書き込みデータ
を、データ数が均等となるよう第１〜第３データに分割
したので、ＣＰＵ２１の処理負荷を均一にでき実用上好
ましいものとなる。

【００３１】なお本発明は、上記以外に次の形態にて具
体化できる。上記実施の形態では、ＳＲＡＭ２４への書
き込みデータを、第１〜第３データの３つに分割するも
のであったが、分割数に限定されるものではない。ま
た、第１〜第３データは、それぞれのデータ数が均等と
なるよう分割するものであったが、これに限るものでは
ない。例えば、噴射・点火制御、トランスミッション制
御、電子スロットル制御等の各制御毎に書き込みデータ
を分割してもよい。この場合、ＳＲＡＭ２４の記憶デー
タは、各制御毎に更新されることとなり、各制御毎の制
御性を確保できるので、実用上好ましいものとなる。

【００３２】上記実施の形態では、電圧低下時にて、全
てのデータを書き込むようにしたが、これに限るもので
はない。例えば、水温、吸気温等の変化度合の小さなデ
ータについて、定期的な書き込みに加え、電圧低下時に
繰り返し書き込む必要はない。つまり、こうした変化度
合の小さなデータを除くデータをその都度必要なデータ
として電圧低下時に書き込むようにしてもよい。

【００３３】また、上記実施の形態では、ＷＩ＝Ｈの状
態が５００ｍｓ間継続したときに、書込フラグをオフす
るようにしたが、例えば、リセット信号（／ＲＥＳＥ
Ｔ）の解除後に実施される初期化処理にて、書込フラグ
をオフするようにしてもよい。具体的には、初期化処理
には所定の時間がかかり、その処理中に電源電圧Ｖｃｃ
が上昇し、同処理の最後には電源電圧Ｖｃｃが正常値ま
で上昇することがある。この場合、初期化処理の最後で
書込フラグをオフしてもよく、これにより、定期的な書
き込みを再開すると、誤ったデータをＳＲＡＭ２４に書
き込むことを回避できる。

【００３４】上記実施の形態ではバックアップメモリと
してＳＲＡＭ２４を用い、その適用例を説明したが、Ｓ
ＲＡＭ２４に代えて、ＥＥＰＲＯＭやフラッシュメモリ
等、電気的に記憶内容を消去及び書き込み可能な不揮発
性メモリを用いてもよい。要は、電源スイッチのオフ時
にも記憶内容を保持するメモリであれば、何れにも本発
明が適用できる。

【図面の簡単な説明】

【図１】発明の実施の形態におけるＥＣＵの概要を示す
ブロック図。

【図２】ＳＲＡＭへの書き込み動作を説明するためのタ
イムチャート。

【図３】定期的書き込み処理を説明するためのフローチ
ャート。

【図４】電圧低下時の書き込み処理を説明するためのフ
ローチャート。

【図５】電源電圧の復帰後の処理を説明するためのフロ
ーチャート。

【図６】従来の定期的書き込みを説明するためのタイム
チャート。

【図７】従来の電圧低下時の書き込みを説明するための
タイムチャート。

【符号の説明】

１０…ＥＣＵ、２０…マイコン、２１…ＣＰＵ、２４…
ＳＲＡＭ、４０…電源スイッチとしてのイグニッション
スイッチ。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 3G084 BA05 BA11 BA16 DA04 DA13 EB06 FA02 FA03 FA10 FA20 FA33 5B018 GA04 HA03 NA01 QA04 QA05

Claims (3)

【特許請求の範囲】
1. 【請求項１】 電源スイッチのオフ時にもデータを保持
   するバックアップメモリと、 前記バックアップメモリに定期的にデータを書き込むと
   ともに電源電圧の低下時にもデータを書き込み、バック
   アップメモリに記憶されたデータを取り込んで各種制御
   を実施するＣＰＵと、を備えた電子制御装置において、 前記ＣＰＵは、前記バックアップメモリへの定期的なデ
   ータ書き込みに際し、書き込むべきデータを複数に分割
   してその単位毎に異なるタイミングでデータを書き込む
   とともに、電源電圧の低下時のデータ書き込みに際し、
   その都度必要な全てのデータを書き込むことを特徴とす
   る電子制御装置。
2. 【請求項２】 請求項１に記載の電子制御装置におい
   て、 前記書き込みデータを、データ数が均等となるよう分割
   したことを特徴とする電子制御装置。
3. 【請求項３】 請求項１に記載の電子制御装置におい
   て、 前記書き込みデータを、各種制御毎に分割したことを特
   徴とする電子制御装置。