JP2002017083A - スイッチングレギュレータおよびその制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 スイッチングレギュレータの効率を向上させ
る。 【解決手段】 誤差アンプ１１は、出力電圧Ｖout に対
応するフィードバック信号Ｖfbと参照電圧Ｖref との誤
差を増幅することにより電流制御信号Ｖcnt を生成す
る。コンパレータ１２は、信号生成回路３０により生成
されるスイッチ制御信号Ｖc と電流制御信号Ｖcnt とを
比較する。フリップフロップ１３は、コンパレータ１２
の出力に基づいてスイッチＭ１を駆動する。信号生成回
路３０は、スイッチＭ１がＯＮ状態のときは抵抗Ｒs の
両端電圧であるセンス電圧Ｖs を出力し、スイッチＭ１
がＯＦＦ状態のときは予め設定されているダミー電圧Ｖ
LLを出力する。ダミー電圧ＶLLは、正の電圧である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチングレギ
ュレータに係わり、特に、スイッチングレギュレータに
接続する負荷が軽いときにそのスイッチングレギュレー
タの効率を向上させる技術に係わる。

【０００２】

【従来の技術】一定のＤＣ電圧を得るための装置とし
て、スイッチングレギュレータ（ここでは、ＤＣ／ＤＣ
コンバータ）が広く知られており、様々な電子機器、電
気機器に搭載されている。

【０００３】図６は、既存のスイッチングレギュレータ
の構成図である。ここでは、昇圧型のスイッチングレギ
ュレータを採り上げる。この昇圧型のスイッチングレギ
ュレータは、直流の入力電圧Ｖinが与えられたときに、
それよりも高い一定の直流の出力電圧Ｖout を生成す
る。

【０００４】誤差アンプ１１は、出力電圧Ｖout を抵抗
ネットワークで分圧することにより得られるフィードバ
ック信号Ｖfbと、予め設定されている参照電圧Ｖref と
の誤差を増幅する。ここで、誤差アンプ１１の出力は、
出力電圧Ｖout が一定の値を保持するようにコイル電流
の上限値を指示する信号として使用される。なお、参照
電圧Ｖref は、このスイッチングレギュレータが保持す
べき電圧を指示する。また、以下では、誤差アンプ１１
の出力のことを「電流制御信号Ｖcnt 」と呼ぶことにす
る。

【０００５】コンパレータ１２は、電流制御信号Ｖcnt
とコイル電流を表すセンス電圧Ｖsとを比較する。ここ
で、コイル電流は、抵抗Ｒs の両端電圧をモニタするこ
とにより検出される。そして、コンパレータ１２は、電
流制御信号Ｖcnt よりもセンス電圧Ｖs の方が低いとき
は「Ｈ」を出力し、電流制御信号Ｖcnt よりもセンス電
圧Ｖs の方が高くなったときに「Ｌ」を出力する。

【０００６】フリップフロップ１３は、発振器１４によ
り生成される周期波を受信し、その立上りエッジを検出
したときにＤ端子に与えられている信号をＱ端子から出
力する。ここで、フリップフロップ１３のＤ端子には、
コンパレータ１２の出力が与えられる。また、そのリセ
ット端子には、コンパレータ１２の出力の反転信号が与
えられる。

【０００７】スイッチＭ１は、例えばｎＭＯＳトランジ
スタであり、フリップフロップ１３の状態に応じて制御
される。具体的には、スイッチＭ１は、フリップフロッ
プが「Ｈ」を出力しているときにはＯＮ状態（閉状態）
に制御され、フリップフロップ１３が「Ｌ」を出力して
いるときはＯＦＦ状態（開状態）に制御される。

【０００８】上記構成のスイッチングレギュレータにお
いて、スイッチＭ１がＯＮ状態の期間は、コイル電流は
増加してゆき、コイルＬにエネルギーが蓄積される。ま
た、コイル電流の増加に伴って、センス電圧Ｖs が上昇
してゆく。そして、そのセンス電圧Ｖs が電流制御信号
Ｖcnt を越えると、コンパレータ１２の出力が「Ｈ」か
ら「Ｌ」に変化する。これにより、フリップフロップ１
３がリセットされ、スイッチＭ１はターンオフされる。

【０００９】一方、ダイオードＤに順方向電圧が印加さ
れている期間は、そのダイオードＤを介して電流が流
れ、出力コンデンサＣout が充電されるので、出力電圧
Ｖoutは上昇する。ここで、出力電圧Ｖout が上昇する
と、それに伴ってフィードバック信号Ｖfbも上昇し、誤
差アンプ１１の出力である電流制御信号Ｖcnt は低下し
ていくことになる。そして、センス電圧Ｖs よりも電流
制御信号Ｖcnt の方が小さくなると、コンパレータ１２
の出力は「Ｌ」から「Ｈ」に変化する。即ち、フリップ
フロップ１３のリセット状態が解除されると共に、その
Ｄ端子に「Ｈ」が与えられることになる。従って、発振
器１４により生成される周期波の次の立上りエッジを検
出すると、フリップフロップ１３のＱ出力は、「Ｌ」か
ら「Ｈ」に変化し、スイッチＭ１がターンオンされる。

【００１０】以降、上述の処理が繰り返され、出力電圧
Ｖout は、参照電圧Ｖref に基づいて決まる一定の値に
保持される。

【００１１】

【発明が解決しようとする課題】上述のように、図６に
示す既存のスイッチングレギュレータにおいては、出力
電圧Ｖout を一定の値に保持するためのパラメータとし
て、コイル電流を表すセンス電圧Ｖs が使用されてい
る。ここで、このセンス電圧Ｖs は、抵抗Ｒs の両端電
圧をモニタすることにより検出される。このため、スイ
ッチＭ１がＯＦＦ状態の期間は、抵抗Ｒs を介して電流
が流れることはなく、センス電圧Ｖs は実質的にゼロに
なる。

【００１２】そして、センス電圧Ｖs が実質的にゼロに
なると、誤算アンプ１１の出力が僅かに「正」になった
だけでコンパレータ１２の出力が「Ｈ」になってしま
う。すなわち、スイッチＭ１がＯＦＦ状態の期間は、出
力電圧Ｖout を表すフィードバック信号Ｖfbが参照電圧
Ｖref よりも僅かに小さくなっただけで、コンパレータ
１２の出力が「Ｈ」になってしまう。そして、コンパレ
ータ１２の出力が「Ｈ」になると、その後、フリップフ
ロップ１３のＱ出力は、発振器１４により生成される周
期波により即座に「Ｈ」となり、スイッチＭ１はターン
オンされることになる。

【００１３】図７は、既存のスイッチングレギュレータ
のスイッチング動作を説明する図である。なお、ここで
は、負荷が要求する電流が小さいものとする。まず、フ
リップフロップ１３のＤ端子に「Ｈ」が与えられている
ときに、時刻Ｔ1 において周期波の立上りエッジが与え
られ、スイッチＭ１がターンオンされたものとする。こ
の場合、コイル電流の増加に伴ってセンス電圧Ｖs が上
昇し、そのセンス電圧Ｖs が電流制御信号Ｖcnt を越え
ると、フリップフロップ１３がリセットされ、スイッチ
Ｍ１はターンオフされる。このとき、コイルに蓄積され
ているエネルギーにより出力コンデンサＣout が充電さ
れ、出力電圧Ｖout は上昇していく。なお、負荷が要求
する電流が小さい場合には、スイッチＭ１がターンオン
されると、即座にセンス電圧Ｖs が電流制御信号Ｖcnt
を越え、これによりフリップフロップ１３は即座にリセ
ットされることになる。すなわち、この場合、スイッチ
Ｍ１がターンオンされてからターンオフされるまでの時
間はかなり短くなる。

【００１４】そして、コイルに蓄積されていたエネルギ
ーがなくなると、出力電圧Ｖout は減少に転じる。な
お、出力電圧Ｖout が減少すると、それに伴って誤差ア
ンプ１１から出力される電流制御信号Ｖcnt は上昇して
いく。コンパレータ１２は、電流制御信号Ｖcnt とセン
ス電圧Ｖs とを比較する。このとき、スイッチＭ１はＯ
ＦＦ状態に制御されているので、センス電圧Ｖs は実質
的にゼロである。このため、電流制御信号Ｖcnt は、即
座にセンス電圧Ｖs よりも大きくなる。図７に示す例で
は、時刻Ｔ2 においてセンス電圧Ｖs よりも電流制御信
号Ｖcnt の方が大きくなっている。この結果、時刻Ｔ2
以降、フリップフロップ１３のＤ端子に「Ｈ」が与えら
れることになる。そして、この状態で時刻Ｔ3 において
周期波の立上りエッジが与えられると、フリップフロッ
プ１３のＱ出力は「Ｈ」となり、スイッチＭ１はターン
オンされる。

【００１５】以降、同様に、スイッチＭ１は、周期波の
立上りエッジが与えられる毎にターンオンされ、その後
即座にターンオフされる動作を繰り返すことになる。こ
のように、図６に示す既存のスイッチングレギュレータ
においては、負荷が要求する電流が小さい場合であって
も、スイッチＭ１のスイッチング周波数は一定（発振器
１４により生成される周期波の周波数）である。ここ
で、スイッチＭ１を駆動するためには、その都度、ドラ
イブ電流が必要とされる。したがって、上述のような既
存のスイッチングレギュレータにおいては、負荷が要求
する電流が小さくなったときでも、消費電力または消費
電流を一定値以下に抑えることが困難であった。すなわ
ち、既存のスイッチングレギュレータにおいては、効率
の低下が問題となっていた。

【００１６】本発明の課題は、スイッチングレギュレー
タの効率を向上させることである。特に、負荷が要求す
る電流が小さいときの効率を向上させることである。

【００１７】

【課題を解決するための手段】本発明のスイッチングレ
ギュレータは、スイッチおよびそのスイッチに接続され
るコイルを有し、そのスイッチを制御することにより出
力電圧が一定の値に保持される構成である。そして、第
１および第２の入力端子を有し出力電圧に基づいて生成
される電流制御信号が上記第１の入力端子に与えられる
コンパレータ、そのコンパレータによる比較の結果に従
って上記スイッチを制御する制御回路、および上記スイ
ッチが上記コイルにエネルギーを蓄積するための第１の
状態に制御されているときに上記コイルを介して流れる
コイル電流を表す信号を上記コンパレータの第２の入力
端子に与え、上記スイッチが上記コイル電流を阻止する
第２の状態に制御されているときに予め決められている
信号を上記コンパレータの第２の入力端子に与える信号
生成回路を備える。

【００１８】上記構成によれば、スイッチが第２の状態
（例えば、ＯＦＦ状態）に制御されている期間は、上記
コンパレータは、出力電圧に基づいて生成される電流制
御信号と、予め決められている信号とを比較する。スイ
ッチは、その比較結果に従って制御されることになる。
したがって、上記予め決められている信号として適切な
値を使用すれば、上記スイッチのスイッチング周波数が
低く抑えられる。これにより、スイッチングレギュレー
タの効率が向上する。

【００１９】なお、上記スイッチングレギュレータにお
いて、上記信号生成回路が、上記スイッチが第２の状態
から第１の状態に変化したときから一定の期間上記コン
パレータの第２の入力端子にノイズが入力されることを
阻止するノイズ阻止手段をさらに有するようにしてもよ
い。この構成によれば、スイッチがターンオンされたと
きに発生し得るノイズの影響が上記コンパレータには及
ばなくなるので、スイッチングレギュレータの動作が安
定する。

【００２０】

【発明の実施の形態】図１は、本発明の一実施形態のス
イッチングレギュレータの構成図である。なお、図１に
おいて使用する符号のうち、図６おいて使用した符号は
同じものを指す。すなわち、スイッチングレギュレータ
２０のうち、誤差アンプ１１、コンパレータ１２、フリ
ップフロップ１３、発振器１４、スイッチＭ１、コイル
Ｌ、抵抗Ｒs 、ダイオードＤ、出力コンデンサＣout な
どは、図６に示した既存のスイッチングレギュレータに
おいて使用されているものを流用可能である。

【００２１】スイッチングレギュレータ２０は、図６に
示したスイッチングレギュレータに対して信号生成回路
３０を付加することにより実現可能である。この信号生
成回路３０は、スイッチＭ１がＯＮ状態に制御されてい
る期間は、抵抗Ｒs の両端電圧であるセンス電圧Ｖs を
出力し、スイッチＭ１がＯＦＦ状態に制御されている期
間には、予め設定されているダミー電圧ＶLLを出力す
る。そして、信号生成回路３０の出力は、スイッチ制御
信号Ｖc としてコンパレータ１２の−端子に与える。

【００２２】信号生成回路３０は、スイッチＭ２、Ｍ
３、およびインバート回路３１から構成される。スイッ
チＭ２、Ｍ３は、例えば、ｎＭＯＳトランジスタであ
る。スイッチＭ２は、フリップフロップ１３のＱ出力に
より制御される。したがって、スイッチＭ２は、スイッ
チＭ１がＯＮ状態に制御されているときにＯＮ状態に制
御され、スイッチＭ１がＯＦＦ状態に制御されていると
きにＯＦＦ状態に制御される。一方、スイッチＭ３は、
フリップフロップ１３のＱ出力がインバート回路３１に
より反転させられた信号により制御される。したがっ
て、スイッチＭ３は、スイッチＭ１がＯＮ状態に制御さ
れているときにＯＦＦ状態に制御され、スイッチＭ１が
ＯＦＦ状態に制御されているときにＯＮ状態に制御され
る。

【００２３】次に、図２を参照しながらスイッチングレ
ギュレータ２０の動作を説明する。ここでは、時刻Ｔ1
においてスイッチＭ１がターンオンされた後の動作を説
明する。スイッチＭ１がＯＮ状態に制御されている期間
は、コイル電流が増加していくので、センス電圧Ｖs は
上昇していく。ここで、スイッチＭ１がＯＮ状態に制御
されている期間は、スイッチＭ２がＯＮ状態に制御され
ていると共に、スイッチＭ３はＯＦＦ状態に制御されて
いるので、信号生成回路３０は、スイッチ制御信号Ｖc
としてこのセンス電圧Ｖs を出力する。このため、コン
パレータ１２は、時刻Ｔ1 以降は、誤差アンプ１１の出
力である電流制御信号Ｖcnt とセンス電圧Ｖs とを比較
する。そして、センス電圧Ｖs が上昇し、時刻Ｔ2 にお
いてそのセンス電圧Ｖs が電流制御信号Ｖcnt よりも大
きくなると、コンパレータ１２の出力が「Ｈ」から
「Ｌ」に変化し、これに伴ってフリップフロップ１３が
リセットされる。

【００２４】フリップフロップ１３がリセット状態にな
ると、スイッチＭ１はターンオフされ、以降、コイル電
流は減少していく。また、この時、スイッチＭ２がター
ンオフされると共に、スイッチＭ３はターンオンされる
ので、信号生成回路３０は、時刻Ｔ2 以降、スイッチ制
御信号Ｖc としてダミー電圧ＶLLを出力する。したがっ
て、コンパレータ１２は、時刻Ｔ2 以降は、誤差アンプ
１１の出力である電流制御信号Ｖcnt とダミー電圧ＶLL
とを比較する。

【００２５】電流制御信号Ｖcnt がダミー電圧ＶLLより
も低い期間は、コンパレータ１２の出力が「Ｌ」であ
り、フリップフロップ１３はリセット状態である。この
場合、発振器１４により生成される周期波の立上りエッ
ジが与えられたとしても、フリップフロップ１３のＱ出
力は「Ｌ」のままである。即ち、電流制御信号Ｖcnt が
ダミー電圧ＶLLよりも低い期間は、スイッチＭ１は駆動
されることはなく、ＯＦＦ状態のままである。

【００２６】スイッチＭ１がＯＦＦ状態に制御されてい
る期間は、コイルＬに蓄積されているエネルギーが無く
なった後は、出力電圧Ｖout は低下していくことにな
る。このとき、誤差アンプ１１の出力である電流制御信
号Ｖcnt は上昇していく。そして、時刻Ｔ3 において電
流制御信号Ｖcnt がダミー電圧ＶLLを越えると、コンパ
レータ１２の出力が「Ｌ」から「Ｈ」に変化する。

【００２７】コンパレータ１２の出力が「Ｈ」になる
と、フリップフロップ１３のＤ端子に「Ｈ」が与えられ
ると共に、フリップフロップ１３のリセット状態が終了
する。そして、時刻Ｔ4 において次の立上りエッジが与
えられると、フリップフロップ１３の出力は「Ｌ」から
「Ｈ」に変化する。これにより、スイッチＭ１はターン
オンされる。そして、時刻Ｔ4 以降は、基本的に、時刻
Ｔ1 〜Ｔ4 の動作を繰り返す。

【００２８】このように、本実施形態のスイッチングレ
ギュレータでは、スイッチＭ１が駆動される回数は、図
７を参照しながら説明した既存のスイッチングレギュレ
ータにおけるそれと比較して少なくなっている。即ち、
本実施形態のスイッチングレギュレータにおいては、ス
イッチＭ１を駆動するための駆動信号の周波数は、発振
器１４により生成される周期波の周波数と比べて低く抑
えられている。これにより、消費電力または消費電流が
小さくなり、スイッチングレギュレータの効率が向上す
る。

【００２９】なお、ダミー電圧ＶLLの大きさは、スイッ
チＭ１を駆動するための駆動信号の周波数と、出力電圧
Ｖout のリップルの大きさとの兼合いで決定される。す
なわち、ダミー電圧ＶLLを小さくすると、リップルは小
さくなるが、スイッチＭ１の駆動信号の周波数はさほど
低くならない。反対に、ダミー電圧ＶLLを必要以上に大
きくすると、スイッチＭ１の駆動信号の周波数は低くな
るが、リップルが大きくなってしまう。したがって、ダ
ミー電圧ＶLLは、例えば、出力電圧Ｖout のリップルが
許容される範囲内で出来るだけ大きな値に設定する。

【００３０】ところで、スイッチＭ１をＭＯＳトランジ
スタで構成すると、例えば、そのゲート・ソース間に寄
生容量が生じる。また、コイルＬも寄生容量を有してい
る。このため、スイッチＭ１がターンオンまたはターン
オフされると、そのとき抵抗Ｒs を介してスパイク状の
ノイズ電流が流れることがある。そして、もし、そのよ
うなノイズの振幅が大きかった場合には、コンパレータ
１２の比較動作に影響が及ぶ可能性がある。

【００３１】図３は、上述のようなノイズ電流による影
響を回避する機能を持ったスイッチングレギュレータの
構成図である。このスイッチングレギュレータ４０は、
図１に示したスイッチングレギュレータ２０に対してス
イッチＭ４を設けることにより実現される。ここで、ス
イッチＭ４は、例えばｎＭＯＳトランジスタである。な
お、スイッチングレギュレータ４０において、スイッチ
Ｍ２〜Ｍ４は、論理回路４１により制御される。

【００３２】図４(a) は、論理回路４１の回路図であ
る。論理回路４１は、遅延回路４１および幾つかのゲー
ト回路を含み、フリップフロップ１３のＱ出力信号に基
づいてスイッチＭ２〜Ｍ４を駆動するための駆動信号Ｇ
2 〜Ｇ4 を生成する。なお、遅延回路４２により遅延時
間を「Ｔ0 」とする。

【００３３】図４(b) は、論理回路４１の動作を説明す
る図である。駆動信号Ｇ2 は、基本的にフリップフロッ
プ１３のＱ出力信号と同じであるが、その立上りタイミ
ングは、Ｑ出力信号に対して「Ｔ0 」だけ遅延してい
る。駆動信号Ｇ3 は、Ｑ出力信号の反転信号である。そ
して、駆動信号Ｇ4 は、通常は「Ｌ」であり、フリップ
フロップ１３のＱ出力信号が「Ｌ」から「Ｈ」に変化し
たときにのみ、「Ｔ0 」に対応する時間だけ「Ｈ」にな
る信号である。

【００３４】図５は、スイッチングレギュレータ４０の
動作を説明する図である。スイッチングレギュレータ４
０の基本的な動作は、図３を参照しながら説明したスイ
ッチングレギュレータ２０の動作と同じなので、ここで
は、スイッチング時に生じるノイズを除去する機能のみ
を説明する。

【００３５】時刻Ｔ1 においてフリップフロップ１３の
Ｑ出力が「Ｌ」から「Ｈ」に変化したものとする。この
場合、スイッチＭ１がターンオンされると、それに伴っ
てスパイク状のノイズが発生することがある。ところ
が、スイッチングレギュレータ４０においては、時刻Ｔ
1 〜Ｔ2 の期間、駆動信号Ｇ4 が「Ｈ」であり、スイッ
チＭ４はＯＮ状態に制御される。このため、この期間、
スイッチ制御信号Ｖc は強制的に「Ｌ」に固定される。
即ち、スイッチＭ１をターンオンすることによって発生
し得るノイズは、コンパレータ１２に何ら影響を及ぼす
ことはない。よって、スイッチＭ１のスイッチングに起
因するノイズの影響は回避される。なお、時刻Ｔ2 以降
の動作は、図３を参照しながら説明した動作と同じなの
で、ここではその説明を省略する。

【００３６】なお、図１または図３に示した構成は、単
なる実施形態であり、本発明はこれらに限定されるもの
ではない。例えば、図１または図３において、ダイオー
ドＤの代わりにＭＯＳトランジスタを設けてもよい。こ
の場合、そのＭＯＳトランジスタおよびスイッチＭ１
は、交互のオン／オフ制御される。

【００３７】また、上述の実施例では、昇圧型のスイッ
チングレギュレータを採り上げて説明したが、本発明
は、降圧型のスイッチングレギュレータにも適用でき
る。

【００３８】

【発明の効果】本発明によれば、スイッチングレギュレ
ータが備えるスイッチのスイッチング回数が少なくなる
ので、消費電力または消費電流が小さくなり、スイッチ
ングレギュレータ自体の効率が向上する。また、スイッ
チング時のノイズによる影響を排除できる。

【図面の簡単な説明】

【図１】本発明の一実施形態のスイッチングレギュレー
タの構成図である。

【図２】図１に示すスイッチングレギュレータの動作を
説明する図である。

【図３】本発明の他の実施形態のスイッチングレギュレ
ータの構成図である。

【図４】(a) は論理回路の回路図、(b) は論理回路の動
作を説明する図である。

【図５】図３に示すスイッチングレギュレータの動作を
説明する図である。

【図６】既存のスイッチングレギュレータの構成図であ
る。

【図７】既存のスイッチングレギュレータのスイッチン
グ動作を説明する図である。

【符号の説明】

１１ 誤差アンプ １２ コンパレータ １３ フリップフロップ １４ 発振器 ３０ 信号生成回路 ３１ インバート回路 ４１ 論理回路 ４２ 遅延回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 スイッチおよびそのスイッチに接続され
   るコイルを有し、そのスイッチを制御することにより出
   力電圧が一定の値に保持されるスイッチングレギュレー
   タであって、 第１および第２の入力端子を有し、出力電圧に基づいて
   生成される電流制御信号が上記第１の入力端子に与えら
   れるコンパレータと、 そのコンパレータによる比較の結果に従って上記スイッ
   チを制御する制御回路と、 上記スイッチが上記コイルにエネルギーを蓄積するため
   の第１の状態に制御されているときに、上記コイルを介
   して流れるコイル電流を表す信号を上記コンパレータの
   第２の入力端子に与え、上記スイッチが上記コイル電流
   を阻止する第２の状態に制御されているときには、予め
   決められている信号を上記コンパレータの第２の入力端
   子に与える信号生成回路とを有するスイッチングレギュ
   レータ。
2. 【請求項２】 請求項１に記載のスイッチングレギュレ
   ータであって、 上記信号生成回路は、上記スイッチが第２の状態から第
   １の状態に変化したときから一定の期間上記コンパレー
   タの第２の入力端子にノイズが入力されることを阻止す
   るノイズ阻止手段をさらに有する。
3. 【請求項３】 スイッチおよびそのスイッチに接続され
   るコイルを有しそのスイッチを制御することにより出力
   電圧が一定の値に保持されるスイッチングレギュレータ
   を制御する制御回路であって、 第１および第２の入力端子を有し、出力電圧に基づいて
   生成される電流制御信号が上記第１の入力端子に与えら
   れるコンパレータと、 そのコンパレータによる比較の結果に従って上記スイッ
   チを制御する制御回路と、 上記スイッチが上記コイルにエネルギーを蓄積するため
   の第１の状態に制御されているときに、上記コイルを介
   して流れるコイル電流を表す信号を上記コンパレータの
   第２の入力端子に与え、上記スイッチが上記コイル電流
   を阻止する第２の状態に制御されているときには、予め
   決められている信号を上記コンパレータの第２の入力端
   子に与える信号生成回路とを有するスイッチングレギュ
   レータの制御回路。