JP2002016145A - 半導体集積回路装置のレイアウト方法 - Google Patents

Abstract

(57)【要約】 【課題】 フロアプランの変更が入っても修正を必要と
しない、半導体集積回路のレイアウト方法を提供する。 【解決手段】 拡張するセル１３のセルコール１２を有
するＩＯセル１１を配置し、ＩＯセル１１を配置した後
に、ＩＯセル１１をレイアウト用ＩＯセル１４に置き換
える。なお、レイアウト用ＩＯセルは拡張するセル１３
の領域とＩＯセル１１の領域から構成され、最初に配置
されるＩＯセル１１は、レイアウト用ＩＯセルの外形を
用いる。このようなレイアウト方法により、フロアプラ
ンの変更が入ってもＩＯセルのレイアウトを全てやり直
す必要がない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータを用
いて自動的に発生させる半導体集積回路装置の自動レイ
アウトシステムに関し、ＩＯセルを有する半導体集積回
路装置のレイアウト方法に関するものである。

【０００２】

【従来の技術】大規模集積回路のレイアウト設計には、
コンピュータを用いたレイアウトシステムが広く利用さ
れている。図６は従来の自動レイアウトシステムの処理
フローを示す流れ図である。図６に示すように、自動レ
イアウトシステムに、回路接続情報（ネットリスト等）
６０１と、レイアウトを行うための参照ライブラリであ
るセルライブラリ６０３、ＩＯセルライブラリ６０４、
ハードマクロライブラリ６０２を入力することにより、
まずＩＯセルを配置６０５する。次に周辺電源配線、内
部回路内電源配線及び信号配線の領域を確保しながら、
ハードマクロを、操作者が表示端末によりハードマクロ
配置６０６をする。次に他のセルの配置位置及び領域を
決定６０７する。次に周辺電源配線、内部回路内電源配
線６０８を行う。次に回路接続情報に従い自動レイアウ
トシステムがセルの自動配置６０９を行う。次にＩＯセ
ル、ハードマクロ、その他のセルの電源配線接続６１０
を行い、概略配線６１１、詳細配線６１２を行いレイア
ウト結果６１３が出力される。

【０００３】図４は、従来のＩＯセルライブラリを示し
たもので、図４に示すように、ＩＯセル４１の大きさに
あわせてレイアウト用にデータ変換４３を行って作成し
た、レイアウト用ＩＯセル４２を使用する。

【０００４】図５は、図６に示す自動レイアウトシステ
ムの処理フローに従ったレイアウト結果を示しており、
ＩＯセル５１が配置され、電源配線及び信号配線の領域
５８を確保しながら、ハードマクロ５４と他のセルの配
置領域５５を決定し、内部回路用電源配線５６を行い、
セル配置５７した結果の内部回路５２が配置され、周辺
電源配線５３を行ったものである。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
レイアウト方法では、図６に示す自動レイアウトシステ
ムの処理フローに従い、フロアプラン（ハードマクロ、
ＩＯセルの配置位置、方向、他のセルの配置領域、電源
配線を行う配線経路、配線幅、信号配線が配線できる配
線領域の決定等を行う計画）によって内部回路の配置位
置、電源配線及び信号配線の位置、幅、間隔を表示端末
にて行っていた。

【０００６】そのためフロアプランの内容に変更が入る
と、変更が入る度にレイアウトの修正を行う必要があ
り、多大な設計工数が発生するという問題があった。

【０００７】

【課題を解決するための手段】本発明は上記課題を解決
するために、回路接続情報とライブラリからの情報に基
づいて自動的にＩＯセルの配置配線を行う半導体集積回
路装置のレイアウト方法であって、拡張するセルのセル
コールを有するＩＯセルを配置する第１の工程と、第１
の工程の後にＩＯセルをレイアウト用ＩＯセルに置き換
える第２の工程とを備え、レイアウト用ＩＯセルが、拡
張するセルの領域とＩＯセルの領域から構成され、第１
の工程では、レイアウト用ＩＯセルの外形を用いてＩＯ
セルを配置することを特徴とするものである。

【０００８】この構成により、回路接続情報またはライ
ブラリからの情報に変更が生じても、第２の工程で変更
後に必要となるＩＯセルを配置できるという作用を有す
る。

【０００９】

【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について説明する。

【００１０】図１に示すように、１１は従来と同様のＩ
Ｏセル、１２はセルコールである。セルコールとは、１
つの大きなセルを構成する際、小さなセルの集合体で構
成することがあり、ここではセルのトップ階層にあるセ
ルを親セルとし、トップ階層以下にセルを構成するセル
を子セルとする。その際、親セルに対して、子セルの配
置座標情報、セル名情報を持ったものをセルコールとす
る。

【００１１】図１は、ＩＯセル１１に拡張するセルのセ
ルコール１２を有し、前記拡張するセルの領域と前記Ｉ
Ｏセルの領域を組合わせたものをレイアウト用にデータ
変換し（１５）、自動レイアウトシステムにて参照する
レイアウト用ＩＯセルライブラリ１４の概念を示したも
のである。自動レイアウトする際には、レイアウト用Ｉ
Ｏセルライブラリ１４の外形が参照される。

【００１２】そして、Ａというセルが１２のポイントに
配置されており、Ａというセルの実体は別ライブラリに
存在させることができ、Ａというセル名であれば、どの
ようなものにも置き換えをすることが出来る。セル名が
Ａであるものを、配線、基盤コンタクトセル、論理回路
の集合体等で構成することができ、またサイズも自由に
設定することが出来る。また。セルコールを利用した場
合、セルを共通とし、配線又は半導体集積回路の基盤電
位を押さえる基盤コンタクトセル又は論理回路セルと自
由に設定でき、前記配線の幅、前記基盤コンタクトセル
の大きさ、前記論理回路セルの領域により大きさも自由
に設定できる。

【００１３】また、１３はセルコール１２の実体であ
り、１３−ａはセルコール１２を配線で構成した場合を
示しており、１３−ｂはセルコール１２を半導体集積回
路の基盤電位を押さえる基盤コンタクトセルで構成した
場合を示しており、１３−ｃはセルコール１２を論理回
路セルで構成した場合を示している。

【００１４】Ａが配線の場合を実施の形態１で、Ａが基
盤コンタクトセルの場合を実施の形態２で、Ａが論理回
路の場合を実施の形態３として、以下、説明する。

【００１５】（実施の形態１）まず実施の形態１で、セ
ルコール１２の実体を電源配線１３−ａのものについて
説明する。

【００１６】図１に示すように、１４はＩＯセル１１に
拡張するセルの領域を組合わせたレイアウト用ＩＯセル
（ライブラリ）である。なお、ＩＯセル１１は、図４を
参照しながら説明した従来のレイアウト方法のＩＯセル
４２に相当する。大規模集積回路の自動レイアウトシス
テムでは、処理システムの高速化とデータ量を小さくす
るために、レイアウトに使用するライブラリとして、配
線パターンとビア（コンタクト）、端子、配線禁止情報
等のみとしている。このことより、１５は、ＩＯセル１
１、セルコール１２、拡張するセル１３を、レイアウト
用にデータ変換して、レイアウト用ＩＯセル１４を作成
する工程を示している。

【００１７】図２は、図３に示すフロー図に従って行わ
れた本実施の形態のレイアウト結果を示している。

【００１８】２１は拡張セルを有したＩＯセル、２２は
内部回路、２３は周辺電源配線（ＩＯセル２１に拡張さ
れた電源配線）、２４はハードマクロ、２５はその他の
セルの配置領域、２６は内部回路内電源配線、２７は他
のセルの配置、２８は配線領域、２９は電源配線の接続
である。周辺電源配線２３は従来のＩＯセルと拡張する
セルを有したＩＯセル２１を配置したのみで配線および
接続（２１−ａ）されていることを示している。

【００１９】図３は、本実施の形態の処理フローを説明
するための流れ図である。図２のレイアウト結果と合わ
せて説明する。半導体集積回路装置の自動レイアウトシ
ステムにおいて、ＩＯセル、ハードマクロ、他のセルの
接続を記述した、ネットリスト、ＩＯセルの配列順、配
置辺等の回路接続情報３０１と、回路接続情報より使用
するセルを参照する、配線パターン、端子、ビア（コン
タクト）、配線禁止情報等のみとした、レイアウト用の
ライブラリである、ハードマクロライブラリ３０２、セ
ルライブラリ３０３、ＩＯセルライブラリ３０４を入力
する。ステップ３０５のＩＯセル配置工程では、ネット
リスト、ＩＯセルの配列順、配置辺の情報より、図２中
のＩＯセル２１（この場合は、従来のＩＯセル）を図２
にあるようにａ、ｂ、ｃ．．．といった順に各辺に自動
レイアウトシステムにより配置される。ここで本実施の
形態の拡張するセルを有したＩＯセルを有効に使用する
一例としては、内部回路の大きさ（領域）で集積回路の
レイアウトサイズが決定される場合、つまり、ＩＯセル
を隙間なくならべた時にできあがるレイアウトサイズよ
りも内部回路の大きさに影響されて大きくなる場合に、
ＩＯセルの拡張するセルとして、配線、この場合周辺電
源配線とした時有効となる。

【００２０】そこで一実施の形態として、拡張するセル
を周辺電源配線とした場合を説明する。ステップ３０６
のライブラリ入替工程では、前記図１で記載した、拡張
するセルが配線で構成し作成した新しいＩＯセルライブ
ラリ３０７に入替を行う。つまり、自動レイアウトシス
テムにおいて、ＩＯセルライブラリ３０４を参照ライブ
ラリより削除し、新しいＩＯセルライブラリ３０７を参
照するように変更を行う。ステップ３０８のＩＯセル入
替工程では、従来のＩＯセル名と拡張するセルを有した
ＩＯセルのセル名を同一にし、ライブラリの入替を行っ
た新しいＩＯセルライブラリ３０７を更新することによ
りＩＯセル入替を行う。図２中のＩＯセル２１（この場
合は、拡張するセルを有したＩＯセルに入替済み）に入
替される。この時図２中の電源配線２３のように周辺電
源配線がＩＯセルを配置したのみで接続される。これ
は、ＩＯセルに電源配線が拡張されているため。次に、
ステップ３０９のハードマクロ配置工程では、配線パタ
ーン、端子、ビア（コンタクト）、配線禁止情報等のみ
とした、レイアウト用のライブラリである、ハードマク
ロセルを操作者が表示端末により内部回路内電源配線及
び信号配線の領域を確保しながら配置する。図２中のハ
ードマクロ２４のように配置する。ステップ３１０のセ
ル配置領域決定では、他のセルの総面積と配線領域を計
算し、内部回路内電源配線及び信号配線の領域を確保し
ながら領域を決定する。図２中のその他のセルの配置領
域２５のように決定する。ステップ３１１の電源配線工
程では、信号配線の領域を確保しながら内部回路内電源
配線を行う。図２中の内部回路内電源配線２６のように
配線を行う。ステップ３１２の自動配置の工程では、自
動レイアウトシステムが回路接続情報３０１に沿って他
のセルの配置を行う。図２中のセル配置２７のようにな
る。ステップ３１３の電源配線接続の工程では、ＩＯセ
ル、ハードマクロ、その他のセルの電源配線接続を行
う。図２中の電源配線接続２９のようになる。ステップ
３１４の概略配線工程、ステップ３１５の詳細配線工程
では、自動レイアウトシステムが、回路接続情報３０１
と、配線パターン、端子、ビア（コンタクト）、配線禁
止情報等に沿って配線を行う。図２中の配線領域２８と
その他のセルの配置領域２５に配線を行う。以上により
レイアウト結果３１６が出力される。

【００２１】（実施の形態２）次に、第２の実施の形態
について説明する。前記で記載した図１の１２のセルコ
ールの実体を基盤電位を押さえる基盤コンタクトセル１
３−ｂとする。処理フローは前記で記載した図３のフロ
ーに従い実施する。レイアウト結果としては、図２のＩ
Ｏセル２１が２１−ｂとなりＩＯセルを配置したのみで
基盤コンタクトセルが配置および接続される。この時拡
張するセルを電源配線と基盤コンタクトセルを共存させ
た結果としているが、共存させない場合は、図３のフロ
ーで周辺電源配線を従来通り配線を行うフローとしても
よい。ここで、サージ対策、ノイズ対策、小面積集積回
路の場合基盤容量の確保の為に基盤コンタクトを追加す
ることがあるが、大規模集積回路の自動レイアウトシス
テムでは、配線工程でのレイアウトが主流である。その
ため、レイアウト終了後レイアウトの配置情報と配線か
らなるレイアウト結果３１６から、セルの実体を別ライ
ブラリから合成し組み上げる。その時別途基盤コンタク
トをマスクエディター、プログラム等により追加するこ
とになる。本発明のＩＯセルに拡張するセルが、基盤コ
ンタクトセルであれば、ＩＯセルを配置したのみで基盤
コンタクトが挿入されている。

【００２２】（実施の形態３）次に、第３の実施の形態
について説明する。前記で記載した図１の１２のセルコ
ールの実体を論理回路セル１３−ｃ（例として、フリッ
プフロップセルとセレクターセルと記載）とする。処理
フローは前記で記載した図３のフローに従い実施する。
レイアウト結果としては、図２のＩＯセル２１が２１−
ｃとなりＩＯセルを配置したのみで論理回路セルが配置
される。この時拡張するセルを電源配線と論理回路セル
を共存させた結果としているが、共存させない場合は、
図３のフローで周辺電源配線を従来通り配線を行うフロ
ーとしてもよい。ここで、半導体集積回路に、例とし
て、バンダリースキャン回路を使用する場合があるが、
ＩＯセルに拡張するセルが、バンダリースキャン回路を
構成する例としてフリップフロップ、セレクター等の論
理回路の一部にする。この時ＩＯセルの付近にバンダリ
ースキャン回路を構成するセルが配置されれば、回路設
計がしやすくなる場合（シミュレーションのタイミング
調整等がしやすくなる）があり、本発明のＩＯセルを配
置したのみで、論理回路セルが配置されることを利用す
れば、ＩＯセルの付近にバンダリースキャン回路を配置
することができる。

【００２３】

【発明の効果】以上のように本発明によれば、フロアプ
ランの変更が入っても、拡張するセルを有したＩＯセル
を配置したのみで周辺電源配線が配線および接続される
ため、周辺電源配線の修正は必要なく、配線領域の確保
の考慮も軽減できレイアウト工数を削減することができ
る。また、従来のＩＯセルを使用し機能拡張セルのみを
作成するためライブラリ設計工数も抑えられる。

【００２４】また、拡張するセルを自由に設定すること
ができるため、レイアウト後に行っていたこのような基
盤コンタクトセルの挿入も自動レイアウトシステムでＩ
Ｏセルを配置するのみで行うため設計工数を削減するこ
ともできる。

【００２５】さらに、論理回路セルを組み込むことによ
り、従来のＩＯセルの機能に機能拡張することが可能で
ある。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る機能拡張されたＩＯ
セルのライブラリ構成図

【図２】本発明の実施の形態に係るレイアウト結果図

【図３】本発明の実施の形態に係るレイアウト方法の処
理フローを示すフローチャート

【図４】従来のＩＯセルのライブラリ構成図

【図５】従来のレイアウト結果図

【図６】従来のレイアウト方法の処理フローを示すフロ
ーチャート

【符号の説明】

１１、２１、４１、５１ ＩＯセル １２ セルコール １３ 配線又は機能セル １４、４２ レイアウト用ＩＯセル ２２、５２ 内部回路 ２３、５３ 電源配線 ２４、５４ ハードマクロ ２５、５５ その他のセル配置領域 ２６、５６ 内部回路内電源配線 ２７、５７ セルの配置 ２８、５８ 配線領域 ２９ 電源配線の接続

Claims (2)

【特許請求の範囲】
1. 【請求項１】 回路接続情報とライブラリからの情報に
   基づいて自動的にＩＯセルの配置配線を行う半導体集積
   回路装置のレイアウト方法であって、 拡張するセルのセルコールを有するＩＯセルを配置する
   第１の工程と、 前記第１の工程の後に前記ＩＯセルをレイアウト用ＩＯ
   セルに置き換える第２の工程とを備え、 前記レイアウト用ＩＯセルが、前記拡張するセルの領域
   と前記ＩＯセルの領域から構成され、 前記第１の工程では、前記レイアウト用ＩＯセルの外形
   を用いてＩＯセルを配置することを特徴とする半導体集
   積回路装置のレイアウト方法。
2. 【請求項２】 拡張するセルが、配線、半導体集積回路
   の基盤電位を押さえる基盤コンタクトセル、または論理
   回路セルのいずれかであることを特徴とする請求項１記
   載の半導体集積回路装置のレイアウト方法。