JP2002009744A - 多重伝送システム - Google Patents
多重伝送システムInfo
- Publication number
- JP2002009744A JP2002009744A JP2000185398A JP2000185398A JP2002009744A JP 2002009744 A JP2002009744 A JP 2002009744A JP 2000185398 A JP2000185398 A JP 2000185398A JP 2000185398 A JP2000185398 A JP 2000185398A JP 2002009744 A JP2002009744 A JP 2002009744A
- Authority
- JP
- Japan
- Prior art keywords
- data
- serial
- serial data
- clock
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 伝送クロック周波数を高くせず、高速にデー
タ伝送を行うことのできる多重伝送を実現する多重伝送
システムを提供する。 【解決手段】 マスタ装置のマスタ通信ポート１と複数
のスレーブ装置のスレーブ通信ポート２の相互間をシリ
アルデータ線３を介してデータを送受信する伝送システ
ムにおいて、ｎ本（ｎ：２のべき数）のシリアルデータ
線３と１本のクロック線４とを備え、マスタ通信ポート
１及びスレーブ通信ポート２のそれぞれに、クロック生
成回路１０と、パラレル／シリアル変換回路９と、変換
されたシリアルデータをｎ本のシリアルデータ線３に各
１ビットのデータとして、クロックと同期して送出する
ためのエンコード回路８と、シリアルデータ線３及びク
ロック線４を介して伝送されてきたデータをクロックを
基準にしてｎバイトのシリアルデータに変換するデコー
ド回路６と、シリアル／パラレル変換回路５とを備えた
多重伝送システム。
タ伝送を行うことのできる多重伝送を実現する多重伝送
システムを提供する。 【解決手段】 マスタ装置のマスタ通信ポート１と複数
のスレーブ装置のスレーブ通信ポート２の相互間をシリ
アルデータ線３を介してデータを送受信する伝送システ
ムにおいて、ｎ本（ｎ：２のべき数）のシリアルデータ
線３と１本のクロック線４とを備え、マスタ通信ポート
１及びスレーブ通信ポート２のそれぞれに、クロック生
成回路１０と、パラレル／シリアル変換回路９と、変換
されたシリアルデータをｎ本のシリアルデータ線３に各
１ビットのデータとして、クロックと同期して送出する
ためのエンコード回路８と、シリアルデータ線３及びク
ロック線４を介して伝送されてきたデータをクロックを
基準にしてｎバイトのシリアルデータに変換するデコー
ド回路６と、シリアル／パラレル変換回路５とを備えた
多重伝送システム。
Description
【０００１】
【発明の属する技術分野】本発明は、ＦＡシステム、工
作機械やロボットシステム等の装置または基板等に使用
される、多重伝送システムに関するものである。
作機械やロボットシステム等の装置または基板等に使用
される、多重伝送システムに関するものである。
【０００２】
【従来の技術】従来の多重伝送方法では、図６に示すよ
うに１本のシリアルデータ線ＳＩＧにて多重伝送を行っ
ていた。図６において、１はマスタ通信ポート、２はｍ
個のスレーブ通信ポート、３は１本のシリアルデータ線
ＳＩＧを示している。動作としては、マスタ通信ポート
１はパラレルデータをシリアルデータに変換し、１本の
シリアルデータ線３に多重伝送データを出力し、これと
は逆にスレーブ通信ポート２ではシリアルデータをパラ
レルデータに変換していた。
うに１本のシリアルデータ線ＳＩＧにて多重伝送を行っ
ていた。図６において、１はマスタ通信ポート、２はｍ
個のスレーブ通信ポート、３は１本のシリアルデータ線
ＳＩＧを示している。動作としては、マスタ通信ポート
１はパラレルデータをシリアルデータに変換し、１本の
シリアルデータ線３に多重伝送データを出力し、これと
は逆にスレーブ通信ポート２ではシリアルデータをパラ
レルデータに変換していた。
【０００３】
【発明が解決しようとする課題】ところが、図６に示す
従来技術を用いて高速に大量のデータ伝送を行うために
は、伝送クロック周波数を高くしなければならない。こ
の伝送クロック周波数の高速化により、ＦＡシステム、
工作機械やロボットシステム等で多重伝送を使用する場
合は、耐ノイズ性が低下し伝送可能距離も短くなるとい
うデメリットが生じる。このデメリットである、耐ノイ
ズ性や伝送距離の問題を解決するために、光デバイスと
光ケーブルで構成された光通信方式の採用も考えられる
が、光デバイスに寿命があること、光ケーブルは取り扱
い上の注意が必要となること、またコスト高となる等の
問題が生じる。そこで、本発明は伝送クロック周波数を
高くせず、高速にデータ伝送を行うことのできる多重伝
送を実現する多重伝送システムを提供することを目的と
する。
従来技術を用いて高速に大量のデータ伝送を行うために
は、伝送クロック周波数を高くしなければならない。こ
の伝送クロック周波数の高速化により、ＦＡシステム、
工作機械やロボットシステム等で多重伝送を使用する場
合は、耐ノイズ性が低下し伝送可能距離も短くなるとい
うデメリットが生じる。このデメリットである、耐ノイ
ズ性や伝送距離の問題を解決するために、光デバイスと
光ケーブルで構成された光通信方式の採用も考えられる
が、光デバイスに寿命があること、光ケーブルは取り扱
い上の注意が必要となること、またコスト高となる等の
問題が生じる。そこで、本発明は伝送クロック周波数を
高くせず、高速にデータ伝送を行うことのできる多重伝
送を実現する多重伝送システムを提供することを目的と
する。
【０００４】
【課題を解決するための手段】上記問題を解決するた
め、本発明は、マスタ装置のマスタ通信ポートと複数の
スレーブ装置のスレーブ通信ポートの相互間をシリアル
データ線を介してデータを送受信する伝送システムにお
いて、ｎ本（ｎ：２のべき数）のシリアルデータ線と、
１本のクロック線とを備え、前記マスタ通信ポート及び
スレーブ通信ポートのそれぞれに、クロック生成回路
と、伝送すべきパラレルデータをシリアルデータに変換
するパラレル／シリアル変換回路と、変換されたシリア
ルデータを前記ｎ本のシリアルデータ線に各１ビットの
データとして、クロックと同期して送出するためのエン
コード回路と、前記シリアルデータ線及びクロック線を
介して伝送されてきたデータをクロックを基準にしてｎ
バイトのシリアルデータに変換するデコード回路と、変
換されたシリアルデータをパラレルデータに変換するシ
リアル／パラレル変換回路とを備えたものである。
め、本発明は、マスタ装置のマスタ通信ポートと複数の
スレーブ装置のスレーブ通信ポートの相互間をシリアル
データ線を介してデータを送受信する伝送システムにお
いて、ｎ本（ｎ：２のべき数）のシリアルデータ線と、
１本のクロック線とを備え、前記マスタ通信ポート及び
スレーブ通信ポートのそれぞれに、クロック生成回路
と、伝送すべきパラレルデータをシリアルデータに変換
するパラレル／シリアル変換回路と、変換されたシリア
ルデータを前記ｎ本のシリアルデータ線に各１ビットの
データとして、クロックと同期して送出するためのエン
コード回路と、前記シリアルデータ線及びクロック線を
介して伝送されてきたデータをクロックを基準にしてｎ
バイトのシリアルデータに変換するデコード回路と、変
換されたシリアルデータをパラレルデータに変換するシ
リアル／パラレル変換回路とを備えたものである。
【０００５】
【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。図１は本発明の実施例を示す図、図
２は本発明のエンコード処理を示す図、図３は本発明の
伝送路波形の状態を示す図、図４は本発明のデコード処
理を示す図、図５は従来と本発明の多重伝送波形を示す
図である。ここでは、説明を分りやすくするためにｎ＝
２に固定とし、伝送するデータは、３２ビット（４バイ
ト）のデータの場合について説明する。また、バイトの
並びはビッグエンディアンで説明している。図１におい
て、（ａ）は本発明の多重伝送装置の構成を示すもので
あり、単一のマスタ通信ポート１とｍ個のスレーブ通信
ポート２が、ｎ本のシリアルデータ線３及び１本のクロ
ック線４に接続されている。マスタ通信ポート１とスレ
ーブ通信ポート２には、それぞれ多重処理回路５が内蔵
されている。この多重処理回路５は、図１（ｂ）に示す
ように、デコード回路６、シリアル／パラレル変換回路
７、エンコード回路８、パラレル／シリアル回路９、ク
ロック生成回路１０が内蔵されている。
基づいて説明する。図１は本発明の実施例を示す図、図
２は本発明のエンコード処理を示す図、図３は本発明の
伝送路波形の状態を示す図、図４は本発明のデコード処
理を示す図、図５は従来と本発明の多重伝送波形を示す
図である。ここでは、説明を分りやすくするためにｎ＝
２に固定とし、伝送するデータは、３２ビット（４バイ
ト）のデータの場合について説明する。また、バイトの
並びはビッグエンディアンで説明している。図１におい
て、（ａ）は本発明の多重伝送装置の構成を示すもので
あり、単一のマスタ通信ポート１とｍ個のスレーブ通信
ポート２が、ｎ本のシリアルデータ線３及び１本のクロ
ック線４に接続されている。マスタ通信ポート１とスレ
ーブ通信ポート２には、それぞれ多重処理回路５が内蔵
されている。この多重処理回路５は、図１（ｂ）に示す
ように、デコード回路６、シリアル／パラレル変換回路
７、エンコード回路８、パラレル／シリアル回路９、ク
ロック生成回路１０が内蔵されている。
【０００６】この多重伝送装置において、伝送する３２
ビットのデータを図２（ａ）のように１２３４５６７８
ｈ（１６進）とすると、まずこのデータをバイト毎にパ
ラレル／シリアル変換回路９にて変換する。図２のよう
に、変換した４本のシリアルデータ（図２（ｂ））をバ
イト順にＢｙｔｅＯ〜Ｂｙｔｅ３と名前をつける。この
各４本のシリアルデータの状態を組み合わせると０００
０ｂ〜１１１１ｂの１６個の状態がある。ここで図３に
示すように、伝送路の２本のシリアルデータ線ＳＩＧ１
とＳＩＧ２においても［１］〜［１６］の１６個の状態
を定義し、各状態を００００ｂ〜１１１１ｂの１６個に
対応させる。このエンコード処理を行うエンコード回路
８から、図２（ｃ）に示すように、伝送路ＳＩＧ１とＳ
ＩＧ２にシリアルデータをクロック生成回路１０のクロ
ックＣＬＫに同期させて出力する。また、シリアルデー
タ受信時は、前述処理とは逆のデコード処理を行う回路
６によって、図４（ａ）に示す伝送波形から、図４
（ｂ）に示すような４本のシリアルデータを生成する。
この各シリアルデータをシリアル／パラレル変換回路７
にて処理することで、図４（ｃ）に示す４バイトのデー
タが生成できる。この生成した４バイトデータを組み合
わせることで、伝送元の３２ビットデータを復元でき
る。図５に、従来と本発明による多重伝送波形の違いを
示す。この図から分かるように、同じ時間内に同様のデ
ータ量を伝送する場合、従来の伝送方法（図５（ａ））
に対し、本発明では、１／ｎ倍の伝送クロック周波数で
済むことになる。
ビットのデータを図２（ａ）のように１２３４５６７８
ｈ（１６進）とすると、まずこのデータをバイト毎にパ
ラレル／シリアル変換回路９にて変換する。図２のよう
に、変換した４本のシリアルデータ（図２（ｂ））をバ
イト順にＢｙｔｅＯ〜Ｂｙｔｅ３と名前をつける。この
各４本のシリアルデータの状態を組み合わせると０００
０ｂ〜１１１１ｂの１６個の状態がある。ここで図３に
示すように、伝送路の２本のシリアルデータ線ＳＩＧ１
とＳＩＧ２においても［１］〜［１６］の１６個の状態
を定義し、各状態を００００ｂ〜１１１１ｂの１６個に
対応させる。このエンコード処理を行うエンコード回路
８から、図２（ｃ）に示すように、伝送路ＳＩＧ１とＳ
ＩＧ２にシリアルデータをクロック生成回路１０のクロ
ックＣＬＫに同期させて出力する。また、シリアルデー
タ受信時は、前述処理とは逆のデコード処理を行う回路
６によって、図４（ａ）に示す伝送波形から、図４
（ｂ）に示すような４本のシリアルデータを生成する。
この各シリアルデータをシリアル／パラレル変換回路７
にて処理することで、図４（ｃ）に示す４バイトのデー
タが生成できる。この生成した４バイトデータを組み合
わせることで、伝送元の３２ビットデータを復元でき
る。図５に、従来と本発明による多重伝送波形の違いを
示す。この図から分かるように、同じ時間内に同様のデ
ータ量を伝送する場合、従来の伝送方法（図５（ａ））
に対し、本発明では、１／ｎ倍の伝送クロック周波数で
済むことになる。
【０００７】
【発明の効果】以上述べたように、本発明によれば、ｎ
本のシリアルデータ線と、１本のクロック線とを備え、
前記マスタ通信ポート及びスレーブ通信ポートのそれぞ
れに、クロック生成回路と、伝送すべきパラレルデータ
をシリアルデータに変換するパラレル／シリアル変換回
路と、変換されたシリアルデータを前記ｎ本のシリアル
データ線に各１ビットのデータとして、クロックと同期
して送出するためのエンコード回路と、前記シリアルデ
ータ線及びクロック線を介して伝送されてきたデータを
クロックを基準にしてｎバイトのシリアルデータに変換
するデコード回路と、変換されたシリアルデータをパラ
レルデータに変換するシリアル／パラレル変換回路とを
備えたので、シリアル伝送のクロック周波数を高くする
ことなく、高速にデータ伝送を行うことができる。これ
により、ＦＡシステム，工作機械やロボットシステム等
にてシリアル多重伝送を使用する場合、従来と比較して
耐ノイズ性が向上し、伝送距離が延長でき、より信頼性
の高いシステムを構築できる。さらに、従来の伝送クロ
ック周波数のままで本発明を適用することにより、デー
タ伝送レートを向上することが可能となる。
本のシリアルデータ線と、１本のクロック線とを備え、
前記マスタ通信ポート及びスレーブ通信ポートのそれぞ
れに、クロック生成回路と、伝送すべきパラレルデータ
をシリアルデータに変換するパラレル／シリアル変換回
路と、変換されたシリアルデータを前記ｎ本のシリアル
データ線に各１ビットのデータとして、クロックと同期
して送出するためのエンコード回路と、前記シリアルデ
ータ線及びクロック線を介して伝送されてきたデータを
クロックを基準にしてｎバイトのシリアルデータに変換
するデコード回路と、変換されたシリアルデータをパラ
レルデータに変換するシリアル／パラレル変換回路とを
備えたので、シリアル伝送のクロック周波数を高くする
ことなく、高速にデータ伝送を行うことができる。これ
により、ＦＡシステム，工作機械やロボットシステム等
にてシリアル多重伝送を使用する場合、従来と比較して
耐ノイズ性が向上し、伝送距離が延長でき、より信頼性
の高いシステムを構築できる。さらに、従来の伝送クロ
ック周波数のままで本発明を適用することにより、デー
タ伝送レートを向上することが可能となる。
【図１】 本発明の実施例を示す図であり、（ａ）は多
重伝送装置の構成を示すブロック図、（ｂ）は多重処理
回路の構成を示すブロック図である。
重伝送装置の構成を示すブロック図、（ｂ）は多重処理
回路の構成を示すブロック図である。
【図２】 本発明のエンコード処理を示す説明図であ
る。
る。
【図３】 本発明の伝送路波形の状態を示す説明図であ
る。
る。
【図４】 本発明のデコード処理を示す説明図である。
【図５】 従来と本発明の多重伝送波形を示す説明図で
ある。
ある。
【図６】 従来例を示すブロック図である。
１：マスタ通信ポート、２：スレーブ通信ポート、３：
シリアルデータ線、４：クロック線、５：多重処理回
路、６：デコード回路、７：シリアル／パラレル変換回
路、８：エンコード回路、９：パラレル／シリアル変換
回路、１０：クロック生成回路
シリアルデータ線、４：クロック線、５：多重処理回
路、６：デコード回路、７：シリアル／パラレル変換回
路、８：エンコード回路、９：パラレル／シリアル変換
回路、１０：クロック生成回路
フロントページの続き Ｆターム(参考） 5K028 AA04 CC05 DD07 EE09 KK01 KK16 NN31 PP03 SS16 5K047 AA03 CC01 GG04 GG05 GG06 LL04 LL05 LL10
Claims (1)
- 【請求項１】 マスタ装置のマスタ通信ポートと複数の
スレーブ装置のスレーブ通信ポートの相互間をシリアル
データ線を介してデータを送受信する伝送システムにお
いて、ｎ本（ｎ：２のべき数）のシリアルデータ線と、
１本のクロック線とを備え、前記マスタ通信ポート及び
スレーブ通信ポートのそれぞれに、クロック生成回路
と、伝送すべきパラレルデータをシリアルデータに変換
するパラレル／シリアル変換回路と、変換されたシリア
ルデータを前記ｎ本のシリアルデータ線に各１ビットの
データとして、クロックと同期して送出するためのエン
コード回路と、前記シリアルデータ線及びクロック線を
介して伝送されてきたデータをクロックを基準にしてｎ
バイトのシリアルデータに変換するデコード回路と、変
換されたシリアルデータをパラレルデータに変換するシ
リアル／パラレル変換回路とを備えたことを特徴とする
多重伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185398A JP2002009744A (ja) | 2000-06-20 | 2000-06-20 | 多重伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185398A JP2002009744A (ja) | 2000-06-20 | 2000-06-20 | 多重伝送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002009744A true JP2002009744A (ja) | 2002-01-11 |
Family
ID=18685722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000185398A Pending JP2002009744A (ja) | 2000-06-20 | 2000-06-20 | 多重伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002009744A (ja) |
-
2000
- 2000-06-20 JP JP2000185398A patent/JP2002009744A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5995512A (en) | High speed multimedia data network | |
| JPH0541716A (ja) | デジタル伝送方式 | |
| CN105306421A (zh) | 一种基于pci-e接口的信号处理方法及信号处理装置 | |
| JPH039638A (ja) | 高速回線データ送信方式 | |
| KR20010015027A (ko) | 전송 시스템과, 수신기와, 전송기와, 데이터 스트로브형식의 트랜시버와 병렬시스템을 인터페이스하기 위한인터페이스 장치 | |
| JP2002009744A (ja) | 多重伝送システム | |
| CN107707558B (zh) | 一种多工业总线的数据传输系统 | |
| CN111884985A (zh) | 一种网络物理隔离网闸开发平台 | |
| JPH11284609A (ja) | ピンポン伝送機器、及びピンポン伝送方法 | |
| CN117539818B (zh) | 基于phy模型的接口、集成接口的芯片及芯片仿真系统 | |
| WO2002001725A1 (fr) | Emetteur optique et circuit convertisseur de code utilise dans ce dernier | |
| KR100294642B1 (ko) | 맨체스터 코딩 기법을 이용한 양방향 동기 통신 송수신 장치 | |
| KR0179579B1 (ko) | 전동차의 광신호 전송회로 | |
| JPS63110838A (ja) | 同期信号転送方式 | |
| KR20000040531A (ko) | 아이 트리플 이 1394 직렬 버스 인터페이스를 위한 고속 피지컬칩 시스템 및 그의 데이타 송/수신 방법 | |
| KR0170583B1 (ko) | 호스트컴퓨터와 단말기의 데이터 통신방법 및 그장치 | |
| JPH02268044A (ja) | 光スター型通信装置 | |
| JP2949118B1 (ja) | バス通信型エンコーダ装置のエンコーダデータ出力方法 | |
| KR100366223B1 (ko) | Ｉｅｅｅ 802.4 표준의 매체 접근 제어 방식과 ｉｅｅｅ 802.3 표준의 물리계층 규격을 결합해 주는 물리 계층 변환기 | |
| JPH079470Y2 (ja) | 非同期／同期符号変換装置 | |
| KR0135009B1 (ko) | 펄스속도가 다른 두 프로세서 간에 제어신호조절장치 | |
| KR0154607B1 (ko) | 직렬 전송신호 변환장치 | |
| JPH0334743A (ja) | データ伝送方式 | |
| JPH1168720A (ja) | 伝送路の二重通信方式 | |
| JPS6386626A (ja) | エンベロ−プ伝送方式 |