JP2002009447A - 多層プリント配線板および多層プリント配線板の製造方法 - Google Patents

多層プリント配線板および多層プリント配線板の製造方法

Info

Publication number
JP2002009447A
JP2002009447A JP2000190166A JP2000190166A JP2002009447A JP 2002009447 A JP2002009447 A JP 2002009447A JP 2000190166 A JP2000190166 A JP 2000190166A JP 2000190166 A JP2000190166 A JP 2000190166A JP 2002009447 A JP2002009447 A JP 2002009447A
Authority
JP
Japan
Prior art keywords
resin
layer
wiring board
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000190166A
Other languages
English (en)
Inventor
Hajime Sakamoto
一 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2000190166A priority Critical patent/JP2002009447A/ja
Publication of JP2002009447A publication Critical patent/JP2002009447A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20Structure, shape, material or disposition of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 耐熱性、絶縁性、耐クラック性、および、形
状保持性に優れた層間樹脂絶縁層を有する電気接続性や
信頼性に優れた多層プリント配線板を提供する。 【解決手段】 電子部品が内蔵または収納されている基
板上に、層間樹脂絶縁層と導体回路とが順次形成され、
上記電子部品と導体回路、および、上下の導体回路がバ
イアホールを介して接続されてなる多層プリント配線板
であって、上記層間樹脂絶縁層は、熱可塑性樹脂と熱硬
化性樹脂とを含む樹脂複合体からなる多層プリント配線
板。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ビルドアップ多層
プリント配線板に関し、特にICチップ等の電子部品を
内蔵する多層プリント配線板及び該多層プリント配線板
の製造方法に関する。
【0002】
【従来の技術】従来、ICチップとプリント配線板と
は、ワイヤーボンディング、TAB(TapeAutomated Bon
ding)、フリップチップボンディング等の実装方法を用
いて、電気的に接続されていた。ワイヤーボンディング
では、プリント配線板にICチップを接着剤によりダイ
ボンディングさせ、該プリント配線板のパッドとICチ
ップのパッドとを金線などのワイヤーで接続させた後、
ICチップ並びにワイヤーを保護するために熱硬化性樹
脂や熱可塑性樹脂などの樹脂による封止を行っていた。
【0003】また、TABでは、リードと呼ばれる導線
が多数形成されたテープを用い、ICチップのバンプと
プリント配線板のパッドとを半田などによって一括して
接続させた後、樹脂による封止を行っていた。フリップ
チップボンディングでは、ICチップとプリント配線板
のパッド部とをバンプを介して接続させて、バンプとの
隙間に樹脂を充填させることによって行っていた。ま
た、これらの方法で実装された電子部品は、プリント配
線板を介して駆動させていた。
【0004】
【発明が解決しようとする課題】このように、これらの
実装方法では、ICチップとプリント配線板との間を接
続用のリード部品(ワイヤー、リード、バンプ)を介し
て電気的に接続していた。そのため、これらの各リード
部品が、切断されたり、腐食されたりしてしまうとIC
チップとプリント配線板との間の接続が遮断されたり、
ICチップの誤作動の原因となってしまうことがあっ
た。
【0005】また、それぞれの実装方式では、ICチッ
プおよびリード部品を保護するためにエポキシ樹脂樹脂
等の樹脂によって、封止を行っており、その樹脂を充填
する際に、気泡を含有したりすると、その気泡が起点と
なって、リード部品の破壊やICパッドの腐食、信頼性
の低下を招いてしまうことがあった。また、熱可塑性樹
脂等による封止では、それぞれの部品に合わせて樹脂充
填用プランジャー、金型等を作成する必要があり、熱硬
化性樹脂による封止ではリード部品、ソルダーレジスト
などの材質などを考慮して樹脂を選定しなくてはならな
いために、コストが高くなる原因になっていた。
【0006】
【課題を解決するための手段】近年、このような問題点
を解決するために、ICチップ等の半導体素子を基板に
内蔵または収納した多層プリント配線板が開示されてい
る。特開平9−321408号公報では、ダイパッド上
にスタッドバンプを形成した半導体素子を基板に埋め込
み、バイアホールを介して、該スタッドバンプと上層の
導体回路とを電気的に接続した多層プリント配線板が開
示されている。しかしながら、この多層プリント配線板
では、スタッドバンプの形状がタマネギ状であり、その
高さにバラツキがあることに起因して、基板上に形成さ
れた層間絶縁層は厚さが均一でなく、その表面が平坦に
ならないことがあり、この場合には、バイアホールを介
した電気的接続に接続不良が発生することがあった。ま
た、この多層プリント配線板は、その構造上、バイアホ
ール用開口を一括形成することができず、生産性の劣る
ものであった。
【0007】また、特開平10−256429号公報で
は、セラミック基板に半導体素子が収納され、該半導体
素子がフリップチップにより導体回路と電気的に接続さ
れている多層配線板が開示されている。この多層配線板
で用いられているアルミナや窒化アルミニウム等を材料
とするセラミック基板は、外形加工性に劣るため半導体
素子の納まりが良くない。そのため、半導体素子のパッ
ドの高さが不均一になり、その結果、該パットと導体回
路との間で接続不良が発生することがあった。
【0008】また、特開平11−126978号公報公
報では、基板に空隙部を形成し、この空隙部に半導体素
子を収納した多層プリント配線板が開示されている。し
かしながら、このように半導体素子を内蔵した多層プリ
ント配線板であっても、該半導体素子と導体回路とを半
田、TAB、ワイヤーボンディング等のリード部品を介
して接続した場合には、上述の問題点を解決することが
出来なかった。また、基板の空隙部に半導体素子を収納
した際に、該半導体素子と基板との間に空隙が存在する
場合には、半導体素子の位置ずれが発生しやすく、接続
信頼性の低下につながることがあった。
【0009】また、本発明者らは、先に、リード部品を
介さずに、ICチップ等の電子部品と直接電気的接続を
行うことができる多層プリント配線板として、基板に設
けられた開口部、貫通孔またはザグリ部にICチップ等
が内蔵または収容(以下、両者を併せて単に内蔵とい
う)され、さらに、該基板上に層間樹脂絶縁層と導体回
路とが積層され、該ICチップと導体回路の間や、層間
樹脂絶縁層を介した上下の導体回路間がバイアホールを
介して電気的に接続された多層プリント配線板を提案し
た。
【0010】このようにICチップ等を内蔵した多層プ
リント配線板では、ICチップ等と多層プリント配線板
との接続に、リード部品や封止樹脂が用いられていない
ため、その接続信頼性は優れたものとなり、多層プリン
ト配線板製造の際にICチップを実装することができる
ためコストも安くなる。
【0011】このようなICチップ等の電子部品が内蔵
された多層プリント配線板は、リード部品を介して電子
部品が実装された多層プリント配線板と比べて接続信頼
性に優れるものであるが、より接続信頼性に優れた多層
プリント配線板とするには、基板に電子部品を内蔵する
ことに加えて、耐熱性、耐クラック性、絶縁性、およ
び、バイアホールの形状保持性に優れる層間樹脂絶縁層
を形成することが必要とされる。
【0012】そこで、発明者らは、このような要求を満
足する層間樹脂絶縁層材料について研究を重ねた結果、
熱可塑性樹脂と熱硬化性樹脂とを含む樹脂複合体が層間
樹脂絶縁層の材料として適していることを見出し、本発
明の多層プリント配線板を完成した。
【0013】また、上記樹脂複合体からなる層間樹脂絶
縁層を形成するに適した方法について検討したところ、
上記樹脂複合体の溶液を電子部品等を内蔵した基板に塗
布した後、硬化処理を施すことにより樹脂複合体の層を
形成する場合、樹脂複合体の熱収縮に起因して、パッシ
ベーション膜や電子部品のパッドが損傷したり、形成さ
れる樹脂複合体の層にクラックが発生したりすることが
あり、層間樹脂絶縁層の絶縁性や形状保持性、パッドと
導体回路との電気的な接続信頼性が損なわれることがあ
ることを知見した。これに対して、上記樹脂複合体をフ
ィルム状に成形した後、得られたフィルムを電子部品等
を内蔵した基板等に圧着する場合、上記のような問題が
発生しないことを見出し、本発明の多層プリント配線板
の製造方法を完成した。
【0014】本発明の多層プリント配線板は、電子部品
が内蔵または収納されている基板上に、導体回路と層間
樹脂絶縁層とが順次形成され、これらの導体回路がバイ
アホールを介して接続されてなる多層プリント配線板で
あって、上記層間樹脂絶縁層は、熱可塑性樹脂と熱硬化
性樹脂とを含む樹脂複合体からなることを特徴とする。
【0015】本発明の多層プリント配線板において、上
記熱可塑性樹脂は、ポリスルホン、ポリエーテルスルホ
ン、ポリエーテルイミドおよびフェノキシ樹脂からなる
群より選択される少なくとも一種であることが望まし
い。
【0016】また、上記多層プリント配線板において
は、電子部品のパッド上にトランジション層が形成され
ていることが望ましい。
【0017】また、本発明の多層プリント配線板の製造
方法は、電子部品が内蔵または収納されている基板上
に、層間樹脂絶縁層と導体回路とが順次形成され、上記
電子部品と導体回路、および、上下の導体回路がバイア
ホールを介して接続されてなる多層プリント配線板の製
造方法であって、上記層間樹脂絶縁層を形成する際に、
熱可塑性樹脂と熱硬化性樹脂とを含む樹脂複合体のフィ
ルムを用い、上記フィルムを、上記電子部品が内蔵また
は収納されている基板、または、上記基板上に上記層間
樹脂絶縁層と導体回路とが少なくとも一層づつ形成され
た基板に圧着して、樹脂複合体フィルム層を形成した
後、上記樹脂複合体フィルム層に、バイアホール用開口
を形成することにより層間樹脂絶縁層とすることを特徴
とする。
【0018】本発明の製造方法において、上記熱可塑性
樹脂は、ポリスルホン、ポリエーテルスルホン、ポリエ
ーテルイミドおよびフェノキシ樹脂からなる群より選択
される少なくとも一種であることが望ましい。
【0019】また、本発明の製造方法においては、電子
部品が内蔵または収納されている基板に樹脂複合体のフ
ィルムを圧着する前に、下記(a)〜(e)の工程を行
うことにより、電子部品のパッド部分にトランジション
層を形成することが望ましい。 (a)電子部品が内蔵または収納されている基板上に、
金属膜を形成する工程と、(b)上記金属膜上に、感光
性ドライフィルムを貼り付ける工程と、(c)上記感光
性ドライフィルムに、露光・現像処理を施すことにより
めっきレジストを形成する工程と、(d)上記めっきレ
ジスト非形成部にめっき層を形成する工程と、(e)上
記めっきレジスト、および、上記めっきレジスト下に存
在する金属膜を除去することにより上記トランジション
層を形成する工程。
【0020】また、本発明の製造方法においては、電子
部品が内蔵または収納されている基板に樹脂複合体のフ
ィルムを圧着する前に、下記(a)〜(e)の工程を行
うことにより、電子部品のパッド部分にトランジション
層が形成することも望ましい。 (a)電子部品が内蔵または収納されている基板上に、
金属膜を形成する工程と、(b)上記金属膜上に、めっ
き層を形成する工程と、(c)上記めっき層上に、感光
性ドライフィルムを貼り付ける工程と、(d)上記感光
性ドライフィルムに、露光・現像処理を施すことにより
エッチングレジストを形成する工程と、(e)エッチン
グレジスト非形成部下の金属膜およびめッき層をエッチ
ング処理にて除去することにより上記トランジション層
を形成する工程。
【0021】
【発明の実施の形態】本発明の多層プリント配線板は、
電子部品が内蔵されている基板上に、導体回路と層間樹
脂絶縁層とが順次形成され、これらの導体回路がバイア
ホールを介して接続されてなる多層プリント配線板であ
って、上記層間樹脂絶縁層は、熱可塑性樹脂と熱硬化性
樹脂とを含む樹脂複合体からなることを特徴とする。
【0022】本発明の多層プリント配線板によれば、I
Cチップ等の電子部品が基板に内蔵されているため、電
子部品と多層プリント配線板との接続において、リード
部品や封止樹脂が用いられていない。従って、上記多層
プリント配線板は、リード部品を介してICチップが実
装された場合に発生していた種々の不具合が解消され、
電気的接続性や信頼性に優れるものである。
【0023】また、本発明の多層プリント配線板におい
て、層間樹脂絶縁層は、熱可塑性樹脂と熱硬化性樹脂と
を含む樹脂複合体(以下、単に樹脂複合体ともいう)か
らなるため、耐熱性、耐クラック性、絶縁性、および、
バイアホールの形状保持性等に優れる。従って、上記層
間樹脂絶縁層を有する多層プリント配線板は、電気接続
性や信頼性に優れたものである。
【0024】上記樹脂複合体は、熱可塑性樹脂と熱硬化
性樹脂とを含むものである。上記熱可塑性樹脂として
は、例えば、ポリスルフォン(PSF)、ポリエーテル
スルフォン(PES)、ポリフェニレンスルフォン(P
PS)、ポリフェニレンサルファイド(PPES)、ポ
リフェニレンエーテル(PPE)、ポリエーテルイミド
(PI)、フェノキシ樹脂、フッ素樹脂等が挙げられ
る。これらのなかでは、ポリスルフォン(PSF)、ポ
リエーテルスルフォン(PES)、ポリエーテルイミド
(PI)および/またはフェノキシ樹脂が望ましい。耐
熱性、絶縁性に優れるとともに、高い靱性値を有するた
め、耐クラック性、形状保持性に優れる層間樹脂絶縁層
を形成するのに特に適しているからである。
【0025】上記熱硬化性樹脂としては、例えば、エポ
キシ樹脂、フェノール樹脂、ポリイミド樹脂等が挙げら
れる。また、上記熱硬化性樹脂は、感光化した樹脂であ
ってもよく、具体的には、例えば、メタクリル酸やアク
リル酸等と熱硬化基とをアクリル化反応させたもの等が
挙げられる。特に、エポキシ樹脂をアクリレート化した
ものが望ましい。これらのなかでは、1分子中に、2個
以上のエポキシ基を有するエポキシ樹脂がより望まし
い。
【0026】上記エポキシ樹脂としては、例えば、クレ
ゾールノボラック型エポキシ樹脂、ビスフェノールA型
エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェ
ノールノボラック型エポキシ樹脂、アルキルフェノール
ノボラック型エポキシ樹脂、ビフェノールF型エポキシ
樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエ
ン型エポキシ樹脂、フェノール類とフェノール性水酸基
を有する芳香族アルデヒドとの縮合物のエポキシ化物、
トリグリシジルイソシアヌレート、脂環式エポキシ樹脂
等が挙げられる。これらは、単独で用いてもよく、2種
以上を併用してもよい。それにより、耐熱性等に優れる
ものとなる。
【0027】上記樹脂複合体における熱可塑性樹脂と熱
硬化性樹脂との組み合わせは、エポキシ樹脂とフェノキ
シ樹脂との組み合わせが望ましい。また、上記樹脂複合
体における熱可塑性樹脂と熱硬化性樹脂との混合割合
は、熱硬化性樹脂/熱可塑性樹脂=95/5〜50/5
0が望ましい。耐熱性を損なうことなく、高い靱性値を
確保することができるからである。また、上記樹脂複合
体は、感光性の付与された感光性樹脂であってもよい。
感光性樹脂を用いる場合、露光・現像処理にてバイアホ
ール用開口を形成することができる。
【0028】上記樹脂複合体の具体例としては、例え
ば、酸または酸化剤に可溶性の粒子(以下、可溶性粒子
という)が酸または酸化剤に難溶性の樹脂(以下、難溶
性樹脂という)中に分散した粗化面形成用樹脂組成物等
が挙げられる。なお、上記「難溶性」および「可溶性」
という語は、同一の粗化液に同一時間浸漬した場合に、
相対的に溶解速度の早いものを便宜上「可溶性」とい
い、相対的に溶解速度の遅いものを便宜上「難溶性」と
呼ぶ。
【0029】上記可溶性粒子としては、例えば、酸また
は酸化剤に可溶性の樹脂粒子(以下、可溶性樹脂粒
子)、酸または酸化剤に可溶性の無機粒子(以下、可溶
性無機粒子)、酸または酸化剤に可溶性の金属粒子(以
下、可溶性金属粒子)等が挙げられる。これらの可溶性
粒子は、単独で用いてもよいし、2種以上併用してもよ
い。
【0030】上記可溶性粒子の形状は特に限定されず、
球状、破砕状等が挙げられる。また、上記可溶性粒子の
形状は、一様な形状であることが望ましい。均一な粗さ
の凹凸を有する粗化面を形成することができるからであ
る。
【0031】上記可溶性粒子の平均粒径としては、0.
1〜10μmが望ましい。この粒径の範囲であれば、2
種類以上の異なる粒径ものを含有してもよい。すなわ
ち、平均粒径が0.1〜0.5μmの可溶性粒子と平均
粒径が1〜3μmの可溶性粒子とのを含有する等であ
る。これにより、より複雑な粗化面を形成することがで
き、導体回路との密着性にも優れる。なお、本明細書に
おいて、可溶性粒子の粒径とは、可溶性粒子の一番長い
部分の長さである。
【0032】上記可溶性樹脂粒子としては、酸あるいは
酸化剤からなる溶液に浸漬した場合に、上記難溶性樹脂
よりも溶解速度が速いものであれば特に限定されず、そ
の具体例としては、例えば、エポキシ樹脂、フェノール
樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレ
フィン樹脂、フッ素樹脂、アミノ樹脂(メラミン樹脂、
尿素樹脂、グアナミン樹脂)等からなるものが挙げら
れ、これらの樹脂の一種からなるものであってもよい
し、2種以上の樹脂の混合物からなるものであってもよ
い。
【0033】また、上記可溶性樹脂粒子としては、ゴム
からなる樹脂粒子を用いることもできる。上記ゴムとし
ては、例えば、ポリブタジエンゴム、エポキシ変性、ウ
レタン変性、(メタ)アクリロニトリル変性等の各種変
性ポリブタジエンゴム、カルボキシル基を含有した(メ
タ)アクリロニトリル・ブタジエンゴム等が挙げられ
る。これらのゴムを使用することにより、可溶性樹脂粒
子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸
を用いて可溶性樹脂粒子を溶解する際には、強酸以外の
酸でも溶解することができ、酸化剤を用いて可溶性樹脂
粒子を溶解する際には、比較的酸化力の弱い過マンガン
酸でも溶解することができる。また、クロム酸を用いた
場合でも、低濃度で溶解することができる。そのため、
酸や酸化剤が樹脂表面に残留することがなく、後述する
ように、粗化面形成後、塩化パラジウム等の触媒を付与
する際に、触媒が付与されなかったり、触媒が酸化され
たりすることがない。
【0034】上記可溶性無機粒子としては、例えば、ア
ルミニウム化合物、カルシウム化合物、カリウム化合
物、マグネシウム化合物およびケイ素化合物からなる群
より選択される少なくとも一種からなる粒子等が挙げら
れる。
【0035】上記アルミニウム化合物としては、例え
ば、アルミナ、水酸化アルミニウム等が挙げられ、上記
カルシウム化合物としては、例えば、炭酸カルシウム、
水酸化カルシウム等が挙げられ、上記カリウム化合物と
しては、例えば、炭酸カリウム等が挙げられ、上記マグ
ネシウム化合物としては、例えば、マグネシア、ドロマ
イト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ
素化合物としては、例えば、シリカ、ゼオライト等が挙
げられる。これらは単独で用いてもよいし、2種以上併
用してもよい。
【0036】上記可溶性金属粒子としては、例えば、
銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、
マグネシウム、カルシウムおよびケイ素からなる群より
選択される少なくとも一種からなる粒子等が挙げられ
る。また、これらの可溶性金属粒子は、絶縁性を確保す
るために、表層が樹脂等により被覆されていてもよい。
【0037】上記可溶性粒子を、2種以上混合して用い
る場合、混合する2種の可溶性粒子の組み合わせとして
は、樹脂粒子と無機粒子との組み合わせが望ましい。両
者とも導電性が低くいため上下の導体回路間の絶縁性を
確保することができるとともに、難溶性樹脂との間で熱
膨張の調整が図りやすく、層間樹脂絶縁層にクラックが
発生せず、層間樹脂絶縁層と導体回路との間で剥離が発
生しないからである。
【0038】上記難溶性樹脂としては、層間樹脂絶縁層
に酸または酸化剤を用いて粗化面を形成する際に、粗化
面の形状を保持できるものであればよく、上記熱可塑性
樹脂と上記熱硬化性樹脂との混合物を用いることができ
る。
【0039】上記樹脂複合体として、粗化面形成用樹脂
組成物を用いる場合、上記可溶性粒子は、上記難溶性樹
脂中にほぼ均一に分散されていることが望ましい。均一
な粗さの凹凸を有する粗化面を形成することができ、バ
イアホールを含む導体回路との密着性を確保することが
できるからである。また、粗化面を形成する表層部だけ
に可溶性粒子を含有するフィルムを用いてもよい。この
場合、フィルムの表層部以外は、酸または酸化剤にさら
されることがないため、層間樹脂絶縁層を介した導体回
路間の絶縁性が確実に保たれる。
【0040】上記可溶性粒子の混合重量比は、難溶性樹
脂の固形分に対して5〜50重量%が望ましく、10〜
40重量%がさらに望ましい。可溶性粒子の混合重量比
が5重量%未満では、充分な粗さの粗化面を形成するこ
とができない場合があり、50重量%を超えると、酸ま
たは酸化剤を用いて可溶性粒子を溶解して粗化面を形成
する際に、層間樹脂絶縁層の深部まで溶解してしまい、
樹脂絶縁層を介した上下の導体回路間の絶縁性を確保す
ることができず、短絡の原因となる場合がある。
【0041】上記粗化面形成用樹脂組成物は、上記熱可
塑性樹脂および上記熱硬化性樹脂以外に、硬化剤、その
他の成分等を含有していることが望ましい。上記硬化剤
としては、例えば、イミダゾール系硬化剤、アミン系硬
化剤、グアニジン系硬化剤、これらの硬化剤のエポキシ
アダクトやこれらの硬化剤をマイクロカプセル化したも
の、トリフェニルホスフィン、テトラフェニルホスフォ
ニウム・テトラフェニルボレート等の有機ホスフィン系
化合物等が挙げられる。
【0042】上記硬化剤の含有量は、粗化面形成用樹脂
組成物に対して、0.05〜10重量%であることが望
ましい。0.05重量%未満では、層間樹脂絶縁層を形
成する際に、樹脂複合体が充分に硬化せず、酸や酸化剤
を用いて層間樹脂絶縁層表面に粗化面を形成し、酸等が
樹脂フィルムに侵入する度合いが大きくなり、層間樹脂
絶縁層の絶縁性が損なわれることがある。一方、10重
量%を超えると過剰な硬化剤成分が樹脂の組成を変成さ
せることがあり、信頼性の低下を招いてしまうことがあ
る。
【0043】上記その他の成分としては、例えば、粗化
面の形成に影響しない無機化合物や樹脂等のフィラーが
挙げられる。上記無機化合物としては、例えば、シリ
カ、アルミナ、ドロマイト等が挙げられ、上記樹脂とし
ては、例えば、ポリイミド樹脂、ポリアクリル樹脂、ポ
リアミドイミド樹脂、ポリフェニレン樹脂、メラニン樹
脂、オレフィン系樹脂等が挙げられる。これらのフィラ
ーを含有させることにより、熱膨張係数の整合や耐熱
性、耐薬品性の向上等を図り、多層プリント配線板の性
能をより向上させることができる。
【0044】また、上記粗化面形成用樹脂組成物は、溶
剤を含有していてもよい。上記溶剤としては、例えば、
アセトン、メチルエチルケトン、シクロヘキサノン等の
ケトン類、酢酸エチル、酢酸ブチル、セロソルブアセテ
ートやトルエン、キシレン等の芳香族炭化水素等が挙げ
られる。これらは、単独で用いてもよいし、2種以上併
用してもよい。
【0045】上記多層プリント配線板において、上記電
子部品のパッド部分には、トランジション層が形成され
ていることが望ましい。上記トランジション層とは、I
Cチップに配設されたパッドを拡径するために設けられ
た導体層であり、その形成目的は、以下に述べるICチ
ップのパッドに発生する種々の不具合を解消することに
ある。
【0046】即ち、通常、バイアホール用開口の開口径
が60〜80μmであるのに対し、電子部品のパッド部
分は、その径が40μm程度であり、そのため、上記パ
ッドとバイアホールとを直接接続した場合には、パッド
径が小さいことに起因して、バイアホールの位置ずれが
発生し、これが導通不良や断線の原因となることがある
が、トランジション層を形成することにより、該トラン
ジション層の水平方向の径(以下、単に直径という)が
パッドの径に比べて大きく、バイアホールとの接続を確
実に行うことができる。また、上記多層プリント配線板
を製造する際には、酸や酸化剤、エッチング液等を使用
することがあるため、これら酸等と電子部品のパッドと
が接触した際に、パッドの変色や溶解が発生することが
あるが、トランジション層を形成することにより、上記
パッド層と上記酸等とが直接接触することを防止するこ
とができる。
【0047】上記トランジション層の直径は特に限定さ
れず、バイアホール用開口の開口径等を考慮して適宜選
択すればよく、バイアホール用開口の開口径と同程度の
60〜80μmが望ましい。
【0048】上記トランジション層の材質としては、
銅、クロム、ニッケル、亜鉛、金、銀、スズ、鉄等が挙
げられる。これらのなかでは、その上層に形成される導
体回路(バイアホール)の材質と同様のものが望まし
く、通常、導体回路の材質は銅であるため銅が望まし
い。また、上記トランジション層は、一層からなるもの
であっても良いし、二層以上の複数層からなるものであ
ってもよいが、二層以上の複数層からなるものが望まし
い。特に、ICチップのパッドの材質がアルミニウムで
ある場合、亜鉛、クロムまたはニッケルからなる下層と
銅からなる上層との二層からなるものが望ましい。
【0049】上記トランジション層の厚さは、1〜35
μmが望ましい。上記トランジション層の厚さが35μ
mを超えると、その形状がアンダーカット形状になるこ
とがあり、ICチップとバイアホールの接続信頼性の低
下に繋がる原因となることがある。上記トランジション
層が二層以上の複数層からなる場合、その下層の厚さ
は、0.01〜0.5μmが望ましい。なお、上記トラ
ンジション層を形成する方法については、後に本発明の
製造方法を説明する際に詳述する。
【0050】以下、本発明の多層プリント配線板につい
て図を参照して説明する。図1は、本発明の多層プリン
ト配線板の一例を模式的に示す断面図である。図1に示
すように多層プリント配線板10は、ICチップ20が
内蔵された樹脂基板30と層間樹脂絶縁層50と層間樹
脂絶縁層150とからなる。層間樹脂絶縁層50には、
バイアホール60および導体回路58が形成され、層間
樹脂絶縁層150には、バイアホール160および導体
回路158が形成されている。
【0051】また、ICチップ20は、パッシベーショ
ン膜22により被覆され、パッシベーション膜22の開
口内に入出力端子を構成するアルミパッド24、及び、
位置決めマーク(図示せず)が配設されている。パッド
24の上には、金属膜36およびめっき層37からなる
トランジション層38が形成されている。
【0052】層間樹脂絶縁層150の上には、ソルダー
レジスト層70が配設されている。ソルダーレジスト層
70の開口部71下の導体回路158には、図示しない
ドータボード、マザーボード等の外部基板と接続するた
めの半田バンプ76がニッケルめっき層72および金め
っき層74を介して設けられている。
【0053】多層プリント配線板10では、樹脂基板に
ICチップ20が予め内蔵され、ICチップ20のパッ
ド24上にはトランジション層38を配設されている。
このため、リード部品や封止樹脂を用いることなく、I
Cチップと多層プリント配線板とを電気的に接続するこ
とができる。
【0054】上記樹脂基板としては、一般的にプリント
配線板で使用されるものであれば特に限定されず、例え
ば、エポキシ樹脂、BT樹脂、フェノール樹脂等にガラ
スエポキシ樹脂等の補強材や心材を含浸させた樹脂から
なる基板や、エポキシ樹脂を含浸させたプリプレグを積
層した基板等が挙げられる。また、両面銅張積層板、片
面板、金属膜を有さない樹脂板、樹脂フィルム等を用い
てもよい。なお、上記樹脂基板とICチップ等の電子部
品とは、接着剤等により接合されている。
【0055】また、層間樹脂絶縁50、150は、上記
層間面形成用樹脂組成物等の樹脂複合体からなる。上記
層間樹脂絶縁層は、その膜厚が5〜50μmであること
が望ましく、15〜35μmであることがより望まし
い。導体回路間の絶縁性を充分に確保することができる
とともに、所望の形状のバイアホール用開口を形成する
ことができるため、バイアホールを介した接続信頼性が
優れたものとなるからである。
【0056】なお、本発明の多層プリント配線板は、例
えば、後述する本発明の多層プリント配線板の製造方法
を用いて製造することができる。
【0057】次に、本発明の多層プリント配線板の製造
方法について説明する。本発明の多層プリント配線板の
製造方法は、電子部品が内蔵または収納されている基板
上に、層間樹脂絶縁層と導体回路とが順次形成され、上
記電子部品と導体回路、および、上下の導体回路がバイ
アホールを介して接続されてなる多層プリント配線板の
製造方法であって、上記層間樹脂絶縁層を形成する際
に、熱可塑性樹脂と熱硬化性樹脂とを含む樹脂複合体の
フィルムを用い、上記フィルムを、上記電子部品が内蔵
または収納されている基板、または、上記基板上に上記
層間樹脂絶縁層と導体回路とが少なくとも一層づつ形成
された基板に圧着して、樹脂複合体フィルム層を形成し
た後、上記樹脂複合体フィルム層に、バイアホール用開
口を形成することにより層間樹脂絶縁層とすることを特
徴とする。
【0058】本発明の多層プリント配線板の製造方法に
よれば、熱可塑性樹脂と熱硬化性樹脂とを含む樹脂複合
体のフィルムを用いて層間樹脂絶縁層を形成するため、
該層間樹脂絶縁層形成時に、パッシベーション膜や電子
部品のパッドが損傷したり、形成される樹脂複合体フィ
ルム層にクラックが発生したりすることがない。従っ
て、絶縁性および形状保持性に優れた層間樹脂絶縁層を
有する多層プリント配線板を製造することができる。
【0059】さらに、本発明の多層プリント配線板の製
造方法においては、基板に内蔵されたICチップのパッ
ド上にトランジション層を形成することにより、パッド
と導体回路との接続信頼性に優れた多層プリント配線板
を製造することができる。
【0060】ここでは、まず、層間樹脂絶縁層を形成す
る工程について説明し、多層プリント配線板の全製造工
程については、後に詳述する。
【0061】本発明の製造方法において、層間樹脂絶縁
層を形成する際には、まず、ICチップ等の電子部品が
内蔵されている基板や、既に下層の層間樹脂絶縁層と導
体回路とが形成された基板に、樹脂複合体のフィルムを
圧着する。上記樹脂複合体のフィルムは、例えば、上記
熱可塑性樹脂と上記熱硬化性樹脂等とを含む樹脂複合体
の溶液を調製し、得られた樹脂複合体の溶液をPETフ
ィルム上にロールコータ等を用いて塗布した後、80〜
120℃の温度で5〜15分間乾燥させることにより作
製する。また、市販のフィルムを用いることもできる。
【0062】上記樹脂複合体のフィルムを圧着する方法
としては、例えば、真空ラミネーター等の装置を用いる
方法が挙げられる。また、圧着は、減圧下または真空下
において、0.2〜1.0MPaの圧力で行うことが望
ましい。フィルムを圧着する際の圧力が、0.2MPa
未満では、フィルムと電子部品内蔵基板や導体回路の形
成された層間樹脂絶縁層との密着性が充分でない場合が
あり、一方、1.0MPaを超えると、樹脂複合体中に
上記可溶性粒子やフィラー等が含まれている場合に、上
記可溶性粒子等が樹脂複合体フィルム層の表層部に凝集
してしまうことがあり、後工程で層間樹脂絶縁層表面に
粗化面を形成した場合に、所望の凹凸を形成することが
できないことがある。
【0063】また、上記フィルムを圧着する際の温度
は、60〜120℃が望ましい。上記温度が60℃未満
では、加熱による効果がほどんどみられず、120℃を
超えると、フィルムが硬化剤や溶剤を含有する場合に、
これらの硬化剤や溶剤が揮発してしまい、硬化が不充分
であったり、硬化が進行しすぎてバイアホール用開口の
底面に樹脂が残渣として残ることがあり、電子部品と導
体回路との間や上下の導体回路間の接続信頼性が低下す
ることがある。より望ましい温度は、70〜100℃で
ある。
【0064】上記フィルムの圧着時間は、10〜120
秒が望ましい。圧着時間が10秒未満では、フィルムの
圧着が不充分な場合があり、圧着時間が120秒を超え
てもフィルムと基板や導体回路との密着性はほとんど向
上しないからである。
【0065】上記フィルムを圧着する際の真空度は、1
3〜1300Paが望ましい。上記真空度を、13Pa
未満にすることは、技術的に容易ではなく、時間もかか
る。一方、1300Paを超えると配線間隔が50μm
以下の導体回路間に樹脂フィルムが完全に充填されない
ことがある。
【0066】本発明の製造方法においては、樹脂複合体
のフィルムを圧着した後、該フィルムを熱硬化し、その
後、バイアホール用開口を形成して層間樹脂絶縁層とす
る。上記熱硬化を行う温度としては特に限定されず、樹
脂複合体の組成を考慮し、所望の架橋密度となるように
適宜選択すればよい。また、上記熱硬化は、各温度区間
で一定時間保った後、温度を上昇させるステップキュア
により行ってもよい。これにより、フィルム内に残留す
る溶剤分や水分を完全に除去することができるからであ
る。なお、上記熱硬化は、バイアホール用開口を形成し
た後、行ってもよい。特に、上記樹脂複合体として感光
性樹脂を用いる場合には、樹脂複合体のフィルムを圧着
した後、露光・現像処理によりバイアホール用開口を形
成するとともに光硬化を行い、その後、熱硬化を行って
もよい。フィルムを圧着した後、熱硬化を行っていない
樹脂複合体の層は、半硬化状態であり、露光・現像処理
によりバイアホール用開口を形成するのに適しているか
らである。
【0067】上記バイアホール用開口は、レーザ処理に
より形成することが望ましい。また、上記したように露
光、現像処理を行うことにより、バイアホール用開口を
設けてもよい。このとき、使用するレーザとしては、例
えば、炭酸ガス(CO2 )レーザ、紫外線レーザ、エキ
シマレーザ等が挙げられるが、これらのなかでは、エキ
シマレーザや短パルスの炭酸ガスレーザが望ましい。
【0068】エキシマレーザは、後述するように、バイ
アホール用開口を形成する部分に貫通孔が形成されたマ
スク等を用いることにより、一度に多数のバイアホール
用開口を形成することができ、また、短パルスの炭酸ガ
スレーザは、開口内の樹脂残りが少なく、レーザ照射部
位の周囲の樹脂に対するダメージが特に小さいからであ
る。
【0069】また、エキシマレーザのなかでも、ホログ
ラム方式のエキシマレーザを用いることが望ましい。ホ
ログラム方式とは、レーザ光をホログラム、集光レン
ズ、レーザマスク、転写レンズ等を介して目的物に照射
する方式であり、この方式を用いることにより、一度の
照射で樹脂複合体フィルム層に多数の開口を効率的に形
成することができる。
【0070】また、炭酸ガスレーザを用いる場合、その
パルス間隔は、10-4〜10-8秒であることが望まし
い。また、開口を形成するためのレーザを照射する時間
は、10〜500μm秒であることが望ましい。また、
バイアホール用開口を形成する部分に貫通孔が形成され
たマスクの貫通孔は、レーザ光のスボット形状を真円に
するために、真円である必要があり、上記貫通孔の径
は、0.1〜2mm程度が望ましい。
【0071】また、光学系レンズと、マスクとを介して
レーザ光を照射することにより、一度に多数のバイアホ
ール用開口を形成することができる。光学系レンズとマ
スクとを介することにより、同一強度で、かつ、照射強
度が同一のレーザ光を複数の部分に照射することができ
るからである。
【0072】レーザ光にて開口を形成した場合、特に炭
酸ガスレーザを用いた場合には、デスミア処理を行うこ
とが望ましい。上記デスミア処理は、クロム酸、過マン
ガン酸塩等の水溶液からなる酸化剤を使用して行うこと
ができる。また、酸素プラズマ、CF4 と酸素との混合
プラズマやコロナ放電等で処理してもよい。また、低圧
水銀ランプを用いて紫外線照射することにより、表面改
質することもできる。このような工程を経ることによ
り、耐熱性、絶縁性、耐クラック性および形状保持性に
優れる層間樹脂絶縁層を形成することができる。
【0073】次に、本発明の多層プリント配線板の全製
造工程を、図5〜9を参照しながら工程順に説明する。 (1)先ず、ICチップ等の電子部品が内蔵された、ガ
ラスエポキシ樹脂やBT(ビスマレイミドトリアジン)
樹脂等からなる基板(以下、IC内蔵基板ともいう)3
0を出発材料とする(図5(A)参照)。なお、ICチ
ップ20の上部は、パッシベーション膜22により被覆
されており、パッシベーション膜22の開口内には、入
出力端子を構成するアルミニウム等からなるパッド24
が形成されている。
【0074】基板にICチップ等を内蔵する方法として
は特に限定されず、例えば、基板の片面に、ザグリ加工
でICチップ内蔵用の凹部を形成し、その後、該凹部に
接着材料を介してICチップを固定する方法や、基板に
ICチップを収納するための貫通孔を形成し、該貫通孔
内にICチップを収納した後、この基板と貫通孔を有さ
ない基板とを積層する方法等が挙げられる。
【0075】(2)次に、以下の方法により、基板に対
するICチップの位置決めを行う。即ち、ICチップの
四隅に配設された位置決めマークをカメラで撮影し、上
記位置決めマークを基準として、IC内蔵基板の四隅に
レーザで位置決めマークを形成することによりICチッ
プの位置決めを行う。
【0076】(3)次に、必要に応じて、ICチップに
形成されているパッド上にトランジション層を形成す
る。上記トランジション層は、必要に応じて形成すれば
よいが、トランジション層を形成した場合、トランジシ
ョン層の直径がパッドの直径に比べて大きいため、トラ
ンジション層とバイアホールとの間では位置ずれが発生
しにくく、上記パッドとバイアホールとをより確実に接
続することができる。
【0077】上記トランジション層を形成する具体的な
方法としては、下記(a)〜(e)の工程を含む方法
(以下、第一のトランジション層形成方法という)を用
いることができる。即ち、 (a)まず、IC内蔵基板30の全面に金属膜36を形
成する(図5(B)参照)。金属膜36は、スパッタリ
ング等の物理的な蒸着を行うことにより形成することが
望ましい。金属膜36は、例えば、クロム、銅、ニッケ
ル、亜鉛、金、スズ、鉄などの金属を1種類以上用いて
形成する。また、場合によっては、異なる金属を用いて
2層以上の金属膜36を形成してもよい。
【0078】また、スパッタリング等を行った後、無電
解めっきを行うことにより2層以上からなる金属膜36
としてもよい。この場合、スパッタリング等によりクロ
ム、ニッケルまたは亜鉛からなる層を成形し、その後、
無電解めっきにより銅からなる層を形成することが望ま
しい。金属膜36の上に形成する導体回路の材質が、通
常、銅であることを考慮すると、金属膜36の材質も銅
であることが望ましいが、ICチップ20のパッド24
がアルミニウムからなる場合、上記したように、パッド
上に直接銅からなる金属膜36を形成することは、パッ
ド24の変色等の引き起こすことがあるため、あまり好
ましくない。これに対し、パッド24直上にクロム、ニ
ッケルまたは亜鉛からなる層を成形し、その上層に銅か
らなる層を形成することにより、パッド24の変色等を
防止するとともに、バイアホールとの接続信頼性に優れ
る金属膜36とすることができる。
【0079】スパッタリング等と無電解めっきとによ
り、金属膜36を形成する場合、スパッタリング等によ
り形成される層の厚さは、0.01〜0.5μmが望ま
しい。スパッタリング等の物理的な蒸着により、0.5
μmを超える厚さの層を均一に形成することは難しいか
らである。また、無電解めっきにより形成される層の厚
さは、0.01〜5.0μmが望ましい。0.01μm
未満では、全面にめっき膜を形成できず、5.0μmを
超えるとエッチングで除去し難くなったり、位置決めマ
ークが埋まってしまい、該位置決めマークを認識するこ
とができないことがあるからである。より望ましい範囲
は、0.1〜1.0μmである。
【0080】(b)次に、上記金属膜上に感光性ドライ
フィルムを貼り付ける。上記感光性ドライフィルムとし
ては特に限定されず、従来、めっきレジストを形成する
ために使用されている市販品を用いることができる。 (c)次に、上記感光性ドライフィルム上に、ICチッ
プ20のパッド24に対応するパターンが形成されたマ
スクを載置し、露光・現像処理を施すことにより、パッ
ド24上部が開口しためっきレジスト35を形成する。
【0081】(d)その後、めっきレジスト非形成部
に、めっき処理によりめっき層37を形成する(図6
(A)参照)。上記めっき処理は、無電解めっきであっ
てもよいし、電解めっきであってもよく、両者を併用し
てもよい。めっき層37の材質としては、例えば、銅、
ニッケル、金、銀、亜鉛、鉄等からなるものが挙げられ
る。これらのなかでは、電気特性、経済性に優れるとと
もに、後工程で形成される多層プリント配線板の導体回
路の材質も、銅が望ましいことから、銅を用いることが
望ましい。また、めっき層37の厚さは、1〜15μm
が望ましい。
【0082】(e)次に、上記めっきレジスト35を除
去した後、めっきレジスト35下に存在する金属膜36
を除去することによりトランジッション層38を形成す
る(図6(B)参照)。金属膜36の除去は、硫酸と過
酸化水素との混合液、過硫酸ナトリウム、過硫酸アンモ
ニウム、塩化第二鉄、塩化第二銅等のエッチング液を用
いて行う。
【0083】このように、第一のトランジション層形成
方法によりトランジション層を形成した場合、後工程で
層間樹脂絶縁層を形成する際に、パッド上に樹脂残りが
発生することを防ぐことができ、また、酸、酸化剤また
はエッチング液に浸漬させたり、種々のアニール工程を
経る際に、パッドの変色、溶解が発生することを防ぐこ
とができるため、パッドとバイアホールとの接続をより
確実なものとすることができる。
【0084】(4)次に、必要に応じて、上記トランジ
ション層38の表面に粗化面や粗化層(以下、両者を合
わせて単に粗化面という)38αを形成する(図6
(c)参照)。粗化面を形成することにより、トランジ
ション層38と層間樹脂絶縁層やバイアホールとの接続
がより確実なものとなるからである。なお、粗化面38
αは、エッチング処理、黒化還元処理、めっき処理等に
より形成することができる。
【0085】上記エッチング処理は、例えば、有機酸と
第二銅錯体とを含むエッチング液を用いて行うことがで
きる。上記有機酸としては、例えば、蟻酸、酢酸、プロ
ピオン酸、酪酸、吉草酸、カプロン酸、アクリル酸、ク
ロトン酸、シュウ酸、マロン酸、コハク酸、グルタル
酸、マレイン酸、安息香酸、グリコール酸、乳酸、リン
ゴ酸、スルファミン酸等が挙げられる。これらは、単独
で用いてもよく、2種以上併用してもよい。上記混合溶
液において、上記有機酸の含有量は、0.1〜30重量
%が望ましい。酸化された銅の溶解性を維持し、かつ、
触媒安定性を確保することができるからである。
【0086】上記第二銅錯体としては、アゾール類の第
二銅錯体が望ましい。このアゾール類の第二銅錯体は、
金属銅等を酸化する酸化剤として作用する。アゾール類
としては、例えば、ジアゾール、トリアゾール、テトラ
ゾール等が挙げられる。これらのなかでは、イミダゾー
ル、2−メチルイミダゾール、2−エチルイミダゾー
ル、2−エチル−4−メチルイミダゾール、2−フェニ
ルイミダゾール、2−ウンデシルイミダゾールが望まし
い。上記エッチング液において、上記第二銅錯体の含有
量は、1〜15重量%が望ましい。溶解性および安定性
に優れ、また、触媒核を構成するPd等の貴金属をも溶
解させることができるからである。
【0087】上記黒化還元処理の具体的な方法として
は、NaOH(10g/l)、NaClO2 (40g/
l)、Na3 PO4 (6g/l)、を含む水溶液を黒化
浴とする黒化処理、および、NaOH(10g/l)、
NaBH4 (6g/l)を含む水溶液を還元浴とする還
元処理を行う方法等が挙げられる。
【0088】上記めっき処理の具体的な方法としては、
硫酸銅(1〜40g/l)、硫酸ニッケル(0.1〜
6.0g/l)、クエン酸(10〜20g/l)、次亜
リン酸ナトリウム(10〜100g/l)、ホウ酸(1
0〜40g/l)および界面活性剤(日信化学工業社
製、サーフィノール465)(0.01〜10g/l)
を含むpH=9の無電解めっき浴にて無電解めっきを施
す方法等が挙げられる。
【0089】(5)次に、IC内蔵基板30上に、上記
したように、樹脂複合体のフィルムを、真空下または減
圧下で圧着することにより、樹脂複合体フィルム層を形
成し(図7(A)参照)、さらに、樹脂複合体フィルム
層50′にレーザ等を用いてバイアホール用開口48を
形成して層間樹脂絶縁層50とする(図7(B)参
照)。
【0090】(6)次に、必要に応じて、層間樹脂絶縁
層50の表面に粗化面50αを形成する(図7(C)参
照)。粗化面50αは、例えば、プラズマ処理を行うこ
とにより形成する。また、粗化面50αを形成すること
なしに、後述するスパッタリングを直接行ってもよい。
【0091】(7)次に、層間樹脂絶縁層50表面に、
必要により、銅、ニッケル、スズ、亜鉛、コバルト、タ
リウム、鉛、これらの合金等からなる薄膜導体層52を
形成する(図8(A)参照)。薄膜導体層52は、単層
であってもよいし、2層以上からなるものであってもよ
い。薄膜導体層52の厚さは、0.1〜1.0μmが望
ましい。
【0092】薄膜導体層52を形成する方法としては、
例えば、スパッタリング、無電解めっき等の方法が挙げ
られる。上記スパッタリングは、例えば、Ni−Cu合
金をターゲットにした場合、上記SV―4540を用
い、不活性ガスとしてアルゴンガスを使用し、気圧0.
6Pa、温度80℃、電力200W、時間5分間の条件
で行うことができる。また、無電解めっきにより薄膜導
体層52を形成する場合は、例えば、層間樹脂絶縁層5
0の表面に、予め、パラジウム触媒(アトテック社製)
等を付与することにより、層間樹脂絶縁層の表面および
バイアホール用開口の内壁面に触媒核を付着させてお
き、次いで、無電解めっき水溶液中に基板を浸漬するこ
とにより、無電解めっき層(薄膜導体層)52を形成す
ることができる。
【0093】(8)次に、薄膜導体層52を形成した層
間樹脂絶縁層50上の一部にドライフィルムを用いてめ
っきレジスト54を形成し、その後、薄膜導体層52を
めっきリードとして電解めっきを行い、上記めっきレジ
スト非形成部に電解めっき層56を形成する(図8
(B)参照)。上記電解めっきとしては、銅めっきを用
いることが望ましい。このとき、バイアホール用開口を
電解めっきで充填してフィールドビア構造としてもよ
く、バイアホール用開口に導電性ペースト等を充填した
後、その上に蓋めっき層を形成してフィールドビア構造
としてもよい。フィールドビア構造を形成することによ
り、バイアホールの直上にバイアホールを設けることが
できる。
【0094】(9)次に、めっきレジスト54を除去し
た後、そのめっきレジスト54下に存在する薄膜導体層
52をエッチングにて溶解除去し、薄膜導体層52と電
解めっき層56とからなる導体回路58およびバイアホ
ール60を形成する。なお、触媒を付着させた後、無電
解めっきにより薄膜導体層54を形成した場合は、酸、
または、酸化剤を用いて層間樹脂絶縁層50上の触媒を
除去してもよい。触媒として用いたパラジウムを除去す
ることにより、電気特性の低減を防止することができ
る。
【0095】さらに、必要に応じて、導体回路58およ
びバイアホール60の表面に粗化面58α、60αを形
成する(図8(C)参照)。粗化面58α、60αは、
トランジション層38表面に粗化面を形成する際に用い
る方法と同様の方法により形成することができる。
【0096】(10)次に、必要に応じて、(6)〜
(10)の工程を繰り返すことにより、さらに層間樹脂
絶縁層150および導体回路158(バイアホール16
0を含む)を形成する(図9(A)参照)。
【0097】(11)次に、最外層の導体回路158を
含む基板面にソルダーレジスト層70を形成する。上記
ソルダーレジスト層としては、例えば、ポリフェニレン
エーテル樹脂、ポリオレフィン樹脂、フッ素樹脂、熱可
塑性エラストマー、ソルダーレジスト樹脂組成物等から
なるものが挙げられる。上記ソルダーレジスト層は、未
硬化の樹脂(樹脂組成物)をロールコータ法等により塗
布したり、未硬化の樹脂フィルムを熱圧着したりした
後、レーザ処理、露光・現像処理等による開口処理を行
い、さらに、硬化処理等を行うことにより形成する(図
9(B)参照)。
【0098】上記ソルダーレジスト樹脂組成物として
は、例えば、ノボラック型エポキシ樹脂の(メタ)アク
リレート、イミダゾール硬化剤、2官能性(メタ)アク
リル酸エステルモノマー、分子量500〜5000程度
の(メタ)アクリル酸エステルの重合体、ビスフェノー
ル型エポキシ樹脂等からなる熱硬化性樹脂、多価アクリ
ル系モノマー等の感光性モノマー、グリコールエーテル
系溶剤などを含むペースト状の流動体等が挙げられ、そ
の粘度は25℃で1〜10Pa・sに調製されているこ
とが望ましい。
【0099】上記ノボラック型エポキシ樹脂の(メタ)
アクリレートとしては、例えば、フェノールノボラック
やクレゾールノボラックのグリシジルエーテルをアクリ
ル酸やメタクリル酸等と反応させたエポキシ樹脂等が挙
げられる。また、上記2官能性(メタ)アクリル酸エス
テルモノマーとしては特に限定されず、例えば、各種ジ
オール類やアクリル酸やメタクリル酸のエステル等が挙
げられる。
【0100】(12)この後、ソルダーレジスト層70
の開口部71内の導体回路158上にニッケルめっき層
72、金めっき層74等を形成することにより、半田パ
ッドを設け、該半田パッド上に、はんだペーストを印刷
して、200℃でリフローすることにより、半田バンプ
76を形成する。これにより、ICチップ20が基板に
内蔵され、半田バンプを有する多層プリント配線板を得
ることができる(図1参照)。また、上記ソルダーレジ
スト層の開口部に、はんだペーストを印刷した後、開口
部に導電性ピンを載置し、200℃でリフローすること
により、外部端子と接続するためのPGA(Pin Grid Ar
ray)が配設された多層プリント配線板としてもよい。
【0101】また、本発明の製造方法では、第一のトラ
ンジション層形成方法(上記(3)の工程)に代えて、
下記(a)〜(e)の工程を含む方法(以下、第二のト
ランジション層形成方法という)を用いてトランジショ
ン層38を形成してもよい。なお、上記第二のトランジ
ション層形成方法を用いる場合も、トランジション層3
8を形成する工程以外は、上記の製造方法を用いればよ
い。上記第二のトランジション層形成方法については、
図12を参照しながら説明する。
【0102】(a)まず、IC内蔵基板の全面に上記し
た第一のトランジション層形成方法の工程(a)と同様
にして、金属膜36′を形成する(図12(A)参
照)。 (b)次に、上記金属膜上の全面に無電解めっきおよび
/または電解めっきによりめっき層37′を形成する。
めっき層37′としては、電解銅めっき層が望ましい
(図12(B)参照)。めっき層37′の厚さは、1〜
15μmが望ましい。上記厚さが15μmを超えると、
後述するエッチングの際にアンダーカットが発生し、形
成されるトラジシッン層とパッド24との界面に隙間が
発生し、両者の間で剥離が発生する原因となることがあ
るからである。
【0103】(c)次に、上記めっき層上に、感光性ド
ライフィルムを貼り付ける。上記感光性ドライフィルム
としては特に限定されず、従来、エッチングレジストを
形成するために使用されている市販品を用いればよい。 (d)次に、上記感光性ドライフィルム上に、形成する
トランジション層に対応するパターンが形成されたマス
クを載置し、露光・現像処理を施すことにより、トラン
ジション層非形成部に相当する部分が開口したエッチン
グレジスト39を形成する(図12(C)参照)。
【0104】(e)さらに、エッチングレジスト39非
形成部下の金属膜36′およびめっき層37′をエッチ
ング処理により除去することにより、トランジション層
38を形成する(図12(D)参照)。上記エッチング
処理は、例えば、硫酸/過酸化水素水溶液、塩化第二
鉄、塩化第二銅、過硫酸アンモニウム等の過硫酸塩の水
溶液等のエッチング液を用いて行えばよい。
【0105】このように、第二のトランジション層形成
方法によりトランジション層を形成した場合も、後工程
で層間樹脂絶縁層を形成する際に、パッド上に樹脂残り
が発生することを防ぐことができ、また、酸、酸化剤ま
たはエッチング液に浸漬させたり、種々のアニール工程
を経る際に、パッドの変色、溶解が発生することを防ぐ
ことができるため、パッドとバイアホールとの接続をよ
り確実なものとすることができる。
【0106】なお、製品認識文字などを形成するための
文字印刷工程やソルダーレジスト層改質のために、酸素
や四塩化炭素などのプラズマ処理を適時行ってもよい。
以上の方法は、セミアディティブ法によるものである
が、フルアディティブ法を採用してもよい。
【0107】このように、本発明の製造方法を用いるこ
とにより、ICチップ等の電子部品が基板内に内蔵さ
れ、該ICチップと多層プリント配線板とが、リード部
品を介さず、直接電気的に接続された多層プリント配線
板を製造することができる。また、本発明の製造方法で
は、層間樹脂絶縁層の形成に樹脂複合体のフィルムを用
いているため、耐熱性、絶縁性に優れるとともに、耐ク
ラック性および形状保持性に優れる層間樹脂絶縁層を有
する多層プリント配線板を製造することができる。
【0108】
【実施例】以下、本発明をさらに詳細に説明する。
【0109】(実施例1) A.樹脂複合体からなるフィルムの作製 ビスフェノールA型エポキシ樹脂(エポキシ当量46
9、油化シェルエポキシ社製エピコート1001)30
重量部、クレゾールノボラック型エポキシ樹脂(エポキ
シ当量215、大日本インキ化学工業社製 エピクロン
N−673)40重量部、トリアジン構造含有フェノー
ルノボラック樹脂(フェノール性水酸基当量120、大
日本インキ化学工業社製 フェノライトKA−705
2)30重量部をエチルジグリコールアセテート20重
量部、ソルベントナフサ20重量部に攪拌しながら加熱
溶解させ、そこへ末端エポキシ化ポリブタジエンゴム
(ナガセ化成工業社製 デナレックスR−45EPT)
15重量部と2−フェニル−4、5−ビス(ヒドロキシ
メチル)イミダゾール粉砕品1.5重量部、微粉砕シリ
カ2重量部、シリコン系消泡剤0.5重量部を添加し樹
脂複合体の溶液を調製した。得られた樹脂複合体の溶液
を厚さ38μmのPETフィルム上に乾燥後の厚さが5
0μmとなるようにロールコーターを用いて塗布した
後、80〜120℃で10分間乾燥させることにより、
樹脂複合体のフィルムを作製した。
【0110】B.IC内蔵多層プリント配線板の製造 (1)その上部がパッシベーション膜22により被覆さ
れ、パッシベーション膜22の開口内に入出力端子とし
てアルミニウムパッド24が形成されているICチップ
20が内蔵された厚さ0.8μmのBT(ビスマレイミ
ドトリアジン)樹脂基板(以下、IC内蔵BT基板とも
いう)30を出発材料とした。(図2(A)参照)。ま
ず、ICチップ20の四隅に配設された位置決めマーク
(図示せず)をカメラで撮影し、上記位置決めマークを
基準として、IC内蔵基板30の四隅にレーザで位置決
めマークを形成することによりICチップの位置決めを
行った。
【0111】(2)次に、IC内蔵BT基板30上に、
Aで作製した樹脂複合体のフィルムを、以下の方法によ
り真空ラミネータ装置を用いて張り付けることにより樹
脂複合体フィルム層50′を形成した(図2(B)参
照)。即ち、樹脂複合体のフィルムを上記基板上に載置
し、真空度75Pa、圧力0.4MPa、温度80℃、
圧着時間60秒の条件で張り付け、その後、100℃で
30分、150度で1時間熱硬化させた。
【0112】(3)次に、樹脂複合体フィルム層50′
上に、貫通孔が形成されたマスクを介して、波長10.
4μmのCO2 ガスレーザにて、ビーム径4.0mm、
トップハットモード、パルス幅8.0μ秒、マスクの貫
通孔の径1.0mm、2ショットの条件で樹脂複合体フ
ィルム層50′に、直径60μmのバイアホール用開口
48を形成し、層間樹脂絶縁層50とした(図2(C)
参照)。
【0113】(4)層間樹脂絶縁層50を形成した基板
を、800g/lのクロム酸を含む70℃の溶液に19
分間浸漬し、層間樹脂絶縁層50の表面に存在するエポ
キシ樹脂粒子を溶解除去することにより、バイアホール
用開口48の内壁を含む層間樹脂絶縁層50の表面に粗
化面50α(粗化深さ3μm)を形成した(図2(D)
参照)。
【0114】(5)次に、上記処理を終えた基板を、中
和溶液(シプレイ社製)に浸漬してから水洗いした。さ
らに、日本真空技術株式会社製のSV−4540を用
い、Znをターゲットにしたスパッタリングを、気圧
0.6Pa、温度80℃、電力200W、時間5分間の
条件で行い、Znからなる厚さ0.1μmの薄膜導体層
52を層間樹脂絶縁層50の表面に形成した(図3
(A)参照)。
【0115】(6)次に、市販の感光性ドライフィルム
を薄膜導体層52に張り付け、マスクを載置して100
mJ/cm2 で露光し、0.8%の炭酸ナトリウム水溶
液で現像処理することにより、厚さ25μmのめっきレ
ジスト54を形成した。その後、薄膜導体層52をめっ
きリードとして下記の条件で電解銅めっきを行い、上記
めっきレジスト非形成部に厚さ18μmの電解銅めっき
層56を形成した(図3(B)参照)。
【0116】〔電解銅めっき水溶液〕 硫酸 2.24 mol/l 硫酸銅 0.26 mol/l 添加剤(アトテックジャパン社製、カパラシドHL) 19.5 ml/l 〔電解めっき条件〕 電流密度 1A/dm2 時間 65分 温度 22℃±2℃
【0117】(7)次に、めっきレジスト54を5%K
OHで剥離除去した後、そのめっきレジスト下に存在し
ていた薄膜導体層52をエッチングにて溶解除去し、薄
膜導体層52と電解めっき層56からなる厚さ15μm
の導体回路58およびバイアホール60を形成した。そ
の後、導体回路58(バイアホール60を含む)を形成
した基板にエッチング液をスプレイで吹きつけ、導体回
路58の表面に粗化面58αを形成した(図3(C)参
照)。ここで、エッチング液としては、イミダゾール銅
(II)錯体10重量部、グリコール酸7重量部、塩化
カリウム5重量部およびイオン交換水78重量部を混合
したものを使用した。さらに、ホウフッ化スズ(0.1
mol/l)、チオ尿素(1.0mol/l)を含む温
度50℃、pH=1.2のめっき浴を用い、Cu−Sn
置換反応により、粗化面の表面に厚さ0.3μmのSn
層を設けた。但し、Sn層については、図示しない。
【0118】(8)次に、(2)〜(7)の工程を繰り
返すことにより、さらに上層の層間樹脂絶縁層150お
よび導体回路158(バイアホール160を含む)を形
成した(図4(A)参照)。但し、Sn置換は行わなか
った。
【0119】(9)次に、ジエチレングリコールジメチ
ルエーテル(DMDG)に60重量%の濃度になるよう
に溶解させた、クレゾールノボラック型エポキシ樹脂
(日本化薬社製)のエポキシ基50%をアクリル化した
感光性付与のオリゴマー(分子量4000)46.67
重量部、メチルエチルケトンに溶解させた80重量%の
ビスフェノールA型エポキシ樹脂(油化シェル社製、商
品名:エピコート1001)15重量部、イミダゾール
硬化剤(四国化成社製、商品名:2E4MZ−CN)
1.6重量部、感光性モノマーである多官能アクリルモ
ノマー(共栄化学社製、商品名:R604)3重量部、
同じく多価アクリルモノマー(共栄化学社製、商品名:
DPE6A)1.5重量部、分散系消泡剤(サンノプコ
社製、商品名:S−65)0.71重量部を容器にと
り、攪拌、混合して混合組成物を調整し、この混合組成
物に対して光重量開始剤としてベンゾフェノン(関東化
学社製)2.0重量部、光増感剤としてのミヒラーケト
ン(関東化学社製)0.2重量部を加えて、粘度を25
℃で2.0Pa・sに調整したソルダーレジスト組成物
を得た。なお、粘度測定は、B型粘度計(東京計器社
製、DVL−B型)で60rpmの場合はローターN
o.4、6rpmの場合はローターNo.3によった。
【0120】(10)次に、基板30に、上記ソルダー
レジスト組成物を20μmの厚さで塗布し、70℃で2
0分間、70℃で30分間の条件で乾燥処理を行った
後、ソルダーレジストレジスト開口部のパターンが描画
された厚さ5mmのフォトマスクをソルダーレジスト層
70に密着させて1000mJ/cm2 の紫外線で露光
し、DMTG溶液で現像処理し、200μmの直径の開
口71を形成した(図4(B)参照)。
【0121】(11)次に、ソルダーレジスト層70を
形成した基板を、塩化ニッケル(2.3×10-1mol
/l)、次亜リン酸ナトリウム(2.8×10-1mol
/l)、クエン酸ナトリウム(1.6×10-1mol/
l)を含むpH=4.5の無電解ニッケルめっき液に2
0分間浸漬して、開口部71に厚さ5μmのニッケルめ
っき層72を形成した。さらに、その基板を、シアン化
金カリウム(7.6×10-3mol/l)、塩化アンモ
ニウム(1.9×10-1mol/l)、クエン酸ナトリ
ウム(1.2×10-1mol/l)、次亜リン酸ナトリ
ウム(1.7×10-1mol/l)を含む無電解めっき
液に80℃の条件で7.5分間浸漬して、ニッケルめっ
き層72上に厚さ0.03μmの金めっき層74を形成
することで、導体回路158に半田パッド75を形成し
た(図4(C)参照)。
【0122】(12)この後、ソルダーレジスト層70
の開口部71に、はんだペーストを印刷して、200℃
でリフローすることにより、半田バンプ76を形成し
た。これにより、ICチップ20を内蔵し、半田バンプ
76を有する多層プリント配線板100を得た(図10
参照)。
【0123】(実施例2) A.樹脂複合体からなるフィルムの作製 実施例1と同様にして行った。
【0124】B.IC内蔵多層プリント配線板の製造 (1)実施例1と同様のIC内蔵BT基板30を出発材
料とし(図2(A)参照)、まず、実施例1と同様にI
Cチップの位置決めを行った。
【0125】(2)次に、ICチップを含む基板表面
に、Aで作製した樹脂複合体のフィルムを、以下の方法
により真空ラミネータ装置を用いて張り付けることによ
り樹脂複合体フィルム層50′を形成した(図2(B)
参照)。即ち、樹脂複合体のフィルムを上記基板上に載
置し、真空度75Pa、圧力0.4MPa、温度80
℃、圧着時間60秒の条件で張り付け、その後、170
℃で30分間熱硬化させた。
【0126】(3)次に、樹脂複合体フィルム層50′
上に、貫通孔が形成されたマスクを介して、波長10.
4μmのCO2 ガスレーザにて、ビーム径4.0mm、
トップハットモード、パルス幅8.0μ秒、マスクの貫
通孔の径1.0mm、2ショットの条件で樹脂複合体フ
ィルム層50′に、直径60μmのバイアホール用開口
48を形成し、層間樹脂絶縁層50とした。
【0127】(4)バイアホール用開口48を形成した
基板を、60g/lの過マンガン酸を含む80℃の溶液
に10分間浸漬し、層間樹脂絶縁層50の表面に存在す
るエポキシ樹脂粒子を溶解除去することにより、バイア
ホール用開口48の内壁を含む層間樹脂絶縁層50の表
面に粗化面50α(粗化深さ3μm)を形成した(図2
(D)参照)。
【0128】(5)次に、上記処理を終えた基板を、中
和溶液(シプレイ社製)に浸漬してから水洗いした。さ
らに、日本真空技術株式会社製のSV−4540を用
い、Crをターゲットにしたスパッタリングを、気圧
0.6Pa、温度80℃、電力200W、時間5分間の
条件で行い、Crからなる厚さ0.1μmの薄膜導体層
52を層間樹脂絶縁層50の表面に形成した(図3
(A)参照)。
【0129】(6)次に、市販の感光性ドライフィルム
を薄膜導体層52に張り付け、マスクを載置して100
mJ/cm2 で露光し、0.8%の炭酸ナトリウム水溶
液で現像処理することにより、厚さ25μmのめっきレ
ジスト54を形成した。その後、薄膜導体層52をめっ
きリードとして実施例1の(6)の工程と同様の条件で
電解銅めっきを行い、上記めっきレジスト非形成部に厚
さ18μmの電解銅めっき層56を形成した(図3
(B)参照)。
【0130】(7)次に、レジスト54を5%KOHで
剥離除去した後、そのめっきレジスト下に存在していた
薄膜導体層52をエッチングにて溶解除去し、薄膜導体
層52と電解めっき層56からなる厚さ15μmの導体
回路58およびバイアホール60を形成し、その後、導
体回路58(バイアホール60を含む)を形成した基板
にエッチング液をスプレイで吹きつけ、導体回路58の
表面に粗化面58αを形成した(図3(C)参照)。こ
こで、エッチング液としては、イミダゾール銅(II)
錯体10重量部、グリコール酸7重量部、塩化カリウム
5重量部およびイオン交換水78重量部を混合したもの
を使用した。さらに、ホウフッ化スズ(0.1mol/
l)、チオ尿素(1.0mol/l)を含む温度50
℃、pH=1.2のめっき浴を用い、Cu−Sn置換反
応により、粗化面の表面に厚さ0.3μmのSn層を設
けた。但し、Sn層については、図示しない。
【0131】(8)次に、(2)〜(7)の工程を繰り
返すことにより、さらに上層の層間樹脂絶縁層150お
よび導体回路158(バイアホール160を含む)を形
成した(図4(A)参照)。但し、Sn置換は行わなか
った。
【0132】(9)次に、実施例(9)〜(12)と同
様にして、半田バンプ76を有する多層プリント配線板
100を得た(図10参照)。
【0133】(実施例3)実施例1の工程(5)におい
て、Znをターゲットにしたスパッタリングに代えて、
Niをターゲットにしたスパッタリングを、気圧0.6
Pa、温度80℃、電力200W、時間5分間の条件で
行い、Niからなる厚さ0.1μmの薄膜導体層52を
層間樹脂絶縁層50の表面に形成した以外は実施例1と
同様にして多層プリント配線板を得た。
【0134】(実施例4) A.樹脂複合体からなるフィルムの作製 実施例1と同様にして行った。
【0135】B.IC内蔵多層プリント配線板の製造 (1)実施例1と同様の厚さ0.8μmのIC内蔵BT
基板30を出発材料とした(図5(A)参照)。まず、
ICチップ20の四隅に配設された位置決めマークをカ
メラで撮影し、上記位置決めマークを基準として、IC
内蔵基板30の四隅にレーザで位置決めマークを形成す
ることによりICチップの位置決めを行った。
【0136】(2)次に、Znをターゲットにしたスパ
ッタリングを、日本真空技術株式会社製のSV−454
0を用い、ガス圧0.6Pa、温度80℃、電力200
W、時間5分間の条件で行い、IC内蔵BT基板30の
全面に厚さ0.1μmのZn膜を形成し、さらに、Zn
膜上に無電解銅めっきにより厚さ0.7μmの無電解銅
めっき膜を形成することにより、亜鉛と銅とからなる金
属膜36を形成した(図5(B)参照)。
【0137】(3)次に、金属膜36上に、感光性ドラ
イフィルムを張りつけた後、該感光性ドライフィルム上
に、パッド24に対応するパターンが形成されたマスク
を載置し、露光・現像処理を施すことにより、パッド2
4の上部に開口を有するめっきレジスト35を形成し
た。さらに、めっきレジスト35非形成部に、以下の条
件で電解銅めっきを施して電解銅めっき層37を設けた
(図6(A)参照)。
【0138】〔電解銅めっき水溶液〕 硫酸 2.24 mol/l 硫酸銅 0.26 mol/l 添加剤(アトテックジャパン社製、カパラシドHL) 19.5 ml/l 〔電解めっき条件〕 電流密度 1A/dm2 時間 65分 温度 22℃±2℃
【0139】(4)さらに、めっきレジスト35を除去
した後、めっきレジスト35下の金属膜36をエッチン
グにより除去することにより、ICチップのパッド24
上に直径60μmのトランジション層38を形成した
(図6(B)参照)。なお、エッチング液としては、硫
酸と過酸化水素との混合液を用いた。
【0140】(5)次に、トランジション層38を形成
したIC内蔵BT基板30にエッチング液をスプレイで
吹きつけ、トランジション層38の表面に粗化面38α
を形成した(図6(C)参照)。ここで、エッチング液
としては、イミダゾール銅(II)錯体10重量部、グ
リコール酸7重量部、塩化カリウム5重量部およびイオ
ン交換水78重量部を混合したものを使用した。
【0141】(6)次に、トランジション層38が形成
されたIC内蔵BT基板30上に、Aで作製した樹脂複
合体のフィルムを、以下の方法により真空ラミネータ装
置を用いて張り付けることにより樹脂複合体フィルム層
50′を形成した(図7(A)参照)。即ち、樹脂複合
体のフィルムを上記基板上に載置し、真空度75Pa、
圧力0.4MPa、温度80℃、圧着時間60秒の条件
で張り付け、その後、100℃で30分、150度で1
時間熱硬化させた。
【0142】次いで、樹脂複合体フィルム層50′上
に、貫通孔が形成されたマスクを介して、波長10.4
μmのCO2 ガスレーザにて、ビーム径4.0mm、ト
ップハットモード、パルス幅8.0μ秒、マスクの貫通
孔の径1.0mm、2ショットの条件で樹脂複合体フィ
ルム層50′に、直径60μmのバイアホール用開口4
8を形成し、層間樹脂絶縁層50とした(図7(B)参
照)。
【0143】(7)層間樹脂絶縁層50を形成した基板
を、800g/lのクロム酸を含む70℃の溶液に19
分間浸漬し、層間樹脂絶縁層50の表面に存在するエポ
キシ樹脂粒子を溶解除去することにより、バイアホール
用開口48の内壁を含む層間樹脂絶縁層50の表面に粗
化面50α(粗化深さ3μm)を形成した(図7(C)
参照)。
【0144】(8)次に、上記処理を終えた基板を、中
和溶液(シプレイ社製)に浸漬してから水洗いした。さ
らに、粗化面50αを形成した層間樹脂絶縁層50の表
面に、パラジウム触媒(アトテック社製)を付与するこ
とにより、層間樹脂絶縁層50の表面およびバイアホー
ル用開口48の内壁面に触媒核を付着させた。
【0145】(9)続いて、以下の組成の無電解銅めっ
き水溶液中に基板を浸漬して、粗化面全体に厚さ0.6
〜0.9μmの銅からなる薄膜導体層52を形成した
(図8(A)参照)。 〔無電解めっき水溶液〕 NiSO4 0.003 mol/l 酒石酸 0.200 mol/l 硫酸銅 0.030 mol/l HCHO 0.050 mol/l NaOH 0.100 mol/l α、α′−ビピリジル 40 mg/l ポリエチレングリコール(PEG) 0.10 g/l 〔無電解めっき条件〕 35℃の液温度で40分
【0146】(10)次に、薄膜導体層52を形成した
層間樹脂絶縁層50上の一部にドライフィルムを用いて
めっきレジストを形成し、その後、薄膜導体層52をめ
っきリードとして上記(3)と同様の条件で電解銅めっ
きを行い、上記めっきレジスト非形成部に電解銅めっき
層56を形成した(図8(B)参照)。
【0147】(11)次に、めっきレジスト54を5%
KOHで剥離除去した後、そのめっきレジスト下に存在
していた薄膜導体層52をエッチングにて溶解除去し、
薄膜導体層52と電解めっき層56からなる厚さ15μ
mの導体回路58およびバイアホール60を形成した。
その後、導体回路58(バイアホール60を含む)を形
成した基板にエッチング液をスプレイで吹きつけ、導体
回路58表面に粗化面58α、60αを形成した(図8
(C)参照)。エッチング液としては、上記(5)の工
程で、トランジション層の表面に粗化面を形成する際に
使用したエッチング液と同様のものを用いた。
【0148】(12)次に、(6)〜(11)の工程を
繰り返すことにより、さらに上層の層間樹脂絶縁層15
0および導体回路158(バイアホール160を含む)
を形成した(図9(A)参照)。
【0149】(13)次に、実施例1と同様にしてソル
ダーレジスト組成物を得た。さらに、最外層に導体回路
158の形成されたIC内蔵基板30に、上記ソルダー
レジスト組成物を20μmの厚さで塗布し、70℃で2
0分間、70℃で30分間の条件で乾燥処理を行った
後、ソルダーレジストレジスト開口部のパターンが描画
された厚さ5mmのフォトマスクをソルダーレジスト層
70に密着させて1000mJ/cm2 の紫外線で露光
し、DMTG溶液で現像処理し、200μmの直径の開
口71を形成した(図9(B)参照)。
【0150】(14)次に、ソルダーレジスト層70を
形成した基板を、塩化ニッケル(2.3×10-1mol
/l)、次亜リン酸ナトリウム(2.8×10-1mol
/l)、クエン酸ナトリウム(1.6×10-1mol/
l)を含むpH=4.5の無電解ニッケルめっき液に2
0分間浸漬して、開口部71に厚さ5μmのニッケルめ
っき層72を形成した。さらに、その基板を、シアン化
金カリウム(7.6×10-3mol/l)、塩化アンモ
ニウム(1.9×10-1mol/l)、クエン酸ナトリ
ウム(1.2×10-1mol/l)、次亜リン酸ナトリ
ウム(1.7×10-1mol/l)を含む無電解めっき
液に80℃の条件で7.5分間浸漬して、ニッケルめっ
き層72上に厚さ0.03μmの金めっき層74を形成
することで、導体回路158に半田パッド75を形成し
た(図9(C)参照)。
【0151】(15)この後、ソルダーレジスト層70
の開口部71に、はんだペーストを印刷して、200℃
でリフローすることにより、半田バンプ76を形成す
る。これにより、ICチップ20を内蔵し、半田バンプ
76を有する多層プリント配線板10を得た(図1参
照)。
【0152】(実施例5)実施例4の工程(2)におい
て、Znをターゲットにしたスパッタリングに代えて、
Crをターゲットにしたスパッタリングを、気圧0.6
Pa、温度80℃、電力200W、時間5分間の条件で
行い、IC内蔵基板30の全面に、厚さ0.1μmのC
r膜を形成し、さらに、Cr膜上に無電解銅めっきによ
り厚さ0.7μmの無電解銅めっき膜を形成することに
より、クロムと銅とからなる金属膜36を形成した以外
は実施例4と同様にして多層プリント配線板を得た。
【0153】(実施例6) A.樹脂複合体からなるフィルムの作製 実施例1と同様にして行った。 B.IC内蔵基板多層プリント配線板の製造 (1)実施例1と同様の厚さ0.8μmのIC内蔵BT
基板30を出発材料とした(図5(A)参照)。まず、
ICチップ20の四隅に配設された位置決めマークをカ
メラで撮影し、上記位置決めマークを基準として、IC
内蔵基板30の四隅にレーザで位置決めマークを形成す
ることによりICチップの位置決めを行った。
【0154】(2)次に、Niをターゲットにしたスパ
ッタリングを、日本真空技術株式会社製のSV−454
0を用い、ガス圧0.6Pa、温度80℃、電力200
W、時間5分間の条件で行い、IC内蔵BT基板30の
全面に厚さ0.1μmのNi膜を形成し、さらに、Ni
膜上に、さらに無電解銅めっきにより厚さ0.7μmの
無電解銅めっき膜を形成することにより、ニッケルと銅
とからなる金属膜36′を形成した(図12(A)参
照)。
【0155】(3)次に、金属膜36′上に、実施例4
の工程(3)と同様の条件で、電解銅をめっきを施し、
金属膜36′上の全面に電解銅めっき層37′を設けた
(図12(B)参照)。
【0156】(4)さらに、上記電解銅めっき層37′
上に、感光性ドライフィルムを張りつけ、該感光性ドラ
イフィルム上に、トランジション層に対応するパターン
が形成されたマスクを載置し、露光・現像処理を施すこ
とにより、トランジション層非形成部に相当する部分が
開口したエッチングレジスト39を形成した(図12
(C)参照)。
【0157】(5)さらに、エッチングレジスト39非
形成部下の金属膜36′および電解銅めっき層37′を
エッチング処理により除去することにより、ICチップ
上に直径60μmのトランジション層38を形成した
(図12(D)参照)。なお、このエッチング処理で
は、硫酸と過酸化水素水溶液とからなるエッチング液を
使用した。
【0158】(6)実施例4の(5)〜(12)の工程
と同様にして、最外層に導体回路158が形成された基
板を作製した(図9(A)参照)。
【0159】(7)次に、実施例1と同様にしてソルダ
ーレジスト組成物を得た。さらに、最外層に導体回路1
58の形成されたIC内蔵基板30に、上記ソルダーレ
ジスト組成物を20μmの厚さで塗布し、70℃で20
分間、70℃で30分間の条件で乾燥処理を行った後、
ソルダーレジストレジスト開口部のパターンが描画され
た厚さ5mmのフォトマスクをソルダーレジスト層70
に密着させて1000mJ/cm2 の紫外線で露光し、
DMTG溶液で現像処理し、200μmの直径の開口7
1を形成した(図9(B)参照)。
【0160】(8)次に、ソルダーレジスト層70を形
成した基板を、塩化ニッケル(2.3×10-1mol/
l)、次亜リン酸ナトリウム(2.8×10-1mol/
l)、クエン酸ナトリウム(1.6×10-1mol/
l)を含むpH=4.5の無電解ニッケルめっき液に2
0分間浸漬して、開口部71に厚さ5μmのニッケルめ
っき層72を形成した。さらに、その基板を、シアン化
金カリウム(7.6×10 -3mol/l)、塩化アンモ
ニウム(1.9×10-1mol/l)、クエン酸ナトリ
ウム(1.2×10-1mol/l)、次亜リン酸ナトリ
ウム(1.7×10 -1mol/l)を含む無電解めっき
液に80℃の条件で7.5分間浸漬して、ニッケルめっ
き層72上に厚さ0.03μmの金めっき層74を形成
することで、導体回路158に半田パッド75を形成し
た(図9(C)参照)。
【0161】(9)この後、ソルダーレジスト層70の
開口部71に、はんだペーストを印刷した後、該はんだ
ペーストを介して半田パッド上に導電性ピン176を載
置し、200℃でリフローすることにより、ICチップ
20を内蔵し、PGA(Pin Grid Array)が配設された
多層プリント配線板110を得た(図11参照)。
【0162】(実施例7)以下の方法により、樹脂複合
体からなるフィルムの作製を行った以外は、実施例1と
同様にしてIC内蔵多層プリント配線板を得た。まず、
ビスフェノールA型エポキシ樹脂(エポキシ当量46
9、油化シェルエポキシ社製エピコート1001)30
重量部、フェノキシ樹脂(東都化成社製 YPB−40
−PXM40)40重量部、トリアジン構造含有フェノ
ールノボラック樹脂(フェノール性水酸基当量120、
大日本インキ化学工業社製 フェノライトKA−705
2)30重量部をエチルジグリコールアセテート20重
量部、ソルベントナフサ20重量部に攪拌しながら加熱
溶解させ、そこへ末端エポキシ化ポリブタジエンゴム
(ナガセ化成工業社製 デナレックスR−45EPT)
15重量部と2−フェニル−4、5−ビス(ヒドロキシ
メチル)イミダゾール粉砕品1.5重量部、微粉砕シリ
カ2重量部、シリコン系消泡剤0.5重量部を添加し樹
脂複合体の溶液を調製した。次に、得られた樹脂複合体
の溶液を厚さ38μmのPETフィルム上に乾燥後の厚
さが50μmとなるようにロールコーターを用いて塗布
した後、80〜120℃で10分間乾燥させることによ
り、樹脂複合体のフィルムを作製した。
【0163】(実施例8)実施例7と同様の方法を用い
て、樹脂複合体からなるフィルムを作製した以外は、実
施例4と同様にしてIC内蔵多層プリント配線板を得
た。
【0164】このようにして製造した多層プリント配線
板について、ICチップのパッド表面の観察、並びに、
信頼性試験前後における導体回路と層間樹脂絶縁層との
間での剥離の発生の有無、ICチップのパッドとバイア
ホールとの間での剥離の発生の有無、層間樹脂絶縁層で
のクラックの発生の有無、および、導通試験時の短絡、
断線の発生の有無を以下の評価方法を用いて評価した。
【0165】(1)パッド表面の観察 多層プリント配線板を刃物で切断し、切断した断面を顕
微鏡で観察した。なお、ここでは、ICチップのパッド
部分を通るように多層プリント配線板を切断した。
【0166】(2)信頼性試験 得られた多層プリント配線板を、−65℃の雰囲気下に
3分間維持した後、130℃の雰囲気下に3分間維持す
るサイクルを1000回繰り返した。
【0167】(3)導体回路と層間樹脂絶縁層との間で
の剥離の発生の有無 上記(1)と同様にして多層プリント配線板をカッター
で切断し、切断した断面を顕微鏡で観察した。 (4)ICチップのパッドとバイアホールとの間での剥
離の発生の有無上記(1)と同様にして多層プリント配
線板をカッターで切断し、切断した断面を顕微鏡で観察
した。
【0168】(5)層間樹脂絶縁層でのクラックの発生
の有無 上記(1)と同様にして多層プリント配線板をカッター
で切断し、切断した断面を顕微鏡で観察した。 (6)短絡または断線の発生の有無 得られたICチップ内蔵多層プリント配線板の導通試験
を行い、モニターに表示された結果から導通状態を評価
した。
【0169】上記評価の結果、実施例1〜3および7の
多層プリント配線板は、トランジション層が形成されて
いないため、バイアホールとICチップのパッドとの間
で位置ずれを生じでいる部分や、パッド表面に樹脂残り
が発生しているが一部に見られたものの、バイアホール
とパッドとは接続されており、製品の性能に影響を及ぼ
す程のものではなかった。また、導体回路と層間樹脂絶
縁層との間や、パッドとバイアホールとの間では、剥離
が発生しておらず、また、層間樹脂絶縁層にクラックは
発生しなかった。さらに、導通試験において、短絡や断
線は発生していなかった。
【0170】また、実施例4〜6および8の多層プリン
ト配線板では、パッド上にトランジション層を形成した
ため、バイアホールとICチップのパッドとの間での位
置ずれや、パッド表面での樹脂残りは発生していなかっ
た。また、導体回路と層間樹脂絶縁層との間や、パッド
とバイアホールとの間での剥離は発生しておらず、ま
た、層間樹脂絶縁層にクラックは発生しなかった。さら
に、導通試験において、短絡や断線は発生していなかっ
た。
【0171】
【発明の効果】以上説明したように、本発明の多層プリ
ント配線板は、上述の構成からなるため、電子部品とプ
リント配線板との接続の際に、リード部品や封止樹脂を
用いる必要がなく、また、層間樹脂絶縁層が、耐熱性、
耐クラック性、絶縁性、および、バイアホールの形状保
持性に優れる樹脂複合体からなるため、電気接続性、お
よび、信頼性に優れる。
【0172】また、本発明の多層プリント配線板の製造
方法は、樹脂複合体のフィルムを用いて層間樹脂絶縁層
を形成するため、層間樹脂絶縁層形成時に、パッシベー
ション膜や電子部品のパッドが損傷したり、樹脂複合体
フィルム層にクラックが発生したりすることがなく、耐
熱性、耐クラック性、絶縁性、および、バイアホールの
形状保持性に優れる層間樹脂絶縁層を有する多層プリン
ト配線板を製造することができる。
【図面の簡単な説明】
【図1】図1は、本発明の多層プリント配線板の一例を
模式的に示す断面図である。
【図2】(A)〜(D)は、本発明の多層プリント配線
板の製造工程を模式的に示す断面である。
【図3】(A)〜(C)は、本発明の多層プリント配線
板の製造工程を模式的に示す断面である。
【図4】(A)〜(C)は、本発明の多層プリント配線
板の製造工程を模式的に示す断面である。
【図5】(A)、(B)は、本発明の多層プリント配線
板の製造工程を模式的に示す断面である。
【図6】(A)〜(C)は、本発明の多層プリント配線
板の製造工程を模式的に示す断面である。
【図7】(A)〜(C)は、本発明の多層プリント配線
板の製造工程を模式的に示す断面である。
【図8】(A)〜(C)は、本発明の多層プリント配線
板の製造工程を模式的に示す断面である。
【図9】(A)〜(C)は、本発明の多層プリント配線
板の製造工程を模式的に示す断面である。
【図10】図10は、本発明の多層プリント配線板の別
の一例を模式的に示す断面である。
【図11】図11は、本発明の多層プリント配線板のさ
らに別の一例を模式的に示す断面である。
【図12】(A)〜(D)は、本発明の多層プリント配
線板の製造工程を模式的に示す断面である。
【符号の説明】
20 ICチップ 24 パッド 30 IC内蔵基板 38 トランジション層 50、150 層間樹脂絶縁層 58、158 導体回路 60、160 バイアホール 70 ソルダーレジスト層 76 半田バンプ

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 電子部品が内蔵または収納されている基
    板上に、層間樹脂絶縁層と導体回路とが順次形成され、
    前記電子部品と導体回路、および、上下の導体回路がバ
    イアホールを介して接続されてなる多層プリント配線板
    であって、前記層間樹脂絶縁層は、熱可塑性樹脂と熱硬
    化性樹脂とを含む樹脂複合体からなることを特徴とする
    多層プリント配線板。
  2. 【請求項2】 前記熱可塑性樹脂は、ポリスルホン、ポ
    リエーテルスルホン、ポリエーテルイミドおよびフェノ
    キシ樹脂からなる群より選択される少なくとも一種であ
    る請求項1に記載の多層プリント配線板。
  3. 【請求項3】 前記電子部品のパッド部分にはトランジ
    ション層が形成され、前記電子部品と導体回路とは、前
    記トランジション層およびバイアホールを介して接続さ
    れている請求項1〜3のいずれか1に記載の多層プリン
    ト配線板。
  4. 【請求項4】 電子部品が内蔵または収納されている基
    板上に、層間樹脂絶縁層と導体回路とが順次形成され、
    前記電子部品と導体回路、および、上下の導体回路がバ
    イアホールを介して接続されてなる多層プリント配線板
    の製造方法であって、前記層間樹脂絶縁層を形成する際
    に、熱可塑性樹脂と熱硬化性樹脂とを含む樹脂複合体の
    フィルムを用い、前記フィルムを、前記電子部品が内蔵
    または収納されている基板、または、前記基板上に前記
    層間樹脂絶縁層と導体回路とが少なくとも一層づつ形成
    された基板に圧着して、樹脂複合体フィルム層を形成し
    た後、前記樹脂複合体フィルム層に、バイアホール用開
    口を形成することにより層間樹脂絶縁層とすることを特
    徴とする多層プリント配線板の製造方法。
  5. 【請求項5】 前記熱可塑性樹脂は、ポリスルホン、ポ
    リエーテルスルホン、ポリエーテルイミドおよびフェノ
    キシ樹脂からなる群より選択される少なくとも一種であ
    る請求項4に記載の多層プリント配線板の製造方法。
  6. 【請求項6】 電子部品が内蔵または収納されている基
    板に樹脂複合体のフィルムを圧着する前に、下記(a)
    〜(e)の工程を行うことにより、電子部品のパッド部
    分にトランジション層を形成する請求項4または5に記
    載の多層プリント配線板の製造方法。 (a)電子部品が内蔵または収納されている基板上に、
    金属膜を形成する工程と、(b)前記金属膜上に、感光
    性ドライフィルムを貼り付ける工程と、(c)前記感光
    性ドライフィルムに、露光・現像処理を施すことにより
    めっきレジストを形成する工程と、(d)前記めっきレ
    ジスト非形成部にめっき層を形成する工程と、(e)前
    記めっきレジスト、および、前記めっきレジスト下に存
    在する金属膜を除去することにより前記トランジション
    層を形成する工程。
  7. 【請求項7】 電子部品が内蔵または収納されている基
    板に樹脂複合体のフィルムを圧着する前に、下記(a)
    〜(e)の工程を行うことにより、電子部品のパッド部
    分にトランジション層を形成する請求項4または5に記
    載の多層プリント配線板の製造方法。 (a)電子部品が内蔵または収納されている基板上に、
    金属膜を形成する工程と、(b)前記金属膜上に、めっ
    き層を形成する工程と、(c)前記めっき層上に、感光
    性ドライフィルムを貼り付ける工程と、(d)前記感光
    性ドライフィルムに、露光・現像処理を施すことにより
    エッチングレジストを形成する工程と、(e)エッチン
    グレジスト非形成部下の金属膜およびめッき層をエッチ
    ング処理にて除去することにより前記トランジション層
    を形成する工程。
JP2000190166A 2000-06-23 2000-06-23 多層プリント配線板および多層プリント配線板の製造方法 Pending JP2002009447A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000190166A JP2002009447A (ja) 2000-06-23 2000-06-23 多層プリント配線板および多層プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000190166A JP2002009447A (ja) 2000-06-23 2000-06-23 多層プリント配線板および多層プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2002009447A true JP2002009447A (ja) 2002-01-11

Family

ID=18689677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000190166A Pending JP2002009447A (ja) 2000-06-23 2000-06-23 多層プリント配線板および多層プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP2002009447A (ja)

Similar Documents

Publication Publication Date Title
WO2001063991A1 (fr) Carte a circuits imprimes multicouche et procede de production d'une carte a circuits imprimes multicouche
JP4641589B2 (ja) コンデンサおよび多層プリント配線板
JP2002246757A (ja) 多層プリント配線板の製造方法
JP2002246755A (ja) 多層プリント配線板の製造方法
JP4753470B2 (ja) コンデンサ、多層プリント配線板および多層プリント配線板の製造方法
JP2002246756A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2002170840A (ja) 半導体素子及び半導体素子を内蔵する多層プリント配線板の製造方法
JP4475836B2 (ja) 半導体素子の製造方法
JP2003007896A (ja) 多層プリント配線板
JP4641588B2 (ja) コンデンサおよび多層プリント配線板
JP2001332863A (ja) 多層プリント配線板の製造方法
JP4854847B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4707273B2 (ja) 多層プリント配線板の製造方法
JP4535598B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP3916946B2 (ja) 電解めっき液の評価方法および多層プリント配線板の製造方法
JP4592929B2 (ja) 多層回路基板
JP2002246504A (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP4656737B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4605888B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4651159B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4549366B2 (ja) 多層プリント配線板
JP4859270B2 (ja) コンデンサ、多層プリント配線板および多層プリント配線板の製造方法
JP4049554B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2002271034A (ja) プリント配線板及びプリント配線板の製造方法
JP3219396B2 (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040318

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080825

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080904

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081031

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090828

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100723

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101129