JP2001525142A - 位相検出器装置 - Google Patents
位相検出器装置Info
- Publication number
- JP2001525142A JP2001525142A JP54912198A JP54912198A JP2001525142A JP 2001525142 A JP2001525142 A JP 2001525142A JP 54912198 A JP54912198 A JP 54912198A JP 54912198 A JP54912198 A JP 54912198A JP 2001525142 A JP2001525142 A JP 2001525142A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- data
- phase detector
- pulse
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000003990 capacitor Substances 0.000 claims description 12
- 239000000872 buffer Substances 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000011084 recovery Methods 0.000 description 2
- 239000007983 Tris buffer Substances 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
本発明は、位相ロック回路に使用するものであって、デジタルデータであるゼロ復帰RZ信号から成るデータ流から、クロックおよびデータパルスを回復させるための位相検出器装置に関するものである。その装置は、比較器(10)、位相検出器(16)、ループフィルタ(17)および電圧制御発振器(18)から構成されている。その位相検出器(16)は、比較器(10)の出力線(12;13)における各入力データパルスによって駆動される位相位置指示器(20;21)から構成されている。また、本発明はクロックパルスおよびデータパルスを回復させる方法も包含している。その方法は、比較器の各出力線(12;13)におけるデータパルスをモニタする段階と、そのパルスと同期してデータにクロックを与えるための電圧制御発振器を、各データパルスの両端に関して制御する段階とから成る。
Description
【発明の詳細な説明】
位相検出器装置
技術分野
本発明は、位相ロック回路に使用するものであって、デジタルデータであるゼ
ロ復帰RZ信号から成るデータ流から、クロックおよびデータパルスを回復させ
るための位相検出器装置に関する。上記装置は、比較器、位相検出器、ループフ
ィルタおよび電圧制御発振器から構成されている。位相検出器は、比較器の出力
線における各入力データパルスによって駆動される位相位置指示器から構成され
、上記位相位置指示器は、上記データパルスと同期してデータにクロックを与え
るための電圧制御発振器を、各データパルスの両端に関して制御するようになっ
ている。また、本発明は、デジタルデータであって、比較器を介して受信される
ゼロ復帰RZ信号から成る受信データ流から、クロックパルスおよびデータパル
スを回復させる方法にも関連している。上記装置は、位相検出器、ループフィル
タおよび電圧制御発振器から構成され、比較器の各出力線におけるデータパルス
が監視され、上記データパルスと同期してクロックを与えるための電圧制御発振
器が、各データパルスの両端に関して制御される。
技術状態
単線デジタル通信の分野では、受信されたRZ信号からのクロックパルスとデ
ータパルスの回復は、タンク回路によって行われる。タンク回路は、入力信号の
タイミング内容からクロック周波数を濾過抽出するLCフィルタと、そのクロッ
ク周波数を矩形波デジタルクロック信号に変換する正弦波/矩形波コンバータか
ら構成されている。
これらの解決法は、費用効率が良く、伝統的なPDH装置に頻繁に適用されて
いる。タンク回路に関する1つの特徴は、入力信号が消えた後クロック信号がお
よそ10−20パルス消えることにある。タンク回路は非常に多くのジッタを持
つ入力信号に耐えるが、ジッタを緩衝させることが苦手である上、ノイズに耐え
ることも苦手である。
別の解決法は、クロックおよびデータを回復させるため位相ロックループを使
用することである。この型の回路は、かなり柔軟性を有するが、例えば、タンク
回路による解決法よりもかなり狭帯域にさせられる。従って、より効率的にジッ
タを緩衝させることができ、ノイズに対して一層不感であり、たとえ入力信号が
失われている場合でもクロック信号を維持できる。例えば、全てが回路74HC
4046内に与えられている、位相−周波数比較器、排他的論理和またはセット
リセットフリップフロップ型の、普通に使用される位相検出器は、位相位置を正
確に検出できるように、信号およびレファレンスから各期間連続して入力信号を
要求する。これらの位相検出器は、RZ信号に関しては動作しない。
RZ信号の位相位置を検出することができるように、例えば、B3ZS、HD
B−3、AMIまたはRZ、およびそれによってデータが回復されるべきクロッ
クのいずれに関しても、その比較は、RZ型のパルスを与える信号のそれらの部
分と排他的に行われる必要がある。RZ信号の前端から所望のクロック端までに
かかる時間を測定することも可能であろう。このことは、アナログ的にまたはデ
ジタルカウンタによってデジタル的に実行され得る。カウンタに関しての1つの
欠点は、高精度の位相位置が望ましい場合、それらのカウンタに対するクロック
周波数が、回復されるべきクロックとデータの周波数よりもかなり高い必要があ
るということである。これは、とりわけ技術、電力消費およびコストの面で、高
周波においては問題である。
発明の要約
従って、必要とされるものは、低電力で高周波において動作することができる
費用効率の良い位相検出器装置である。
本発明によれば、これは、データパルスとクロック信号間の位相位置に対応す
る平均値を得るために、各データパルスの持続期間に関して出力信号を積分する
ため、位相位置指示器出力を、抵抗を介して接地されたコンデンサに直列に接続
することによって成し逐げられる。
本発明の特定の実施例によれば、位相検出器の出力線は、ループフィルタを介
して電圧制御発振器に接続される。
比較器は2本の出力線を備え、位相検出器は2個の位相位置指示器から構成さ
れている。ここで、一方のまたは他方の指示器は、比較器の出力線における各入
カデータパルスに対して駆動される。これらの位相位置指示器は、接続点に相互
に接続され、上記接続点から抵抗を介して接地されているコンデンサに直列に接
続される。
電圧制御発振器のクロック信号は、位相検出器への入力として使用される。
コンデンサにかかる電圧は、好ましくは、電圧制御発振器の出力位相を制御す
るために使用される。
位相位置指示器又は各位相位置指示器はトライステートバッファである。代替
案として、位相位置指示器又は各位相位置検出器はアナログスイッチである。
本発明にかかる装置は、好ましくは、電話通信システムにおいて使用される。
本発明にかかる方法は、データパルスとクロック信号間の位相位置に対応する
平均値を得るために、各パルスの持続期間に関して出力線又は各出力線によって
制御される入力信号を積分する段階を備えている。
好ましくは、クロック信号は、位相位置パルスとして切り替えられるように使
用される。
図面の簡単な説明
以下、添付図面を参照しながら、本発明の好適な実施例について詳細に説明す
る。これらの図において、
図1は、本発明に係る入力バッファ回路の一実施例を示すブロック図である。
図2は、図1のモニタ部の一実施例を示す概略図である。
発明を実施するための最良の形態
図1の回路図は、本発明に係るバイポーラRZ信号用のNRZデータおよびク
ロック回復回路の構造を示している。
この図に示されているように、PLL回路は、データ信号入力線11を持つ比
較器10から構成されている。前記比較器からの2本のデータ信号出力線12、
13のそれぞれは、それぞれのDフリップフロップ14および15に接続されて
いる。
位相ロックループは、線12、13に接続されており、位相検出器16、ルー
プフィルタ17および電圧制御発振器18から構成されている。そのVCO18
は、ループフィルタ17を介して位相検出器16によって制御される。
その目的は、入力バイポーラRZ信号をデジタルNRZおよびクロック信号に
変換することにある。位相検出器は、バイポーラRZ信号を変換する比較器10
からの線12,13への接続部を介して、2つの異なる信号を受け取り、RZデ
ータ(ゼロ復帰)を正の入力パルスに対するIRZ+=0、IRZ−=1、負の
入力パルスに対するIRZ+=1、IRZ−=0および無入力パルスに対するI
RZ+=1、IRZ−=1に転換させる。そのVCO18は、クロックclkす
なわち線19の周波数を制御する。従って、それは、NRZデータに転換された
RZデータをクロックする2個のDフリップフロップ14および15のクロッキ
ングを制御する。
位相検出器16は、図2に示されている。その位相検出器は、互いに接続点22
に接続され、かつこの接続点22から抵抗23を介して接地コンデンサ24に接
続されている2個の位相位置指示器20および21から構成されている。
位相検出器回路は、IRZ+またはIRZ−によって創造される各入力データ
パルスに対して、位相位置指示器20または21が駆動されるような方法で動作
する。VCOクロック18は、入力信号を位相位置指示器20および21に配送
する。それらの位相位置指示器20および21は、例えばトライステートバッフ
ァである。トライステートバッファからの出力信号は、0、1、またはTRIS
TATE(高オーミック)のいずれかである。それらのトライステートバッファ
は、比較器10の線12、13のデータパルスによって制御され、上記バッファ
は、データパルスとクロック信号間の位相位置に対応する平均値を得るために、
抵抗23とコンデンサ24と協働して、各パルスの持続期間に関してその出力線
または各出力線からの出力信号を積分するようになっている。同様の動作が、ア
ナログスイッチで得られる。
この方法で、データパルスとクロック信号間の位相位置に対応する電圧が、フ
ィルタコンデンサ24上に得られる。従って、この電圧は、データパルスの中間
で、データがいかに良くクロックされるかの尺度である。
クロックパルスが前回のパルスよりもわずかに早いか、またはわずかに遅い場
合、コンデンサ24は、位相検出回路16を介して充電されるか、または放電さ
れることになり、従って、電圧Vdetは増加するか、または減少する。従って
、電圧Vdetは、VCO出力位相を正しいクロック位置に制御する。
本発明は、上述の実施例に制限されるものではなく、本発明の範囲内において
幾つかの変形がなされ得る。例えば、入力データパルスがユニポーラRZパルス
のみから構成されている場合は、第2の位相位置指示器21は必要とされない。
【手続補正書】特許法第184条の8第1項
【提出日】平成11年8月19日(1999.8.19)
【補正内容】
請求の範囲
1. デジタルデータであるゼロ復帰RZ信号から成るデータ流からクロックと
データパルスを回復させるための位相ロック回路に使用する位相検出器装置であ
って、上記装置が2本の出力線(12、13)を持つ比較器(10)、位相検出
器(16)、ループフィルタ(17)および電圧制御発振器(18)から構成さ
れ、位相検出器(16)が2個の位相位置指示器(20;21)から構成され、
上記データパルスと同期してクロックを与えるために、各データパルスの両端に
関連して電圧制御発振器(18)を制御するため、一方または他方の指示器が比
較器(10)の出力線(12;13)における各入力データパルスによって駆動
されるようになっている装置において、
上記位相位置指示器(20;21)が互いに接続点(22)に接続されている
トライステートバッファであると共に、上記点から抵抗(23)を介して接地コ
ンデンサ(24)に直列に接続されていることを特徴とする位相検出器装置。
2. 請求項1に記載の装置において、各位相位置指示器(20、21)がアナ
ログスイッチであることを特徴とする位相検出器装置。
3. 請求項1又は2に記載の装置において、位相検出器の出力線がループフィ
ルタ(17)を介して電圧制御発振器(18)に接続されていることを特徴とす
る位相検出器装置。
4. 上述の請求項のいずれかに記載の装置において、電圧制御発振器(18)
のクロック信号が、位相検出器(16)への入力として使用されることを特徴と
する位相検出器装置。
5. 請求項4に記載の装置において、コンデンサ(24)にかかる電圧が電圧
制御発振器(18)の出力位相を制御するために使用されることを特徴とする位
相検出器装置。
6. 上述の請求項のいずれかによる装置を、電話通信システムにおいて使用す
ることを特徴とする方法。
Claims (1)
- 【特許請求の範囲】 1. デジタルデータであるゼロ復帰RZ信号から成るデータ流から、クロック とデータパルスを回復させるための、位相ロック回路に使用する位相検出器装置 であって、上記装置が、比較器(10)、位相検出器(16)、ループフィルタ (17)および電圧制御発振器(18)から構成され、位相検出器(16)が比 較器(10)の出力線(12;13)における各入力データパルスによって駆動 される位相位置指示器(20;21)から構成され、上記位相位置指示器(20 ;21)が電圧制御発振器(18)を制御するようになっている装置において、 上記位相位置指示器(20;21)の出力(22)が各データパルスの持続期 間に関してその出力信号を積分して、データパルスとクロック信号間の位相位置 に対応する平均値を得るために抵抗(23)を介して接地コンデンサ(24)に 直列に接続されていることを特徴とする位相検出器装置。 2. 請求項1に記載の装置において、位相検出器の出力線がループフィルタ( 17)を介して電圧制御発振器(18)に接続されていることを特徴とする位相 検出器装置。 3. 請求項1に記載の装置において、比較器が2本の出力線(12、13)を 備えていると共に、位相検出器(16)が2個の位相位置指示器(20、21) から構成され、一方または他方の指示器のいずれかが比較器(10)の出力線( 12、13)における各入力データパルスに対して駆動されることを特徴とする 位相検出器装置。 4. 請求項3に記載の装置において、位相位置指示器(20、21)が互いに 接続点(22)に接続され、かつ上記点から抵抗(23)を介して接地コンデン サ(24)に直列に接続されていることを特徴とする位相検出器装置。 5. 上述の請求項のいずれかに記載の装置において、電圧制御発振器(18) のクロック信号が、位相検出器(16)への入力として使用されることを特徴と する位相検出器装置。 6. 請求項5に記載の装置において、コンデンサ(24)にかかる電圧が、電 圧制御発振器(18)の出力位相を制御するために使用されることを特徴とする 位相検出器装置。 7. 請求項1ないし6のいずれかに記載の装置において、そのまたは各位相位 置指示器(20、21)がトライステートバッファであることを特徴とする位相 検出器装置。 8. 請求項1ないし6のいずれかに記載の装置において、そのまたは各位相位 置指示器(20、21)がアナログスイッチであることを特徴とする位相検出器 装置。 9. 上述の請求項のいずれかに記載の装置を、電話通信システムにおいて使用 することを特徴とする方法。 10.比較器(10)によって受信されるデジタル信号から成るデータ流からク ロックとデータパルスを回復させるための方法であって、上記装置が位相検出器 (16)、ループフィルタ(17)および電圧制御発振器(18)から構成され 、比較器(10)の出力線または各出力線(12;13)におけるデータパルス が監視され、上記データパルスと同期してクロックを与えるために電圧制御発振 器(18)が各データパルスの両端に関連して制御されるようになっている方法 において、 データパルスとクロック信号間の位相位置に対応する平均値に対する各パルス の持続期間に関してその出力線または各出力線(12、13)によって制御され る入力信号を積分することを特徴とするクロックおよびデータパルスの回復方法 。 11.クロック信号(19)を位相位置パルスとしてスイッチ出力するように使 用するステップをさらに含む請求項10の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9701805A SE9701805L (sv) | 1997-05-15 | 1997-05-15 | Fasadetektoranordning |
SE9701805-5 | 1997-05-15 | ||
PCT/SE1998/000830 WO1998052284A2 (en) | 1997-05-15 | 1998-05-06 | Phase detector arrangement |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001525142A true JP2001525142A (ja) | 2001-12-04 |
Family
ID=20406946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54912198A Pending JP2001525142A (ja) | 1997-05-15 | 1998-05-06 | 位相検出器装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6324236B1 (ja) |
EP (1) | EP0981860A2 (ja) |
JP (1) | JP2001525142A (ja) |
CA (1) | CA2290619A1 (ja) |
SE (1) | SE9701805L (ja) |
WO (1) | WO1998052284A2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020093986A1 (en) * | 2000-12-30 | 2002-07-18 | Norm Hendrickson | Forward data de-skew method and system |
US20020093994A1 (en) * | 2000-12-30 | 2002-07-18 | Norm Hendrickson | Reverse data de-skew method and system |
US20020090045A1 (en) * | 2001-01-10 | 2002-07-11 | Norm Hendrickson | Digital clock recovery system |
US7123678B2 (en) * | 2001-02-01 | 2006-10-17 | Vitesse Semiconductor Corporation | RZ recovery |
US7366267B1 (en) * | 2001-03-07 | 2008-04-29 | Altera Corporation | Clock data recovery with double edge clocking based phase detector and serializer/deserializer |
US6466143B2 (en) | 2001-04-03 | 2002-10-15 | International Business Machines Corporation | Non-return-to-zero DAC using reference sine wave signals |
US6462687B1 (en) * | 2001-04-03 | 2002-10-08 | International Business Machines Corporatiom | High performance delta sigma ADC using a feedback NRZ sin DAC |
US20030190001A1 (en) * | 2002-04-08 | 2003-10-09 | Exar Corporation | Clock and data recovery circuit for return-to-zero data |
US7163728B2 (en) * | 2002-10-02 | 2007-01-16 | John Finger | Multi-layered opaque thermally imaged label |
US7411426B2 (en) * | 2004-07-20 | 2008-08-12 | Exar Corporation | Phase detector for RZ |
US20060017471A1 (en) * | 2004-07-20 | 2006-01-26 | Exar Corporation | Phase detector |
KR101461003B1 (ko) * | 2010-05-28 | 2014-11-13 | 고쿠리츠다이가쿠호진 도호쿠다이가쿠 | 비동기 프로토콜 변환 장비 |
US8477896B2 (en) | 2011-01-05 | 2013-07-02 | International Business Machines Corporation | Structure for window comparator circuit for clock data recovery from bipolar RZ data |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4238740A (en) * | 1979-02-02 | 1980-12-09 | Bell Telephone Laboratories, Incorporated | Phase-locked loop for PCM transmission systems |
US4321483A (en) * | 1979-10-12 | 1982-03-23 | Rockwell International Corporation | Apparatus for deriving clock pulses from return-to-zero data pulses |
US4400667A (en) * | 1981-01-12 | 1983-08-23 | Sangamo Weston, Inc. | Phase tolerant bit synchronizer for digital signals |
US4380815A (en) * | 1981-02-25 | 1983-04-19 | Rockwell International Corporation | Simplified NRZ data phase detector with expanded measuring interval |
US4371974A (en) * | 1981-02-25 | 1983-02-01 | Rockwell International Corporation | NRZ Data phase detector |
US4412338A (en) * | 1981-09-28 | 1983-10-25 | Honeywell Inc. | Frequency shift keyed detector system |
US4546486A (en) * | 1983-08-29 | 1985-10-08 | General Electric Company | Clock recovery arrangement |
DE3685616T2 (de) * | 1985-07-09 | 1993-02-04 | Nippon Electric Co | Phasenverriegelte taktregenerierschaltung fuer digitale uebertragungssysteme. |
US4988955A (en) * | 1989-02-17 | 1991-01-29 | Kabushiki Kaisha Toshiba | Phase-locked loop apparatus |
US5056118A (en) * | 1989-05-16 | 1991-10-08 | Rockwell International Corporation | Method and apparatus for clock and data recovery with high jitter tolerance |
KR930007716B1 (ko) * | 1990-07-20 | 1993-08-18 | 재단법인 한국전자통신연구소 | 비트 동기를 위한 디지틀 위상 검출기 |
US5164966A (en) * | 1991-03-07 | 1992-11-17 | The Grass Valley Group, Inc. | Nrz clock and data recovery system employing phase lock loop |
KR930007652B1 (ko) * | 1991-07-19 | 1993-08-14 | 한국전기 통신공사 | Cmi데이터 비트동기를 위한 위상검출기와 연동되어 동작하는 cmi/nrz복호기 |
US5406590A (en) * | 1992-10-23 | 1995-04-11 | Compaq Computer Corporation | Method of and apparatus for correcting edge placement errors in multiplying phase locked loop circuits |
US5834950A (en) * | 1994-03-17 | 1998-11-10 | 3Com Corporation | Phase detector which eliminates frequency ripple |
US5548249A (en) * | 1994-05-24 | 1996-08-20 | Matsushita Electric Industrial Co., Ltd. | Clock generator and method for generating a clock |
US5757652A (en) * | 1995-12-21 | 1998-05-26 | Tektronix, Inc. | Electrical signal jitter and wander measurement system and method |
JPH09326691A (ja) * | 1996-06-06 | 1997-12-16 | Sony Cinema Prod Corp | 位相ロックループ回路 |
US5949264A (en) * | 1996-11-29 | 1999-09-07 | Lo; Dennis C. | Digital phase detector and charge pump system reset and balanced current source matching methods and systems |
US5966033A (en) * | 1998-01-27 | 1999-10-12 | Credence Systems Corporation | Low ripple phase detector |
-
1997
- 1997-05-15 SE SE9701805A patent/SE9701805L/ not_active Application Discontinuation
-
1998
- 1998-05-06 CA CA002290619A patent/CA2290619A1/en not_active Abandoned
- 1998-05-06 EP EP98923249A patent/EP0981860A2/en not_active Withdrawn
- 1998-05-06 WO PCT/SE1998/000830 patent/WO1998052284A2/en not_active Application Discontinuation
- 1998-05-06 JP JP54912198A patent/JP2001525142A/ja active Pending
- 1998-05-14 US US09/078,978 patent/US6324236B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CA2290619A1 (en) | 1998-11-19 |
US6324236B1 (en) | 2001-11-27 |
WO1998052284A3 (en) | 1999-02-18 |
EP0981860A2 (en) | 2000-03-01 |
SE9701805L (sv) | 1998-11-16 |
WO1998052284A2 (en) | 1998-11-19 |
SE9701805D0 (sv) | 1997-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0412427B1 (en) | Sample-and-hold digital phase-locked loop for ASK signals | |
EP0652642B1 (en) | Phase-locked loop circuit with holdover mode | |
US6411665B1 (en) | Phase locked loop clock extraction | |
JP2001525142A (ja) | 位相検出器装置 | |
EP0244122A2 (en) | Clock recovery digital phase-locked loop | |
JPH09270710A (ja) | 雑音性、断続性データ流デコーディング装置及び方法 | |
EP1231749B1 (en) | Data slicer and RF receiver employing the same | |
US6249188B1 (en) | Error-suppressing phase comparator | |
US7961832B2 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
CN1107373C (zh) | 用于具有一个导频的fpll解调信号的锁频指示器 | |
JPS62102648A (ja) | Qam信号からの搬送波再生用捕捉引込回路 | |
US4694257A (en) | Phase-coherent demodulation clock and data recovery | |
US5850161A (en) | Digital FM demodulator using pulse generators | |
JP2002509684A (ja) | 瞬時位相差出力を有する位相周波数検出器 | |
KR100287887B1 (ko) | 데이터/클럭 복원 회로 | |
RU2138907C1 (ru) | Устройство синхронизации цифрового приемника | |
US6680991B1 (en) | Detection of frequency differences between signals | |
AU710614B2 (en) | Frequency sweep circuit | |
JP3048134B2 (ja) | クロック信号再生装置 | |
KR19980077667A (ko) | 심볼 타이밍 복구장치 | |
JP2950351B2 (ja) | パルス信号発生回路 | |
KR100224578B1 (ko) | 디지탈 위상폐루프회로를 이용한 타이밍복원방법 및 그 장치 | |
JPH07154432A (ja) | Fsk変調器 | |
JPH01295548A (ja) | Fsk復調器 | |
JPH05103276A (ja) | 受信装置 |