JPH05103276A - 受信装置 - Google Patents
受信装置Info
- Publication number
- JPH05103276A JPH05103276A JP25779691A JP25779691A JPH05103276A JP H05103276 A JPH05103276 A JP H05103276A JP 25779691 A JP25779691 A JP 25779691A JP 25779691 A JP25779691 A JP 25779691A JP H05103276 A JPH05103276 A JP H05103276A
- Authority
- JP
- Japan
- Prior art keywords
- transmission rate
- output
- data string
- pll
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【目的】 操作者が、今いかなる伝送レートのデータ列
を受信しているかの認識がなくとも、確実にいずれかの
伝送レートに対応する信号処理が行え、操作ミスにより
信号処理出力が得られないといった事態を招来しない受
信装置を提供すること。 【構成】 入力端子１４からのデータ列はＰＬＬ２１，
２３，２５の供給され、各ＰＬＬにて各伝送レート（１
４０Ｍｂｐｓ，１２０Ｍｂｐｓ，９０Ｍｂｐｓ）に対応
するクロックが発生される。各ＰＬＬのループフィルタ
の出力はウィンドコンパレータ３４，３６，３８を介し
て伝送レート検出判定部４０の入力され、入力データ列
のデータレートが判定される。この検出判定部の出力に
よりスイッチ２６を切り換えて各ＰＬＬの出力のいずれ
かを復号化部２８の供給すると共に、検出判定部の出力
を伝送レート表示部３２にて表示する。
を受信しているかの認識がなくとも、確実にいずれかの
伝送レートに対応する信号処理が行え、操作ミスにより
信号処理出力が得られないといった事態を招来しない受
信装置を提供すること。 【構成】 入力端子１４からのデータ列はＰＬＬ２１，
２３，２５の供給され、各ＰＬＬにて各伝送レート（１
４０Ｍｂｐｓ，１２０Ｍｂｐｓ，９０Ｍｂｐｓ）に対応
するクロックが発生される。各ＰＬＬのループフィルタ
の出力はウィンドコンパレータ３４，３６，３８を介し
て伝送レート検出判定部４０の入力され、入力データ列
のデータレートが判定される。この検出判定部の出力に
よりスイッチ２６を切り換えて各ＰＬＬの出力のいずれ
かを復号化部２８の供給すると共に、検出判定部の出力
を伝送レート表示部３２にて表示する。
Description
【０００１】
【産業上の利用分野】本発明は受信装置に関し、特に送
信機として異なる伝送レートのデータ列の送信が可能な
ものを想定し、伝送レートが異なるデータ列を受信可能
な受信装置に関するものである。
信機として異なる伝送レートのデータ列の送信が可能な
ものを想定し、伝送レートが異なるデータ列を受信可能
な受信装置に関するものである。
【０００２】
【従来の技術】図６は従来の画像送信受信装置の構成を
示す図である。図中２〜１０は送信側、１４〜３０は受
信側である。本例の装置は９０Ｍｂｐｓ、１２０Ｍｂｐ
ｓ、１４０Ｍｂｐｓの３つのうちから１つの伝送レート
を選択できるものを想定しているが、選択できる伝送レ
ートの数、伝送レートは、このかぎりではない。
示す図である。図中２〜１０は送信側、１４〜３０は受
信側である。本例の装置は９０Ｍｂｐｓ、１２０Ｍｂｐ
ｓ、１４０Ｍｂｐｓの３つのうちから１つの伝送レート
を選択できるものを想定しているが、選択できる伝送レ
ートの数、伝送レートは、このかぎりではない。
【０００３】送信部では端子２から入力された動画像を
示すデータ列は、符号化部４によって符号化される。
示すデータ列は、符号化部４によって符号化される。
【０００４】符号化部４から出力されたデータは、マニ
ュアル操作可能な伝送レート切り換えスイッチ８によっ
て選択された伝送レートで、伝送レート切り換え部２０
２を介して伝送路に出力される。
ュアル操作可能な伝送レート切り換えスイッチ８によっ
て選択された伝送レートで、伝送レート切り換え部２０
２を介して伝送路に出力される。
【０００５】受信部では伝送部１２から端子１４を介し
て入力されるクロックは、伝送レート切り換えスイッチ
１８によって設定されたクロック切り換えスイッチ１６
を介してＰＬＬ２０６、２０７、２０８のいずれかに入
力され、いずれかのＰＬＬ２０によって１４０Ｍｂｐ
ｓ、１２０Ｍｂｐｓ、９０Ｍｂｐｓのいずれかに対応す
るクロック成分の再生が行なわれ、スイッチ２６を介し
て出力される。このクロックにしたがって、入力される
画像信号は復号化部２８によって復号化され、動画像デ
ータとなって出力される。
て入力されるクロックは、伝送レート切り換えスイッチ
１８によって設定されたクロック切り換えスイッチ１６
を介してＰＬＬ２０６、２０７、２０８のいずれかに入
力され、いずれかのＰＬＬ２０によって１４０Ｍｂｐ
ｓ、１２０Ｍｂｐｓ、９０Ｍｂｐｓのいずれかに対応す
るクロック成分の再生が行なわれ、スイッチ２６を介し
て出力される。このクロックにしたがって、入力される
画像信号は復号化部２８によって復号化され、動画像デ
ータとなって出力される。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の装置において、送信側が伝送レートを切り換えた場
合に、受信側ではデコーダの伝送レート切り換えスイッ
チを手動で切り換えなければならなかった。特にデータ
伝送中に上述の切換がなされると、受信側ですぐこれに
対応することは不可能である。
来の装置において、送信側が伝送レートを切り換えた場
合に、受信側ではデコーダの伝送レート切り換えスイッ
チを手動で切り換えなければならなかった。特にデータ
伝送中に上述の切換がなされると、受信側ですぐこれに
対応することは不可能である。
【０００７】この様な場合、復号化部２８から画像信号
が出力できない状況となってしまう。そのため、この種
の受信装置の出力をＶＴＲ等により記録しようとしてい
る場合などにあっては、無記録部分ができてしまう等の
決定的な失敗を招来することになる。
が出力できない状況となってしまう。そのため、この種
の受信装置の出力をＶＴＲ等により記録しようとしてい
る場合などにあっては、無記録部分ができてしまう等の
決定的な失敗を招来することになる。
【０００８】かかる背景下に本発明は、受信装置の操作
者が、今いかなる伝送レートのデータ列を受信している
かの認識がなくとも、確実にいずれかの伝送レートに対
応した信号処理が行え、操作ミスにより信号処理出力が
得られないといった事態を招来しない受信装置を提供す
ることを目的とする。
者が、今いかなる伝送レートのデータ列を受信している
かの認識がなくとも、確実にいずれかの伝送レートに対
応した信号処理が行え、操作ミスにより信号処理出力が
得られないといった事態を招来しない受信装置を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】かかる目的下に、本発明
の受信装置にあっては、伝送レートが異なるデータ列を
受信可能な受信装置であって、入力されたデータ列の伝
送レートを検出する検出手段と、該検出手段の出力に応
じて互いに異なるクロックを発生するクロック発生手段
と、該クロックを用いて前記データ列を処理する処理手
段とを備える構成としている。
の受信装置にあっては、伝送レートが異なるデータ列を
受信可能な受信装置であって、入力されたデータ列の伝
送レートを検出する検出手段と、該検出手段の出力に応
じて互いに異なるクロックを発生するクロック発生手段
と、該クロックを用いて前記データ列を処理する処理手
段とを備える構成としている。
【００１０】
【作用】上述の如き構成の受信装置によれば、操作者は
特に装置を操作することなく、装置で適切な信号処理が
行え、信号処理手段から出力が得られないという事態を
起こすことはない。
特に装置を操作することなく、装置で適切な信号処理が
行え、信号処理手段から出力が得られないという事態を
起こすことはない。
【００１１】
【実施例】以下、添付図面に従って本発明に係る実施例
を詳細に説明する。
を詳細に説明する。
【００１２】図１は本発明の実施例である画像送受信装
置のブロック構成図である。図中、図６と同様の構成要
件については同一番号を付し、詳細な説明は省略する。
図中の送信部２〜１０の動作ついて以下まず説明する。
端子２に入力された動画像のデータは、符号化部４によ
って符号化される。
置のブロック構成図である。図中、図６と同様の構成要
件については同一番号を付し、詳細な説明は省略する。
図中の送信部２〜１０の動作ついて以下まず説明する。
端子２に入力された動画像のデータは、符号化部４によ
って符号化される。
【００１３】符号化部４の内部構成を図２に示す。
【００１４】入力された動画像のアナログ信号は、Ａ／
Ｄ変換部５２で、伝送レート切り換え部６から端子５６
を介して供給されるサンプリングクロックにしたがって
ディジタルのデータに変換される。次に情報量圧縮部５
３で画像データをＤＣＴ変換し、ランレングスハフマン
符号化を行う等して情報量の圧縮が施され、ＥＣＣパリ
ティ付加部５４で誤り訂正の為のパリティの計算と付加
を行ない、端子５５を介して伝送レート切り換え部６に
出力される。
Ｄ変換部５２で、伝送レート切り換え部６から端子５６
を介して供給されるサンプリングクロックにしたがって
ディジタルのデータに変換される。次に情報量圧縮部５
３で画像データをＤＣＴ変換し、ランレングスハフマン
符号化を行う等して情報量の圧縮が施され、ＥＣＣパリ
ティ付加部５４で誤り訂正の為のパリティの計算と付加
を行ない、端子５５を介して伝送レート切り換え部６に
出力される。
【００１５】ここで、伝送レート切換部６は選択された
伝送レートに従うクロックを符号化部に供給すると共
に、伝送路にデータを伝送する。即ち、符号化されたデ
ータは、伝送レート切り換えスイッチ８によって選択さ
れた伝送レートで、伝送レート切り換え部６を介して伝
送路に出力される。
伝送レートに従うクロックを符号化部に供給すると共
に、伝送路にデータを伝送する。即ち、符号化されたデ
ータは、伝送レート切り換えスイッチ８によって選択さ
れた伝送レートで、伝送レート切り換え部６を介して伝
送路に出力される。
【００１６】以下、本発明の特徴である受信側の動作に
ついて説明する。
ついて説明する。
【００１７】伝送路１２から入力される画像信号から分
離されたクロックは、１４０Ｍｂｐｓ系ＰＬＬ２１、１
２０Ｍｂｐｓ系ＰＬＬ２３、９０Ｍｂｐｓ系ＰＬＬ２
５、にそれぞれ入力される。この３つのＰＬＬは引き込
み周波数は異なるが、同じ回路構成となっている。図３
に各ＰＬＬの内部構成を示す。
離されたクロックは、１４０Ｍｂｐｓ系ＰＬＬ２１、１
２０Ｍｂｐｓ系ＰＬＬ２３、９０Ｍｂｐｓ系ＰＬＬ２
５、にそれぞれ入力される。この３つのＰＬＬは引き込
み周波数は異なるが、同じ回路構成となっている。図３
に各ＰＬＬの内部構成を示す。
【００１８】ＰＬＬは、図３に示す様に位相比較器１５
２、ループフィルタ１５３、ＶＣＯ（電圧制御発振器）
１５４からなる。まず、伝送路からの信号が端子１５１
から入力されると、その入力信号とＶＣＯ１５４の出
力信号との位相差に対応する電圧が、位相比較器１５２
から出力される。位相比較器１５２からの出力電圧はル
ープフィルタ１５３により高周波成分が除去され、低周
波成分のみがＶＣＯ１５４の制御電圧となる。ループフ
ィルタ１５３から出力される制御電圧は端子１５５を介
してウィンドコンパレータ（ＷＣＭＰ）３４、３６、３
８にも出力される。入力されたデータ列のクロックとＶ
ＣＯの発振出力と位相が同期している時にループフィル
タ１５３から出力される制御電圧は所定の範囲に安定す
るようにしている（例えば±１．０ｖのように）。ルー
プフィルタ１５３の出力レベルがこの範囲に入ると、ウ
ィンドコンパレータ３４、３６、３８がこれを検出し同
期状態になった旨の信号が伝送レート検出判定回路に夫
々出力する。
２、ループフィルタ１５３、ＶＣＯ（電圧制御発振器）
１５４からなる。まず、伝送路からの信号が端子１５１
から入力されると、その入力信号とＶＣＯ１５４の出
力信号との位相差に対応する電圧が、位相比較器１５２
から出力される。位相比較器１５２からの出力電圧はル
ープフィルタ１５３により高周波成分が除去され、低周
波成分のみがＶＣＯ１５４の制御電圧となる。ループフ
ィルタ１５３から出力される制御電圧は端子１５５を介
してウィンドコンパレータ（ＷＣＭＰ）３４、３６、３
８にも出力される。入力されたデータ列のクロックとＶ
ＣＯの発振出力と位相が同期している時にループフィル
タ１５３から出力される制御電圧は所定の範囲に安定す
るようにしている（例えば±１．０ｖのように）。ルー
プフィルタ１５３の出力レベルがこの範囲に入ると、ウ
ィンドコンパレータ３４、３６、３８がこれを検出し同
期状態になった旨の信号が伝送レート検出判定回路に夫
々出力する。
【００１９】上記制御電圧の所定の範囲（ウィンド）
は、３４、３６、３８のいずれかのウィンドコンパレー
タが同期状態を検知すると、同期状態にあるウィンドコ
ンパレータからその旨の信号が出力されるように設定し
ておく。
は、３４、３６、３８のいずれかのウィンドコンパレー
タが同期状態を検知すると、同期状態にあるウィンドコ
ンパレータからその旨の信号が出力されるように設定し
ておく。
【００２０】即ち、伝送路から入力されたクロックにＰ
ＬＬ２１、２３、２５のいずれかが同期すると、そのＰ
ＬＬに対応したウィンドコンパレータからその旨の信号
が出力される、伝送レート検出判定部１１１では、この
信号を元に、どのＰＬＬで同期がとれるかを検出判定
し、クロック切り換え部２６を、同期しているＰＬＬと
複号化部２８を接続するように制御する。
ＬＬ２１、２３、２５のいずれかが同期すると、そのＰ
ＬＬに対応したウィンドコンパレータからその旨の信号
が出力される、伝送レート検出判定部１１１では、この
信号を元に、どのＰＬＬで同期がとれるかを検出判定
し、クロック切り換え部２６を、同期しているＰＬＬと
複号化部２８を接続するように制御する。
【００２１】伝送レート表示部３２には、伝送レート検
出判定部４０で検出された伝送レートが表示される。表
示は、液晶パネル、ＬＥＤ、音声、指針等で行なう。図
５は本実施例の装置に於ける外観を示す図であり、図示
の如く各伝送レートの信号を受信していることを示す表
示素子１２０ａ、１２０ｂ、１２０ｃが設けられてい
る。
出判定部４０で検出された伝送レートが表示される。表
示は、液晶パネル、ＬＥＤ、音声、指針等で行なう。図
５は本実施例の装置に於ける外観を示す図であり、図示
の如く各伝送レートの信号を受信していることを示す表
示素子１２０ａ、１２０ｂ、１２０ｃが設けられてい
る。
【００２２】クロック切り換え部２６で接続されたＰＬ
Ｌから入力されるクロックは復号化部２８に入力され
る。このクロックにしたがって、入力される画像信号は
復号化部２８によって復号化され、動画像データとなっ
て端子３０から出力される。図１の復号化部の内部構成
を図４に示す。
Ｌから入力されるクロックは復号化部２８に入力され
る。このクロックにしたがって、入力される画像信号は
復号化部２８によって復号化され、動画像データとなっ
て端子３０から出力される。図１の復号化部の内部構成
を図４に示す。
【００２３】伝送路から入力される画像データ列は、Ｅ
ＣＣ（誤り訂正回路）で誤り訂正され、伸張部１０３で
コーダ側で圧縮した方法の逆の処理を行い伸張され、動
画像データに復号化される。Ｄ／Ａ変換部１０４でアナ
ログ信号に変換され、出力される。
ＣＣ（誤り訂正回路）で誤り訂正され、伸張部１０３で
コーダ側で圧縮した方法の逆の処理を行い伸張され、動
画像データに復号化される。Ｄ／Ａ変換部１０４でアナ
ログ信号に変換され、出力される。
【００２４】このように、送信側がデータの伝送レート
を切り換えると、ウィンドコンパレータ３４、３６、３
８からの出力を常に監視している伝送レート検出判定部
４０が、入力されるデータの伝送レートに対応した内部
クロックに、自動で切り換える。
を切り換えると、ウィンドコンパレータ３４、３６、３
８からの出力を常に監視している伝送レート検出判定部
４０が、入力されるデータの伝送レートに対応した内部
クロックに、自動で切り換える。
【００２５】尚、本実施例では９０Ｍｂｐｓ、１２０Ｍ
ｂｐｓ、１４０Ｍｂｐｓの３つから伝送レートを選択で
きるものを例としたが、伝送レートとしてはこれに限ら
れるものではない。また、符号化方法等についても同様
に適宜変更可能である。
ｂｐｓ、１４０Ｍｂｐｓの３つから伝送レートを選択で
きるものを例としたが、伝送レートとしてはこれに限ら
れるものではない。また、符号化方法等についても同様
に適宜変更可能である。
【００２６】
【発明の効果】以上の説明から明らかなように、本発明
の受信装置は、入力されるデータ列の伝送レートを自動
的に検出することにより、いずれかの伝送レートに対応
した処理を行う構成としているので、操作者が何らの操
作をも行うことなく、確実にいずれかの伝送レートに対
応した信号処理が行え、信号処理手段からの出力が得ら
れない状態を招来することはない。
の受信装置は、入力されるデータ列の伝送レートを自動
的に検出することにより、いずれかの伝送レートに対応
した処理を行う構成としているので、操作者が何らの操
作をも行うことなく、確実にいずれかの伝送レートに対
応した信号処理が行え、信号処理手段からの出力が得ら
れない状態を招来することはない。
【図１】本発明の第１実施例の送受信装置の概略構成を
示すブロック図である。
示すブロック図である。
【図２】図１の送受信装置の符号化部の構成を示すブロ
ック図である。
ック図である。
【図３】図１の送受信装置のＰＬＬの構成を示すブロッ
ク図である。
ク図である。
【図４】図１の送受信装置の復号化部の構成を示すブロ
ック図である。
ック図である。
【図５】図１の送受信装置の外観を示す図である。
【図６】従来の受信装置の一般的な構成を示すブロック
図である。
図である。
４ 符号化部 ６ 伝送レート切換部 １２ 伝送路 １４ データ入力部 ２１，２３，２５ ＰＬＬ １６，２６ 切り換えスイッチ ２８ 復号化部 ３２ 伝送レート表示部 ３４，３６，３８ ウィンドコンパレータ（ＷＣＭＰ） ４０ 伝送レート検出判定回路 ５３ 情報量圧縮部 ５４ ＥＣＣパリティ付加回路 １０２ 誤り訂正回路 １０３ 情報量伸長部 １２０ａ，１２０ｂ，１２０ｃ 表示素子 １５２ 位相比較器 １５３ ループフィルタ １５４ 電圧制御発振器（ＶＣＯ）
Claims (4)
- 【請求項１】 伝送レートが異なるデータ列を受信可能
な受信装置であって、 入力されたデータ列の伝送レートを検出する検出手段
と、 該検出手段の出力に応じて互いに異なるクロックを発生
するクロック発生手段と、 該クロックを用いて前記データ列を処理する処理手段と
を備える受信装置。 - 【請求項２】 前記クロック発生手段は互いに異なる伝
送レートに対応したクロックを発生する制御発振器を有
する複数のＰＬＬ回路を有し、前記検出手段は前記複数
のＰＬＬ回路の制御発振器の発振を制御する制御信号を
用いて入力されたデータ列の伝送レートを検出すること
を特徴とする請求項１の受信装置。 - 【請求項３】 前記検出手段の出力を表示する表示手段
を具える請求項１の受信装置。 - 【請求項４】 前記データ列は被圧縮画像信号であり、
前記データ処理手段はいずれの伝送レートのデータ列に
対しても誤り訂正処理及び帯域伸長処理を施すことを特
徴とする請求項１の受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25779691A JPH05103276A (ja) | 1991-10-04 | 1991-10-04 | 受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25779691A JPH05103276A (ja) | 1991-10-04 | 1991-10-04 | 受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05103276A true JPH05103276A (ja) | 1993-04-23 |
Family
ID=17311230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25779691A Pending JPH05103276A (ja) | 1991-10-04 | 1991-10-04 | 受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05103276A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001282714A (ja) * | 2000-03-30 | 2001-10-12 | Olympus Optical Co Ltd | マルチカメラデータ転送方式及びデータ転送方式 |
| US11398358B2 (en) | 2010-02-15 | 2022-07-26 | Panasonic Intellectual Property Management Co., Ltd. | Electrolytic capacitor and manufacturing method therefor |
-
1991
- 1991-10-04 JP JP25779691A patent/JPH05103276A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001282714A (ja) * | 2000-03-30 | 2001-10-12 | Olympus Optical Co Ltd | マルチカメラデータ転送方式及びデータ転送方式 |
| US11398358B2 (en) | 2010-02-15 | 2022-07-26 | Panasonic Intellectual Property Management Co., Ltd. | Electrolytic capacitor and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2142210C1 (ru) | Устройство для получения синхронизированных воспроизведенных сигналов звука и изображения | |
| US9130736B2 (en) | Transceiver system having phase and frequency detector and method thereof | |
| US20040047593A1 (en) | Adaptive clocking mechanism for digital video decoder | |
| KR0172904B1 (ko) | 에이치디티브이의 범용클럭발생장치 | |
| KR950012975B1 (ko) | 신호 전송 시스템 | |
| EP0488225B1 (en) | Clock information transmitting device and clock information receiving device | |
| US7443213B2 (en) | Staged locking of two phase locked loops | |
| JPH03175833A (ja) | Ｍｕｓｅ信号の同期再生装置 | |
| JPH03114333A (ja) | パケット伝送におけるクロック同期方式とパケット送信装置およびパケット受信装置 | |
| JPH05103276A (ja) | 受信装置 | |
| US6670857B2 (en) | Audio clock restoring apparatus and audio clock restoring method | |
| US7627228B2 (en) | Wireless video transmission system | |
| US5926606A (en) | VCD up-grading circuit board for a CD player or CD-ROM | |
| RU2138907C1 (ru) | Устройство синхронизации цифрового приемника | |
| JP2947405B2 (ja) | 周波数分割多重信号受信装置 | |
| JP3465218B2 (ja) | 符号化装置及び復号化装置 | |
| JP2723819B2 (ja) | 標本化クロック再生装置 | |
| JP2715886B2 (ja) | 通信装置 | |
| KR100556447B1 (ko) | 캡션 데이터 처리 장치 | |
| KR950002721B1 (ko) | 시스템 클럭 발생회로 | |
| JP3388331B2 (ja) | テレビジョン信号送信装置及び受信装置 | |
| JPH10290378A (ja) | クロック発生装置 | |
| JPS58156280A (ja) | 同期および非同期標本化モ−ド切替機能を有する符号化装置 | |
| JPS61148986A (ja) | テレビジヨン信号の標本化装置 | |
| JPS6269791A (ja) | クロツク信号再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010508 |