JP2001521313A - 同調可能なエネルギー効率のよいｐｌｌクロック - Google Patents

同調可能なエネルギー効率のよいｐｌｌクロック

Info

Publication number
JP2001521313A
JP2001521313A JP2000517479A JP2000517479A JP2001521313A JP 2001521313 A JP2001521313 A JP 2001521313A JP 2000517479 A JP2000517479 A JP 2000517479A JP 2000517479 A JP2000517479 A JP 2000517479A JP 2001521313 A JP2001521313 A JP 2001521313A
Authority
JP
Japan
Prior art keywords
pll
circuit
oscillator
varactor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000517479A
Other languages
English (en)
Inventor
トーマス，トーマス・ピイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2001521313A publication Critical patent/JP2001521313A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/004—Circuit elements of oscillators including a variable capacitance, e.g. a varicap, a varactor or a variable capacitance of a diode or transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0082—Lowering the supply voltage and saving power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/0208—Varying the frequency of the oscillations by electronic means the means being an element with a variable capacitance, e.g. capacitance diode

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

(57)【要約】 クロック信号を統合ＩＣチップに提供する位相同期ループ回路。このＰＬＬは、ループを形成するように全て共に結合された電圧同調可能誘導容量（ＬＣ）発信器、位相検出器、充電ポンプを備える。ＶＣＯは、バラクタ、インダクタ、およびキャパシタンスを含み、ＬＣ発信器を形成する。

Description

【発明の詳細な説明】
【０００１】 （発明の分野） 本発明は、位相同期ループ（ＰＬＬ）などの電子回路用のクロッキング方式に
関する。
【０００２】 （背景情報） マイクロプロセッサ、マイクロコントローラ、デジタル信号処理装置、ＡＳＩ
Ｃおよびその他に限らず、２進数字信号またはビットを用いた大きなチップでは
、チップ構成部品を駆動するクロック信号のためにかなりの電力量を浪費してい
る。さらに詳細には、クロック信号は通常、クロック・ツリー・ネットワークを
介して配信される。このクロック信号は、例えば、レジスタおよびラッチを構成
するために使用されるデバイスの入力キャパシタンスの存在によって、比較的大
きな値のキャパシタンスを駆動する。キャパシタンスは例えば、制限はないが、
およそナノファラドから数十または数百ナノファラドの範囲内にある。
【０００３】 通常クロック信号は、位相同期ループ（ＰＬＬ）を用いて生成される。図３は
、従来型の位相同期ループを示す略図である。さらにこの特定のＰＬＬは、充電
ポンプＰＬＬを含む。図３に示すとおり、電圧制御発振器（ＶＣＯ）３１０は、
ＶＣＯ出力クロック信号Ｃ２を生成する。もし周波数逓倍を用いる場合には、直
接または分周器３２０（破線を用いて示す）を介してＶＣＯ出力クロック信号Ｃ
２を帰還することができるが、以下の議論では分周器を仮定しない。位相検出器
３３０は、ＶＣＯクロック信号Ｃ２の位相および周波数と、基準クロック信号Ｃ
１の位相および周波数を比較する。この２つのクロック信号間の位相の遅れに基
づき、位相検出器３３０はアップ信号およびダウン信号を生成する。これらの異
なる信号は、位相検出器３３０の異なる出力ポートによって生成される。図３に
示すとおり、これらのアップ信号およびダウン信号は、電流源３４０、３５０な
どの電流源を含む電気パスを短絡する充電ポンプの制御スイッチに印加される。
したがって図３に示すとおり、これらのスイッチが閉じられるとき、電流がコン
デンサ３６０を充電または放電する。したがって、位相検出器３３０によって生
成されるアップ信号およびダウン信号の持続時間次第で、コンデンサ３６０の電
圧を調整することができる。印加される信号の持続時間を調整することによって
、コンデンサ３６０の両端間の電圧を増加または減少させることができる。さら
に図３に示すとおり、コンデンサ３６０は電圧制御発振器３１０に結合され、し
たがってＶＣＯ３１０によって生成される出力クロック信号の周波数は、コンデ
ンサ３６０の両端間の電圧に応答して調整される。したがって、ＶＣＯクロック
信号Ｃ２と基準クロック信号Ｃ１の間の遅れは、少なくとも部分的には、ＰＬＬ
の負の帰還動作に基づきより小さくなるはずである。ＶＣＯ３１０の出力クロッ
ク信号の位相および周波数が、基準クロック信号Ｃ１と密接に一致するとき、こ
のＰＬＬは「同期がとれている」。
【０００４】 この実施例において、ブロック３４５は充電ポンプと呼ばれる。このブロック
３４５はコンデンサ３６０の形態のフィルタも含むが、ある実施例では、このフ
ィルタは充電ポンプと別に示される。さらにこの文脈では、充電ポンプという用
語は、少なくとも部分的には位相検出器出力信号に基づきＶＣＯ制御電圧を生成
する任意の回路を指す。さらに、たとえ回路が完全にデジタルであっても、この
文脈ではこの用語を用いる。
【０００５】 図２は、チップ構成部品にクロック信号を配信する従来型クロック・ツリー２
００の基本構造を示す。図２において、２１０は、図３を参照して前述したよう
なＰＬＬを備える。ここに示すとおり、帰還クロック信号および基準クロック信
号がＰＬＬに印加される。このクロック・ツリーは、２２０、２３０、２４０、
２５０、２６０、２７０、２８０などのいくつかのドライバを有し、位相同期ル
ープ（ＰＬＬ）の電圧制御発振器の出力信号とともに、ツリーは徐々に大きくな
り、レジスタおよびラッチなどに起因する大きなキャパシタンスを駆動する。こ
れらのドライバは通常、インバータを含む（ここには示されていない）。このよ
うに、キャパシタンスはクロック周波数でスイッチされている。図２に、２６５
、２７５、２８５、２９０、２９５、２５５として示すキャパシタンスは、この
例では、このチップの構成部品に起因するキャパシタンスである。これらのキャ
パシタンスに加えて、ドライバのインバータのゲート・キャパシタンスもクロッ
ク周波数でスイッチしている。クロック・ネットワークに対する合計キャパシタ
ンスをＣで表し、クロック・ネットワークがクロック周波数ｆでスイッチする場
合、浪費した電力量はＣＶ2ｆで表すことができ、ここでＶは供給電圧である。 この電力量は、Ｃが比較的大きくｆが比較的高いため、チップによって利用され
る合計電力のかなりの部分になる可能性がある。したがって、用いられる特定の
クロッキング方式のせいで、デジタル回路を用いるチップ内で浪費される電力量
を削減する技術が必要である。
【０００６】 （概要） 簡単に言うと、本発明の一実施態様によれば、回路が、電圧同調可能誘導容量
（ＬＣ）発振器、充電ポンプ、および位相検出器を含む。この発振器、検出器、
および充電ポンプは共に結合されてＰＬＬを形成する。
【０００７】 本発明に関する主題は、本明細書の結論部において具体的に指摘され、明確に
主張される。しかし、添付の図面を参照して読まれれば、構成および操作方法に
関して、目的、特徴、および有利点と合わせて、本発明は後続の詳細説明を参照
することによって、最もよく理解されよう。
【０００８】 （詳細な説明） 以下の詳細な記述において、本発明の完全な理解を与えるために多数の特異な
詳細を述べる。しかしながら、本発明がこれらの特異な詳細なしで実施できるこ
とを、当業者なら理解するであろう。その他の場合、本発明をあいまいにしない
ように、周知の方法、手続、構成部品、および回路を詳細には述べなかった。
【０００９】 図１は、電圧同調可能発振器を含む、本発明によるＰＬＬの実施形態１００を
示す略図である。このＰＬＬは、集積回路（ＩＣ）チップ上に実装されるものと
して示されている。もちろん本発明は、この特定の実施形態に範囲を限定されな
い。さらにこの特定の実施形態では、電圧同調可能発振器は、印加電圧を変動ま
たは調整して電圧制御発振器（ＶＣＯ）のキャパシタンスを変動または調整する
ことによって同調される。しかしながら別法では、代替実施形態において、印加
電圧を変動させてインダクタンスを変動させることによってこの電圧同調可能発
振器を同調させることができる。例えば、電圧の変動を用いてインダクタのコア
の位置を変動させることができる。
【００１０】 ここに示すとおり、この特定の実施形態は、その固有周波数で発振する誘導容
量またはＬＣ発振器を備えるクロック・ツリーを含む。この特定の発振器は、発
振周波数が発振器のインダクタンスおよびキャパシタンスに依存するので、「Ｌ
Ｃ」発振器と呼ばれる。理想的条件の下では、「ＬＣ」発振器は、ゼロ抵抗のた
め電力を消費しない。しかしながら実際には、例えばクロック・ツリーおよびイ
ンダクタ内の金属線の抵抗がゼロでないなどのために、いくらかの電力を消費す
る。それにも拘わらず、従来型のＰＬＬと比較すると、発振器の抵抗が充分低い
値まで減らされているため、電力の節約を実現することができる。
【００１１】 例えば周知のとおり、インダクタおよびコンデンサがエネルギー源とともに回
路に結合されているとき、インダクタとコンデンサの電流と電圧がお互いに位相
がずれているので、この実施形態のＬおよびＣそれぞれにおいて、電圧信号の振
動はインダクタンスとキャパシタンスによって決定される周波数で生成される。
さらに回路内の小さな抵抗のためこれらの発振は減衰し、したがって発振を維持
し持続するために、システム内にエネルギーが投入されるであろう。
【００１２】 図１に示す実施形態では、様々なレジスタおよびラッチのクロック入力ポート
を結合するために、低い抵抗の短い金属線が用いられる。図１に、キャパシタン
ス１６０、１７０、１８０、１９０、１８５、１９５によって示すとおり、これ
らの入力ポートは、それぞれ関連するキャパシタンスを有する。このキャパシタ
ンスは、低い抵抗、インダクタ１３０、およびバラクタ１５０と組み合わせて、
ＬＣ電圧制御発振器（ＶＣＯ）を形成する。この文脈でバラクタは、図４の実施
形態によって示すような、半導体の逆バイアスのかかった領域の接合部に存在す
る電圧感応キャパシタンスによって特徴づけられる半導体デバイスを指すが、本
発明は、バラクタの使用またはこの特定のバラクタの実施形態に範囲を限定され
ない。
【００１３】 バラクタの実施形態の略図を図４に示す。ここに示すとおりバラクタは、どち
らも半導体材料であるＰ型材料とＮ型材料を、ＰＮ接合を形成するように接触さ
せた半導体ダイオードと同様である。さらにここに示すとおり空乏領域が形成さ
れ、ここに示すとおりこの空乏領域は図４においてｗで示される幅を有する。こ
の幅は、他のいくつかの要素とともに、このバラクタに関連するキャパシタンス
を決定する。さらに、ＰＮ接合の両端間の印加電圧次第で、幅ｗを増加または減
少させることができる。この特定の実施形態の半導体材料は、印加電圧の線形的
変動が、キャパシタンスにかなり線形的な変動を生成するように不純物を注入す
ることができるが、本発明は、それに範囲を限定されない。
【００１４】 図２に示すようなＰＬＬの従来型のＶＣＯは、例えば、バラクタ１５０に印加
される制御電圧を含む、図１のＬＣ ＶＣＯによって置き換えられる。図１の実
施形態において、ＬＣ ＶＣＯは、ＰＬＬ１１０内に合体されていない。この実
施形態において、ＶＣＯのキャパシタンスは、前述したとおり、入力ポートに関
連するキャパシタンスの合計およびバラクタ・キャパシタンスを含む。この特定
の実施形態において、コンデンサ１５５は、キャパシタンスＣbを有する大きな 直流（ＤＣ）阻止コンデンサを含む。このコンデンサ１５５のキャパシタンスは
、バラクタ１５０の到達可能な最大キャパシタンスよりもかなり大きい。この実
施形態において、金属線のゼロでない抵抗が、ＬＣ ＶＣＯの固有振動を減衰さ
せ、エネルギー損失をもたらす。しかしながら、ＤＣエネルギー源１４０が、エ
ネルギーを供給し、ＬＣ発振器の固有周波数で発振を持続する。本発明はこの点
で範囲を限定されないが、エネルギー源１４０は、例えば、電池に結合され、制
御回路によって動作される２つのスイッチを含む。クロックまたはＰＬＬは、こ
の実施形態において、エネルギー源を切るか取り外すことによって停止する。こ
の実施形態において、パッド１７５も、チップをテストするためにクロック・ツ
リーに結合されるが、もちろんこれは省略することができる。例えばギガヘルツ
程度の比較的高い周波数では、インダクタおよびバラクタをチップ上に実装する
ことが望ましく、一方低い周波数では、これらをパッド１７５に外部結合するこ
とができるが、重ねて本発明はこの点で範囲を限定されない。
【００１５】 前述のとおり、クロック・ツリーに関連するキャパシタンスは、Ｃで表すこと
ができる。さらにインダクタ１３０は、この特定の実施形態においてＬで表され
るインダクタンスを有する。インダクタ１２０は、コンデンサ１５５によって行
われるＤＣブロッキングに類似のＡＣブロッキングを行う。しかしながらバラク
タ１５０は、印加電圧と共に変動するＣと並列のキャパシタンスを有するので、
ＬＣ ＶＣＯの固有周波数は、少なくとも部分的には、１１０に印加された帰還
クロック信号と基準クロック信号間の位相差および周波数差に基づき変動させる
ことができる。
【００１６】 図１に示す実施形態の一利点は、代替アプローチに比較すると、大きな電力損
失なしにクロック信号の周波数の同調が可能なことである。クロック信号の周波
数の同調が可能なことは、位相同期には望ましい利点であり、温度、製造工程、
および他の原因の相違のせいでもある。正確に希望するクロック周波数を有する
チップを製造することは、達成困難である。したがって製造後に周波数の同調が
可能であることが望ましい。さらに、他のクロッキング方式によって、クロック
信号の周波数の同調が可能になるかもしれない。しかしながら、これらのアプロ
ーチは通常、この本発明の特定の実施形態によって示すアプローチと比較すると
、かなりより大きな電力の損失をもたらす。
【００１７】 位相同期ループの周波数を同調させる方法の一実施形態は、以下のとおりであ
る。前述のとおり、本発明による位相同期ループの一実施形態において、誘導容
量（ＬＣ）発振器はバラクタを含む。前述のとおり、バラクタの両端間に印加さ
れる電圧を調整することができる。バラクタの両端間の電圧を調整すると、バラ
クタのキャパシタンスが修正される。このバラクタのキャパシタンスの修正は、
発振器のキャパシタンスを修正し、これが位相同期ループ回路の周波数を調整ま
たは同調させる。さらに、このバラクタの印加電圧の調整は、位相同期ループの
負の帰還により発生することが可能になる。例えば、ＰＬＬ出力クロック信号と
基準クロック信号の間の位相差次第で、位相検出器が充電ポンプに信号を印加し
、そうすることによってバラクタに印加される電圧を調整する。これは前により
詳しく述べたが、本発明は、特定の位相同期ループ回路の実施形態に範囲を限定
されない。さらに、ＰＬＬによって生成されるクロック信号は、デジタル電子回
路を含む集積回路（ＩＣ）チップに印加することができる。例えば前述のとおり
、そのようなチップは、マイクロプロセッサ、マイクロコントローラ、ＡＳＩＣ
、またはデジタル電子回路を含む他のチップを含む。さらにＩＣチップは、ＰＬ
Ｌによって生成されＩＣチップに印加されるクロック信号によって駆動されるク
ロック・ツリーを含む。さらに前述のとおり、ＰＬＬ発振を実質的に持続させる
ように、エネルギーをＰＬＬに供給することができる。さらにＰＬＬへのエネル
ギーの印加は、ＰＬＬ発振を実質的に方形の波形に実質的に持続するようにタイ
ミングを合わせることができる。さらに詳細には、信号が発振するときに、エネ
ルギーを信号の所定の時点で印加し、その結果、方形波、または正弦波以外の信
号形を例えば生成するようにできる。さらに本発明はこの点で範囲を限定されな
いが、印加電圧をかなり線形的に調整することができる。前述のとおり、バラク
タに適切に不純物を注入する場合、これがキャパシタンスにかなり線形的な変動
をもたらし、これは特定の実施形態において望ましいことがある。
【００１８】 本発明の特定の機能を示し、本明細書に述べたが、多数の修正、置換、変更お
よび同等のものを、当業者なら思いつくであろう。したがって請求の範囲が本発
明の真の精神に一致する修正、変更全てを範囲に含むよう意図していることを理
解されたい。
【図面の簡単な説明】
【図１】 本発明によるＰＬＬの実施形態を示す略図である。
【図２】 従来型のクロック・ツリーの実施形態を示す略図である。
【図３】 従来型のＰＬＬの実施形態を示す略図である。
【図４】 バラクタの実施形態を示す略図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ， ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，Ｅ Ｅ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ， ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，Ｍ Ｄ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ， ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，Ｕ Ｚ，ＶＮ，ＹＵ，ＺＷ Ｆターム(参考） 5J081 AA02 BB10 CC22 CC44 EE02 EE03 EE18 FF08 HH01 KK02 KK09 KK22 LL05 LL09 MM01 5J106 AA01 CC02 CC21 CC52 DD32 GG01 HH01 JJ01 KK40

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 電圧同調可能誘導容量（ＬＣ）発信器と、 位相検出器と、 充電ポンプと を備える回路であって、前記発信器、検出器および充電ポンプがともに結合され
    てＰＬＬを形成する回路。
  2. 【請求項２】 前記電圧同調可能ＬＣ発信器が、印加電圧に応答して前記発
    信器のキャパシタンスを調整することができるバラクタを含む請求項１に記載の
    回路。
  3. 【請求項３】 前記ＰＬＬがプロセッサを含む集積回路（ＩＣ）上に実装さ
    れ、 前記ＰＬＬが前記プロセッサ用のクロック・ツリーを駆動するクロック信号を
    提供するように結合される請求項２に記載の回路。
  4. 【請求項４】 前記プロセッサがマイクロプロセッサを備える請求項３に記
    載の回路。
  5. 【請求項５】 前記バラクタが、Ｐ型半導体材料と物理的に直接接触するＮ
    型半導体材料を備え、ＰＮ半導体接合を形成する請求項２に記載の回路。
  6. 【請求項６】 前記Ｐ型およびＮ型半導体材料が不純物をドープされ、その
    結果前記バラクタの両端間に印加された線形的に変動する電圧が、前記バラクタ
    のキャパシタンスを実質的に線形的に変動させる請求項５に記載の回路。
  7. 【請求項７】 バラクタを有する誘導容量（ＬＣ）発信器を含む位相同期ル
    ープ（ＰＬＬ）の周波数を同調させる方法であって、 前記バラクタの両端間の印加電圧を調整することを含む方法。
  8. 【請求項８】 前記ＰＬＬによって生成されたクロック信号を、デジタル電
    子回路を含む集積回路（ＩＣ）チップに印加することをさらに含む請求項７に記
    載の方法。
  9. 【請求項９】 前記ＩＣチップが、前記ＰＬＬによって生成されたクロック
    信号によって駆動されるクロック・ツリーを含む請求項８に記載の方法。
  10. 【請求項１０】 前記ＩＣがマイクロプロセッサを備える請求項８に記載の
    方法。
  11. 【請求項１１】 前記ＰＬＬ発振を実質的に持続させるように、前記ＰＬＬ
    にエネルギーを供給することをさらに含む請求項７に記載の方法。
  12. 【請求項１２】 実質的に方形の波形で前記ＰＬＬ発振を実質的に持続させ
    るように、前記ＰＬＬにエネルギーが供給される請求項１１に記載の方法。
  13. 【請求項１３】 前記印加電圧が実質的に線形的に調整される請求項７に記
    載の方法。
  14. 【請求項１４】 電圧同調可能誘導容量（ＬＣ）発信器と、位相検出器と、
    充電ポンプと、分周器とを備える位相同期ループ（ＰＬＬ）回路であって、前記
    発信器、検出器、充電ポンプ、および分周器が、ＰＬＬ出力クロック信号を生成
    するように結合されるＰＬＬ回路。
  15. 【請求項１５】 前記電圧同調可能ＬＣ発信器がバラクタを含む請求項１４
    に記載のＰＬＬ。
  16. 【請求項１６】 動作中に前記充電ポンプによって前記バラクタに印加され
    た電圧が前記ＰＬＬ出力クロック信号の周波数に影響を与えるように、前記ＰＬ
    Ｌ回路が結合される請求項１５に記載のＰＬＬ。
JP2000517479A 1997-10-17 1998-09-03 同調可能なエネルギー効率のよいｐｌｌクロック Pending JP2001521313A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/953,054 1997-10-17
US08/953,054 US6140883A (en) 1997-10-17 1997-10-17 Tunable, energy efficient clocking scheme
PCT/US1998/018459 WO1999021272A1 (en) 1997-10-17 1998-09-03 Tunable, energy efficient pll clock

Publications (1)

Publication Number Publication Date
JP2001521313A true JP2001521313A (ja) 2001-11-06

Family

ID=25493508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000517479A Pending JP2001521313A (ja) 1997-10-17 1998-09-03 同調可能なエネルギー効率のよいｐｌｌクロック

Country Status (8)

Country Link
US (1) US6140883A (ja)
EP (1) EP1031183A4 (ja)
JP (1) JP2001521313A (ja)
KR (1) KR20010015745A (ja)
CN (1) CN1282460A (ja)
AU (1) AU9377898A (ja)
BR (1) BR9813089A (ja)
WO (1) WO1999021272A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124827A (ja) * 2000-07-31 2002-04-26 Hilti Ag 局部発振器およびその使用方法
KR101483855B1 (ko) 2013-04-22 2015-01-16 삼성전기주식회사 Pll 다이렉트 모듈레이터 및 그 모듈레이터에서의 주파수 이득 부정합 보상 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6985041B2 (en) * 2002-05-02 2006-01-10 Intel Corporation Clock generating circuit and method
US6778033B2 (en) 2002-05-02 2004-08-17 Intel Corporation Voltage control for clock generating circuit
US6771134B2 (en) 2002-05-02 2004-08-03 Intel Corporation Frequency control for clock generating circuit
US6885233B2 (en) * 2002-05-02 2005-04-26 Intel Corporation Altering operating frequency and voltage set point of a circuit in response to the operating temperature and instantaneous operating voltage of the circuit
US6809606B2 (en) * 2002-05-02 2004-10-26 Intel Corporation Voltage ID based frequency control for clock generating circuit
US6856129B2 (en) * 2002-07-09 2005-02-15 Intel Corporation Current probe device having an integrated amplifier
WO2004077514A2 (en) * 2003-02-25 2004-09-10 Timelab Corporation Clocktree tuning shims and shim tuning method
US7583151B2 (en) * 2007-01-31 2009-09-01 Intel Corporation VCO amplitude control
US7724078B2 (en) * 2007-03-22 2010-05-25 Intel Corporation Adjusting PLL/analog supply to track CPU core supply through a voltage regulator
US20090072891A1 (en) * 2007-09-14 2009-03-19 Srinivas Perisetty Varactor-based charge pump
US20110076945A1 (en) * 2009-09-29 2011-03-31 Mediatek Inc. Methods for Controlling a Main Clock Source Shared Between Different Wireless Communication Modules and Apparatuses Using the Same
US8428205B2 (en) * 2009-09-29 2013-04-23 Mediatek Inc. Methods for controlling a main clock source shared between different wireless communications modules and apparatuses using the same
US10396712B2 (en) * 2017-11-29 2019-08-27 National Chung Shan Institute Of Science And Technology Transformer feed-back quadrature voltage controlled oscillator for correcting dynamic phase error and communication apparatus using the same
US10614774B2 (en) 2018-06-27 2020-04-07 Intel Corporation Device, method and system for on-chip generation of a reference clock signal
EP3937373A4 (en) 2019-03-29 2022-03-23 Huawei Technologies Co., Ltd. OSCILLATOR AND CLOCK CIRCUIT
CN112084733B (zh) * 2020-08-14 2024-06-21 深圳天狼芯半导体有限公司 芯片的时钟树布图方法及装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4667170A (en) * 1985-09-26 1987-05-19 Western Digital Corporation Voltage controlled oscillator with self-adjustment of operating point
JPH08505018A (ja) * 1992-12-19 1996-05-28 ハーベー，ジェフリー，フィリップ 機能回路及び共振システムを含む小電力消費型電源回路
JP2792801B2 (ja) * 1992-12-28 1998-09-03 三菱電機株式会社 半導体集積回路並びにその設計方法及び製造方法
US5576647A (en) * 1995-06-22 1996-11-19 Marvell Technology Group, Ltd. Charge pump for phase lock loop
US5838207A (en) * 1996-12-20 1998-11-17 Ericsson Inc. Voltage controlled oscillator with partial load-pull tuning

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124827A (ja) * 2000-07-31 2002-04-26 Hilti Ag 局部発振器およびその使用方法
JP4719383B2 (ja) * 2000-07-31 2011-07-06 ヒルティ アクチエンゲゼルシャフト 局部発振器およびその使用方法
KR101483855B1 (ko) 2013-04-22 2015-01-16 삼성전기주식회사 Pll 다이렉트 모듈레이터 및 그 모듈레이터에서의 주파수 이득 부정합 보상 방법

Also Published As

Publication number Publication date
CN1282460A (zh) 2001-01-31
BR9813089A (pt) 2000-08-22
WO1999021272A1 (en) 1999-04-29
KR20010015745A (ko) 2001-02-26
US6140883A (en) 2000-10-31
EP1031183A1 (en) 2000-08-30
AU9377898A (en) 1999-05-10
EP1031183A4 (en) 2000-12-20

Similar Documents

Publication Publication Date Title
JP2001521313A (ja) 同調可能なエネルギー効率のよいｐｌｌクロック
US7015765B2 (en) Resonant clock distribution for very large scale integrated circuits
EP0788236B1 (en) PLL frequency synthesizer having circuit for controlling gain of charge pump circuit
US20080061888A1 (en) Multi-loop phase locked loop circuit
JPH11514511A (ja) 周波数シンセサイザにおいて電圧制御発振器の同調範囲を制御する方法および装置
US7145408B2 (en) Resonant clock distribution for very large scale integrated circuits
US20070040617A1 (en) Analogue self-calibration method and apparatus for low noise, fast and wide-locking range phase locked loop
Kuang et al. A fast-settling PLL frequency synthesizer with direct frequency presetting
US5374904A (en) Phase-locked-loop circuit having adjustable reference clock signal frequency and filter capacitance compensation
JPH07202690A (ja) クロック信号発生回路
JPH0879069A (ja) Ｖｃｏ回路及びｐｌｌ回路
US6466069B1 (en) Fast settling charge pump
CN100563109C (zh) Pll电路
US20080129388A1 (en) System and method for reducing transient responses in a phase lock loop with variable oscillator gain
US5994967A (en) Oscillator circuit employing frequency-locked loop feedback topology
US6650194B1 (en) Phase shift control for voltage controlled oscillator
US20020041214A1 (en) PLL circuit
JP2003505902A (ja) 可変周波数発振器
JP2738103B2 (ja) Ｐｌｌシンセサイザー
JPH10261918A (ja) 電圧制御発振回路
KR100233274B1 (ko) 전원전압의 변화에 관계없이 안정적인 동작이 가능한 위상 동기 루프
GB2336482A (en) Phase lock loop with differential charge pump
JP3006540B2 (ja) Ｐｌｌ周波数シンセサイザ
US20010038315A1 (en) Method for generating a frequency by means of a PLL circuit
JPH1127141A (ja) チャージポンプ回路およびｐｌｌ回路