JP2001511599A - 基板上のマイクロ構造あるいはナノ構造の製造方法 - Google Patents
基板上のマイクロ構造あるいはナノ構造の製造方法Info
- Publication number
- JP2001511599A JP2001511599A JP2000504598A JP2000504598A JP2001511599A JP 2001511599 A JP2001511599 A JP 2001511599A JP 2000504598 A JP2000504598 A JP 2000504598A JP 2000504598 A JP2000504598 A JP 2000504598A JP 2001511599 A JP2001511599 A JP 2001511599A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- lattice
- microstructure
- nanostructure
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002086 nanomaterial Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 title claims abstract description 21
- 235000012431 wafers Nutrition 0.000 claims abstract description 84
- 239000013078 crystal Substances 0.000 claims abstract description 68
- 238000000034 method Methods 0.000 claims abstract description 50
- 230000007547 defect Effects 0.000 claims abstract description 44
- 239000002178 crystalline material Substances 0.000 claims abstract description 18
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 19
- 238000005498 polishing Methods 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 230000000694 effects Effects 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000010292 electrical insulation Methods 0.000 claims description 4
- 238000000407 epitaxy Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910017214 AsGa Inorganic materials 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 238000003776 cleavage reaction Methods 0.000 claims description 3
- 230000002209 hydrophobic effect Effects 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 230000000704 physical effect Effects 0.000 claims description 3
- 238000005036 potential barrier Methods 0.000 claims description 3
- 230000007017 scission Effects 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 claims 1
- 229910052739 hydrogen Inorganic materials 0.000 claims 1
- 239000001257 hydrogen Substances 0.000 claims 1
- -1 hydrogen ions Chemical class 0.000 claims 1
- 238000001556 precipitation Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 4
- 230000008021 deposition Effects 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000005543 nano-size silicon particle Substances 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- ZLIBICFPKPWGIZ-UHFFFAOYSA-N pyrimethanil Chemical compound CC1=CC(C)=NC(NC=2C=CC=CC=2)=N1 ZLIBICFPKPWGIZ-UHFFFAOYSA-N 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 230000005476 size effect Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000012916 structural analysis Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Composite Materials (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 半導体、導体、あるいは誘電体のいずれかの結晶材料に適用可能なマイクロ構造あるいはナノ構造を形成する方法を提唱することである。
【解決手段】 基板上のマイクロ又はナノ構造の製造方法であって、結晶材料から成る第一のウェーハ（１）の一方の表面（３）を結晶材料から成る第二のウェーハ（２）の一方の表面（４）に接触して配置して結合する段階であって、その配置は、表面に存在する結晶格子が、２つのウェーハの界面の一方の側を拡張する、結晶ゾーン（８）内の結晶欠陥格子及び／又は歪み格子の形成を可能にするように少なくとも一つの不整合パラメーターを提供し、かつ、少なくとも一つの格子がマイクロ又はナノ構造を画定するようにする段階と、２つのウェーハのうちの一方を薄板化して、他方のウェーハによって形成された基板（１０）上の格子欠陥及び／又は格子歪みを露出する段階と、を備えていることを特徴とする。
Description
【０００１】
本発明は、基板上のマイクロ構造あるいはナノ構造の製造に関するものである
。
。
【０００２】
より小さいサイズに縮小しマイクロ構造及びナノ構造は、基板の表面上に形成
された微小ボリュームの格子の形をしている。微小ボリュームによって、例えば
、好ましくは１ミクロンより小さいサイズの平行六面体形状のボリュームを意味
している。
された微小ボリュームの格子の形をしている。微小ボリュームによって、例えば
、好ましくは１ミクロンより小さいサイズの平行六面体形状のボリュームを意味
している。
【０００３】 一般には、半導体材料、特にシリコン、AsGa、III-V化合物、及びSiCで形成さ
れたマイクロ構造に関心が集まっている。しかしながら、金属のような導体、及
びSiO2のような誘電体材料にも関心が集まっている。
れたマイクロ構造に関心が集まっている。しかしながら、金属のような導体、及
びSiO2のような誘電体材料にも関心が集まっている。
【０００４】 これらのマイクロ構造あるいはナノ構造は、電子素子、光学素子、あるいは光
電子素子を対象にしたものである。特に、これらの構造を用いて、量子ドット、
あるいは単電子素子と呼ばれる電子素子、あるいは、クーロン閉塞電子素子、あ
るいは発光素子のネットワークを製造することも可能である。
電子素子を対象にしたものである。特に、これらの構造を用いて、量子ドット、
あるいは単電子素子と呼ばれる電子素子、あるいは、クーロン閉塞電子素子、あ
るいは発光素子のネットワークを製造することも可能である。
【０００５】 マイクロ構造を製造することを望むならば、技術は、今日マイクロ電子工学の
領域における従来型のものを用いることが可能である。特に、乾式エッチングあ
るいは湿式エッチングを併せたリソグラフィ、イオン注入、蒸着、あるいは熱処
理の原理を用いる。例えば、単結晶シリコンから成る平行六面体形状の複数のマ
イクロボリューム（microvolumes）（各ボリュームが側面長さ1μｍで厚さ0.2μ
ｍを有し、ボリュームは0.5μｍの距離で離間している）スクウェアネットワー ク（square network）を形成することが望むならば、0.2μｍの膜厚の単結晶シ リコン層を有するSOI(Silicon-on-Insulator)を有することが可能である。マイ クロボリューム間のスペースを表す0.5μｍ幅の行及び列のマトリックスを有す る樹脂をパターン化するために電子ビームパターン発生器によって絶縁された光
感応性樹脂をウェーハシリコン層に適用する。露出部を現像するため、樹脂現像
は行列マトリックスに対応するシリコン層を被覆しない。次に、ウェーハに、樹
脂に関係するシリコンの選択的除去のためのプラズマエッチングを施す。にエッ
チング操作は、下位のシリコン層に達したら完了である。樹脂を除去した後、1 μｍ×1μｍ×0.2μｍのサイズでかつ0.5μｍ間隔を有するマイクロボリューム のネットワークが得られる。必要なら、マイクロボリューム間のスペースを、熱
酸化処理あるいはCVD型の蒸着処理のいずれかを用いて、SiO2のような誘電体層 で充填する。
領域における従来型のものを用いることが可能である。特に、乾式エッチングあ
るいは湿式エッチングを併せたリソグラフィ、イオン注入、蒸着、あるいは熱処
理の原理を用いる。例えば、単結晶シリコンから成る平行六面体形状の複数のマ
イクロボリューム（microvolumes）（各ボリュームが側面長さ1μｍで厚さ0.2μ
ｍを有し、ボリュームは0.5μｍの距離で離間している）スクウェアネットワー ク（square network）を形成することが望むならば、0.2μｍの膜厚の単結晶シ リコン層を有するSOI(Silicon-on-Insulator)を有することが可能である。マイ クロボリューム間のスペースを表す0.5μｍ幅の行及び列のマトリックスを有す る樹脂をパターン化するために電子ビームパターン発生器によって絶縁された光
感応性樹脂をウェーハシリコン層に適用する。露出部を現像するため、樹脂現像
は行列マトリックスに対応するシリコン層を被覆しない。次に、ウェーハに、樹
脂に関係するシリコンの選択的除去のためのプラズマエッチングを施す。にエッ
チング操作は、下位のシリコン層に達したら完了である。樹脂を除去した後、1 μｍ×1μｍ×0.2μｍのサイズでかつ0.5μｍ間隔を有するマイクロボリューム のネットワークが得られる。必要なら、マイクロボリューム間のスペースを、熱
酸化処理あるいはCVD型の蒸着処理のいずれかを用いて、SiO2のような誘電体層 で充填する。
【０００６】 マイクロボリュームのネットワークも、以下の論文によって開示されてような
リソグラフィによって形成してもよい：その論文は、S.H.ZAIDIらによる“Scala
ble Fabrication and Optical Characterization of nm Si Structures”（Mat.
Res.Soc.Symp.Proc.Vol.358, 957-968頁,Material Research Society）である。
リソグラフィによって形成してもよい：その論文は、S.H.ZAIDIらによる“Scala
ble Fabrication and Optical Characterization of nm Si Structures”（Mat.
Res.Soc.Symp.Proc.Vol.358, 957-968頁,Material Research Society）である。
【０００７】 これらの技術を用いると、1μｍのオーダーあるいは10分の数μｍのオーダー のサイズのマイクロ構造を形成することが可能である。リソグラフィにおいて最
高の分解能を得るために、電子ビームパターン発生器、あるいは248nmあるいは1
93nmの波長で使用するフォトリピーター（Photo Repeater）を使用する。
高の分解能を得るために、電子ビームパターン発生器、あるいは248nmあるいは1
93nmの波長で使用するフォトリピーター（Photo Repeater）を使用する。
【０００８】 経済的に許容される方法でかつ大きな表面上において、所定の配列プランでマ
イクロ構造を得ることを所望ならば、非常に小さいサイズ（例えば、10分の数nm
）のマイクロボリュームを使ってマイクロ構造を形成する方法は知られていない
。
イクロ構造を得ることを所望ならば、非常に小さいサイズ（例えば、10分の数nm
）のマイクロボリュームを使ってマイクロ構造を形成する方法は知られていない
。
【０００９】 しかしながら、例えば、前記マトリックスにおける最初の材料の原子を挿入す
るイオン注入を用いて、第二の材料から成るマトリックス内に第一の材料から成
るマイクロボリュームを形成すること（ここで、それらの原子がマトリックス内
に集まって凝結するような濃度とし、かつ熱処理を行う）が可能であることに注
目するべきである。この方法においては、10nmオーダーのSiO2マトリックスにお
いて凝結したシリコンを得ることは可能である。前記技術は、例えば、T.KOMADA
らによる“Control of and Mechanizm for Room Temperature Visible Light Em
ission from Silicon Nanostructure in SiO2, formed by Si+ Ion Implantatio
n”（Mat.Res.Soc.Symp.Proc.Vol.358, 163-168頁,1995,Material Research Soc
iety）に記載されている。しかしながら、得られた凝結物はマトリックスにラン
ダムに分散している。
るイオン注入を用いて、第二の材料から成るマトリックス内に第一の材料から成
るマイクロボリュームを形成すること（ここで、それらの原子がマトリックス内
に集まって凝結するような濃度とし、かつ熱処理を行う）が可能であることに注
目するべきである。この方法においては、10nmオーダーのSiO2マトリックスにお
いて凝結したシリコンを得ることは可能である。前記技術は、例えば、T.KOMADA
らによる“Control of and Mechanizm for Room Temperature Visible Light Em
ission from Silicon Nanostructure in SiO2, formed by Si+ Ion Implantatio
n”（Mat.Res.Soc.Symp.Proc.Vol.358, 163-168頁,1995,Material Research Soc
iety）に記載されている。しかしながら、得られた凝結物はマトリックスにラン
ダムに分散している。
【００１０】 同様に、表面上で堆積を行うことによって（例えば、蒸発によって）、表面上
にランダムに分散した凝縮の核を得ることは可能である。PING LI及びK.SATTLER
による論文“Generation and Structural Analysis of Silicon Nanoparticles ”（Mat.Res.Soc.Symp.Proc.Vol.358, 123-126頁,1995,Material Research Soci
ety）では、シリコンあるいはグラファイト表面上へのシリコンの蒸着について 開示している。
にランダムに分散した凝縮の核を得ることは可能である。PING LI及びK.SATTLER
による論文“Generation and Structural Analysis of Silicon Nanoparticles ”（Mat.Res.Soc.Symp.Proc.Vol.358, 123-126頁,1995,Material Research Soci
ety）では、シリコンあるいはグラファイト表面上へのシリコンの蒸着について 開示している。
【００１１】 これらのマイクロ構造の応用は多数あり、各構造の特定の特性に依存する。こ
れらの特性は、これらの材料におけるキャリアーの電子状態におけるサイズ効果
、表面及び界面効果、及び粒界層の存在あるいは不在に関わるものである。特別
な応用は、特に、光発生しない固体結晶状態でのシリコンのような材料からの光
エミッターの製造である。別な応用は、マイクロボリュームの構造における電子
導体の量子閉じ込め、あるいはクーロン閉塞効果を基礎にした電子素子の製造で
ある。この応用については、D.W.Boeringer及びによる論文“Modelling the Mul
tiplicity of Conductance Structures in Clusters of Silicon Quantum Dots ”（Mat.Res.Soc.Symp.Proc.Vol.358, 569-574頁,1995,Material Research Soci
ety）に記載されている。
れらの特性は、これらの材料におけるキャリアーの電子状態におけるサイズ効果
、表面及び界面効果、及び粒界層の存在あるいは不在に関わるものである。特別
な応用は、特に、光発生しない固体結晶状態でのシリコンのような材料からの光
エミッターの製造である。別な応用は、マイクロボリュームの構造における電子
導体の量子閉じ込め、あるいはクーロン閉塞効果を基礎にした電子素子の製造で
ある。この応用については、D.W.Boeringer及びによる論文“Modelling the Mul
tiplicity of Conductance Structures in Clusters of Silicon Quantum Dots ”（Mat.Res.Soc.Symp.Proc.Vol.358, 569-574頁,1995,Material Research Soci
ety）に記載されている。
【００１２】
本発明は、経済的な方法でかつ大きな表面上に、現在製造可能なマイクロボリ
ュームよりはるかに小さいサイズ、例えば１０分の数ｎｍのマイクロボリューム
を収容することができるマイクロ構造を製造することを可能にするために設計し
たものである。さらに、これらのマイクロ構造は、ランダムに分散するのではな
く、所定のプランに従って配置する。
ュームよりはるかに小さいサイズ、例えば１０分の数ｎｍのマイクロボリューム
を収容することができるマイクロ構造を製造することを可能にするために設計し
たものである。さらに、これらのマイクロ構造は、ランダムに分散するのではな
く、所定のプランに従って配置する。
【００１３】 本発明は、半導体、導体、あるいは誘電体のいずれかの結晶材料に適用可能な
マイクロ構造あるいはナノ構造を形成する方法を提唱する。
マイクロ構造あるいはナノ構造を形成する方法を提唱する。
【００１４】 従って、本発明の主な内容は、基板上のマイクロ構造あるいはナノ構造の製造
方法であって、 −結晶材料から成る第一のウェーハ（１）の一方の表面（３）を結晶材料から
成る第二のウェーハ（２）の一方の表面（４）に接触して配置することによって
結合する段階であって、その配置は、前記表面に存在する結晶格子が、前記の２
つのウェーハの界面の一方の側を拡張する、結晶ゾーン（８）内の結晶欠陥格子
及び／又は歪み格子の形成を可能にするように少なくとも一つの不整合パラメー
ターを提供するように、かつ、少なくとも一つの前記格子がマイクロ構造あるい
はナノ構造を画定するようにする段階と、 −前記の２つのウェーハのうちの一方を薄板化して、他方のウェーハによって
形成された基板（１０）上の格子欠陥及び／又は格子歪みを露出する段階と、 を備えていることを特徴とするマイクロ構造あるいはナノ構造の製造方法を提供
することである。
方法であって、 −結晶材料から成る第一のウェーハ（１）の一方の表面（３）を結晶材料から
成る第二のウェーハ（２）の一方の表面（４）に接触して配置することによって
結合する段階であって、その配置は、前記表面に存在する結晶格子が、前記の２
つのウェーハの界面の一方の側を拡張する、結晶ゾーン（８）内の結晶欠陥格子
及び／又は歪み格子の形成を可能にするように少なくとも一つの不整合パラメー
ターを提供するように、かつ、少なくとも一つの前記格子がマイクロ構造あるい
はナノ構造を画定するようにする段階と、 −前記の２つのウェーハのうちの一方を薄板化して、他方のウェーハによって
形成された基板（１０）上の格子欠陥及び／又は格子歪みを露出する段階と、 を備えていることを特徴とするマイクロ構造あるいはナノ構造の製造方法を提供
することである。
【００１５】 不整合パラメーターは、前記表面の結晶格子における回転シフトの所定の角度
から決めてもよい。得られる欠陥の格子、いわゆる“ねじれ(twist)”格子は、 らせん転位の格子である。
から決めてもよい。得られる欠陥の格子、いわゆる“ねじれ(twist)”格子は、 らせん転位の格子である。
【００１６】 不整合パラメーターは、接触されたウェーハの表面の結晶材料の間の結晶単位
胞パラメーターにおける差から決めてもよい。得られる格子変形は“ミスフィッ
ト（misfit）”である。
胞パラメーターにおける差から決めてもよい。得られる格子変形は“ミスフィッ
ト（misfit）”である。
【００１７】 不整合パラメーターは、少なくともウェーハのひとつの面が、この面に対応す
る方向の通常の結晶面に関連してシフトしている、所定の角度から決めてもよい
。通常の結晶面に関連する、方向が決められない結晶面（一つだけあるいは両方
）は、微傾斜と呼ばれる。このとき、格子変形は“ミスカット”と呼ばれる。
る方向の通常の結晶面に関連してシフトしている、所定の角度から決めてもよい
。通常の結晶面に関連する、方向が決められない結晶面（一つだけあるいは両方
）は、微傾斜と呼ばれる。このとき、格子変形は“ミスカット”と呼ばれる。
【００１８】 不整合パラメーターの全組み合わせは、例えば、シフトした回転を有する２つ
の異なる材料を結合することによって可能になる。それから、複数の格子が形成
される。
の異なる材料を結合することによって可能になる。それから、複数の格子が形成
される。
【００１９】 接触は疎水性タイプのもの、すなわち、前記ウェーハの表面に直接結合するこ
とによるものであることが好ましい。しかし、親水性タイプのもの、すなわち、
例えば、一方のウェーハの片面上、あるいは両ウェーハの面上に形成された酸化
層のような中間層を含むものでもよい。
とによるものであることが好ましい。しかし、親水性タイプのもの、すなわち、
例えば、一方のウェーハの片面上、あるいは両ウェーハの面上に形成された酸化
層のような中間層を含むものでもよい。
【００２０】 方法も、接触が格子欠陥及び／又は格子歪みの形成に対して不十分ならば、そ
の形成を完全にするためか、言い換えると、その形成を完了するための熱処理段
階を少なくとも一つ含んでいるが好都合である。また、この処理は接触ウェーハ
の表面の原子間結合の強化を促進するものである。この熱処理は、薄板化段階の
前、あるいはその後に実施する。
の形成を完全にするためか、言い換えると、その形成を完了するための熱処理段
階を少なくとも一つ含んでいるが好都合である。また、この処理は接触ウェーハ
の表面の原子間結合の強化を促進するものである。この熱処理は、薄板化段階の
前、あるいはその後に実施する。
【００２１】 薄板化段階は、研削、機械的研磨あるいは化学的研磨の方法から選択すること
によって実施してもよい。
によって実施してもよい。
【００２２】 薄板化段階は、続く熱処理段階の間の劈開平面を生成することが可能なマイク
ロキャビティを作るために、接触段階の前に、接触表面を介して所望の薄板化に
対応する所定の深さにイオン注入を行う段階を実施する必要があるウェーハの一
方を劈開することによって行われる。薄板化段階がこのように実施されるならば
、少なくとも一つの熱処理段階は、格子欠陥及び／又は格子歪みの形成を同時に
完成あるいは完了すること、接触ウェーハの表面間の原子間結合を強化すること
、及び劈開面を生成することを可能にするように設計されている。
ロキャビティを作るために、接触段階の前に、接触表面を介して所望の薄板化に
対応する所定の深さにイオン注入を行う段階を実施する必要があるウェーハの一
方を劈開することによって行われる。薄板化段階がこのように実施されるならば
、少なくとも一つの熱処理段階は、格子欠陥及び／又は格子歪みの形成を同時に
完成あるいは完了すること、接触ウェーハの表面間の原子間結合を強化すること
、及び劈開面を生成することを可能にするように設計されている。
【００２３】 薄板化段階の後のマイクロ構造あるいはナノ構造の使用に依存して、段階は、
結晶ゾーンに関連した格子欠陥及び／又は格子歪みの選択的な処理を含むように
設計されている。これは、特に、前記結晶ゾーンに関係した前記結晶欠陥の物理
的／電子的あるいは光電子的振る舞いにおける差を強調すること、あるいはもっ
と一般的に、結晶ゾーン内あるいは結晶ゾーン上のマイクロボリュームあるいは
ナノボリュームの境界を定めることにつながる。この選択処理段階は、前記結晶
ゾーンが互いに電気的に接続する結晶コンタクトパッドを形成するように、格子
欠陥及び／又は格子歪みを導電性にすることをふくんでいてもよい。この場合に
は、結晶欠陥での拡散が好ましいリンの拡散が生ずるだろう。また、選択処理段
階は電気的絶縁化を含んでおり、そのため、前記結晶ゾーンは電気的に絶縁され
ている結晶パッドを形成する。この場合には、格子欠陥及び／又は格子歪みへ攻
撃（これにより、電気的絶縁体の堆積につながる）のために、化学研磨を用いて
もよい。化学研磨は、金属不純物あるいはドープしている不純物堆積することに
起因した格子欠陥及び／又は格子歪みの修飾相の形成の前に行ってもよい。
結晶ゾーンに関連した格子欠陥及び／又は格子歪みの選択的な処理を含むように
設計されている。これは、特に、前記結晶ゾーンに関係した前記結晶欠陥の物理
的／電子的あるいは光電子的振る舞いにおける差を強調すること、あるいはもっ
と一般的に、結晶ゾーン内あるいは結晶ゾーン上のマイクロボリュームあるいは
ナノボリュームの境界を定めることにつながる。この選択処理段階は、前記結晶
ゾーンが互いに電気的に接続する結晶コンタクトパッドを形成するように、格子
欠陥及び／又は格子歪みを導電性にすることをふくんでいてもよい。この場合に
は、結晶欠陥での拡散が好ましいリンの拡散が生ずるだろう。また、選択処理段
階は電気的絶縁化を含んでおり、そのため、前記結晶ゾーンは電気的に絶縁され
ている結晶パッドを形成する。この場合には、格子欠陥及び／又は格子歪みへ攻
撃（これにより、電気的絶縁体の堆積につながる）のために、化学研磨を用いて
もよい。化学研磨は、金属不純物あるいはドープしている不純物堆積することに
起因した格子欠陥及び／又は格子歪みの修飾相の形成の前に行ってもよい。
【００２４】 上記方法により形成される格子欠陥は、２つのウェーハの結合面のいずれかの
サイドに薄く広がる。他方、これらの欠陥に誘起される歪みは、転位周期のオー
ダーの距離を超えた、ウェーハ内での界面のいずれかの面を広げる。従って、ウ
ェーハの一方の薄板化は、同じオーダーである界面からの距離で処理を停止して
もよい。このように露出された表面では、結晶欠陥に達する前に、表面歪みの領
域は均一ではなく、かつ内部の格子欠陥を反映している。選択処理段階は、例え
ば、薄板化段階によって露出した結晶材料との結晶単位胞の不整合を有する材料
のエピタキシーによる堆積を含んでもよく、このとき、この蒸着された結晶材料
は、格子欠陥の基礎格子に対応した整列した一連のアイランド（island)を形成 する。
サイドに薄く広がる。他方、これらの欠陥に誘起される歪みは、転位周期のオー
ダーの距離を超えた、ウェーハ内での界面のいずれかの面を広げる。従って、ウ
ェーハの一方の薄板化は、同じオーダーである界面からの距離で処理を停止して
もよい。このように露出された表面では、結晶欠陥に達する前に、表面歪みの領
域は均一ではなく、かつ内部の格子欠陥を反映している。選択処理段階は、例え
ば、薄板化段階によって露出した結晶材料との結晶単位胞の不整合を有する材料
のエピタキシーによる堆積を含んでもよく、このとき、この蒸着された結晶材料
は、格子欠陥の基礎格子に対応した整列した一連のアイランド（island)を形成 する。
【００２５】 選択処理の電気的絶縁は、ト電気伝導がンネル効果あるいはファウラー−ノル
ドハイム効果のような物理的効果によって生ずることが可能なタイプのものであ
る。
ドハイム効果のような物理的効果によって生ずることが可能なタイプのものであ
る。
【００２６】 選択処理の段階はまた、結晶ゾーンが、半導体ゾーンによって互いに接続され
た、あるいはポテンシャル障壁を有する結晶パッドを形成するような格子欠陥及
び／又は歪みを処理することを含んでいてもよい。
た、あるいはポテンシャル障壁を有する結晶パッドを形成するような格子欠陥及
び／又は歪みを処理することを含んでいてもよい。
【００２７】 本発明の他の目的は、上記の方法に従い、その接触領域が半導体材料から成る
ウェーハを用いて得られたことを特徴とする、基板上のマイクロ構造あるいはナ
ノ構造を提供することである。接触する表面の少なくとも一方の面は、SiC、又 は、AsGaあるいはGaAlAsのようなIII-V半導体材料から成るものであってもよい 。
ウェーハを用いて得られたことを特徴とする、基板上のマイクロ構造あるいはナ
ノ構造を提供することである。接触する表面の少なくとも一方の面は、SiC、又 は、AsGaあるいはGaAlAsのようなIII-V半導体材料から成るものであってもよい 。
【００２８】 本発明の他の目的は、マイクロ構造あるいはナノ構造は上記の方法を用いて
形成する方法であって、一方のウェーハはシリコンから成り、かつ薄板化された
ウェーハであり、その方法は、マイクロ構造あるいはナノ構造を絶縁層上にマイ
クロボリュームのシリコンによって形成するを可能にするものである。
形成する方法であって、一方のウェーハはシリコンから成り、かつ薄板化された
ウェーハであり、その方法は、マイクロ構造あるいはナノ構造を絶縁層上にマイ
クロボリュームのシリコンによって形成するを可能にするものである。
【００２９】
本発明は、添付図面を用いて非限定的例として与えられる以下の記載を読むこ
とによって、本発明はさらによく理解され、他の利点及び特徴も明らかになるだ
ろう。
とによって、本発明はさらによく理解され、他の利点及び特徴も明らかになるだ
ろう。
【００３０】 図１（Ａ）、図１（Ｂ）及び図１（Ｃ）は、本発明の方法の３つの実施形態を
示している。X1,X2及びX3は結晶軸を示している。図１（Ａ）で示した場合には 、欠陥密度（あるいは欠陥間の平均距離）を制御するパラメーターは、ウェーハ
１とウェーハ２との接触面に表した結晶ネットワーク間に存在する回転角βであ
る。図１（Ｂ）で示した場合には、欠陥密度（あるいは欠陥間の平均距離）を制
御するパラメーターは、ウェーハ１０１とウェーハ１０２との接触した結晶面間
に存在する回転角αである。図１（Ｃ）で示した場合には、欠陥密度（あるいは
欠陥間の平均距離）を制御するパラメーターは、ウェーハ２０１とウェーハ２０
２との接触した２つの結晶材料間の単位胞の不整合f1である。
示している。X1,X2及びX3は結晶軸を示している。図１（Ａ）で示した場合には 、欠陥密度（あるいは欠陥間の平均距離）を制御するパラメーターは、ウェーハ
１とウェーハ２との接触面に表した結晶ネットワーク間に存在する回転角βであ
る。図１（Ｂ）で示した場合には、欠陥密度（あるいは欠陥間の平均距離）を制
御するパラメーターは、ウェーハ１０１とウェーハ１０２との接触した結晶面間
に存在する回転角αである。図１（Ｃ）で示した場合には、欠陥密度（あるいは
欠陥間の平均距離）を制御するパラメーターは、ウェーハ２０１とウェーハ２０
２との接触した２つの結晶材料間の単位胞の不整合f1である。
【００３１】 以下の表は、（シリコン１００についての）界面欠陥格子の周期pに対する、 回転角βの値、傾斜角（angle of orientation）αの値、および、単位胞の不整
合f1の値を示したものである。
合f1の値を示したものである。
【表１】
【００３２】 例によると、図１（Ａ）で示した方法の実施形態に対して、回転角βで結合し たシリコン(100)の２つのウェーハは、その界面上に、19.2の周期を有するらせ ん転位の矩形格子を形成する。ウェーハをp/2=9.6nmにまで薄板化した後で、か つ上記の技術の一つを用いて現像した後、9.6nmより小さいサイズを有する2.7×
1015/m2のナノ構造の密度を得る。
1015/m2のナノ構造の密度を得る。
【００３３】 図１（Ｂ）で示した方法の実施形態で19.2nmの周期を得るために、一方のウェ
ーハは、は、<100>方向に0.8°のシフトを有する微傾斜面を有し、かつ、シリコ
ンウェーハの非微傾斜面に結合したものを準備する。このとき、得られたナノ構
造密度2.7×1015/m2である。
ーハは、は、<100>方向に0.8°のシフトを有する微傾斜面を有し、かつ、シリコ
ンウェーハの非微傾斜面に結合したものを準備する。このとき、得られたナノ構
造密度2.7×1015/m2である。
【００３４】 図１（Ｃ）で示した方法の実施形態に対しては、シリコン(100)ウェーハは、 表面上にSiGeの層を有する第二のウェーハに結合している。不整合f1は2.1％で あり、19.2nmの周期を有するコーナー転位の界面格子が形成される。SiGeを有す
るウェーハを約10nmまで薄板化した後には、前述のものと同じオーダーのナノ構
造密度を得る。ゲルマニウムウェーハの結合は、２倍の不整合、従って４倍のナ
ノ構造密度を生成する。
るウェーハを約10nmまで薄板化した後には、前述のものと同じオーダーのナノ構
造密度を得る。ゲルマニウムウェーハの結合は、２倍の不整合、従って４倍のナ
ノ構造密度を生成する。
【００３５】 (100)以外の面を使用してもよい。例えば、(111)面は界面に六角形あるいは三
角形の転位格子を生成する。(110)面は長方形格子を生成する。異なる方向を有 し、互いに結合した２つの面も、周期的あるいはほぼ周期的な格子を生成する。
角形の転位格子を生成する。(110)面は長方形格子を生成する。異なる方向を有 し、互いに結合した２つの面も、周期的あるいはほぼ周期的な格子を生成する。
【００３６】 図１（Ａ）で示した方法の実施形態を以下に詳細に説明する。 説明を簡単にするために、その実施形態が通常格子歪みに関連し、かつ選択処
理もその格子歪みに対して行うことを理解する際に、結晶欠陥を考慮する。
理もその格子歪みに対して行うことを理解する際に、結晶欠陥を考慮する。
【００３７】 図１（Ａ）は、(100)結晶面を有し、かつそれぞれ符号３及び４の対面する平 面を有する、２つのシリコンウェーハ１及び２を接触する段階を示している。平
面３及び４は、それらを疎水性にするように表面処理をしている。これが、表面
３と表面４との密接な付着を保証する。前記表面処理は、例えば、親水性の酸に
よる研磨段階で完了する化学洗浄段階を含んでいる。より詳細は、文献、“Hand
book of Semiconductor Wafer Cleaning Technology”（Werner KERN監修、Noye
s Publication,Park Ridge, New York）の中の一つの章である、Gregg S, HIGAS
HI及びYves J.CHABALによる“Silicon Surface Chemical Composition and Morp
hology”（433頁など）を参考にするべきである。
面３及び４は、それらを疎水性にするように表面処理をしている。これが、表面
３と表面４との密接な付着を保証する。前記表面処理は、例えば、親水性の酸に
よる研磨段階で完了する化学洗浄段階を含んでいる。より詳細は、文献、“Hand
book of Semiconductor Wafer Cleaning Technology”（Werner KERN監修、Noye
s Publication,Park Ridge, New York）の中の一つの章である、Gregg S, HIGAS
HI及びYves J.CHABALによる“Silicon Surface Chemical Composition and Morp
hology”（433頁など）を参考にするべきである。
【００３８】 面３及び４の接触は、２つの表面に現れた結晶格子が、所定の角度β、例えば
0.6°だけ互いに回転してずれていることを保証するように、例えば、室温で分 子結合によって行われる。
0.6°だけ互いに回転してずれていることを保証するように、例えば、室温で分 子結合によって行われる。
【００３９】 これら結合されたウェーハによって形成されたユニットは、約30分間950℃程 度の温度で熱処理を実施しなければならない。この熱処理の間、２つのウェーハ
の間により強力な原子間結合が形成される。２つの結晶格子の間に形成された捻
れ角が与えられると、結晶欠陥の格子、例えば、転位の格子が２つのウェーハ間
の界面に近接して、その界面の中央部に狭い厚さの層（10分の数nmあるいは100 分の数nm）内に形成される。これは図２に示しており、符号５がこの界面を表し
、結晶欠陥（あるいは転位）は符号６で示している。
の間により強力な原子間結合が形成される。２つの結晶格子の間に形成された捻
れ角が与えられると、結晶欠陥の格子、例えば、転位の格子が２つのウェーハ間
の界面に近接して、その界面の中央部に狭い厚さの層（10分の数nmあるいは100 分の数nm）内に形成される。これは図２に示しており、符号５がこの界面を表し
、結晶欠陥（あるいは転位）は符号６で示している。
【００４０】 これらの転位が、約40nmの階段を有する規則的な２次元格子（図では四角形）
を形成する例を示している。これらの事実は、H.Foll及びD.ASTによる、文献“T
EM observations on Grain Boundaries in Sintered Silicon”（Philosophical
Magazine A, 1979, vol.40, N°5, 589-610頁）において、理論的に説明されて
いる。この文献の596頁には、このタイプの転位の格子の写真が掲載されている 。
を形成する例を示している。これらの事実は、H.Foll及びD.ASTによる、文献“T
EM observations on Grain Boundaries in Sintered Silicon”（Philosophical
Magazine A, 1979, vol.40, N°5, 589-610頁）において、理論的に説明されて
いる。この文献の596頁には、このタイプの転位の格子の写真が掲載されている 。
【００４１】 ２つの隣接する転位間の間隔は、両方のウェーハの結晶格子間の回転角βに依
存する。この間隔の値は、sin(β/2）に対して逆に変化する。β=5°に対しては
、隣接転位間の間隔は4.4nmと得られている。
存する。この間隔の値は、sin(β/2）に対して逆に変化する。β=5°に対しては
、隣接転位間の間隔は4.4nmと得られている。
【００４２】 図２で示したユニットからマイクロ構造を得るために、必要なことは（研削、
機械的研磨、あるいは化学的研磨によって）２つのウェーハの一方を研磨して、
転位ゾーンに届くときに研磨操作を停止することだけである。これは、マイクロ
構造を符号３で示した図３に示した。マイクロ構造は、ウェーハ２の最大の部分
で形成された基板１０上に配置している
機械的研磨、あるいは化学的研磨によって）２つのウェーハの一方を研磨して、
転位ゾーンに届くときに研磨操作を停止することだけである。これは、マイクロ
構造を符号３で示した図３に示した。マイクロ構造は、ウェーハ２の最大の部分
で形成された基板１０上に配置している
【００４３】 さらに特別なやり方で、結晶ゾーン８を囲繞する結晶欠陥を区別するために、
表面処理を行ってもよい。
表面処理を行ってもよい。
【００４４】 例えば、隣接する結晶ゾーン８を除去することなく、化学浴によって、結晶欠
陥６を選択的に除去することが可能である。ここで示した実施形態においては、
SECCO（登録商標）あるいはWRIGHT（登録商標）の化学浴を用いることができる 。この場合には、シリコンマイクロボリュームの格子は、スペースによって互い
に絶縁される40nmの格子ステップサイズを有する矩形形状で形成されている。
陥６を選択的に除去することが可能である。ここで示した実施形態においては、
SECCO（登録商標）あるいはWRIGHT（登録商標）の化学浴を用いることができる 。この場合には、シリコンマイクロボリュームの格子は、スペースによって互い
に絶縁される40nmの格子ステップサイズを有する矩形形状で形成されている。
【００４５】 マイクロボリューム９の面方向誘電体絶縁を作ってもよい。この目的にために
、例えば、マイクロ構造を酸化する、あるいはCVD蒸着を行うことは可能である 。複数の応用に対して、マイクロ構造を堆積した酸化層は、マイクロボリューム
９間の絶縁堆積層１１だけを維持するために、図４で示したように、高さを下げ
てもよい。この場合には、絶縁材料の格子を転位の格子の代わりに用いることに
よって得られる。
、例えば、マイクロ構造を酸化する、あるいはCVD蒸着を行うことは可能である 。複数の応用に対して、マイクロ構造を堆積した酸化層は、マイクロボリューム
９間の絶縁堆積層１１だけを維持するために、図４で示したように、高さを下げ
てもよい。この場合には、絶縁材料の格子を転位の格子の代わりに用いることに
よって得られる。
【００４６】 表面処理はまた、導電性、あるいは絶縁性、あるいは本発明に関連して半導体
の転位の格子を与えるために行うものである。この方法では、マイクロボリュー
ムあるいは結晶パッドは、導電性結合によって互いに電気的に接続され、又は、
半導体ゾーンによって電気的に絶縁されあるい電気的に接続されるかのいずれか
であり、また、ポテンシャル障壁を有する。電気的絶縁の観点からは、これも、
絶縁部の一部を介して電気伝導がトンネル効果あるいはファウラー−ノルドハイ
ム効果あるいは他の物理的効果によって生じるように、絶縁膜を含んでいる。転
位の格子を導電性にするために、転位部で好適に拡散するリンの拡散を行っても
よい。
の転位の格子を与えるために行うものである。この方法では、マイクロボリュー
ムあるいは結晶パッドは、導電性結合によって互いに電気的に接続され、又は、
半導体ゾーンによって電気的に絶縁されあるい電気的に接続されるかのいずれか
であり、また、ポテンシャル障壁を有する。電気的絶縁の観点からは、これも、
絶縁部の一部を介して電気伝導がトンネル効果あるいはファウラー−ノルドハイ
ム効果あるいは他の物理的効果によって生じるように、絶縁膜を含んでいる。転
位の格子を導電性にするために、転位部で好適に拡散するリンの拡散を行っても
よい。
【００４７】 薄くする段階を行う別の可能な方法は、仏国特許第2,681,4721号公開公報に記
載されているような、処理中のウェーハの劈開を行うような方法を行うことを含
んでいる。この目的のためには、例えば、接触する表面の所定の深さでマイクロ
キャビティを得るように、このウェーハに陽子を注入することである。この表面
を清浄化処理及び結合処理を行う。それから熱処理を行う。これによって、マイ
クロキャビティ層によって、転位が発生し、それと同時に劈開が可能になる。
載されているような、処理中のウェーハの劈開を行うような方法を行うことを含
んでいる。この目的のためには、例えば、接触する表面の所定の深さでマイクロ
キャビティを得るように、このウェーハに陽子を注入することである。この表面
を清浄化処理及び結合処理を行う。それから熱処理を行う。これによって、マイ
クロキャビティ層によって、転位が発生し、それと同時に劈開が可能になる。
【００４８】 一方のウェーハ（基板を形成することになる方）は、SOIと呼ばれるSOIウェー
ハ（Silicon-On-Insulator）であってもよく、また、他方のウェーハは固体シリ
コン基板であってもよい。本発明の方法は、絶縁膜上にシリコンのマイクロボリ
ュームの格子を供給する。
ハ（Silicon-On-Insulator）であってもよく、また、他方のウェーハは固体シリ
コン基板であってもよい。本発明の方法は、絶縁膜上にシリコンのマイクロボリ
ュームの格子を供給する。
【００４９】 結晶材料から成る２つのウェーハは、例えば、シリコンウェーハとガリウムウ
ェーハ、あるいは、シリコンウェーハとゲルマニウムウェーハのように、異なる
タイプであってもよい。さらに、ウェーハは均一であることは必要とされない。
接触することになる表面は、単純には結晶材料から成り、ウェーハの残りは他の
構造を提供することも可能である。
ェーハ、あるいは、シリコンウェーハとゲルマニウムウェーハのように、異なる
タイプであってもよい。さらに、ウェーハは均一であることは必要とされない。
接触することになる表面は、単純には結晶材料から成り、ウェーハの残りは他の
構造を提供することも可能である。
【００５０】 上記のように、マイクロ構造あるいはナノ構造も、歪みの格子から得てもよい
。この歪み格子は、様々な方法によって形成してもよい。
。この歪み格子は、様々な方法によって形成してもよい。
【００５１】 歪み格子は、結晶単位胞の不整合を有する結晶材料の薄板化したウェーハ上に
、エピタキシー法（MOCVD, MBE, 液晶層エピタキシー)を用いて堆積することに よって、形成してもよい。島状成長モードを用いて、圧縮（引張り（順不同））
が必要となるゾーンによって得られた好適な核形成サイトが博板化したウェーハ
より小さい（大きい（順不同））メッシュ（mesh）を形成するのを促進する。こ
のように、下の格子に対応するサイズである、整列した一群の島を形成する。
、エピタキシー法（MOCVD, MBE, 液晶層エピタキシー)を用いて堆積することに よって、形成してもよい。島状成長モードを用いて、圧縮（引張り（順不同））
が必要となるゾーンによって得られた好適な核形成サイトが博板化したウェーハ
より小さい（大きい（順不同））メッシュ（mesh）を形成するのを促進する。こ
のように、下の格子に対応するサイズである、整列した一群の島を形成する。
【００５２】 この堆積は、図１（Ｃ）で示した本発明の実施形態を用いて実施できる。ユニ
ットは、上記のように、(100)方向を有するシリコンウェーハとSiGe層を有する ウェーハとを用いて、この実施形態に対応して準備した。薄板化の後、符号２０
２がシリコンウェーハを示し、かつ符号２０１’がSiGe層の残留部を示している
図５に示したユニットを得る；純粋ゲルマニウムの堆積は、ストランスキー−ク
ラスタノフ型の成長条件の下で行った。ゲルマニウムのナノアイランド２１０が
、張力の下での歪みゾーンにおける転位格子の節（node)の真下で核形成する。
ットは、上記のように、(100)方向を有するシリコンウェーハとSiGe層を有する ウェーハとを用いて、この実施形態に対応して準備した。薄板化の後、符号２０
２がシリコンウェーハを示し、かつ符号２０１’がSiGe層の残留部を示している
図５に示したユニットを得る；純粋ゲルマニウムの堆積は、ストランスキー−ク
ラスタノフ型の成長条件の下で行った。ゲルマニウムのナノアイランド２１０が
、張力の下での歪みゾーンにおける転位格子の節（node)の真下で核形成する。
【図１】 （Ａ）本発明の製造方法の第一の実施形態によって、２つのウ ェーハの結晶材料を接触する段階を示すための概略斜視図である。（Ｂ）本発明
の製造方法の第二の実施形態によって、２つのウェーハの結晶材料を接触する段
階を示すための概略斜視図である。（Ｃ）本発明の製造方法の第三の実施形態に
よって、２つのウェーハの結晶材料を接触する段階を示すための概略斜視図であ
る。
の製造方法の第二の実施形態によって、２つのウェーハの結晶材料を接触する段
階を示すための概略斜視図である。（Ｃ）本発明の製造方法の第三の実施形態に
よって、２つのウェーハの結晶材料を接触する段階を示すための概略斜視図であ
る。
【図２】 図１における２つのウェーハを接触させた後にその２つのウェ ーハで形成されたユニットの概略側面図である。
【図３】 本発明の方法の薄板化段階の後の図２で示したユニットの概略 側面図である。
【図４】 本発明を用いて得られたマイクロ構造のユニットの概略側断面 図である。
【図５】 本発明を用いて得られた他のマイクロ構造のユニットの概略側 断面図である。
１、２、１０１、１０２、２０１，２０２ ウェーハ ３、４ 平坦な表面 ５ 界面 ６ 結晶欠陥 ７ マイクロ構造 ８ 結晶ゾーン ９ マイクロボリューム １０ 基板 １１ 絶縁堆積層 ２０１’残留部 ２１０ ゲルマニウムのナノアイランド
【手続補正書】
【提出日】平成１２年１月２１日（２０００．１．２１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (26)
- 【請求項１】 基板上のマイクロ構造あるいはナノ構造の製造方法であっ て、 −結晶材料から成る第一のウェーハ（１）の一方の表面（３）を結晶材料から
成る第二のウェーハ（２）の一方の表面（４）に接触して配置することによって
結合する段階であって、その配置は、前記表面に存在する結晶格子が、前記の２
つのウェーハの界面の一方の側を拡張する、結晶ゾーン（８）内の結晶欠陥格子
及び／又は歪み格子の形成を可能にするように少なくとも一つの不整合パラメー
ターを提供するように、かつ、少なくとも一つの前記格子がマイクロ構造あるい
はナノ構造を画定するようにする段階と、 −前記の２つのウェーハのうちの一方を薄板化して、他方のウェーハによって
形成された基板（１０）上の格子欠陥及び／又は格子歪みを露出する段階と、 を備えていることを特徴とするマイクロ構造あるいはナノ構造の製造方法。 - 【請求項２】 前記不整合パラメーターが、前記基板に存在する結晶格子 における所定の回転シフト（θ）によって決められることを特徴とする請求項１
に記載のマイクロ構造あるいはナノ構造の製造方法。 - 【請求項３】 前記不整合パラメーターが、前記ウェーハの接触面の結晶 材料間での結晶単位胞パラメーターの差によって決められることを特徴とする請
求項１に記載のマイクロ構造あるいはナノ構造の製造方法。 - 【請求項４】 前記不整合パラメーターが、少なくとも一方のウェーハの 表面に対応する通常の結晶面方向に関係してシフトするような所定の角度（α）
によって決められることを特徴とする請求項１に記載のマイクロ構造あるいはナ
ノ構造の製造方法。 - 【請求項５】 前記接触が疎水性タイプのものであることを特徴とする請 求項１から請求項４のいずれか一項に記載のマイクロ構造あるいはナノ構造の製
造方法。 - 【請求項６】 前記接触が親水性タイプのものであることを特徴とする請 求項１から請求項４のいずれか一項に記載のマイクロ構造あるいはナノ構造の製
造方法。 - 【請求項７】 前記接触の段階の間に、前記第一のウェーハ及び前記第二 のウェーハが少なくとも熱処理、圧力の付加、電界の印加のうちのひとつの処理
を受けることを特徴とする請求項１から請求項６のいずれか一項に記載のマイク
ロ構造あるいはナノ構造の製造方法。 - 【請求項８】 さらに、結晶欠陥の格子及び／又は歪みの格子の形成を完 成すること、あるいは完了することを目的とした少なくとも一つの熱処理段階を
含むことを特徴とする請求項１から請求項７のいずれか一項に記載のマイクロ構
造あるいはナノ構造の製造方法。 - 【請求項９】 前記薄板化段階は、研削、機械的研磨あるいは化学的研磨 の中から選択した方法によって実施することを特徴とする請求項１から請求項８
のいずれか一項に記載のマイクロ構造あるいはナノ構造の製造方法。 - 【請求項１０】 前記薄板化段階は、続く熱処理段階の間に劈開平面を生 成することが可能なマイクロキャビティを作るために、接触段階の前に、接触表
面を介して所望の薄板化に対応する所定の深さにイオン注入を行う段階を実施し
易くされているウェーハの一方を劈開することによって行われることを特徴とす
る請求項１から請求項８のいずれか一項に記載のマイクロ構造あるいはナノ構造
の製造方法。 - 【請求項１１】 前記イオン注入は水素イオンによって行われることを特 徴とする請求項１０に記載のマイクロ構造あるいはナノ構造の製造方法。
- 【請求項１２】 少なくとも一つの前記熱処理段階は、結晶欠陥の格子及 び／又は歪みの格子の形成を完成すること、あるいは完了すること、と劈開面を
生成することとを同時に可能にするように設計されていることを特徴とする請求
項１０あるいは請求項１１のいずれか一項に記載のマイクロ構造あるいはナノ構
造の製造方法。 - 【請求項１３】 前記薄板化段階の後、前記結晶ゾーン（８）に関係した 結晶欠陥（６）の格子及び／又は歪みの格子の形成を選択的に処理することを含
むことを特徴とする請求項１から請求項１２のいずれか一項に記載のマイクロ構
造あるいはナノ構造の製造方法。 - 【請求項１４】 前記選択的処理段階が、前記結晶ゾーン（８）が互いに 電気的に接続した結晶パッドを形成するように、結晶欠陥（６）及び／又は歪み
の格子を導電性を有するようにすることを含んでいることを特徴とする請求項１
３に記載のマイクロ構造あるいはナノ構造の製造方法。 - 【請求項１５】 前記結晶ゾーン（８）はリンの拡散によって導電性を有 するようにすることを含んでいることを特徴とする請求項１４に記載のマイクロ
構造あるいはナノ構造の製造方法。 - 【請求項１６】 前記選択的処理段階が、前記結晶ゾーンが互いに電気的 に絶縁された結晶パッド（９）を形成するように電気的絶縁化を含んでいること
を特徴とする請求項１３に記載のマイクロ構造あるいはナノ構造の製造方法。 - 【請求項１７】 前記選択的処理段階は、結晶欠陥（６）及び／又は結晶 歪みの化学的研磨を含むことを特徴とする請求項１６に記載のマイクロ構造ある
いはナノ構造の製造方法。 - 【請求項１８】 前記化学的研磨を、金属の不純物あるいはドープした不 純物の沈殿による結晶欠陥（６）及び／又は結晶歪みの修飾相が形成された後に
実施することを特徴とする請求項１７に記載のマイクロ構造あるいはナノ構造の
製造方法。 - 【請求項１９】 前記化学的研磨を、電気的絶縁化の後に実施することを 特徴とする請求項１７に記載のマイクロ構造あるいはナノ構造の製造方法。
- 【請求項２０】 前記電気的絶縁化が、電気伝導がトンネル効果あるいは ファウラー−ノルドハイム効果のような物理的効果によって生じるタイプのもの
であることを特徴とする請求項１６に記載のマイクロ構造あるいはナノ構造の製
造方法。 - 【請求項２１】 前記選択的処理段階は、前記結晶ゾーンが半導体ゾーン によって互いに接続した、あるいはポテンシャル障壁を有する結晶パッドを形成
するように、結晶欠陥及び／又は結晶歪みを処理することを含むことを特徴とす
る請求項１６に記載のマイクロ構造あるいはナノ構造の製造方法。 - 【請求項２２】 前記選択的処理段階は、前記薄板化段階によって露出し た結晶材料とともに結晶単位胞不整合を有する結晶材料をエピタキシーによって
堆積することを含み、この堆積した結晶材料が、結晶欠陥（６）の格子及び／又
は下にある歪みの格子に対応する整列した一群の島を形成することを特徴とする
請求項１３に記載のマイクロ構造あるいはナノ構造の製造方法。 - 【請求項２３】 請求項１から請求項２２のいずれか一項に記載の製造方 法によって、接触面（３，４）が半導体材料であるウェーハ（１，２）から得ら
れることを特徴とする、基板上のマイクロ構造あるいはナノ構造。 - 【請求項２４】 前記接触面がSiCから成ることを特徴とする請求項２３に
記載の基板上のマイクロ構造あるいはナノ構造。 - 【請求項２５】 前記接触面の少なくとも一つの面が、AsGaあるいはGaAlA
sのようなIII-V半導体材料から成ることを特徴とする請求項２２に記載の基板上
のマイクロ構造あるいはナノ構造。 - 【請求項２６】 請求項１から請求項２２のいずれか一項に記載の製造方 法によって得られた基板上のマイクロ構造あるいはナノ構造であって、一方のウ
ェーハがSOIと呼ばれるSilicon-On-Insulatorウェーハによって形成され、他方 のウェーハがシリコンから成り、かつ薄板化したウェーハを形成し、前記方法は
、マイクロ構造あるいはナノ構造を前記絶縁層上のシリコンマイクロボリューム
から得られることを可能にする、ことを特徴とする基板上のマイクロ構造あるい
はナノ構造。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR97/09264 | 1997-07-22 | ||
| FR9709264A FR2766620B1 (fr) | 1997-07-22 | 1997-07-22 | Realisation de microstructures ou de nanostructures sur un support |
| PCT/FR1998/001585 WO1999005711A1 (fr) | 1997-07-22 | 1998-07-20 | Realisation de microstructures ou de nanostructures sur un support |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001511599A true JP2001511599A (ja) | 2001-08-14 |
| JP2001511599A5 JP2001511599A5 (ja) | 2011-01-20 |
| JP4920131B2 JP4920131B2 (ja) | 2012-04-18 |
Family
ID=9509456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000504598A Expired - Lifetime JP4920131B2 (ja) | 1997-07-22 | 1998-07-20 | 基板上のマイクロ構造あるいはナノ構造の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6261928B1 (ja) |
| EP (1) | EP1008169B1 (ja) |
| JP (1) | JP4920131B2 (ja) |
| DE (1) | DE69840480D1 (ja) |
| FR (1) | FR2766620B1 (ja) |
| WO (1) | WO1999005711A1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004511102A (ja) * | 2000-10-06 | 2004-04-08 | コミツサリア タ レネルジー アトミーク | ２つの固体材料の分子接着界面における結晶欠陥および／または応力場の顕在化プロセス |
| JP2004522296A (ja) * | 2000-12-28 | 2004-07-22 | コミツサリア タ レネルジー アトミーク | 積層構造を形成するための方法 |
| JP2005279843A (ja) * | 2004-03-29 | 2005-10-13 | Univ Of Tokyo | 細線を含む結晶材料とその製造方法、およびこれを用いたナノ細線デバイス |
| JP2007223024A (ja) * | 2006-01-23 | 2007-09-06 | Commiss Energ Atom | 局在細長ナノストラクチャの成長用担体を製造する方法 |
| JP2008516460A (ja) * | 2004-10-12 | 2008-05-15 | コミツサリア タ レネルジー アトミーク | 平面輸送共振ヘテロ構造体の製造方法 |
| JP2009521391A (ja) * | 2005-12-27 | 2009-06-04 | コミツサリア タ レネルジー アトミーク | エピタキシャル成長された構造体を製造するための簡易な方法 |
| JP2009522759A (ja) * | 2005-12-28 | 2009-06-11 | コミツサリア タ レネルジー アトミーク | 分子結合によって半導体材料でできたエレクトロルミネセントｐ−ｎ接合を作製する方法 |
| JP2016111147A (ja) * | 2014-12-04 | 2016-06-20 | 株式会社ディスコ | ウエーハの生成方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19853023A1 (de) | 1998-11-18 | 2000-05-31 | Forschungszentrum Juelich Gmbh | Verfahren zur Herstellung von Nanostrukturen in dünnen Filmen |
| US6329070B1 (en) * | 1999-12-09 | 2001-12-11 | Cornell Research Foundation, Inc. | Fabrication of periodic surface structures with nanometer-scale spacings |
| FR2815026B1 (fr) * | 2000-10-06 | 2004-04-09 | Commissariat Energie Atomique | Procede d'auto-organisation de microstructures ou de nanostructures et dispositif a microstructures ou a nanostructures |
| US6913697B2 (en) | 2001-02-14 | 2005-07-05 | Science & Technology Corporation @ Unm | Nanostructured separation and analysis devices for biological membranes |
| US6699770B2 (en) * | 2001-03-01 | 2004-03-02 | John Tarje Torvik | Method of making a hybride substrate having a thin silicon carbide membrane layer |
| JP2002265831A (ja) * | 2001-03-13 | 2002-09-18 | Ricoh Co Ltd | インク組成物及びそれを使用する記録方法 |
| US6956268B2 (en) | 2001-05-18 | 2005-10-18 | Reveo, Inc. | MEMS and method of manufacturing MEMS |
| US7045878B2 (en) | 2001-05-18 | 2006-05-16 | Reveo, Inc. | Selectively bonded thin film layer and substrate layer for processing of useful devices |
| KR100425092B1 (ko) * | 2001-05-29 | 2004-03-30 | 엘지전자 주식회사 | 실리콘 컴플라이언트 기판 제조방법 |
| CN1164488C (zh) * | 2001-07-25 | 2004-09-01 | 中山大学 | 一种纳米碳化硅材料的制备方法 |
| US7163826B2 (en) | 2001-09-12 | 2007-01-16 | Reveo, Inc | Method of fabricating multi layer devices on buried oxide layer substrates |
| US6875671B2 (en) | 2001-09-12 | 2005-04-05 | Reveo, Inc. | Method of fabricating vertical integrated circuits |
| WO2003044383A1 (de) * | 2001-11-23 | 2003-05-30 | Alcove Surfaces Gmbh | Lager und verbundaufbau |
| FR2877662B1 (fr) | 2004-11-09 | 2007-03-02 | Commissariat Energie Atomique | Reseau de particules et procede de realisation d'un tel reseau. |
| FR2895391B1 (fr) | 2005-12-27 | 2008-01-25 | Commissariat Energie Atomique | Procede d'elaboration de nanostructures ordonnees |
| FR2903810B1 (fr) * | 2006-07-13 | 2008-10-10 | Commissariat Energie Atomique | Procede de nanostructuration de la surface d'un substrat |
| JP2008060355A (ja) * | 2006-08-31 | 2008-03-13 | Sumco Corp | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
| FR2925748B1 (fr) | 2007-12-21 | 2010-01-29 | Commissariat Energie Atomique | Support de stockage de donnees et procede associe |
| FR2937797B1 (fr) * | 2008-10-28 | 2010-12-24 | S O I Tec Silicon On Insulator Tech | Procede de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante |
| FR2978600B1 (fr) | 2011-07-25 | 2014-02-07 | Soitec Silicon On Insulator | Procede et dispositif de fabrication de couche de materiau semi-conducteur |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09180999A (ja) * | 1995-12-26 | 1997-07-11 | Toshiba Corp | 半導体装置およびその製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| DE4133820A1 (de) * | 1991-10-12 | 1993-04-15 | Bosch Gmbh Robert | Verfahren zur herstellung von halbleiterelementen |
| JP3237888B2 (ja) * | 1992-01-31 | 2001-12-10 | キヤノン株式会社 | 半導体基体及びその作製方法 |
| JP3192000B2 (ja) * | 1992-08-25 | 2001-07-23 | キヤノン株式会社 | 半導体基板及びその作製方法 |
| JP2908150B2 (ja) * | 1992-11-27 | 1999-06-21 | 日本電気株式会社 | Ｓｏｉ基板構造及びその製造方法 |
| FR2714524B1 (fr) | 1993-12-23 | 1996-01-26 | Commissariat Energie Atomique | Procede de realisation d'une structure en relief sur un support en materiau semiconducteur |
| FR2715502B1 (fr) | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Structure présentant des cavités et procédé de réalisation d'une telle structure. |
| FR2715501B1 (fr) | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Procédé de dépôt de lames semiconductrices sur un support. |
| JPH07263721A (ja) * | 1994-03-25 | 1995-10-13 | Nippondenso Co Ltd | 半導体装置及びその製造方法 |
| FR2725074B1 (fr) * | 1994-09-22 | 1996-12-20 | Commissariat Energie Atomique | Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat |
| US5932048A (en) * | 1995-04-06 | 1999-08-03 | Komatsu Electronic Metals Co., Ltd. | Method of fabricating direct-bonded semiconductor wafers |
| FR2756973B1 (fr) | 1996-12-09 | 1999-01-08 | Commissariat Energie Atomique | Procede d'introduction d'une phase gazeuse dans une cavite fermee |
| US6146979A (en) * | 1997-05-12 | 2000-11-14 | Silicon Genesis Corporation | Pressurized microbubble thin film separation process using a reusable substrate |
| US5877070A (en) * | 1997-05-31 | 1999-03-02 | Max-Planck Society | Method for the transfer of thin layers of monocrystalline material to a desirable substrate |
| US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
| US5981400A (en) * | 1997-09-18 | 1999-11-09 | Cornell Research Foundation, Inc. | Compliant universal substrate for epitaxial growth |
| US5897362A (en) * | 1998-04-17 | 1999-04-27 | Lucent Technologies Inc. | Bonding silicon wafers |
-
1997
- 1997-07-22 FR FR9709264A patent/FR2766620B1/fr not_active Expired - Fee Related
-
1998
- 1998-07-20 JP JP2000504598A patent/JP4920131B2/ja not_active Expired - Lifetime
- 1998-07-20 US US09/463,226 patent/US6261928B1/en not_active Expired - Lifetime
- 1998-07-20 DE DE69840480T patent/DE69840480D1/de not_active Expired - Lifetime
- 1998-07-20 EP EP98939717A patent/EP1008169B1/fr not_active Expired - Lifetime
- 1998-07-20 WO PCT/FR1998/001585 patent/WO1999005711A1/fr active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09180999A (ja) * | 1995-12-26 | 1997-07-11 | Toshiba Corp | 半導体装置およびその製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004511102A (ja) * | 2000-10-06 | 2004-04-08 | コミツサリア タ レネルジー アトミーク | ２つの固体材料の分子接着界面における結晶欠陥および／または応力場の顕在化プロセス |
| JP2004522296A (ja) * | 2000-12-28 | 2004-07-22 | コミツサリア タ レネルジー アトミーク | 積層構造を形成するための方法 |
| JP2005279843A (ja) * | 2004-03-29 | 2005-10-13 | Univ Of Tokyo | 細線を含む結晶材料とその製造方法、およびこれを用いたナノ細線デバイス |
| JP2008516460A (ja) * | 2004-10-12 | 2008-05-15 | コミツサリア タ レネルジー アトミーク | 平面輸送共振ヘテロ構造体の製造方法 |
| JP2009521391A (ja) * | 2005-12-27 | 2009-06-04 | コミツサリア タ レネルジー アトミーク | エピタキシャル成長された構造体を製造するための簡易な方法 |
| JP2009522759A (ja) * | 2005-12-28 | 2009-06-11 | コミツサリア タ レネルジー アトミーク | 分子結合によって半導体材料でできたエレクトロルミネセントｐ−ｎ接合を作製する方法 |
| JP2007223024A (ja) * | 2006-01-23 | 2007-09-06 | Commiss Energ Atom | 局在細長ナノストラクチャの成長用担体を製造する方法 |
| JP2016111147A (ja) * | 2014-12-04 | 2016-06-20 | 株式会社ディスコ | ウエーハの生成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1008169A1 (fr) | 2000-06-14 |
| WO1999005711A1 (fr) | 1999-02-04 |
| FR2766620A1 (fr) | 1999-01-29 |
| US6261928B1 (en) | 2001-07-17 |
| JP4920131B2 (ja) | 2012-04-18 |
| FR2766620B1 (fr) | 2000-12-01 |
| DE69840480D1 (de) | 2009-03-05 |
| EP1008169B1 (fr) | 2009-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001511599A (ja) | 基板上のマイクロ構造あるいはナノ構造の製造方法 | |
| US6569748B1 (en) | Substrate and production method thereof | |
| JP3237888B2 (ja) | 半導体基体及びその作製方法 | |
| KR100545338B1 (ko) | 봉입 형성단계를 포함하는 박막을 전사(轉寫)하는 방법 | |
| JP3048201B2 (ja) | 半導体材料薄膜の製造方法 | |
| US6380551B2 (en) | Optical function device with photonic band gap and/or filtering characteristics | |
| JP4954853B2 (ja) | ２つの固体材料の分子接着界面における結晶欠陥および／または応力場の顕在化プロセス | |
| US7399680B2 (en) | Method and structure for implanting bonded substrates for electrical conductivity | |
| JP3900741B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2004507084A (ja) | グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス | |
| PT515181E (pt) | Metodo de preparacao de componentes semicondutores | |
| JP2010251444A (ja) | Ｓｏｉウェーハの製造方法 | |
| EP1908097A2 (en) | Method for controlling dislocation positions in silicon germanium buffer layers | |
| EP0843346A2 (en) | Method of manufacturing a semiconductor article | |
| WO2004059711A1 (fr) | Procede de realisation de substrats mixtes et structure ainsi obtenue | |
| JP2005109447A (ja) | 応力を低減して層転位を介して緩和シリコン−ゲルマニウムを絶縁体上に作製する方法 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| US20220223467A1 (en) | Method for direct hydrophilic bonding of substrates | |
| KR100853580B1 (ko) | 전기적 전도성을 위해 결합된 기판을 주입하는 방법 및구조 | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JPH03125458A (ja) | 単結晶領域の形成方法及びそれを用いた結晶物品 | |
| US20190115488A1 (en) | Multilayer photoreceptor device, layers of which have different lattice parameters | |
| JPH09162278A (ja) | 半導体装置およびその製造方法 | |
| JP3755857B2 (ja) | 半導体基板の作製方法および基板から半導体層を分離する方法 | |
| JPH09135017A (ja) | 量子デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090924 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091001 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100825 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100901 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20101125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111101 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |