JP2001508947A - シリコン薄膜の製造方法 - Google Patents

シリコン薄膜の製造方法

Info

Publication number
JP2001508947A
JP2001508947A JP53341198A JP53341198A JP2001508947A JP 2001508947 A JP2001508947 A JP 2001508947A JP 53341198 A JP53341198 A JP 53341198A JP 53341198 A JP53341198 A JP 53341198A JP 2001508947 A JP2001508947 A JP 2001508947A
Authority
JP
Japan
Prior art keywords
thin film
substrate
layer
etchant
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP53341198A
Other languages
English (en)
Inventor
ウィーバー,クラウス,ヨハネス
ブレーカーズ,アンドリュー,ウィリアム
Original Assignee
オリジン エナジー リテイル リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリジン エナジー リテイル リミテッド filed Critical オリジン エナジー リテイル リミテッド
Publication of JP2001508947A publication Critical patent/JP2001508947A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】 単結晶シリコン薄膜(5)の製造方法が開示されている。この方法は単結晶基板(1)を形成するステップと、基板(1)内、基板上あるいは基板に隣接させてその基板と同一の結晶方位性を備えた単結晶シリコン薄膜(5)を形成するステップと、薄膜(5)あるいは基板(1)を貫通させて複数の間隔を開けたエチャントアクセス領域(6)を提供するステップとを含んでいる。薄膜(5)のリフトオフはエッチングアクセス領域(6)を介した同時的エッチングで提供される。必要なエッチング量とエチャントへのアクセス度は薄膜(5)をさほど劣化させずに剥離させる程度のものである。

Description

【発明の詳細な説明】 シリコン薄膜の製造方法 発明の分野 本願発明は、シリコン太陽電池や他の半導体装置への応用に適した任意のサイ ズと形状の単結晶シリコン層(single crystalline layers of silicon)の改良さ れた製造方法に関する。 背景技術 数十ミクロン厚のシリコン膜(film)は効率的な太陽電池の製造に非常に優れた 材料である。最大の太陽電池エネルギー変換率(すなわち、太陽光から電気エネ ルギーへの最大変換率)を提供するには、そのシリコン材料は単結晶体であるか 、あるいは多結晶体の粒子が可能な限り大きいものであることが必要である。 単結晶シリコンはチョクラルスキ(Czochralski)(Cz)法あるいはフローテ ィングゾーン(floating zone)(FZ)技術で入手が可能であり、大型粒子状の 多結晶シリコンはキャスティング(casting)技術で入手が可能である。これら全 ての技術は大型のシリコンブロックを提供するものであり、太陽電池の製造には スライス加工でウェハー状とされる。シリコンブロックの半分はこのスライス加 工時に鋸屑として無駄となる。これらウェハーは高価であり、通常は数百ミクロ ンの厚さで提供される。 砒化ガリウム装置(gallium arsenide device)の製造に利用される方法は、G aAs上のAlAsやAlGaAs化合物等のためのエッチング液あるいはエチ ャント(etchant)の幅広い選択肢に依存している。AlGaAsはGaAsウェ ハー上に成長し、GaAs及び/又はAlGaAsがこれに続く。上部のGaA s/AlGaAs層に適用されるブラックワックス(black wax)はそれを引張状態 (under tension)にする。この構造物は適当なエッチング液あるいはエチャント に沈浸され、GaAsやAlGaAs層をさほどエッチ ングすることなくAlAsを横方向にエッチングする。長時間経過後に上層のG aAs層が浮離する。このプロセスはシリコンには不都合である。なぜなら、G aAs/AlAs系に対して利用が可能な幅広い選択性を有したシリコンエチャ ントは存在しないからである。今日に至るまで、AlAsに類似した中間層とし て作用する適当な非シリコン化合物は開発されていない。CaF2はシリンコン 上で、そしてシリコンはCaF2上でエピタキシャルに成膜が可能であるが、こ の手法は未完成であり、コストが高い。CaF2上に成長したシリコンは非常の 高い欠陥密度(defect density)を有している。 CLEFT法として知られる別の方法では、マスキング層が単結晶基板(通常 はGaAs)上に成膜される。マスキング層に形成された線状オープン部はその 後のエピタキシャル成長のための種(seeds)を提供する。このエピタキシャル層 は線状種オープン部を横方向にオーバーグローして最終的には互いに遭遇して連 続的なエピタキシャル膜を提供する。そのマスキング層はそのエピタキシャル層 で完全に覆われる。このエピタキシャル層は適当な副基板に接着される。もしそ のエピタキシャル層がその基板に接着される領域が充分に狭ければ、さらに、も しそのエピタキシャル層のマスキング層への接着が十分に脆ければ、このエピタ キシャル層は基板から剥離されるであろう。しかし、この手法はシリコンでは未 だ成功していない。 ゾーンメルテイング再結晶法(zone melting recrystallization)(ZMR)と して知られる方法がシリコンに対して適用されてきた。この方法は、アモルファ スまたは微小結晶シリコンの薄層を耐高温性の異種基板上に成膜し、ストリップ ヒータ(strip heater)を使用してそのシリコンをゾーンメルト処理することで 再結晶化させるものである。続いて、シリコン厚層がその再結晶化された多結晶 シリコン上でエピタキシャルに成長される。酸化シリコンウェハーが基板として 利用される場合には、成長後にバイアホール(via hole)をエピタキシャルシリコ ン層にエッチング処理によって設け、そのエピタキシャル層と基板とを分離して いる酸化物にアクセスさせる。その後にHFをバイアホール内に入れてその酸化 物をエッチング処理にて排除し、最終的にシリコン基板をリフトオフ(lift off) させて再使用準備状態とする。このZMR手 法の弱点は、コストが高く、高温ゾーンメルティング再結晶化ステップが必要で あり、そのエピタキシャル層が多結晶体であることである。 発明の開示 本願発明の目的はシリコンエピタキシャル薄膜の製造方法を提供することであ る。 従って、本願発明は単結晶シリコン薄膜の製造方法を提供する。この製造方法 は、単結晶基板を形成するステップと、その基板上、基板内あるいは基板に隣接 してその基板と同じ結晶方位性を有した単結晶シリコン薄膜を成膜あるいは形成 させるステップと、その薄膜あるいは基板を通過する複数の間隔を開けたエチャ ントアクセス領域を提供するステップと、それらエチャントアクセス領域を介し て同時的にエッチング処理することでその薄膜をリフトオフさせるステップとを 含んでいる。必要とされるエッチング量とエチャントアクセス度はその薄膜の品 質を大きく損ねることなく剥離を提供するものである。 本願発明の第1形態では、基板と同一の結晶方位性を有しており、選択された エチャント内で薄膜またはその基板よりも大幅に速いエッチング速度を提供する ように不純物を含んでいるシリコンバッファ層が、それら基板と薄膜との間でエ ピタキシャル成長される。そのエチャントアクセス領域はそのバッファ層の選択 的なエッチングを提供する。 本願発明の第2形態では、基板と同一の結晶方位性を有しており、選択された エチャント内でその基板あるいは薄膜よりも大幅に遅いエッチング速度を提供す るように不純物を含んでいるエッチングストップ層がその基板または薄膜上ある いは内部でエピタキシャル成長されてエチャントアクセス領域を定義する。 本願発明の第3形態では、非シリコン材料のマスキング層が基板上に成膜され てパターン処理され、露出した基板の接着領域(attachment region)を定義する 。これら接着領域は隣接領域間の間隙と比較して少なくとも1寸法が小さい。そ の薄膜はそれら接着領域にて基板上に成膜される。 バッファ層が本願発明の第1形態でエピタキシャル成長される場合には、非 シリコン材料のマスキング層は好適には基板またはバッファ層上に成膜されてパ ターン処理され、露出した基板あるいはバッファ層の接着領域を定義する。好適 には、このマスキング層は基板面上に成膜されてパターン処理され、バッファ層 はそれら接着領域で成膜され、続いて薄膜がそのバッファ層上で成膜される。こ の基板は基板を厚さ方向に貫通する複数のアパーチャ(aperture)を有して形成で きる。これらアパーチャは反応性イオンビームエッチングまたはレーザーアブレ ーション処理で形成できる。 あるいは、そのバッファ層は基板上または基板内に形成され、そのマスキング 層はそのバッファ層上に成膜されてパターン処理され、薄膜はそれら接着領域で バッファ層上に成膜され、そのマスキング層はその薄膜のリフトオフに先立って 剥離される。 別の形態では、この方法は化学蒸着によって薄膜を成膜させるステップをさら に含んでおり、多結晶シリコンがそのマスキング層上に成膜されて、さらに、そ れら基板、バッファ及び薄膜を構成する単結晶層をさほどに侵食しないエチャン ト内でその多結晶シリコンを剥離させ、その多結晶薄膜の剥離とマスキング層の 剥離とによってエチャントアクセス領域を創出させる。 別の形態では、そのバッファ層は基板面上で実質的連続的に成膜され、薄膜は そのバッファ層上に成膜され、エチャントアクセス領域はその薄膜を貫通して形 成される。この形態では、バッファ層は好適には、約5×1019cm-3の密度に p型ドープされ、その異方性エチャント(anisotropic etchant)はエチレンジア ミンプロカテコール(ethy1enediamine procatechol)である。 本願発明方法の一部の形態では、このバッファ層は基板面を選択的にドープ処 理することで形成が可能である。別の形態では、このバッファ層は基板面に積層 成膜される。 本願発明の第2形態においては、好適には非シリコン材料のマスキング層が基 板上に成膜されてパターン処理され、露出した基板の接着領域を定義する。その 後に薄膜がそれら接着領域にて基板上に積層成膜され、少なくとも一部のマスキ ング層がその薄膜のリフトオフに先立って除去される。好適には、この薄膜は基 板上に成膜され、成膜後に薄膜内に残るホール(hole)はエチャント アクセス領域の少なくとも一部を形成する。 別形態においては、薄膜がエッチングストップ層を形成する。この変形では、 そのエッチングストップ層は薄膜内あるいは薄膜上に形成され、薄膜の対応部分 が、薄膜のリフトオフを提供するための選択的エッチング工程中にエッチングさ れないように保護する。好適には、このエッチングストップ層は薄膜内へのリン 拡散(phosphorus diffusion)で形成される。 本願発明の第2形態による別例では、薄膜は基板の一部を適当なドープ剤で選 択的にドープ処理することでその基板内に形成される。この薄膜は続くエッチン グ工程中にエッチングストップ層として作用し、ドープ処理されていない基板の 領域に複数のエチャントアクセス領域を形成させてその薄膜をリフトオフさせる 。この例では、基板は好適にはp型であり、その薄膜は好適にはn型である。そ のリフトオフは、n型シリコンをさほどにエッチングしないエチャントを含んだ 水性フッ化水素酸内で電気化学エッチング処理することで提供される。好適には 、そのエッチングストップ層は基板内へのリン拡散処理で形成される。好適には 、リフトオフ後で、基板からの薄膜の最終的剥離に先立ってエピタキシャル層が その薄膜上で成長される。 本願発明の第2形態の別例では、薄膜は基板の一部から形成される。この変形 例では、好適には、基板にブラインドアクセスアパーチャ(blind access apertu re)を形成するステップと、それら露出したアパーチャ面をドープ処理してドー プされたライニング層を形成するステップと、それらアパーチャのブラインド端 部でライニング層を剥離させて基板を露出させるステップと、その基板をエッチ ング処理して薄膜をリフトオフさせるステップとをさらに含んでいる。そのドー プされたライニング層は薄膜の一部を形成し、エッチング工程中にエッチングス トップ層として作用して薄膜をリフトオフさせる。好適には、この基板はp型で あり、そのライニング層はn型である。リフトオフはn型シリコンをさほどエッ チングしないエチャントを含んだ水性フッ化水素酸内で電気化学エッチングで実 施される。そのドープされたライニング層は好適にはリン拡散で形成される。 本願発明の第2形態では、薄膜のリフトオフを提供するためにエッチング処 理される基板の消耗量は基板の厚みと比較して少量であることが望ましい。 本願発明の第3形態では、好適には、マスキング層は薄膜のリフトオフに先立 って剥離される。そのマスキング層の除去で薄膜と基板との間にキャビティが形 成される。これらキャビティは少なくとも一部のエチャントアクセス領域を形成 する。 本願発明の第3形態では、薄膜のホールがエチャントアクセス領域を形成する ように薄膜が基板上に成膜される。好適には、薄膜のマスキング層上でのオーバ ーグロース量は制限される。好適には本願発明は、接着領域にて、あるいはそれ らの近辺で薄膜をエッチング処理してリフトオフさせるステップをさらに含んで いる。それら接着領域の寸法は薄膜に甚大な劣化を招かないでリフトオフさせる 程度のものである。好適には、基板は(100)方位性(orientation)であり、 接着領域は基板の<110>方向に2組の直交する等間隔長形領域が形成され、 バッファ層と薄膜の成長は液相エピタキシーによって実行され、{111}結晶 平面(crystallographic plane)に近い方位性を有した面を表す顕著な凹凸を備え た薄膜面が提供される。 本願発明の第3形態の変形では、好適には化学蒸着処理で薄膜を蒸着形成させ るステップをさらに含んでおり、多結晶シリコンをマスキング層上に蒸着させる 。その後に、基板、バッファ及び薄膜を形成する単結晶層をさほどに侵食しない エチャント内でその多結晶シリコンを除去する。その多結晶薄膜の除去とマスキ ング層の除去とでエチャントアクセス領域が提供される。 別の変形例では、基板は好適には(111)方位性であり、薄膜はマスキング 層と薄膜との間に間隙を実質的に残さないでマスキング層を越えてオーバーグロ ーする。 好適には、少なくとも一部のエチャントアクセス領域は残余のエチャントアク セス領域よりも密度が低く、リフトオフが完了したときに薄膜あるいは基板の少 なくとも一部が完全にはエッチングされず、薄膜と基板との間に物理的な接続を 提供する。 好適にはそのエチャントアクセス領域は規則的な配列を提供する。 液相エピタキシー(LPE)あるいは化学蒸着(CVD)はエピタキシャル 成長技術として利用できる。湿潤化学エッチングまたは気相エッチングが多様な エッチングステップの提供に利用可能である。 本願発明のいくつかの形態で、シリコン基板は基板面の明瞭に定義された接着 領域でのみ露出されることは理解されよう。これはマスキング層での基板のパタ ーン処理によって達成が可能である。エピタキシャル薄膜あるいはバッファ層の 成長はシリコン基板が露出している領域からのみ発生し、エピタキシャル薄膜ま たは層に連続的な構造を形成させる。成長後に、このエピタキシャル層は適当な エチャント(そのエピタキシャル層が、基板あるいはそのエピタキシャル層の無 数のホールを介して基板のシリコンに取り付けられる領域と接触状態にされる) で、あるいは基板からそのエピタキシャル層を引剥処理することで剥離される。 そのエピタキシャル層は数ミクロンから100ミクロン以上の厚みである。 本願発明のいくつかの形態ではその基板は薄膜を形成し、他の形態では基板は 成長テンプレート(growth template)としてのみ作用する。両方の場合ともそれ ら基板は再使用が可能である。 それらエピタキシャル層の取り扱いは、エピタキシャル層を充分に厚く成長さ せて自立できるようにするか、エピタキシャル層がまだ基板に接着状態である間 に処理を実行することで可能である。後者の場合には、エピタキシャル層は基板 からの最終剥離に先立って支持基板(supporting superstrate)に付着される。 本願発明の大部分の実施態様にて製造されるシリコン薄膜の特徴の1つは、シ リコン薄膜が多孔質となることである。換言すれば、薄膜は複数のホールを含ん でいる。態様電池の製造にはこれらホールの存在が有利である。標準的な太陽電 池では、太陽光の作用により発生される1タイプのキャリヤー(電子またはホー ル)を収集するために金属グリッドが電池の太陽面側に必要であり、他方のタイ プのキャリヤーは太陽電池の裏側で電気接触によって収集される。太陽電池の太 陽面での金属グリッドの存在は、太陽光から電池の一部を遮蔽し、電気エネルギ ーの損失と、電池のエネルギー効率の低下を招く。しかし、太陽電池に多孔質シ リコン層が採用されると、両方の金属接触グリッドを太陽電池 の反対側に配置させることが可能となる。薄膜が多孔質であることの別の利点は 、太陽電池を半透明状態で製造することができる点であり、透明度は容易にコン トロールできる。このことは、ある程度の透明性が望まれる、例えば建造物での 太陽電池の使用等の特殊な利用形態で便利である。 本願発明のいくつかの実施態様で製造されるシリコン薄膜の別の特徴は、得ら れた薄膜面が{111}結晶平面のものに近似した方位性の面を備えた非常に粗 い面となることである。このタイプの粗面は薄膜が太陽電池の製造に使用される 場合に非常に望ましい。なぜなら、薄膜での太陽光の吸収効率が大きく増加する からである。従って、太陽電池の変換率は大きく改善される。 本願発明は準備されているシリコンテンプレート上でシリコンエピタキシャル 薄膜を成長させ、そのエビタキシャル薄膜をリフトオフさせ、そのテンプレート を再使用させる方法を提供する。本願発明の変形においては、基板はゆるやかに 消耗するが、反復して何回も使用できる程度に厚くすることができる。本願発明 の方法は、シリコン薄膜の製造コストを引き下げ、その薄膜を利用して提供され た太陽電池のエネルギー効率を高める。なぜなら、得られた薄膜厚は太陽電池に とって理想的な厚みに近いからである。シリコン基板上でエピタキシャルに成長 されたシリコン薄膜の大面積成長とリフトオフ並びに基板の再使用は従来にはな かった新規な技術である。 本願発明の実施例を図面を利用してさらに詳細に説明する。 図面の簡単な説明 図1は、本願発明の1実施例による、シリコンバッファ層の成長とマスキング 層の成膜後であってリフトオフ層の成長以前のシリコンウェハーの一部を示す斜 視図である。 図2は、図1の基板上でのリフトオフ層の成長後の構造を示す断面図である。 図3は、図2の構造の斜視図である。 図4は、本願発明の別実施例によるバッファ層とリフトオフ層の成長以前のシ リコンウェハーの一部を示す斜視図である。 図5は、図3の基板上での、強度にドープされたシリコンバッファ層とリフト オフ層の成長後の構造を示す断面図である。 図6は、本願発明の別実施例によるバッファ層あるいはリフトオフ層の成長に 先立つシリコンウェハーの一部を示す斜視図である。 図7は、本願発明の別実施例による、パターン処理されたマスキング層の成膜 後でリフトオフ層の成長以前のシリコンウェハーの一部を示す斜視図である。 図8は、図7に示す基板上でのリフトオフ層の成長後の構造を示す断面図であ る。 図9は、本願発明の別実施例によるマスキング層のシリコンウェハー成膜及び パターン処理の一部を示す斜視図である。 図10は、図1で示すものに類似したパターンを形成するようにマスキング層 でパターン処理された(111)方位性のシリコンウェハー上でのエピタキシャ ルリフトオフ層の成長後の構造を示す断面図である。 図11は、本願発明の別実施例によるリフトオフ層の成長に先立つシリコンウ ェハーの一部を示す断面図である。 図12は図9のシリコンウェハーの平面図である。 図13は図11で示す基板上でのリフトオフ層の成長後の構造を示す断面図で ある。 図14は、本願発明の別実施例によるリフトオフ層の成長以前のシリコンウェ ハーのコーナー部を示す斜視図である。 図15は、本願発明の方法の別実施例で使用されるシリコンウェハーの一部を 示す平面図である。 図16は、図15に示すシリコンウェハーの断面図である。 図17は、図16に示すものに類似した、本願発明の実施例による方法のエッ チングステップを概略的に示す断面図である。 図18は、図15に一部が示されるタイプのウェハーのコーナー部を示す平面 図である。 図19は、図17に示される構造上でのエピタキシャル層の成長後の構造を示 す断面図である。 図20は、本願発明の別実施例の方法により、その上でバッファ層とエピタキ シャル層とを成長させたシリコンウェハーの断面図である。 図21は、エッチング保護層の成膜とパターン処理後の図20に示す構造の平 面図である。 図22は、異方性エッチング後の図21で見られる構造の断面図である。 図23は、そのエピタキシャル層を剥離するための追加エッチング処理後の図 22の構造を示す断面図である。 図24は、本願発明の別実施例に使用されるエッチング保護層の成膜とパター ン処理後のシリコンウェハーを示す平面図である。 図25は、異方性エッチング後の図24に示すの構造の断面図である。 図26は、追加ドーピングとエッチング後の図25に示す構造の断面図である 。 図27は、剥離エッチング処理を概略的に示す図26に類似したものの断面図 である。 図28は、得られた剥離シリコン薄膜を示す断面図である。 図29は、本願発明の別実施例による方法の一部で形成された構造を示す断面 図である。 図30は、図29に示す構造の平面図である。 図31は、本願発明の別実施例による方法の実施中に形成された構造を示す断 面図である。 図32は、図31に示す構造の平面図である。 図33は、本願発明の別実施例による方法の実行中に形成された構造を示す断 面図である。 図34は、本願発明のさらに別実施例による方法の実行中に形成された構造を 示す断面図である。 図35は、本願発明の方法に従って形成されたシリコン薄膜を使用して製造さ れた太陽電池の概略断面図である。 発明の最良実施態様 本明細書中に使用される下記の用語の定義を本願発明の理解を助ける目的で説 明する。本明細書を通じてそれら用語は下記の定義で使用されている。 リフトオフ層(liftoff Layer) 基板から剥離された単結晶シリコン薄膜(thin crystal silicon film)であり 、例えば太陽電池のごとき装置の製造に使用されるもの。基板と同一の結晶方位 性(crystallographic orientation)を有している。場合によっては、基板からの リフトオフ(loftoff)後で最終的な剥離に先立ってこのリフトオフ層上でエピタ キシャル層(epitoial layer)が成長される。 リフトオフ(liftoff) 基板とリフトオフ層とを物理的に接続している接着領域の全部または大部分を エッチングするプロセスである。リフトオフ層は多少の残留接着領域によって基 板と接着状態に残ることもある。最終的な剥離処理はそれら残留接着領域をカッ ト処理するか、あるいは基板とリフトオフ層との間に多少の力を加えて接着領域 を破断することで実行される。 剥離(detachment) 基板からリフトオフ層を物理的に分離させるプロセスである。リフトオフと同 時的に、あるいはリフトオフ後に実施される。 マスキング層(masking layer) SiO2のごとき非シリコン材料層であって、その上のエピタキシャルシリコ ン層の成長を妨害する。 バッファ層(buffer layer) 基板とリフトオフ層との間のシリコン層であって、基板からリフトオフ層をリ フトオフさせるのに使用されるエチャント内でのエッチング速度が、そのエチャ ント内でのリフトオフ層または基板のエッチング速度よりもずっと速くエ ッチングされる不純物を含んでいる。この結果、バッファ層の制御されたエッチ ングが提供される。このバッファ層はリフトオフ層及び基板の両方と同じ結晶方 位性を有している。 エッチングストップ層(etch stop layer) シリコン層であって、基板からリフトオフ層のリフトオフに使用されるエチャ ント内で、基板と薄膜とを物理的に接続する接着領域のエッチング速度との比較 でエッチング速度を遅くする不純物を含んでいる。このエッチングストップ層は 基板と同じ結晶方位性を有しており、リフトオフ層の一部を形成する。 エッチング保護層(etch protect layer) エッチング保護層の下側のシリコンを、後に実施される選択的エッチングステ ップ中に保護する目的でシリコン面上に成膜されてパターン処理された非シリコ ン材料層。 選択的エッチング(selective etching) 2種の材料の堆積や表面の物理的あるいは化学的特質の相違の結果として、同 一のエチャントに同時に露出している2種の材料を大幅に異なる速度でエッチン グさせるプロセスである。このような選択的現象を提供する材料/エチャントの 組合せ例を下記に掲載する。 80℃の水酸化カリウム(KOH)溶液内でエッチングされた(100)表面 方位性(surface orientation)を備えた二酸化ケイ素(silicon dioxide)及びシリ コン;シリコン層は二酸化ケイ素層よりもずっと速くエッチングされるであろう 。 110℃のエチャントであるエチレンジアミンピロカテコール(EDP)内で エッチングされる不純物を含まないシリコンと、高密度(5×1019原子/cm3 )のホウ素原子を含んだシリコン;前者は後者よりもずっと速くエッチ ングされるであろう。 80℃の水酸化カリウム(KOH)溶液内でエッチングされる(100)表面 方位性の純粋シリコンと、(111)表面方位性の純粋シリコン;前者は後者よ りもずっと速くエッチングされるであろう。この種の選択的エッチングは異方性 エッチング(anisotropic etching)として知られている。 以下の例では、エピタキシャル層の成長は特に記載がない限り液相エピタキシ ー(LPE)によるものである。しかしながら、気相エピタキシーであっても多 くの例において利用が可能である。 例1 図1は(100)方位性の非ドープシリコン(undoped silicon)で形成された 基板を図示している。エピタキシャルバッファ層2はこの基板上で成長され、適 当なマスキング層3の成膜とパターン処理が施される。あるいは、バッファ層2 は基板内へのホウ素拡散処理(boron diffusion)で形成することも可能である。 バッファ層2は典型的には10μm厚であり、マスキング層3は典型的には0. 1μm厚である。マスキング層3によって定義された露出基板の長形領域4は< 110>方向に走行している。長形領域4は典型的には10μm幅であり、10 0μmだけ離れている。この例では、バッファ層2は、例えばガリウムのような 適当なドープ剤で約5×1018cm-3にドープされたp型シリコン層であり、基 板はずっと少なめに(lightly)ドープされている。マスキング層3はSiO2でよ い。シリコン基板が露出している領域は連続メッシュを形成している。この連続 メッシュはリフトオフ層の成長時に原子付着サイト(atomic attachment site)の 連続的供給を行い、2つのエピタキシャル成長フロント(epitaxial growth fron t)を互いに侵害させることなく構造全体をオーバーグロー(overgrow)させる。 図2と図3は基板1上のp型リフトオフ層5のエピタキシャル成長後の構造を 図示している。このリフトオフ層5は典型的には50から100μm厚であ り、バッファ層2よりも軽度にドープされている。図2の断面図は<110>方 向に沿っている。リフトオフ層5の成長はマスキング層3でカバーされていない 領域でのみ発生する。リフトオフ層5が断面図において菱形状であることが分か る。リフトオフ層5は{111}方位性の表面で囲まれている。ホール6のアレ イがリフトオフ層に残り、エチャントアクセス領域(etchant access region)が 提供されるようにエピタキシャル成長は終了される。リフトオフ層をリフトオフ するため、マスキング層3は、マスキング層3がSiO2である場合にはHFと H2Oとの混合物のごときシリコン層1、2、5をあまり侵食しない適当なエッ チング液で除去される。アクセスはリフトオフ層5のホール6を介して提供され る。バッファ層2は、基板1またはリフトオフ層5の強度にドープされたシリコ イを、軽度にドープされたシリコンよりも速くエッチングするエチャントで除去 される。アクセスはリフトオフ層のホール6のアレイを介して提供される。適し たエチャントの1例は、1:3:8の割合で混合されたHF:HNO3:CH3C OOHの混合物である。当初、このエチャントはマスキング層がリフトオフ層の 成長を妨害する領域の強度にドープされたバッファ層2に接触し、バッファ層2 が完全に除去されるまでリフトオフ層5を徐々にアンダーカット(undercut)する 。得られた構造は粗面を有している。この利点は、例えば、太陽電池の太陽光反 射制御等の目的で利用できることである。 例2 図4は(100)方位性の非ドープシリコンで形成された基板1を図示してい る。マスキング層3は基板1上で成膜されてパターン処理されている。マスキン グ層3は<110>方向に走行する露出基板の直交する長形領域4を定義してい る。 図5は図4の基板上でのシリコン層2とリフトオフ層5の成長後の構造を図示 している。図5の断面図は<110>方向に沿っている。エピタキシャルバッフ ァ2とリフトオフ層5はマスキング層3で覆われていない接着領域4内でのみ発 生する。エチャントアクセス領域を提供するためにホール6のアレイが リフトオフ層5内に残るようにエピタキシャル成長は終了される。この例では、 バッファ層2はガリウム等の適当なドープ剤で少なくとも5×1018cm-3にド ープされたp型シリコンンで提供され、リフトオフ層5は軽度にドープされてい る。リフトオフ層5を剥離するため、マスキング層3はシリコン層1、2、5を さほど侵食しない適当なエチャントで除去することが可能であるが、マスキング 層3の除去は必ずしも必要ではない。マスキング層3が除去されなければ、続く リフトオフ層の成長のために再使用することができる。バッファ層2は、リフト 才フ層5のリフトオフを実行させるため、軽度にドープされた基板1のシリコン またはリフトオフ層5よりも重度にドープされたシリコンを速くエッチングさせ るエチャントで除去される。 例3 図6に示す基板1は(100)方位性の非ドープシリコンである。マスキング 層3は基板上に成膜されてパターン処理されている。例2のごとく、露出基板の 直交する長形領域4は<110>方向に走行する。この構造は、長形領域4が狭 くて1μm幅程度であること以外は図4に図示するものと同一である。基板上の エピタキシャル層(図示せず)の成長は例2に関して前述したように進行する。 相違は、エピタキシー層が基板に接着される長形接着領域4が狭いことである。 リフトオフは例2のごとくに実行される。しかし、たとえバッファ層が成長され ずともエピタキシャル層はシリコンエチャントで基板からリフトオフが可能であ る。これはエッチングが必要な接着領域が狭いためである。 例4 図7に図示する基板1はホウ素のごとき適当なドープ剤で少なくとも5×1018 cm-3にドープされている(100)方位性のp型シリコンである。マスキン グ層3は基板上に成膜されてパターン処理されている。マスキング層は<110 >方向に走行する露出基板の直交する長形領域4を定義している。 図8は図7に示す基板上でのリフトオフ層5成長後の構造を図示している。図 8の断面図は<110>方向に沿っている。リフトオフ層をリフトオフする ため、マスキング層3はシリコン層1、5をあまり侵食しない適当なエチャント で除去される。リフトオフ層5のホール6はエチャントアクセス領域を形成する 。基板の一部はリフトオフ層5の軽度にドープされたシリコンよりも重度にドー プされた基板1のシリコンを速くエッチングするエチャントでエッチングされる 。従って、リフトオフ層5はエッチングストップ層として作用する。エッチング 除去される基板の層厚は当初の基板厚と比較して薄い。よって基板は何回も再使 用できる。 例5 図9はホール6のアレイがレーザーアブレーション(laser ablation)あるいは 反応性イオンエッチング(reactive ion etching)で創出されたシリコン基板1を 図示している。ホールは典型的には50μmx50μm程度の大きさである。マ スキング層3は基板1上に成膜されてパターン処理されており、露出基板の接着 領域4を定義している。ホール6の内側もマスキング層3でコーティングされて いる。エピタキシャルバッファとリフトオフ層(図示せず)の成長は前例と同様 に提供される。リフトオフ層の成長は閉鎖構造を提供するまで継続されるであろ う。リフトオフ層及び/又はマスキング層のリフトオフに必要なエチャント溶液 のためのエチャントアクセス領域は基板1のホール6によって提供される。 例6 (111)方位性のシリコン基板1は図10の断面図で図示されている。これ は厚いマスキング層3でパターン処理されており、図1に図示するものに類似し たパターンを提供する。マスキング層3は典型的には1μm厚であり、マスキン グ層3の長形オープン部4は典型的には1μm幅である。エピタキシャルリフト オフ層5はキャビティを創出することなくマスキング層を越えて成長(overgrow) する。このように、LPEで成長すると図3のような構造で発生し得る溶液滞留 が回避できる。リフトオフ層5をリフトオフするため、マスキング層3は、マス キング層3はエッチングするがシリコン層1、5はエッチン グしないエチャントでまず除去される。マスキング層3の除去によって墓板とリ フトオフ層との間にエチャントアクセス領域あるいはキャビティが創出される。 それらキャビティ内にシリコンエチャントが注入される。しばらく後に、エチャ ントはリフトオフ層5が基板に接着されている領域を除去する。それら接着領域 が狭いため、リフトオフ層5をそれほどエッチングすることなくリフトオフが実 施できる。 例7 図11と図12は、基板上に多数の直立ピラミッド7を形成するように表面加 工された(100)方位性のシリコン基板1を図示している。図11は<110 >方向のものである。ピラミッド7の側面は{111}方位性を有している。ピ ラミッド7の底面は<110>方向に走行している。この表面状態は、例えば、 他の面よりも緩やかに{111}平面をエッチングする水酸化カリウム(KOH )を使用して達成される。マスキング層3が成膜されて、<110>方向でピラ ミッド7の底面に沿って走行する狭線状態で露出したシリコン基板の接着領域4 を定義する。これら接着領域4は典型的には1μm幅である。 図13は図11と図12に示す基板上で成長したエピタキシャル層5を図示し ている。この図は<110>方向である。もし成長がLPEで実行されたら、こ の構造では溶剤の滞留量は非常に少ないであろう。基板1からエピタキシャル層 5をリフトオフするため、マスキング層3はシリコン層1、5をエッチングしな いエチャントで除去される。マスキング層3の除去によって基板とリフトオフ層 との間にエチャントアクセス領域またはキャビティが創出される。それらキャビ ティ内にシリコンエチャントが注入される。しばらく後に、エチャントはリフト オフ層5が基板に接着されている領域を除去する。これら接着領域が狭いため、 リフトオフ層5はさほどエッチングされない。 例8 図14は(100)方位性のシリコンから形成された基板1を図示している。 マスキング層3は基板1上に成膜されてパターンシリされている。露出基板の 接着領域4はマスキング層で定義されており、<110>方向に走行する。基板 上のエピタキシャルバッファとリフトオフ層(図示せず)の成長は前例のごとく に実施される。接着領域4は基板の内側部分よりも基板のエッジ部分で広くなっ ている。従って、マスキング層3を除去することで形成されたエチャントアクセ ス領域は基板1の周辺でスペースが狭くなる。バッファ層の除去に適当なエチャ ントが使用されると、リフトオフ層は基板のエッジで剥離される前に、基板の内 側領域で剥離される。エッチングはこの段階で停止され、エピタキシャル層が処 理される。リフトオフ層は基板のエッジ以外では基板1に接着されないが、それ でも基板1で支持はされている。処理後にリフトオフ層をガラスのごとき適当な 上層基板(superstrate)に接着することが可能であり、基板に接着されているリ フトオフ層の領域は除去される。これは、例えば、基板エッジでリフトオフ層を ダイス処理(dice)することで可能である。この方法は自立できないほど薄いリフ トオフ層の処理手段を提供する。 例9 図15と図16は随意の結晶方位性を有した単結晶シリコン基板1を図示して いる。基板は典型的には1017cm-3のドープ剤密度のp型である。リフトオフ 層5を形成する軽度にドープされたn型を提供するために適当なフォトリトグラ フマスキング(photolithographic masking)(図示せず)処理後に基板1内に選 択的リン拡散(selective phosphorus diffusion)が実施されている。リン拡散処 理後に基板1の表面に残るp型領域8は典型的には4μm幅で、典型的には10 μm離れている。リフトオフ層5は典型的には4μmの深度である。このウェハ ーは、基板のp型シリコンは侵食するが、リフトオフ層5の軽度にドープされた n型シリコンはさほど侵食しない、例えば、5%の水性フツ化水素(aqueous hyd rogen fluoride)で成る電気化学エチャントでエッチングされる。リフトオフ層 5はエッチングストップ層として作用する。このエッチングプロセスは、エチャ ントアクセス領域を形成するリフトオフ層5によって囲まれた露出p型領域8を 通じて基板の層を除去する。このエッチングは最終的にはリフトオフ層の下から 基板1全体を除去し、図17に概 略的に図示するようにリフトオフ層5をリフトオフする。リフトオフ層5は図1 8に図示し例8に関して解説したようにウェハーコーナー部での少々異なるパタ ーンを使用して基板1と接着状態に保たれる。すなわち、基板の露出p型領域8 間の距離が広げられ、エチャントがこれら領域に隣接するリフトオフ層5を完全 にアンダーカットするには長時間を要する。 さらに、エピタキシャル層9は図19に図示するようにリフトオフ層上で成長 できる。エピタキシャル層9とリフトオフ層5との複合層は、残りのコーナー接 着領域を破断するに充分なせん断力を加えるか、残りの接着領域をカット処理す ることで基板1から剥離することができる。基板1はこのプロセス中は多少はエ ッチングされるが、各層の製造時に消耗するシリコン量は10μm程度であり、 基板自体は500μm厚よりも厚くすることができるので何度も再使用ができる 。 例10 1019cm-3よりも重度にドープされたp型エピタキシャルバッファ層2は( 110)方位性のn型シリコン基板1上で成長され、n型エピタキシャルリフト オフ層5が続く。基板1とリフトオフ層5の両方は典型的には1017cm-3の密 度でドープされている。得られた構造は図20に図示されている。図20の断面 図は[1‐1‐2]方向に沿っている。バッファ層2は典型的には20μm厚であ り、リフトオフ層5は典型的には50μm厚である。二酸化ケイ素(SiO2) または他の適当な材料のエッチング保護層は露出基板1の長形帯体11を定義す るフォトリトグラフ技術でリフトオフ層5の表面上で成膜されてパターン処理さ れる。図21に図示するように、パターンは典型的には400μmX10μmの 帯体11のずれたアレンジを特徴としている。これら帯体11は[1‐1‐2]方 向に沿って配向している。帯体11の線は互いに典型的には30μm離れている 。この構造体はエチレンジアミンピロカテコール(EDP)のごとき異方性エチ ャントでエッチングされる。この異方性エチャントは他の結晶平面と比較してシ リコン(111)面を非常に緩やかにエッチングし、重度にドープされたp型層 でエッチングを停止し、SiO2エッチ ング保護層をシリコンよりもずっと緩やかにエッチングする。その結果、2つの 平行垂直側壁13を備えたブラインドスロット(blind slot)12が、帯体11が マスキング層1に形成されている個所でリフトオフ層にエッチングされる。得ら れた構造は図22に図示されている。この図は[1‐1‐2]方向である。2つの 平行な垂直側壁13を備えたスロット12はリフトオフ層5に形成され、バッフ ァ層2にエチャントアクセス領域を提供する。電気化学エチャントがバッファ層 2のエッチングに使用される。このエチャントはp型シリコンを侵食するが、軽 度にドープされたn型シリコンはあまりエッチングしない。よって、バッファ層 2はエッチング除去されて基板1からリフトオフ層5をリフトオフする。これは 図23において概略的に図示されている。この段違いスロット形態はリフトオフ 層5を連続的に提供している。 例11 n型領域14はリン拡散によって軽度にドープされたp型(110)方位のシ リコン基板1の表面上に提供される。二酸化ケイ素あるいは他の適当な材料のエ ッチング保護層10は図24に図示される帯体11の段違いパターンを提供する ようにフォトリトグラフ技術で成膜されてパターン処理されている。これら帯体 11は典型的には400μmの長さと10μm幅で、20μm離れて提供されて おり、[1-1-2]方向に配向されている。構造体の上面は図21に図示するもの に類似している。例10のごとく、この構造体はEDPのごとき異方性エチャン トでエッチングされ、エチャントアクセス領域を部分的に提供するスロット12 を形成する。 図25はエッチング後の構造体を図示している。スロット12は基板1内部に 典型的には70μm浸透している。図25は[1-1-2]方向に沿っている。別の リン拡散が高温で基板内に施され、典型的には2μmの深さの軽度にドープされ たn型領域14が提供される。あるいは、もしその2回目のリン拡散処理が充分 な深度にまで施され、多量のリンがエッチング保護層を通過し、下側の基板シリ コンに侵入するならば、最初のリン拡散処理を省くこともできる。この構造体は EDPのごとき異方性エチャントで再びエッチングされる。この エッチングは、スロット12の底部またはブラインドエンド15でn型領域(図 示せず)が完全にエッチングされ、図26に示す構造が提供されるまで継続され る。p型シリコンは侵食するが、軽度にドープされたn型シリコンはさほど侵食 しない電気化学エチャントが利用され、図27に図示するように基板1の部分( 16)がエッチングされる。そのnドープ層14は電気化学エッチング中にエッ チングストップとして作用する。これで図28に図示するように薄シリコン層5 のリフトオフが提供される。前例と同様に、これらスロット12のアレンジは薄 シリコン層を連続的なものとしている。 例12 約1μm厚の酸化物ドット3がn型シリコン基板1上に提供され、マスキング 層として作用する。これらドット3は典型的には直径30μmであり、典型的に は互いに200μm離れている。p型シリコンバッファ層2が基板1上で酸化物 ドット3を覆わないように成長処理される。それでもドット3のエッジには多少 のオーバーグロー現象が発生するであろう。バッファ層2は典型的には10μm 厚である。軽度にドープされたn型シリコンリフトオフ層5は典型的には50μ m厚であり、図29と図30に図示するようにバッファ層2上で成長する。その 構造体はフッ化水素酸でエッチングされ、酸化物ドット3が除去されてp型シリ コンバッファ2に対するエチャントアクセス領域が形成される。続いて電気化学 エッチングが施され、p型シリコンバッファ2を選択的にエッチングしてリフト オフ層5をリフトオフする。 例13 典型的には10μm厚のp型シリコンバッファ層2と、続く典型的には50μ m厚のn型リフトオフ層5がn型基板1上で成長される。レーザーあるいは他の 適当なカット装置(図示せず)が使用されてそのn型層5にホール6のアレイが 形成され、図31と図32に図示するようにバッファ層2にエチャントアクセス 領域が提供される。それらホール6は約50μmの直径であり、互いに約200 μm離れている。選択的電気化学エッチングが利用されてp型バッ ファ層をエッチングし、n型リフトオフ層5をリフトオフする。 例14 例12と同様に、約1μm厚の酸化物ドット3がマスキング層としてn型シリ コン基板1の上に提供される。これらドットは典型的には直径が30μmであり 、典型的には約200μm互いに離れている。シリコン成膜は化学蒸着(CVD )で提供され、単結晶のp型エピタキシャルシリコンバッファ層2が同時に基板 の露出領域に成膜され、多結晶シリコン16が酸化物ドット3上に提供される。 このバッファ層2は典型的には10μm厚である。軽度にドープされたn型シリ コンリフトオフ層5は典型的には50μm厚であり、バッファ層2上に提供され る。得られた構造体は図33に図示されている。 リフトオフ層5をリフトオフする目的で、この構造体はまず、バッファ層に対 するエチャントアクセス領域を形成するため、単結晶シリコンよりもずっと速く 多結晶シリコン16をエッチングするエチャントでエッチングされる。シリコン 基板1とエピタキシャル層5が(111)方位性である場合のこのようなエチャ ントの1例は水酸化カリウム(KOH)である。多結晶シリコン層16の除去後 に、電気化学エッチングが利用され、選択的にp型シリコンバッファ2をエッチ ングしてリフトオフ層5をリフトオフする。 例15 マスキング層3が(100)方位性p型シリコン基板1上に成膜されてパター ン処理され、図4に図示する構造を提供する。続いてp型エピタキシャル層5が 基板上で成長され、図8に示すような構造を提供する。リン拡散は表面全体に施 される。拡散温度と時間、及びマスキング層3の厚みは、あまりにも多量のリン をマスキング層3や基板1の下側のシリコン内に拡散させない程度のものである 。このリン拡散でリフトオフ層5を囲むn型層17が提供される。マスキング層 3はシリコン層をさほど侵食しないエチャントで除去され、エチャントアクセス 領域が形成される。この状態で、必要であればリンをシリコン内に深く浸透させ ることができる。得られた構造は図34に図示されている。 p型シリコンをエッチングするがn型シリコンをさほどエッチングしない電気化 学エッチングが利用され、エピタキシャル層がリフトオフされるまで基板のp型 シリコンの露出部分を選択的にエッチングする。リン拡散処理で得られたn型シ リコン層17はエッチング処理中にエピタキシャル層を保護するエッチングスト ップ層として作用する。 例16 図35に図示するシリコン薄膜5は例1で記述されたように製造され、標準的 半導体処理技術を利用して太陽電池の製造に使用されている。リン拡散処理が薄 膜5の表側面すなわち太陽側の面全体及び底側のほぼ全体に施され、n型層19 が提供されている。底側面の領域20の一部にはリン拡散処理がなされていない 。電気コンタクト部21がp型及びn型シリコン領域に提供されている。これら 電気コンタクト部は光発生ホール(photo generated hole)と電子の収集にそれぞ れ利用される。これらn型領域19は薄膜の前面から背面に連続的に延び広がっ ているので、n型領域19の上面付近で発生した電子は電池18の背部のコンタ クト部21にまで容易に流れる。それら金属コンタクト部に到達する前にキャリ ヤが移動しなければならない距離が短いため、抵抗損失を小さく保つことができ る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ブレーカーズ,アンドリュー,ウィリアム オーストラリア国 エイシーティー 2614,アランダ,ジャランガ クレセント 5

Claims (1)

  1. 【特許請求の範囲】 1.単結晶シリコン薄膜の製造方法であって、 単結晶基板を形成させるステップと、 該基板内、基板上あるいは基板に隣接させて該基板と同一の結晶方位性を有 した単結晶シリコン薄膜を成膜させ、該薄膜あるいは基板を通じて互いに間隔を 開けた複数のエチャントアクセス領域を提供するステップと、 該エチャントアクセス領域を介した同時的エッチング処理によって該薄膜を リフトオフさせるステップと、 を含んでおり、必要なエッチング量とエチャントのアクセス程度は該薄膜をさほ ど劣化させることなく剥離させる程度のものであることを特徴とする製造方法。 2.前記基板と同一の結晶方位性を有し、選択エチャント内で前記薄膜あるい は基板よりも顕著に速いエッチング速度となるように不純物を含有しているシリ コンバッファ層が該基板と薄膜との間でエピタキシャルに形成され、前記エチャ ントアクセス領域は該バッファ層の選択的エッチングを提供することを特徴とす る請求項1記載の製造方法。 3.前記基板と同一の結晶方位性を有し、選択エチャント内で前記薄膜あるい は基板よりも顕著に遅いエッチング速度となるように不純物を含有しているエッ チングストップ層が該基板あるいは薄膜上あるいは内部にエピタクシャルに形成 されて前記エチャントアクセス領域を定義することを特徴とする請求項1記載の 製造方法。 4.非シリコン材料のマスキング層が前記基板上に成膜されてパターン処理さ れ、露出基板の複数の接着領域を定義しており、 該複数の接着領域は相互の間隔と比較して少なくとも1つの寸法が小さく、 前記薄膜は該接着領域にて前記基板上で成膜されていることを特徴とする請求 項1記載の製造方法。 5.非シリコン材料のマスキング層が前記基板上あるいはバッファ層上に成膜 されてパターン処理され、露出基板あるいはバッファ層の接着領域を定義してい ることを特徴とする請求項2記載の製造方法。 6.前記バッファ層は前記基板表面上で実質連続的に成膜されており、前記薄 膜は該バッファ層上に成膜され、該薄膜を通して前記エチャントアクセス領域を 形成させるステップをさらに含んでいることを特徴とする請求項2記載の製造方 法。 7.前記バッファ層は前記基板上あるいは基板内に形成され、前記マスキング 層は前記バッファ層上で成膜されてパターン処理されており、前記薄膜は前記接 着領域にて該バッファ層上で成膜され、該マスキング層は該薄膜のリフトオフに 先立って除去されることを特徴とする請求項5記載の製造方法。 8.前記薄膜は、その成膜後に該薄膜内に残留するホールが前記エチャントア クセス領域の少なくとも一部を形成するように前記バッファ層上に成膜されるこ とを特徴とする請求項7記載の製造方法。 9.前記薄膜を化学蒸着で成膜させ、多結晶シリコンを前記マスキング層上に 提供させるステップと、 該多結晶シリコンを、前記基板、バッファ層及び薄膜の単結晶層をさほど侵 食しないエチャント内で除去し、該多結晶薄膜とマスキング層の除去で前記エチ ャントアクセス領域を創出させるステップと、 をさらに含んでいることを特徴とする請求項7記載の製造方法。 10.前記マスキング層は前記基板上で成膜されてパターン処理され、前記バッ ファ層は前記接着領域にて成膜され、前記薄膜は該バッファ層上で成膜され ることを特徴とする請求項5記載の製造方法。 11.前記基板は該基板を貫通する複数のアパーチャを有しており、該アパーチ ャは前記エチャントアクセス領域の少なくとも一部を形成し、前記マスキング層 は該基板の上面にのみ露出基板である接着領域を定義していることを特徴とする 請求項10記載の製造方法。 12.前記アパーチャは反応性イオンエッチングあるいはレーザーアブレーショ ンで形成されることを特徴とする請求項11記載の製造方法。 13.前記薄膜は、その成膜後に該薄膜内に残留するホールが前記エチャントア クセス領域の少なくとも一部を形成するように前記バッファ層上に成膜されるこ とを特徴とする請求項10記載の製造方法。 14.前記バッファ層と薄膜とを化学蒸着によって成膜させ、多結晶シリコンを 前記マスキング層上に提供するステップと、 該多結晶シリコンを、前記基板、バッファ層及び薄膜の単結晶をさほど侵食 しないエチャント内で除去し、該多結晶薄膜の除去で前記エチャントアクセス領 域を創出させるステップと、 をさらに含んでいることを特徴とする請求項10記載の製造方法。 15.前記エチャントアクセス領域はレーザーアブレーションあるいは反応性イ オンエッチングで形成されることを特徴とする請求項6記載の製造方法。 16.前記基板は(110)方位性であり、前記エチャントアクセス領域は、[ 1-1-2]方向に沿って延びており、段違いパターンを形成している露出薄膜の 長形帯体を定義するように前記薄膜上に非シリコンエッチング保護層を成膜させ ることで形成され、異方性エチャントを使用して該帯体をエッチング処理し、前 記バッファ層にまで延びるスロットを創出させ、該エッチング保護層は 自身が成膜されている前記薄膜の領域をエッチングから保護することを特徴とす る請求項6記載の製造方法。 17.前記バッファ層は約5×1017cm-3にp型ドープされており、前記異方 性エチャントはエチレンジアミンピロカテコールピロカテコールことを特徴とす る請求項16記載の製造方法。 18.前記基板は(100)方位性であり、前記接着領域は該基板の<110> 方向で直交する2セットの等間隔である長形領域を形成し、 前記バッファ層と薄膜の成膜は液相エピタキシーで実施され、{111}結 晶面に近似した配向性の面を表す非常に粗い薄膜面を提供することを特徴とする 請求項5、7、8、10、11、12または13のいずれかに記載の製造方法。 19.前記バッファ層は前記基板面の選択的ドープ処理によって形成されている ことを特徴とする請求項2、5、6、7、8、9、15、16または17のいず れかに記載の製造方法。 20.前記接着領域は連続メッシュを形成することを特徴とする請求項5、7、 8、9、10、1、12、13、14または19に記載の製造方法。 21.前記バッファ層は前記基板面上に成膜されることを特徴とする請求項2、 5から18のいずれかに記載の製造方法。 22.前記エチャントアクセス領域の少なくとも一部は残りのものより広い間隔 で提供されており、前記基板を前記薄膜に接続しているバッファ層の少なくとも 一部はリフトオフ完了時に完全にはエッチング貫通していないことを特徴とする 請求項2、5から21のいずれかに記載の製造方法。 23.前記墓板上に非シリコン材料のマスキング層が成膜されてパターン処理さ れ、露出基板の接着領域を定義しており、前記薄膜は該接着領域にて該基板上に 成膜され、該マスキング層の少なくとも一部は該薄膜のリフトオフに先立って除 去されることを特徴とする請求項3記載の製造方法。 24.前記薄膜は、その成膜後に該薄膜内に残留するホールが前記エチャントア クセス領域の少なくとも一部を形成するように前記基板上に成膜されることを特 徴とする請求項23記載の製造方法。 25.前記基板は(100)方位性であり、前記接着領域は該基板の<110> 方向に2セットの相互に直交する等間隔の長形領域を形成し、 前記薄膜の成膜は液相エピタキシーで実施され、{111}結晶平面に近似 した配向性の面を表す非常に粗い薄膜面を提供することを特徴とする請求項24 記載の製造方法。 26.前記薄膜は適当なドープ剤で前記基板の一部を選択的にドープ処理するこ とで該基板内に形成され、該薄膜をリフトオフさせるための続くエッチング処理 時に該薄膜はエッチングストップ層として作用し、ドープ処理されていない基板 の領域は前記複数のエチャントアクセス領域を形成することを特徴とする請求項 3記載の製造方法。 27.前記基板はp型であり、前記薄膜はn型であり、 前記リフトオフは、n型シリコンをさほどエッチングしないエチャントを含 んだ水性フッ化水素酸内での電気化学エッチングによって実施されることを特徴 とする請求項26記載の製造方法。 28.前記エッチングストップ層は前記基板内へのリン拡散によって形成される ことを特徴とする請求項26あるいは27に記載の製造方法。 29.前記薄膜のリフトオフ後であって、前記基板からの最終的剥離に先立って 該薄膜上にエピタキシャル層が成膜されることを特徴とする請求項26から28 のいずれかに記載の製造方法。 30.前記薄膜は前記基板の一部から形成されることを特徴とする請求項3記載 の製造方法。 31.前記基板内にブラインドアクセスアパーチャを形成するステップと、該基 板の露出アパーチャ面をドープ処理してドープされたライニング層を形成するス テップと、該アパーチャのブラインド端部で該ライニング層を除去して基板を露 出させるステップと、 該基板をエッチングして前記薄膜をリフトオフさせるステップと、 をさらに含んでおり、前記ドープされたライニング層は該薄膜の一部を形成し、 該薄膜のリフトオフを提供する前期エッチング時にエッチングストップ層として 作用することを特徴とする請求項30記載の製造方法。 32.前記基板は(110)方位性であり、前記アクセスアパーチャは、[1-1 -2]方向に沿って延び、段違いパターンを形成する長形帯体を定義するようにパ ターン処理された前記薄膜上に非シリコンエッチング保護層を成膜させることで 形成され、異方性エチャントで該帯体を介して該薄膜をエッチングして該薄膜内 にスロットを創出させるステップを含んでおり、該エッチング保護層は成膜され ている該薄膜の領域をエッチングから保護することを特徴とする請求項31記載 の製造方法。 33.前記基板はp型であり、前記ライニング層はn型であり、 前記リフトオフは、n型シリコンをさほどエッチングすることのないエチャ ントを含んだ水性フッ化水素酸内での電気化学エッチングによって実施されるこ とを特徴とする請求項31あるいは32に記載の製造方法。 34.前記ドープされたライニング層はリン拡散で形成されることを特徴とする 請求項31から33のいずれかに記載の製造方法。 35.リン拡散によって前記基板上にnドープされた表面を形成するステップと 、前記エッチング保護層を成膜させてパターン処理し、[1-1-2]方向に沿って 延びており、段違いパターンを形成している長形帯体を定義するステップと、異 方性エチャントで該帯体を介して前記薄膜をエッチングし、該薄膜内にブライン ドスロットを創出させるステップと、別のリン拡散で該スロットの表面をドープ 処理するステップと、該スロットのブラインド端部を異方性にエッチングしてリ ンドープされた物質を除去して前記基板を露出させるステップと、n型シリコン をさほどエッチングしないエチャントを含んだフッ化水素酸内で該基板を電気化 学エッチングによりリフトオフさせるステップとをさらに含んでいることを特徴 とする請求項31記載の製造方法。 36.前記基板上に前記エッチング保護層を成膜してパターン処理し、[1-1- 2]方向に沿って延びており、段違いパターンを形成する長形帯体を定義させる ステップと、異方性エチャントで該帯体を介して前記薄膜をエッチングし、該薄 膜内にブラインドスロットを創出させるステップと、リン拡散で該スロットの表 面をドープ処理し、前記エッチングストップ層が成膜されている前記薄膜の領域 をもドープ処理するステップと、該スロットのブラインド端部を異方性にエッチ ングし、リンドープされた物質を除去して前記基板を露出させるステップと、n 型シリコンをさほどエッチングしないエチャントを含んだフッ化水素酸内での該 基板の電気化学エチングによってリフトオフさせるステップとをさらに含んでい ることを特徴とする請求項31記載の製造方法。 37.前記薄膜は前記エッチングストップ層を形成することを特徴とする請求項 24あるいは25に記載の製造方法。 38.前記薄膜内あるいは薄膜上にエッチングストップ層が形成され、前記選 択的エッチング時に該薄膜の対応部分を保護して該薄膜のリフトオフを提供する ことを特徴とする請求項24または25に記載の製造方法。 39.前記エッチングストップ層は前記薄膜内へのリン拡散で形成されることを 特徴とする請求項38記載の製造方法。 40.前記薄膜のリフトオフを提供するためにエッチングされる基板量は該基板 の全体厚に較べて少ないことを特徴とする請求項3記載の製造方法。 41.前記薄膜は、その成膜後に該薄膜内に残留するホールが前記エチャントア クセス領域を形成するように該基板上に成膜されることを特徴とする請求項4記 載の製造方法。 42.前記マスキング層の少なくとも一部は前記薄膜のリフトオフに先立って除 去され、該薄膜と前記基板との間にキャビティを形成し、該キャビティは前記エ チャントアクセス領域の少なくとも一部を形成することを特徴とする請求項4記 載の製造方法。 43.前記マスキング層上への前記薄膜のオーバーグロース量は制限され、前記 接着領域にて、あるいはそれらに隣接して該薄膜をエッチングしてリフトオフを 提供するステップをさらに含んでおり、該接着領域の寸法は該薄膜の顕著な劣化 を招かずにリフトオフを提供する程度のものであることを特徴とする請求項41 記載の製造方法。 44.前記基板は(100)方位性であり、前記接着領域は該基板の<110> 方向で相互に直交する2セットの等間隔である長形領域を形成し、 前記バッファ層と薄膜との成膜は液相エピタキシーで実施され、{111} 結晶平面に近似した配向性の面を表す非常に粗い薄膜面を提供することを特徴と する請求項43記載の製造方法。 45.前記薄膜は、その成膜後に該薄膜内に残留するホールが前記エチャントア クセス領域の少なくとも一部を形成するように前記基板上に成膜されることを特 徴とする請求項42記載の製造方法。 46.前記薄膜を化学蒸着で成膜させて前記マスキング層上に多結晶シリコンを 成膜させるステップと、前記基板、バッファ層及び薄膜の単結晶層をさほど侵食 しないエチャント内で該多結晶シリコンを除去するステップとを含んでおり、該 多結晶薄膜とマスキング層の除去で前記エチャントアクセス領域が創出されるこ とを特徴とする請求項42記載の製造方法。 47.前記基板は(100)方位性であり、前記接着領域は該基板の<110> 方向で互いに直交する2セットの等間隔である長形領域を形成し、 前記バッファ層と薄膜の成膜は液相エピタキシーで実施され、{111}結 晶平面に近似した配向性の面を表す非常に粗い薄膜面を提供することを特徴とす る請求項45記載の製造方法。 48.前記基板は(111)方位性であり、前記薄膜は前記マスキング層と該薄 膜との間に間隙を残さないように該マスキング層をオーバーグローすることを特 徴とする請求項45記載の製造方法。 49.前記基板の表面には複数のピラミッド体が形成されており、該プラミッド 体の表面は{111}方位性であり、露出基板の前記接着領域は該プラミッド体 の底面に沿って走行し、前記薄膜は該基板と前記マスキング層との間に間隙を残 さないように該マスキング層をオーバーグローすることを特徴とする請求項47 記載の製造方法。 50.前記エチャントアクセス領域の少なくとも一部は残りのエチャントアクセ ス領域よりも広く広がっており、リフトオフの完了時には前記薄膜あるいは 基板の少なくとも一部は完全にはエッチング貫通されておらず、該薄膜と基板と の間に物理的接続を提供することを特徴とする請求項3、4、23から49のい ずれかに記載の製造方法。 51.前記エチャントアクセス領域は規則的なアレイを形成することを特徴とす る前記請求項のいずれかに記載の製造方法。 52.シリコン太陽電池の製造方法であって、請求項1から51のいずれかに記 載の方法に従って単結晶シリコン薄膜を形成するステップを含んでいることを特 徴とする製造方法。 53.シリコン太陽電池であって、請求項1から51のいずれかに記載の方法に 従って形成された単結晶シリコン薄膜を含んでいることを特徴とするシリコン太 陽電池。
JP53341198A 1997-01-21 1998-01-21 シリコン薄膜の製造方法 Pending JP2001508947A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AU4686 1997-01-21
AUPO4686A AUPO468697A0 (en) 1997-01-21 1997-01-21 A method of producing thin silicon epitaxial films
PCT/AU1998/000027 WO1998032164A1 (en) 1997-01-21 1998-01-21 A method of producing thin silicon films

Publications (1)

Publication Number Publication Date
JP2001508947A true JP2001508947A (ja) 2001-07-03

Family

ID=3798990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53341198A Pending JP2001508947A (ja) 1997-01-21 1998-01-21 シリコン薄膜の製造方法

Country Status (7)

Country Link
EP (1) EP0970514A4 (ja)
JP (1) JP2001508947A (ja)
KR (1) KR20000070285A (ja)
CN (1) CN1243602A (ja)
AU (2) AUPO468697A0 (ja)
CA (1) CA2278174A1 (ja)
WO (1) WO1998032164A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010522971A (ja) * 2006-10-09 2010-07-08 ソレクセル、インコーポレイテッド 角錐形状三次元薄膜太陽電池セル
JP5203397B2 (ja) * 2008-02-21 2013-06-05 シャープ株式会社 太陽電池の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003047004A1 (en) 2001-11-29 2003-06-05 Origin Energy Solar Pty Ltd Semiconductor texturing process
AUPR174800A0 (en) 2000-11-29 2000-12-21 Australian National University, The Semiconductor processing
AU2002342438C1 (en) * 2001-11-29 2009-09-17 The Australian National University Semiconductor texturing process
AU2002349175B2 (en) * 2001-12-04 2008-11-06 The Australian National University Method of making thin silicon sheets for solar cells
US7169669B2 (en) 2001-12-04 2007-01-30 Origin Energy Solar Pty. Ltd. Method of making thin silicon sheets for solar cells
WO2005069356A1 (ja) * 2004-01-15 2005-07-28 Japan Science And Technology Agency 単結晶薄膜の製造方法及びその単結晶薄膜デバイス
US8227688B1 (en) 2005-10-17 2012-07-24 Solaria Corporation Method and resulting structure for assembling photovoltaic regions onto lead frame members for integration on concentrating elements for solar cells
US7910822B1 (en) 2005-10-17 2011-03-22 Solaria Corporation Fabrication process for photovoltaic cell
US7910392B2 (en) 2007-04-02 2011-03-22 Solaria Corporation Method and system for assembling a solar cell package
US8049098B2 (en) 2007-09-05 2011-11-01 Solaria Corporation Notch structure for concentrating module and method of manufacture using photovoltaic strips
US7910035B2 (en) 2007-12-12 2011-03-22 Solaria Corporation Method and system for manufacturing integrated molded concentrator photovoltaic device
KR101025301B1 (ko) * 2009-02-19 2011-03-29 한국세라믹기술원 박막 실리콘 태양전지의 제조방법
CN102122679B (zh) * 2009-04-15 2014-08-06 聚日(苏州)科技有限公司 薄膜太阳能电池结构、薄膜太阳能电池阵列及其制造方法
NL2003390C2 (en) * 2009-08-25 2011-02-28 Stichting Energie Solar cell and method for manufacturing such a solar cell.
USD699176S1 (en) 2011-06-02 2014-02-11 Solaria Corporation Fastener for solar modules
CN106847999B (zh) * 2017-02-28 2018-08-03 南通壹选工业设计有限公司 一种太阳能发电组件的制造方法
CN110311014B (zh) * 2019-07-08 2020-11-24 绵阳金能移动能源有限公司 一种降低柔性铜铟镓硒太阳电池串联电阻的方法
CN110676205B (zh) * 2019-09-17 2023-01-06 中国电子科技集团公司第十一研究所 芯片的衬底的多次使用方法及红外探测器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1981002948A1 (en) * 1980-04-10 1981-10-15 Massachusetts Inst Technology Methods of producing sheets of crystalline material and devices made therefrom
US5328549A (en) * 1980-04-10 1994-07-12 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
US4705659A (en) * 1985-04-01 1987-11-10 Motorola, Inc. Carbon film oxidation for free-standing film formation
US4883561A (en) * 1988-03-29 1989-11-28 Bell Communications Research, Inc. Lift-off and subsequent bonding of epitaxial films
US5073230A (en) * 1990-04-17 1991-12-17 Arizona Board Of Regents Acting On Behalf Of Arizona State University Means and methods of lifting and relocating an epitaxial device layer
US5362671A (en) * 1990-12-31 1994-11-08 Kopin Corporation Method of fabricating single crystal silicon arrayed devices for display panels
US5286335A (en) * 1992-04-08 1994-02-15 Georgia Tech Research Corporation Processes for lift-off and deposition of thin film materials
US5344517A (en) * 1993-04-22 1994-09-06 Bandgap Technology Corporation Method for lift-off of epitaxial layers and applications thereof
US5662768A (en) * 1995-09-21 1997-09-02 Lsi Logic Corporation High surface area trenches for an integrated ciruit device
US5710057A (en) * 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010522971A (ja) * 2006-10-09 2010-07-08 ソレクセル、インコーポレイテッド 角錐形状三次元薄膜太陽電池セル
JP5203397B2 (ja) * 2008-02-21 2013-06-05 シャープ株式会社 太陽電池の製造方法

Also Published As

Publication number Publication date
KR20000070285A (ko) 2000-11-25
CA2278174A1 (en) 1998-07-23
WO1998032164A1 (en) 1998-07-23
AU5544098A (en) 1998-08-07
AU743826B2 (en) 2002-02-07
AUPO468697A0 (en) 1997-02-13
EP0970514A1 (en) 2000-01-12
EP0970514A4 (en) 2000-11-02
CN1243602A (zh) 2000-02-02

Similar Documents

Publication Publication Date Title
JP2001508947A (ja) シリコン薄膜の製造方法
JP4838409B2 (ja) 支持基板上に薄い層を形成するための方法
US6210991B1 (en) Metal contact scheme using selective silicon growth
McCann et al. A review of thin-film crystalline silicon for solar cell applications. Part 1: Native substrates
US7128975B2 (en) Multicrystalline silicon substrate and process for roughening surface thereof
Brendel Review of layer transfer processes for crystalline thin-film silicon solar cells
US6602767B2 (en) Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
KR100883997B1 (ko) 사용가능한 평면을 증가시키는 반도체 웨이퍼 제조방법
TWI545793B (zh) 薄矽晶太陽能電池及其製造方法
EP1054458A2 (en) Production method of photoelectric conversion device, and photoelectric conversion device produced by the method
US20130065350A1 (en) Thin Interdigitated Backside Contact Solar Cell and Manufacturing Process Thereof
US20120006409A1 (en) Thin Silicon Sheets for Solar Cells
JPH10270669A (ja) 半導体基材の製造方法
JP2001007362A (ja) 半導体基材および太陽電池の製造方法
US4152536A (en) Solar cells
Brendel Crystalline thin-film silicon solar cells from layer-transfer processes: a review
JP2001026500A (ja) 薄膜単結晶デバイスの製造法
US20090152663A1 (en) Perforated silicon plate assembly for forming and transferring of silicon thin film solar cells
Weber et al. Silicon as a photovoltaic material
Weber et al. Transfer of monocrystalline Si films for thin film solar cells
EP3179522A1 (en) Method for manufacturing inter-digitated back contact photovoltaic devices
AU742750B2 (en) Metal contact scheme using selective silicon growth
AU763084B2 (en) Improved metal contact scheme using selective silicon growth
JPH11340484A (ja) 太陽電池用薄膜の製造方法