KR20000070285A - 실리콘 박막 제조 방법 - Google Patents
실리콘 박막 제조 방법 Download PDFInfo
- Publication number
- KR20000070285A KR20000070285A KR1019997006513A KR19997006513A KR20000070285A KR 20000070285 A KR20000070285 A KR 20000070285A KR 1019997006513 A KR1019997006513 A KR 1019997006513A KR 19997006513 A KR19997006513 A KR 19997006513A KR 20000070285 A KR20000070285 A KR 20000070285A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- film
- layer
- silicon
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 84
- 229910052710 silicon Inorganic materials 0.000 title claims description 139
- 239000010703 silicon Substances 0.000 title claims description 139
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 138
- 239000000758 substrate Substances 0.000 claims abstract description 247
- 239000010408 film Substances 0.000 claims abstract description 149
- 238000005530 etching Methods 0.000 claims abstract description 98
- 238000000151 deposition Methods 0.000 claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 claims abstract description 30
- 239000007788 liquid Substances 0.000 claims abstract description 24
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 239000010409 thin film Substances 0.000 claims abstract description 22
- 239000013078 crystal Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 365
- 239000000872 buffer Substances 0.000 claims description 86
- 239000012535 impurity Substances 0.000 claims description 40
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 23
- 229910052698 phosphorus Inorganic materials 0.000 claims description 23
- 239000011574 phosphorus Substances 0.000 claims description 23
- 238000009792 diffusion process Methods 0.000 claims description 20
- 230000008021 deposition Effects 0.000 claims description 19
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 239000000243 solution Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 11
- 239000011241 protective layer Substances 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 239000002210 silicon-based material Substances 0.000 claims description 9
- 230000000903 blocking effect Effects 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 5
- 239000007864 aqueous solution Substances 0.000 claims description 4
- 238000000608 laser ablation Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 4
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 claims description 3
- 239000007791 liquid phase Substances 0.000 claims 3
- 230000004888 barrier function Effects 0.000 claims 1
- 238000009751 slip forming Methods 0.000 claims 1
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 21
- 230000008569 process Effects 0.000 description 12
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000012528 membrane Substances 0.000 description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000003486 chemical etching Methods 0.000 description 5
- 238000004943 liquid phase epitaxy Methods 0.000 description 5
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910004261 CaF 2 Inorganic materials 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 125000003916 ethylene diamine group Chemical group 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- VLYWMPOKSSWJAL-UHFFFAOYSA-N sulfamethoxypyridazine Chemical compound N1=NC(OC)=CC=C1NS(=O)(=O)C1=CC=C(N)C=C1 VLYWMPOKSSWJAL-UHFFFAOYSA-N 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Weting (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Silicon Compounds (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 발명은 단결정성 실리콘 박막(5) 제조 방법에 관한 것이다. 상기 방법은 단결정 기판(1)을 형성하는 단계, 기판(1) 부근에 상기 기판과 동일한 결정 방향을 갖는 단결정 실리콘 박막(5)을 증착 또는 형성하는 단계 및 막(5) 또는 기판(1)을 통하여 공간을 두고 있는 다수의 에칭액 어세스 영역(6)을 제공하는 단계를 포함한다. 막(5)의 리프트오프는 에칭액 어세스 영역(6)을 경유하여 동시에 에칭됨으로써 행해진다. 요구되는 에칭량 및 에칭액에 대한 어세스 정도는 막(5)을 크게 침범하지 않고 분리시키기 위해 제공된다.
Description
수십 마이크론 두께의 실리콘막은 고효율 태양 전지를 제조하는데 있어 우수한 재료이다. 최상의 태양 전지 변환 효율(즉, 태양 방사 입력을 최대의 전력 출력으로 변환)을 위해 실리콘 물질은 단결정성, 또는 다결정성(multicrystalline) 물질 그레인(grain)이 가능한 커야한다.
단결정 실리콘은 인상법(Czochralski;Cz) 또는 부유대역법(Floating Zone; FZ)으로 형성할 수 있으며, 그레인이 큰 다결정성 실리콘은 주조(casting) 기술에 의해 형성될 수 있다. 상기 모든 방법들은 대형 실리콘 블록을 형성하여 태양 전지에 적합한 웨이퍼를 생산하도록 절단된다. 실리콘의 절반은 절삭(slicing) 단계 동안 톱밥(sawdust)으로 버려진다. 웨이퍼는 비싸고 대체로 수백 마이크론의 두께를 갖는다.
갈륨 비소(gallium arsenide) 소자 사용 절차는, GaAs 위에 AlAs에 대한 약간의 에칭액(etchant) 및 AlGaAs 화합물의 큰 선택도에 달려있다. AlGaAs는 GaAs 및/또는 AlGaAs 다음에 GaAs 웨이퍼에 성장시킨다. 블랙 왁스(wax)가 장력하에서 GaAs/AlGaAs층 위에 적용된다. 적절한 에칭액으로 구조가 적셔져, GaAs 또는 AlGaAs층을 크게 에칭하지 않으면서 AlAs가 측면으로 에칭된다. 오랜 시간후에 GaAs 상부층이 부유된다. 이 방법은 실리콘 에칭액이 GaAs/AlAs 시스템에 대해 적용가능한 큰 선택도를 갖지 않는 것으로 알려져 있기 때문에 실리콘에 있어서 바람직하지 못하다. 최근까지는, AlAs와 유사한 중간층으로서 작용할 수 있는 적합한 비-실리콘 화합물이 개발되지 않았다. 실리콘상에 CaF2및 CaF2상에 실리콘을 에피텍셜로 증착할 수 있지만, 공정이 개발되지 않고 비용이 비싸고, CaF2상에 성장한 실리콘은 결함도가 상당히 높다.
CLEFT 공정으로 알려진 또다른 방법으로서, 일반적으로 GaAs, 단결정 기판에 마스크층을 증착된다. 마스크층에 형성된 라인 개구부는 차후 에피택셜 성장을 위한 시드(seed)를 제공한다. 에피택셜층은 측면적으로 라인 시드 개구부를 뒤덮고 연속적으로 에피택셜막이 산출되어 결국 서로 충돌하게 된다. 마스크층은 에피택셜층 아래에 완전히 매립된다. 다음 에피택셜층이 적절한 제 2 기판에 부착된다. 에피택셜층이 기판에 부착되는 영역이 충분히 좁고, 마스크층에서 에피택셜층의 흡착력이 충분히 약한 경우, 에피택셜층은 기판을 쪼갤 수 있다. 이 방법을 성공적으로 실리콘에 적용할 수 없다.
대용융 재결정화법(ZMR: Zone Melting Recrystallization)으로 알려진 방법은 실리콘에 적용된다. 상기 공정에서, 비정질 또는 마이크로결정성의 실리콘 박층이 고온을 견딜 수 있는 외부(foreign) 기판에 증착되고 스트립 히터를 사용하여 실리콘을 대용융시킴으로써 재결정화된다. 다음, 보다 두꺼운 실리콘층이 재결정화된 다결정성 실리콘상에 에피택셜로 성장한다. 산화된 실리콘 웨이퍼를 기판으로 사용하는 경우에, 홀을 경유하여 에피택셜층과 기판을 분리하는 산화물을 어세스(access) 하기 위해 성장 다음에 에피택셜 실리콘층을 에칭할 수 있다. HF가 홀속으로 들어가 산화물이 에칭되어, 결국 실리콘 기판이 리프트 오프되어, 재사용을 준비한다. ZMR 방식의 단점은 값이 비싸고, 고온 대용융 재결정화 단계가 요구되고 에피택셜층이 다결정성이라는 것이다.
본 발명은 실리콘 태양 전지 및 다른 반도체 소자로 처리하기 위해, 임의의 크기 및 적합한 형상의 개선된 단결정성 실리콘층 제조 방법에 관한 것이다.
도 1은 발명의 제 1 실시예를 따른 실리콘 버퍼층의 성장 및 마스크층 증착 후 리프트오프(liftoff)층 성장전의 실리콘 웨이퍼의 부분 단면도이다;
도 2는 도 1에 도시된 기판의 리프트오프 층의 성장후 결과 구조를 단면적으로 나타낸 것이다;
도 3은 도 2에 도시된 구조의 투시도이다;
도 4는 발명의 또다른 실시예에 따른 버퍼 및 리프트오프 층의 성장 전의 실리콘 웨이퍼의 투시도이다;
도 5는 도 3에 도시된 기판상에, 리프트오프 층에 따라, 다량 불순물이 첨가된 실리콘 웨이퍼의 성장후 결과 구조를 단면적으로 나타낸 것이다;
도 6은 발명의 또다른 실시예에 따른 버퍼 또는 리프트오프층의 성장전 실리콘 웨이퍼의 일부를 개략적으로 나타낸 것이다;
도 7은 발명의 또다른 실시예에 따른 리프트오프층의 성장전 패턴화된 마스크층 증착을 따른 실리콘 웨이퍼의 일부를 개략적으로 나타낸 것이다;
도 8은 도 7에 나타낸 기판상에 리프트오프층의 성장후 구조의 단면구조를 나타낸 것이다;
도 9는 실리콘 웨이퍼 증착의 일부 및 발명의 또다른 실시예에 따른 마스크층의 패터닝을 개략적으로 나타낸 것이다;
도 10은 도 1에 나타낸 것과 유사한 패턴을 형성하는 마스크층으로 패턴화된 (111) 방향 실리콘 웨이퍼상에 에피택셜 리프트오프층 성장후 결과 구조의 단면을 나타낸 것이다;
도 11은 발명의 또다른 실시예에 따른 리프트오프층의 성장 전 실리콘 웨이퍼 일부 단면을 나타낸 것이다;
도 12는 도 9의 웨이퍼 평면도를 나타낸 것이다;
도 13은 도 11에 나타낸 기판 상에, 리프트오프층 성장 후 결과 구조의 단면을 나타낸 것이다;
도 14는 발명의 또다른 실시예에 따른 리프트오프층의 성장전 실리콘 웨이퍼의 코너를 나타낸 평면도이다;
도 15는 본 발명의 방법의 또다른 실시예에 사용된 실리콘 웨이퍼의 일부를 나타낸 평면도이다;
도 16은 도 15에 도시된 웨이퍼의 단면도를 나타낸 것이다;
도 17은 본 발명의 실시예에 따른 방법의 에칭 단계를 개략적으로 나타낸 도 16과 유사한 단면도를 나타낸 것이다;
도 18은 도 15 일부에 나타낸 종류의 웨이퍼의 코너를 나타낸 평면도이다;
도 19는 도 17에 나타낸 구조에 에피택셜층 성장후 생성 구조의 단면을 나타낸 것이다;
도 20은 본 발명의 또다른 실시예의 방법에 따라 성장한 버퍼층 및 에피택셜층 상에 실리콘 웨이퍼의 단면을 나타낸 것이다;
도 21은 에칭 보호층의 증착 및 패터닝후의 도 20에 도시된 구조의 평면도를 나타낸 것이다;
도 22는 이방성 에칭후 도 21에서 관찰된 구조의 단면을 나타낸 것이다;
도 23은 에피택셜층 분리를 위한 또다른 에칭 후 도 22의 구조 단면을 나타낸 것이다;
도 24는 본 발명의 또다른 실시예를 사용함에 따라 에칭 보호층의 증착 및 패턴닝후 실리콘 웨거(wager) 평면을 나타낸 것이다;
도 25는 이등방성 에칭후 도 24에 도시된 구조의 단면을 나타낸 것이다;
도 26은 또다른 도핑 및 에칭후 도 25에 도시된 구조의 단면을 나타낸 것이다;
도 27은 분리 에칭 공정을 개략적으로 나타내는 도 26과 유사한 단면을 나타낸 것이다;
도 28은 형성 분리된 실리콘막의 단면을 나타낸 것이다;
도 29는 본 발명의 또다른 실시예에 따른 방법의 일부로 형성된 구조의 단면을 나타낸 것이다;
도 30은 도 29에 도시된 구조의 평면도이다;
도 31은 발명의 또다른 실시예에 따른 방법을 수행하는 동안 형성된 구조의 단면을 나타낸 것이다;
도 32는 도 31에 도시된 구조의 평면도를 나타낸 것이다;
도 33은 발명의 또다른 실시예에 따른 방법을 수행하는 동안 형성된 구조의 단면을 나타낸 것이다;
도 34는 발명의 또다른 실시예에 따른 방법을 수행하는 동안 형성된 구조의 단면을 나타낸 것이다;
도 35는 본 발명의 방법에 따라 형성된 실리콘 박막을 사용하여 제조된 태양 전지의 개략적 단면도이다.
본 발명의 목적은 실리콘 에피택셜 박막을 제조하는 방법을 제공하는 것이다.
따라서, 본 발명은 단결정 기판을 형성하는 단계; 상기 기판에 또는 상기 기판과 인접한 곳과 동일한 방향(orientation)을 갖는 단결정 실리콘 박막을 증착 또는 형성하는 단계 및 상기 막 또는 기판을 통하여 공간을 둔 다수의 에칭액 어세스 영역을 제공하는 단계 및 상기 에칭액 어세스 영역을 경유하여 동시에 에칭함으로써 상기 막을 리프트오프시키고, 상기 막의 큰 변형이 없는 분리(detachment)를 위해 요구되는 에칭량 및 에칭액에 대한 어세스 정도를 제공하는 단계를 포함한다.
발명의 제 1 형태에서, 실리콘 버퍼층은 기판과 결정 방향이 같고 불순물을 함유하여 버퍼층은 기판과 막 사이에 에피택셜 성장 또는 형성된 막 또는 기판 보다 선택된 에칭액으로의 에칭비가 상당히 빠르며, 상기 에칭액 어세스 영역은 버퍼층의 선택적 에칭을 제공한다.
발명의 제 2 형태에서, 실리콘 에칭 차단층은 기판과 결정 방향이 같고 불순물을 함유하여, 에칭 차단층(etch stop layer)은 기판과 막의 실리콘 보다 선택된 에칭액에서의 에칭비가 상당히 느리며, 에칭액 어세스 영역을 한정하는 기판 또는 막상에 에피택셜 성장 또는 형성된다.
발명의 제 3 형태에서, 비 실리콘 물질의 마스크층(masking layer)은 노출된 기판의 부착(attachment) 영역을 정의하도록 기판에 증착 및 패턴화되며, 상기 부착 영역은 인접 영역 사이의 공간과 비교해서 적어도 한 칫수 이상 작고, 부착 영역에서 기판 상에 막이 증착된다.
버퍼층이 발명의 제 1 형태로 에피택셜 성장 또는 형성된 경우, 비실리콘 물질의 마스크층을 노출된 기판 또는 버퍼층의 부착 영역을 한정하도록 기판 또는 버퍼층에 증착하고 패턴화하는 것이 바람직하다. 바람직하게는, 마스크층은 기판 표면에 증착 및 패턴화되어, 부착 영역에 버퍼층의 증착에 따라서 다음 막을 버퍼층에 증착한다. 기판은 기판의 전체 두께를 통과하여 연장되는 다수의 개구부를 형성할 수 있다. 개구부는 반응성 이온 에칭 또는 레이저 제거에 의해 형성할 수 있다.
다른 방법으로, 버퍼층을 기판에 형성 또는 증착하여, 마스크층이 버퍼층에 증착 및 패턴화되고, 막을 부착 영역에서 버퍼층에 증착하고, 마스크층은 상기 막의 리프트오프 전에 제거한다.
또다른 방안으로, 방법은 또한 상기 마스크층에 다결정성 실리콘이 증착되도록 화학적 기상 증착법으로 막을 증착시키는 단계 및 기판, 버퍼 및 막을 구성하는 단결정 층을 크게 침범하지 않는 에칭액으로 다결정성 실리콘을 제거하는 단계를 포함하며, 다결정성 막의 제거 및 상기 마스크층의 제거는 에칭액 어세스 영역을 만들어낸다.
또다른 방안으로, 버퍼층은 기판의 표면 위로 대체로 연속적으로 형성 또는 증착되고, 막은 버퍼층에 증착되고 에칭액 어세스 영역이 막을 통해 형성된다. 발명의 상기 형태에서, 버퍼층은 약 5×1019cm-3농도로 p 형 불순물을 첨가하는 것이 바람직하고 비등방성(anisotropic) 에칭액은 에틸렌디아민 프로캐테콜(ethylenediamine procatechol)이다.
발명의 방법의 일부 형태에서, 버퍼층을 기판 표면의 선택적인 도핑에 의해 형성할 수 있다. 발명의 다른 형태에서, 버퍼층이 기판 표면에 증착된다.
발명의 제 2 형태에서는, 비실리콘 물질인 마스크층이 노출된 기판의 부착영역을 정의하도록 기판에 증착 및 패턴화되는 것이 바람직하며, 막은 차후에 부착 영역에서 기판에 증착되고 마스크층의 적어도 일부는 막의 리프트오프 전에 제거된다. 바람직하게, 홀이 에칭액 어세스 영역의 일부에 증착 형태에 따라 막에 남아있는 식으로 막이 기판에 증착된다.
선택적인 방안으로 막은 상기 에칭 차단층(etch stop layer)을 형성한다. 변형하여 에칭 차단층을 선택적 에칭 작업 동안 막의 리프트오프 효과를 위해 에칭되는 것으로부터 상기 막에 해당하는 부분을 보호하기 위해 막에 형성 또는 증착할 수 있다. 바람직하게, 에칭 차단층은 막 속으로의 인 확산에 의해 형성된다.
발명의 제 2 형태에 따른 방안으로, 적절한 불순물로 기판의 선택적 도핑에 의해 기판에 막이 형성되며, 막은 다수의 에칭액 어세스 영역을 형성하는 불순물이 첨가되지 않은 기판의 영역으로 막의 리프트오프 효과를 위해 차후 에칭동안 에칭 차단층으로서 역할을 한다. 상기 방법에서 바람직하게 기판은 p형이고 상기 막은 바람직하게 n형이며 리프트오프는 n형 실리콘을 크게 에칭하지 않는 에칭액을 함유한 불화수소산의 수용액에서의 전기화학적 에칭에 의해 달성된다. 바람직하게 에칭 차단층은 기판으로 인 확산에 의해 형성된다. 바람직하게, 에피택셜층은 리프트오프를 행하여 막에 성장되나 기판으로부터 막의 최종 분리전에 이루어진다.
발명의 제 2 형태의 또다른 방안으로, 막이 기판 일부로부터 형성된다. 발명의 상기 방법으로, 기판에 개구부 차단 어세스를 형성하는 단계, 불순물이 첨가된 내층(lining layer)을 형성하기 위해 기판 표면의 노출된 개구부를 도핑하는 단계, 및 기판을 노출시키기 위해 개구부의 차단 단부에 내층을 제거하는 단계 및 막의 리프트오프를 제공하기 위해 기판을 에칭하는 단계를 더 포함하며, 막의 일부를 형성하는 불순물이 첨가된 내층은 막의 리프트오프를 제공하기 위해 에칭동안 에칭 차단층으로서의 역할을 한다. 바람직하게, 기판은 p형이고 내층은 n형이며 리프트오프는 n 형 실리콘을 크게 에칭하지 않는 에칭액을 함유한 불화수소산의 수용액에서의 전기화학적 에칭에 의해 달성된다. 바람직하게 에칭 차단층은 기판으로 인 확산에 의해 형성된다.
발명의 제 2 형태에서, 막의 리프트오프를 제공하기 위해 기판의 에칭량은 기판 전체 두께에 비해 작은 것이 바람직하다.
발명의 제 3 형태에서, 마스크층은 막의 리프트오프 전에 제거되는 것이 바람직하며, 마스크층의 제거는 막과 기판 사이의 캐비티를 형성하며, 캐비티로 에칭액 어세스 영역의 일부를 형성한다.
발명의 제 3 형태에서 막에서 홀이 에칭액 어세스 영역을 형성하는 식으로 막이 기판에 증착된다. 마스크층 너머로의 막 성장량은 제한되는 것이 바람직하고, 또한 발명은 바람직하게 리프트오프 효과를 위해 부착 영역 또는 그 부근에서 막을 에칭하는 단계를 더 포함하고, 부착 영역의 치수는 막의 큰 변화 없이 리프트 오프를 제공한다. 바람직하게, 기판은 (100) 방향이고 상기 부착 영역은 기판 성장의 <110> 방향으로 공간을 둔 연장 영역과 동일하게 상호 수직인 2개 셋트를 형성하고 막과 버퍼층의 성장은 액상 에피택셜로 행해져, 결정학상 평면 {110}에 가깝게 배향된 면을 나타내는 직조된 막 표면을 나타낸다.
변형하여, 발명의 제 3 형태는 바람직하게 다결정성 실리콘이 마스크층에 증착되도록, 화학적 기상 증착법으로 막을 증착시키는 단계; 및 기판, 버퍼 및 막을 구성하는 단결정층을 크게 침범하지 않는 에칭액으로 상기 다결정성 실리콘을 제거하는 단계를 더 포함하며, 상기 다결정성막의 제거 및 상기 마스크층의 제거는 에칭액 어세스 영역을 산출한다.
또다른 변형으로, 기판은 (111) 방향 부근이 바람직하고 막은 마스크층과 상기 막 사이에 갭을 두지 않고 마스크층을 성장시킨다.
바람직하게, 적어도 에칭액 어세스 영역의 일부는 막 또는 기판의 적어도 일부가 리프트오프가 완성되는 경우를 통해 완전히 에칭되지 않고 상기 막과 기판 사이에 물리적 연결을 제공하도록 에칭액 어세스 영역에 남아 있는 것보다 덜 조밀하게 유포된다.
바람직하게 에칭액 어세스 영역이 규칙 배열을 형성한다.
액상 에피택셜(LPE) 또는 화학적 기상 증착법(CVD)을 에피택셜 성장법으로서 사용할 수 있다.
본 발명의 몇가지 바람직한 형태에서 실리콘 기판은 기판의 표면상에 정의된 부착 영역 웰(well)에만 노출된다. 이는 마스크층으로 기판을 패터닝함으로써 달성된다. 에피택셜막 또는 버퍼층의 성장은 실리콘 기판이 노출된 영역에서만 이루어져, 에피택셜 실리콘막 또는 층이 연속적인 구조를 형성하는 방식으로 행해진다. 성장에 따라, 에피택셜층은 에피택셜층이 기판 또는 에피택셜층에 다수의 홀을 통해 기판의 실리콘에 부착되는 영역에만 접촉이 이루어지는 적절한 에칭액으로 또는 기판을 에피택셜층에서 쪼갬으로써 기판으로부터 분리된다. 에피택셜층은 수 마이크론에서 그 이상의 100 마이크론 두께일 수 있다.
발명의 일부 형태에서 기판은 막을 형성하고 기판의 일부 형태는 성장 틀(template)로서의 역할만을 한다. 양쪽 경우 모두에서 기판을 재사용 할 수 있다.
에피택셜층의 처리는 자체 지지되도록 충분히 두꺼운 층으로 성장시키거나, 또는 층을 여전히 기판에 부착하면서 처리를 행함으로써 행해질 수 있다.
발명의 실시예를 주로하여 생산된 박막 실리콘의 특징중의 하나는, 막이 구멍이 나있다는 것으로, 다른말로 다수의 홀을 포함한다는 것이다. 장점은 태양 전지의 제작시에 이들 홀을 사용할 수 있다는 것이다. 표준 태양 전지에서, 금속 그리드는 태양쪽을 향한 면에 또는 햇빛 반응으로 발생되는 한 형태의 캐리어(전자 또는 홀)를, 반대로 전기 접촉에 의해 수집되는 다른 형태의 캐리어로 수집하도록 전지의 '상부'측에, 또는 전지의 '바닥'측에 요구된다. 전지의 태양쪽을 향한 측 상에 금속 그리드의 존재는 햇빛으로부터 밑에있는 전지 일부를 차단하게 되어 결과적으로 전기 에너지 및 전지의 에너지 변환 효율의 손실을 일으킨다. 그러나, 구멍난 실리콘층이 태양 전지 제작에 사용되는 경우, 전지의 바닥측상에 그리드를 금속 세트 양쪽 위치에 접촉시키는 것이 가능하다. 또한 막이 구멍나 있다는 것은 태양 전지를 반투명하게 만들 수 있고, 투과량을 쉽게 변형시킬 수 있다는 장점이 된다. 이는 막을, 일정한 정도의 투명도 바람직한 건축과 같은, 특정한 응용을 위해 태양 전지의 제작에 사용되는 경우 유용하다.
발명의 실시예의 일부로 제작된 실리콘 박막의 또다른 특징은 생성 막 표면이 {111}의 결정학상 평면에 인접한 방향의 면으로 형성된다는 것이다. 상기 형성 형태는 막이 막에서 태양 광선의 평균 흡수율이 크게 증가함에 따라, 태양 전지의 전위 변환 효율이 크게 증가하는 태양 전지의 제작에 사용되는 경우 바람직하다.
본 발명은 선재하는(pre-existing) 실리콘 형판(template) 상에 실리콘 에피태셜 박막, 리프트오프 에피택셜 박막을 성장시키고 난후 형판을 재사용하는 방법을 제공한다. 발명의 일부 변형으로 기판은 서서히 소모되나 여러번 재사용되기에 충분한 두께일 수 있다. 본 발명의 방법은 실리콘 막 제조 비용을 낮출 수 있을 뿐만 아니라 생성 막 두께가 태양 전지의 최적의 두께에 보다 가깝기 때문에, 막상에 형성된 태양 전지 효율을 증가시킬 수 있다. 기판을 재사용함으로써 행해진, 대면적 성장 및 실리콘 기판상에 에피택셜 성장된 실리콘막의 리프트오프는 이전에는 행해지지 않았다.
첨부된 도면을 참조로 실시예로 발명을 보다 더 설명한다.
본 발명의 이해를 돕기 위해 다음 용어를 설명한다. 본 명세서 및 청구항에서 사용되는 용어로서 이들은 문맥상 특별한 사항을 요구하지 않는한 다음의 의미를 갖는다.
리프트오프 층(liftoff layer) :
기판에서 분리되어 차후 소자, 예를 들어 태양 전지의 제작에 사용되는 단결정 박막 실리콘. 기판과 동일한 결정학 방위를 갖는다. 어떤 경우에는 에피택셜 층이 기판으로부터의 최종 분리(detachment)에 앞서 리프트오프에 이어 리프트오프 층에 성장한다.
리프트오프(liftoff) : 기판 및 리프트오프층을 물리적으로 연결하는 부착(attachment) 영역의 전체 또는 상당부가 에칭을 통한 공정이다. 그러나, 리프트오프층은 몇몇 남아있는 부착 영역에 의해 기판에 부착된 채로 있을 수 있다. 최종 분리는 남아있는 부착 영역을 통한 절단, 또는 부착 영역을 돌파하기에 충분한, 기판과 리프트오프층 사이에 약간의 힘을 가함으로써 나중 단계에서 행해질 수 있다.
분리(detachment) : 기판에서 리프트오프층을 물리적으로 분리하는 공정. 상기 공정은 리프트오프와 동시에, 또는 리프트오프에 이은 단계에서 행해질 수 있다.
마스크층(Masking layer) : SiO2와 같은 비-실리콘 물질층으로, 그위에 실리콘 에피택셜층의 성장을 방지한다.
버퍼층(Buffer layer) : 실리콘 기판과 리프트오프층 사이에 실리콘층이며, 기판에서 리프트오프층의 리프트오프에 사용되는 에칭액으로 에칭액으로 리프트오프층 또는 기판의 에칭비보다 상당히 빠른 에칭비를 야기시키는 불순물 농도를 함유한다.
에칭 차단층(etch stop layer) : 기판과 막을 물리적으로 연결하는 부착 영역의 에칭비와 비교할 때, 기판에서 리프트오프층의 리프트오프에 사용되는 에칭액으로의 층 에칭비가 작거나 또는 무시할 정도인 불순물 농도를 함유한 실리콘 층. 에칭 차단층은 기판과 결정학 방위가 동일하며 항상 리프트층의 일부를 형성한다.
에칭 보호층(etch protect layer) : 차후의 선택 에칭 단계 동안 에칭되는 것으로부터 에칭보호층 바로 아래 있는 실리콘을 보호하기 위한 목적으로 실리콘 표면 상부에 증착 및 패턴화된 비-실리콘 물질층.
선택 에칭(selective etching) : 2개 물질의 벌크 또는 표면의 물리적 또는 화학적 특성차 결과에 따라 동일한 에칭액으로 동시적으로 노출된 2개 물질에 의한 공정으로, 상당한 차의 비율로 에칭된다. 이러한 선택 반응을 나타내는 물질/에칭액 시스템의 관련 실시예는 다음과 같다 :
- 80℃에서 수산화칼륨(KOH) 용액으로 (100) 표면 방향으로 이산화 실리콘 및 실리콘을 에칭한다; 실리콘층은 이산화 실리콘층 보다 상당히 빠르게 에칭된다.
- 110℃에서 에틸렌디아민 프로캐테콜(EDP;ethylenediamine procatechol) 에칭액으로 불순물을 함유하지 않은 실리콘 및 고농도(5×1019원자/cm3) 붕소 원자를 함유한 실리콘을 에칭한다; 전자 물질은 후자 물질 보다 상당히 빠르게 에칭된다.
- 80℃에서 수산화칼륨(KOH) 용액으로 (100) 표면 방향의 순수 실리콘과 (111) 표면 방향의 순수 실리콘을 에칭한다; 전자 물질은 후자 물질보다 상당히 빠르게 에칭된다. 상기 형태의 선택 에칭은 이방성 에칭으로서 공지되어 있다.
이하의 실시예에서의 에피택셜층의 성장을 특별한 언급이 없는한 액상 에피택시(LPE: Liquid Phase Epitaxy)를 따른다. 그러나 많은 실시예에서 기상 에피택시(gas phase epitaxy)를 사용할 수 있다.
실시예 1
도 1은 (100) 방향의 불순물이 첨가되지 않은 실리콘으로부터 분리된 기판(1)을 나타낸다. 기판에 성장된 에피택셜 버퍼층(2)은 적절한 마스크층(3)의 증착 및 패터닝으로 처리된다. 다른방법으로, 기판속으로 붕소를 확산하여 버퍼층(2)을 형성할 수 있다. 일반적으로 버퍼층(2) 두께는 10㎛이고, 마스크층(3) 두께는 0.1㎛이다. 마스크층(3)에 의해 한정된 노출된 기판의 연장(elongate) 영역(4)은 <110> 방향을 따른다. 일반적으로 영역(4)은 폭이 10㎛로 100㎛ 간격을 둔다. 본 실시예에서, 버퍼층(2)은 갈륨과 같은 적절한 도펀트로 약 5×1018cm-3으로 불순물이 첨가된 p형 실리콘층으로 구성되는 반면, 기판은 상당히 저농도로 불순물이 첨가된다. 마스크층(3)은 SiO2일 수 있다. 실리콘 기판 영역은 연속적인 그물 형태로 노출된다. 연속적인 그물은 리프트오프층이 성장하는 동안 원자 부착 위치를 연속적으로 공급하여 단층(dislocation)과 같은 구조적 결함 발생 가능성이 있는, 2개의 에피택셜 성장면이 서로 충돌하지 않고 전체적으로 성장할 수 있게 한다.
도 2 및 도 3은 기판(1) 상에 p형 에피택셜 성장후 결과 구조를 나타낸다. 일반적으로 리프트오프층(5) 두께는 50-100 ㎛이며 버퍼층(2)보다는 저농도이다. 도 2에서, 단면은 <110> 방향을 따른 것이다. 리프트오프층(5)의 성장은 마스크층(3)으로 덮혀있지 않은 영역에서만 일어난다. 리프트오프층(5)을 단면적으로 볼 때 다이아몬드형상을 나타내는 것을 확인할 수 있다. 리프트오프층(5)은 {111} 방향 부근 면으로 제한된다. 성장은 에칭액 어세스 영역을 제공하기 위해 리프트오프층에 남아있는 홀(6) 배열이 확보될 때 종결된다. 리프트오프층을 리프트오프하기 위해서, 마스크층(3)이 SiO2인 경우에는 HF 및 H2O 혼합물과 같은 실리콘층(1,2,5)을 크게 침범하지 않는 적절한 에칭액로 마스크층(3)을 제거한다. 리프트오프층(5)에 있는 홀을 통해 어세스(access)가 제공된다. 저농도로 불순물이 첨가된 실리콘 기판(1) 또는 리프트오프층(5) 보다 고농도로 불순물이 첨가된 실리콘 에칭이 빠른 에칭액로 버퍼층(2)이 제거된다. 어세스가 리프트오프층 내에 있는 홀(6) 배열을 통해 다시 제공된다. 적합한 에칭액은 HF:HNO3:CH3COOH가 1:3:8 비율이다. 에칭액은 초기에 마스크층이 리프트오프층에 성장하는 것을 방지하는 영역에 고농도로 불순물이 첨가된 버퍼층(2)과 접촉하여 버퍼층(2)이 완전히 제거될 때까지 리프트오프층(5)을 점차적으로 에칭한다. 결과 구조가 만들어진다. 장점은 예를 들어, 태양 전지에서 광 반사 제어와 같은 목적을 위해 사용될 수 있다는 것이다.
실시예 2
도 4는 (110) 방향의 불순물이 첨가되지 않은 실리콘으로 형성된 기판(1)을 나타낸다. 마스크층(3)이 기판(1)에 증착되고 패턴화된다. 마스크층(3)은 <110> 방향을 따라 노출된 기판의 연장 영역(4)의 2개의 상호간 수직 세트를 한정한다.
도 5는 도 4의 기판에 실리콘 버퍼층(2) 및 리프트오프층(5)의 성장후 결과 구조를 나타낸다. 도 5에서, 단면도는 <110> 방향을 취한 것이다. 에피택셜 버퍼(2)와 리프트오프층(5)의 성장은 마스크층(3)으로 덮혀있지 않은 부착 영역(4)에서만 이루어진다. 성장은 에칭액 어세스 영역을 제공하도록 리프트오프층(5)에 남아있는 홀(6) 배열이 확보될 때 종결된다. 본 실시예에서, 버퍼층(2)은 갈륨과 같은 적절한 도펀트로 적어도 약 5×1018cm-3으로 불순물이 첨가된 p형 실리콘층으로 구성되는 반면, 리프트오프층(5)은 보다 저농도로 불순물이 첨가된다. 리프트오프층(5)을 떼어내기 위해서, 마스크층(3) 제거가 꼭 필요한 것은 아니지만, 실리콘층(1,2,5)을 크게 침범하지 않는 적절한 에칭액로 마스크층(3)을 제거할 수 있다. 마스크층(3)이 제거되지 않는다면, 차후 리프트오프층의 성장에 재사용할 수 있다. 리프트오프층(5)의 리프트오프 효과를 위해서, 고농도로 불순물이 첨가된 실리콘의 에칭이 기판(1) 또는 리프트오프층(5)의 저농도로 불순물이 첨가된 실리콘보다 빠른 에칭액으로 버퍼층(2)이 제거된다.
실시예 3
도 6에 도시된 기판(1)은 (110) 방향의 불순물이 첨가되지 않은 실리콘을 나타낸다. 마스크층(3)이 기판에 증착되고 패턴화된다. 실시예 2에서처첨 노출된 기판의 연장 영역(4)의 상호간의 수직 세트는 <110> 방향을 따른다. 구조는 일반적으로 연장 영역(4)이 폭이 1㎛로 매우 좁다는 것을 제외하고는 도 4에 도시된 것과 동일하다. 상기 구조에 에피택셜층(도시되지 않음)의 성장은 기판에 부착된 에피택셜층이 매우 좁은 연장 부착 영역(4)과 다른 실시예 2에 관해 상기 설명된 것처럼 진행된다. 그러나, 버퍼층이 성장하지 않더라도, 에피택셜층은 실리콘 에칭액로 기판을 리프트오프할 수 있고, 이는 에칭되어야하는 부착 영역이 좁기 때문이다.
실시예 4
도 7에 도시된 기판(1)은 붕소와 같은 적합한 도펀트로 적어도 5×1018cm-3로 불순물이 첨가된 (100) 방향의 p형 실리콘이다. 마스크층(3)이 기판에 증착되고 패턴화된다. 마스크층은 <110> 방향을 따라 노출된 기판의 연장 영역(4)의 상호간의 수직 세트를 정의한다.
도 8은 도 7의 기판에 리프트오프층(5)의 성장후 결과 구조를 나타낸다. 도 8에서, 단면도는 <110>방향을 따른 것이다. 리프트오프층을 리프트오프시키기 위해서, 마스크층(3)은 실리콘층(1, 5)을 크게 침범하지 않는 적합한 에칭액으로 제거된다. 리프트오프층(5)에서의 홀은 에칭액 어세스 영역을 형성한다. 기판의 일부는 고동도로 불순물이 첨가된 실리콘이 리프트오프층(5)의 저농도로 불순물이 첨가된 실리콘보다 빠르게 에칭되는 에칭액로 에칭된다. 따라서 리프트오프층(5)은 에칭 차단층으로서의 역할을 한다. 에칭되는 기판층 두께는 작은 초기 기판 두께와 비교되어 기판은 여러번 재사용가능하다.
실시예 5
도 9는 홀 배열(array)이 레이저 제거 또는 반응성 이온 에칭으로 생성된 실리콘 기판(1)을 나타낸다. 홀은 50㎛×50㎛의 치수를 갖는다. 마스크층(3)이 노출 기판의 부착 영역(4)을 한정하도록 기판(1)에 증착되고 패턴화된다. 홀(6) 안쪽은 마스크층(3)으로 피복되어있다. 에피택셜 버퍼 및 리프트오프층(도시되지 않음)의 성장은 앞서 설명된 실시예를 따른다. 리프트오프층의 성장은 폐쇄 구조를 형성할 때까지 계속될 것이다. 리프트오프층 및/또는 마스크층을 리프트오프 시키는데 요구되는 에칭액을 위한 에칭액 어세스 영역이 기판(1)내 홀(6)에 제공된다.
실시예 6
(111) 방향의 실리콘 기판(1)을 도 10에 단면적으로 나타냈고, 도 1에 도시된 것과 유사한 패턴을 형성하기 위해서 마스크층(3)을 두껍게 패턴화한다. 마스크층(3)은 일반적으로 두께가 1㎛이고, 마스크층(3) 내에 연장 개구부(4)는 폭이 약 1㎛이다. 에피택셜 리프트오프층(5)은 캐비티를 생성하지 않고 마스크층을 전체적으로 성장시킨다. 이런 방식으로, LPE에 의해 성장되는 경우 도 3에 도시된 것과 같은 구조에서 발생할 수 있는 용매 함정을 피할 수 있다. 리프트오프층(5)을 리프트오프 하기 위해서, 마스크층(3)은 실리콘층(1, 5) 외에 마스크층(3)을 에칭하는 에칭액을 사용하여 먼저 제거된다. 마스크층(3)의 제거는 기판과 리프트오프층 사이에 에칭액 어세스 영역 또는 캐비티를 생성한다. 실리콘 에칭액이 캐비티 속으로 부어진다. 다음 에칭액은 리프트오프층(5)이 기판에 부착되는 영역을 제거한다. 부착 영역이 좁기 때문에, 리프트오프는 리프트오프층(5)을 에칭하지 않고 행할 수 있다.
실시예 7
도 11 및 도 12는 기판 표면에 사각형 베이스 수직형 피라미드(7)를 형성하도록 구성된다. 도 11은, <110> 방향을 본 것이다. 파라미드(7)의 측벽은 {111} 방향이다. 피라미드(7)의 베이스는 <110> 방향을 따른 것이다. 예를 들어, 구조는 다른 평면보다 {111}실리콘 평면을 에칭하는 것이 상당히 느린 수산화칼륨 (KOH)의 사용으로 달성될 수 있다. 마스크층(3)이 <110> 방향으로 피라미드(7)의 베이스를 따르는 좁은 라인에 노출된 실리콘 기판의 부착 영역(4)의 한정하도록 증착된다. 부착 영역(4)은 일반적으로 폭이 1㎛이다.
도 13은 도 11 및 도 12에 도시된 기판에 성장한 에피택셜 리프트오프층(5)을 나타낸 것이다. 성장이 LPE를 통해 행해진 경우, 용매 함정이 상기 구조를 매우 작게 유지할 것이다 기판(1)으로부터 에피택셜층(5)의 리프트 오프를 위해서, 마스크층(3)은 실리콘층(1,5)을 에칭하지 않는 에칭법으로 제거된다. 마스크층(3)의 제거는 기판과 리프트오프층 사이의 에칭액 어에스 영역 또는 캐비티를 생성한다. 실리콘 에칭액이 이렇게 형성된 캐비티속으로 부어진다. 다음 에칭액은 리프트오프층(5)이 기판에 부착되는 영역을 제거한다. 부착영역이 좁기 때문에 리프트오프층(5)은 별로 에칭되지 않는다.
실시예 8
도 14는 (100) 방향의 실리콘에서 형성된 기판(1)을 나타낸다. 마스크층(3)이 기판(1)에 증착되고 패턴화된다. 노출 기판의 부착 영역(4)은 마스크층으로 정의되고 <110> 방향을 따른다. 기판에 에피택셜 버퍼 및 리프트오프층(도시되지 않음)의 성장은 앞서 설명된 실시예로 행해진다. 부착 영역(4)은 기판의 내부 보다 기판의 에지가 넓다. 결과적으로, 마스크층(3)을 제거함으로써 형성된 에칭액 어세스 영역은 기판(1)의 주변에 덜 조밀한 공간을 둔다. 적절한 에칭액이 버퍼층을 제거하는데 사용되는 경우, 리프트오프층은 에지에서 분리되기 전에 기판의 내부 영역으로 기판으로부터 분리된다. 에칭이 상기 단계에서 중단되고 에피택셜층은 진행될 수 있다. 리프트오프층은 에지를 제외하고 어디에든 기판(1)에 부착되지 않는 것이 아니라, 기판(1)에 의해 지지될 수 있다. 이하 공정은, 리프트오프층을 유리와 같은 적절하게 전체적으로 부착될 수 있고, 기판에 부착되는 리프트오프층 영역이 제거된다. 예를 들어 에지에서 리프트오프층을 통한 에칭에 의해 이것이 행해질 수 있다. 상기 방법은 너무 얇아서 스스로 지지되는 리프트오프층을 처리하는 방법을 제공한다.
실시예 9
도 15 및 도 16은 임의의 결정 방향의 단결정 실리콘 기판(1)을 나타낸다. 기판은 1017cm-3도펀트 농도의 p형이다. 적절한 적절히 불순물이 첨가된 n형 층을 생성하기 위해서 포토리소그라피 차단(도시되지 않음) 후에 선택적 인 확산이 기판(1) 속으로 행해져져, 리프트오프층(5)을 형성한다. 인 확산에 이어 기판(1) 표면에 남아있는 p형 영역(8)은 대체로 지름이 4㎛이고 10㎛ 간격으로 떨어져 있다. 리프트오프층(5)은 깊이가 대체로 4㎛이다. 웨이퍼는 예를 들어, 기판(1)에 p-형 실리콘을 첨부하는 5% 수성 불화수소로 구성된 전기-화학 에칭액으로 에칭되나 리프트오프층(5)의 적절히 불순물이 첨가된 n-형 실리콘을 크게 에칭하지는 않는다. 결과적으로, 리프트오프층(5)은 에칭 차단층으로서 작용한다. 에칭액 어세스 영역을 형성하는 리프트오프층(5)으로 둘러싸인 노출된 p형 영역(8)을 통해 기판의 층을 제거하도록 에칭 공정이 행해진다. 결국 에칭은 리프트오프층 아래로부터 기판(1) 전체를 제거하여, 리프트오프층(5)을 도 17에 개략적으로 도시된 것처럼, 리프트오프시킨다. 리프트오프층(5)은 도 18에 도시되고 실시예 8에 설명된 것처럼 웨이퍼 모서리에서 약간 다른 패턴을 사용하여 기판(1)에 부착된다. 즉, 기판의 노출된 p형 영역(8)사이에 상당한 간격이 제공되어 에칭액이 이들 영역에 인접한 리프트오프층(5)을 완전히 에칭하는데 오랜 시간이 걸린다.
또한, 에피택셜층(9)은 도 19에 나타낸 것처럼 리프트오프층상에 성장될 수 있다. 합성(composite) 에피택셜층(9) 및 리프트오프층(5)은 남아있는 모서리 부착 영역을 돌파하기에 충분한 작은 전단력(shear force)을 가함으로써, 도는 남아있는 부착 영역을 절단함으로써 기판(1)을부터 분리할 수 있다. 기판91)은 상기 공정 동안 약간 에칭되나 에칭층의 생산 동안 실리콘 손실량은 단지 10㎛ 차수이기 때문에 다라 수회 재사용 가능하며, 기판은 500㎛ 두께 이상일 수 있다.
실시예 10
1019cm-3이상으로 불순물이 첨가된 p-형 에피택셜 버퍼층(2)은 n-형 에피택셜 리프트오프층(5)에 따라 (110) 방향의 n-형 실리콘 기판에 성장한다. 기판(1) 및 리프트오프층(5) 모두는 전형적으로 1017cm-3농도로 불순물이 첨가된다. 생성 구조는 도 20에 나타냈다. 도 20에서, 단면도는 [1 -1 -2] 방향을 따른 것이다. 버퍼층(2)은 전형적으로 두께가 20㎛이고 리프트오프층(4)은 전형적으로 두께가 50㎛이다. 이산화 실리콘(SiO2) 또는 다른 적절한 물질의 에칭 보호층(10)을 노출된 기판(1)의 연장 스트립(11)을 정의하는 포토리소그라피 기술을 사용하여 리프트오프층(5)의 표면에 증착 및 패턴화한다. 도 21에 도시된 것처럼 패턴은 전형적으로 길이 40㎛ 폭 10㎛인 스트립(11) 배열을 엇갈리게 함으로써 특징화된다. 구조는 에틸렌디아민 프로캐테콜(EDP;ethylenediamine procatechol)과 같은 이방성 에칭액으로 에칭한다. 이방성 에칭액은 실리콘(111) 평면을 다른 결정 평면과 비교하여 상당히 느리게 에칭한다는 것이 특징이며, 고농도 불순물이 첨가된 p-형 층에서 에칭을 중단시키고 SiO2에칭 보호층을 실리콘보다 상당히 느리게 에칭한다. 결과적으로, 2개의 수직 측벽(13)과 평행한 차단(blind) 슬롯(12)은 스트립(11)이 마스크층(1)에 형성된 리프트오프층(5)에서 에칭된다. 형성 구조를 도 22에 나타냈고, 여기서는 [1 -1 -2] 방향을 따른 것이다. 2개의 수직 측벽(13)과 평행한 슬롯(12)이 버퍼층(2)에 에칭액 어세스 영역을 제공하도록 리프트오프층(5)에 형성된다. 전기-화학 에칭액이 버퍼층(2) 에칭하는데 사용되고, 에칭액은 적절히 불순물이 첨가된 n-형 실리콘을 크게 에칭하지 않으면서 p-형 실리콘을 침범하는 특징이 있다. 결과적으로 버퍼층(2)은 기판(1)으로부터 리프트오프층(5)을 리프트오프시키기 위해 에칭된다. 이를 도 23에 개략적으로 나타냈다. 엇갈린 슬롯 형태는 리프트오프층(5)이 연속적인 것과 같다.
실시예 11
인 확산으로, n-형 영역(14)이 적절히 불순물이 첨가된 p-형 (110) 배향된 실리콘 기판(1)의 표면에 생성된다. 이산화 실리콘 또는 다른 적절한 물질의 에칭 보호층(10)이 도 24에 도시된 스트립(11)의 엇갈린 패턴을 형성하기 위해서 포토리소그라피 기술을 사용하여 표면에 증착 및 패턴화된다. 스트립(11)은 일반적으로 길이 40㎛, 폭 10㎛로, 20㎛ 간격을 두며 [1 -1 -2] 방향을 따라 배향된다. 구조의 상부 표면은 도 21에 도시된 것과 유사하다. 실시예 10에서 처럼 구조가 에칭액 어세스 영역을 부분적으로 형성하는 슬롯(12)을 형성하기 위해 EDP와 같은 이방성 에칭액으로 에칭된다.
도 25는, 일반적으로 기판(1)으로 깊이 70㎛로 연장되는 슬롯(12)을 에칭 다음 구조를 나타낸 것이다. 도 25에서는 [1 -1 -2] 방향을 따른 것이다. 또다른 인 확산은 일반적으로 2㎛ 깊이의 적절히 불순물이 첨가된 n-형 영역(14)을 형성하기 위해 고온에서 기판(1)속으로 인을 주입한다. 다른 방안으로, 제 2 인 확산이 에칭 보호층을 관통하여 상당량의 인이 충분한 깊이로 밑에 있는 기판 실리콘으로 주입된다면, 제 1 인 확산을 생략할 수 있다. 구조는 다시 EDP와 같은 이방성 에칭액으로 에칭된다. 에칭은 슬롯(12)의 바닥 또는 공 단부(blind end)(15)에서 n형 영역(도시되지 않음)이 도 26에 도시된 구조를 통해 완전히 에칭될 때까지 계속된다. p-형 실리콘을 침범하나 적절히 불순물이 첨가된 n-형 실리콘을 크게 에칭하지 않는 전기-화학 에칭은 도 27에 개략적으로 도시된 것처럼 기판(1)의 부분(16으로 표시됨)을 통해 에칭하는데 사용된다. 이 결과 도 28에 도시된 것처럼 박막 실리콘층(5)의 리프트오프가 이루어진다. 이전 실시예에서 처럼, 슬롯(12)의 배열은 층이 연속적이 연속적인 것과 같다.
실시예 12
약 1㎛ 두께의 산화물 도트(dot)(3)가, 마스크층으로 기능하기 위해 n-형 실리콘 기판(1)의 표면에 증착된다. 도트(3)는 일반적으로 직경 30㎛이고 20㎛ 간격을 둔다. p-형 실리콘 버퍼층(2)이 버퍼층(2)이 산화물 도트(3) 위로 성장하지 않는 방식으로 기판(1)에 성장한다. 도트(3)의 엣지에서 소량이 과성장(overgrowth) 할 수 있다. 일반적으로 버퍼층(2) 두게는 10㎛이다. 적절히 불순물이 첨가된 두께 50㎛ 의 n-형 실리콘 리프트오프층(5)이 도 29 및 도 30에 도시된 것처럼 버퍼층(2) 위로 성장한다. 구조는 산화물 도트(3)를 제거하기 위해 불화 수소산으로 에칭되고 p형 실리콘 버퍼(2)에 에칭액 어세스 영역을 형성한다. 전기-화학 에칭은 p-형 실리콘 버퍼(2)를 선택적으로 에칭하고 리프트오프층(5)을 리프트오프하는데 사용된다.
실시예 13
일반적으로 50㎛ 두께의 n-형 리프트오프층(5)을 따른 10㎛ 두께 p-형 실리콘 버퍼층(2)을 n-형 기판(1)에 성장시킨다. 도 31 및 도 32에 도시된 것처럼, 레이저 또는 다른 적절한 절단 장치(도시되지 않음)가 n-형 층(5)을 통과하는 홀(6)의 배열을 형성하고 버퍼층(2)에 에칭액 어세스 영역을 제공하는데 사용된다. 홀(6) 직경은 대략 50㎛로 200㎛의 간격을 두고 배치된다. p-형 버퍼층(2)을 에칭하고 n-형 리프트오프층(5)을 리프트오프하는데 선택 전기-화학 에칭이 사용된다.
실시예 14
실시예 12에서처럼, 약 1㎛ 두께의 산화물 도트(3)를, 마스크층으로서 역할하도록, n-형 실리콘 기판(1)의 표면에 증착한다. 도트는 일반적으로 직경이 30㎛이고 200㎛ 간격을 두고 배치된다. 실리콘 증착은 화학 기상 증착법(CVD) 단결정에 의해 행해지고, p-형 에피택셜 실리콘 버퍼층(2)은 동시에 기판의 노출 영역에 성장되고, 다결정성 실리콘(16)은 산화물 도트(3)의 상부에 증착된다. 버퍼층(2)은 일반적으로 두께가 10㎛이다. 일반적으로 50㎛ 두께의 적절히 불순물이 첨가된 n-형 실리콘 리프트오프층(5)이 버퍼층(2) 너머로 성장한다. 형성 구조는 도 33에 나타냈다.
리프트오프층(5)을 리프트오프시키기 위해서, 구조는 버퍼층에 에칭액 어세스 영역을 형성하기 위해서 단결정 실리콘보다 빠른 비율로 다결정성 실리콘(16)을 에칭하는 에칭액으로 먼저 에칭된다. 이러하 에칭액중 하나로 실리콘 기판(1) 및 에피택셜층(5)이 (111) 방향인 경우에 수산화 칼륨(KOH)이 있다. 다결정성 실리콘층(16)의 제거에 따라, 리프트오프층(5)을 리프트오프시키기 위해 p-형 실리콘 버퍼(2)를 선택적으로 에칭하는데 전기-화학 에칭이 사용된다.
실시예 15
도 4에 도시된 구조를 생산하기 위해서 (100) 배향된 p-형 실리콘 기판(1)상에 마스크층(3)을 증착 및 패턴화시킨다. 다음 도 8에 도시된 구조를 생산하기 위해서 기판상에 p형 에피택셜층(5)을 성장시킨다. 전체 표면 너머로 인 확산을 행한다. 확산 온도 및 시간, 마스크층(3)의 두께는 상당량의 인이 마스크층(3)을 통과하고 기판(1)의 실리콘 아래로 확산되지 않도록 확보하여 선택된다. 인 확산은 리프트오프층(5)을 둘러싸는 n-형층(17)을 생성시킨다. 마스크층(3)은 에칭액 어세스 영역을 형성하도록 어떠한 실리콘층에라도 크게 침범하지 않는 에칭액으로 제거된다. 필요하다면 인을 실리콘 속으로 보다 깊이 주입할 수 있다. 형성 구조를 도 34에 나타냈다. p-형 실리콘은 에칭하나 n-형 실리콘을 크게 침범하지 않는 전기-화학 에칭이 에피택셜층이 리프트오프될 때까지 기판의 p-형 실리콘의 노출 영역을 선택적으로 에칭하는데 사용된다. 인 확산으로 인한 n-형 실리콘층(17)은 에칭 공정 동안 에피택셜층을 보호하는 에칭 차단층으로서 기능한다.
실시예 16
도 35에서, 실시예 1에 설명된 방식으로 생산된 박막 실리콘(5)이 표준 반도체 공정 기술을 사용하는 태양 전지(18)의 제작에 사용되었다. 인 확산은 막의 전체 상부 너머 또는 태양을 향한 면, 뿐만 아니라 n-형층(19)을 생산하기 위해 바닥면 전체 너머로 행해진다. p-형 및 n-형 실리콘 영역에 전기 접촉(21)이 제공되고, 이들 접촉은 각각 광 생성된 홀 및 전자를 수집한다. n-형 영역(19)이 막 정면으로부터 후면으로 연속적으로 연장되기 때문에, 영역(19)의 상부 부근에 생성된 전자는 전지(18)의 후방에 접촉(21)으로 쉽게 흐를 수 있다. 금속 접촉에 이르기 전에 캐리어가 순회하는 짧은 경로로 인해, 직렬 저항 손실을 작게 유지할 수 있다.
Claims (53)
- 단결정 실리콘 박막을 제조하는 방법으로서,단결정 기판을 형성하는 단계;상기 기판에 또는 상기 기판 부근과 결정 방향이 동일한 단결정 실리콘 박막을 증착 또는 형성하는 단계 및 상기 막 또는 기판을 통해 공간을 둔 다수의 에칭액 어세스 영역을 제공하는 단계; 및상기 에칭액 어세스 영역을 경유하는 에칭과, 상기 막의 큰 변형 없이 요구되는 에칭량 및 에칭액의 에세스 정도를 분리를 동시에 함으로써 상기 막을 리프트오프시키는 단계를 포함하는 것을 특징으로 하는 단결정 실리콘 박막 제조 방법.
- 제 1 항에 있어서, 상기 기판과 결정 방향이 동일하고 상기 막 또는 상기 기판 보다 선택된 에칭액에서의 에칭비가 상당히 빠른 불순물 농도를 함유한 실리콘 버퍼층이 상기 기판과 상기 막 사이에 에피택셜 성장 또는 형성되고, 상기 에칭액 어세스 영역은 상기 버퍼층의 선택 에칭을 위해 제공되는 것을 특징으로 하는 단결정 실리콘 박막 제조 방법.
- 제 1 항에 있어서, 상기 기판과 결정 방향이 동일하고 기판 또는 막의 실리콘보다 선택된 에칭액에서 에칭비가 상당히 느린 불순물 농도를 함유한 실리콘 에칭 차단층이 상기 기판에 에피택셜 성장 또는 형성 또는 상기 막이 상기 에칭액 어세스 영역을 정의하는 것을 특징으로 하는 단결정 실리콘 박막 제조 방법.
- 제 1 항에 있어서, 비실리콘 물질의 마스크층이 노출 기판의 부착 영역을 정의하도록 상기 기판에 증착 및 패턴화되고;상기 부착영역이 인접 영역들 사이에 공간을 비교하여 1 칫수 이상 작고, 상기 막이 상기 부착 영역에서 상기 기판상에 증착되는 것을 특징으로 하는 단결정 실리콘 박막 제조 방법.
- 제 2 항에 있어서, 비실리콘 물질의 마스크층이 노출 기판 또는 버퍼층의 부착 영역을 정의하도록 상기 기판 또는 상기 버퍼층에 증착 및 패턴화되는 것을 특징으로 하는 단결정 실리콘 박막 제조 방법.
- 제 2 항에 있어서, 상기 버퍼층이 상기 기판 표면 위로 연속적으로 형성 또는 증착되고, 상기 막은 상기 버퍼층상에 증착되고 상기 막을 통과하는 상기 에칭액 어세스 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 단결정 실리콘 박막 제조 방법.
- 제 5 항에 있어서, 상기 버퍼층이 상기 기판에 형성 또는 증착되고, 상기 마스크층은 상기 버퍼층에 증착 및 패턴화되고, 상기 막은 상기 부착 영역에 상기 버퍼층상에 증착되며, 상기 마스크층을 상기 막을 리프트오프되기 전에 제거하는 것을 특징으로 하는 단결정 실리콘 박막 제조 방법.
- 상기 제 7 항에 있어서, 상기 막이 상기 에칭액 어세스 영역의 일부 이상에 증착 형태에 따라 상기 막에 홀들이 잔존하는 식으로 상기 버퍼층에 증착되는 것을 특징으로 하는 단결정 실리콘 박막 제조 방법.
- 제 7 항에 있어서, 상기 마스크층 상에 다결정성 실리콘이 증착되도록, 화학 기상 증착법에 의해 상기 막을 증착시키는 단계; 및상기 기판, 버퍼 및 막을 구성하는 단결정층을 크게 침범하지 않는 에칭액으로 상기 다결정성 실리콘을 제거하는 단계를 더 포함하며, 상기 다결정성 막의 제거 및 상기 마스크층의 제거로 상기 에칭액 어세스 영역을 생성하는 것을 특징으로 하는 단결정 실리콘 박막 제조 방법.
- 제 5 항에 있어서, 상기 부착 영역에 상기 버퍼층의 증착에 따라 상기 마스크층이 상기 기판상에 증착 및 패턴화되고,상기 버퍼층에 상기 막이 증착되는 것을 특징으로 하는 단결정 실리콘 박막 제조 방법.
- 제 10 항에 있어서, 상기 기판의 전체 두께를 통과하여 연장되는 다수의 개구부가 상기 기판에 형성되고, 상기 개구부들은 상기 에칭액 어세스 영역을 부분적으로 형성하고, 상기 마스크층은 상기 기판의 상부표면 상에만 노출 기판의 부착 영역을 정의하도록 증착되는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 11 항에 있어서, 상기 개구부가 반응성 이온 에칭 또는 레이저 제거에 의해 형성되는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 10 항에 있어서, 상기 에칭액 어세스 영역을 부분적으로 형성하는 증착에 따라 상기 막에 홀이 남아 있는 방식으로 상기 버퍼층상에 상기 막이 증착되는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 10 항에 있어서,다결정성 실리콘이 상기 마스크층상에 증착되도록 화학 기상 증착법에 의해 상기 버퍼층 및 상기막을 증착시키는 단계; 및상기 기판, 버퍼 및 막을 구성하는 단결정층을 크게 침범하지 않는 에칭액으로 상기 다결정성 실리콘을 제거하는 단계를 더 포함하며, 상기 다결정성 막의 제거로 상기 에칭액 어세스 영역이 형성되는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 6 항에 있어서, 상기 에칭액 어세스 영역이 레이저 제거 또는 반응성 이온 에칭으로 형성되는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 6 항에 있어서, 상기 기판이 (110) 방향이고 상기 에칭액 어세스 영역이 [1 -1 -2]방향을 따라 각각 연장되는 노출막의 연장 스트립을 정의하고 엇갈린 패턴을 형성하도록 패턴화된 상기 막에 비실리콘 에칭 보호층을 증착함으로써 형성되고, 상기 스트립을 통과하는 상기 막 에칭은 상기 버퍼층으로 연장되는 상기 막에 슬롯을 형성하도록 이방성 에칭액을 사용하며, 상기 각 보호층이 증착되는 상기 막 영역이 에칭되는 것을 방지하는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 16 항에 있어서, 상기 버퍼층이 약 5×1019cm-3농도의 p형으로 불순물이 첨가고 상기 이방성 에칭액이 에틸렌디아민 프로캐테콜인 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 5 항, 제 7 항, 제 8 항, 제 10 항, 제 11 항, 제 12 항, 또는 제 13 항중 어느 한 항에 있어서, 기판은 (100) 방향이고 상기 부착 영역은 기판의 <110> 방향에 균일하게 간격을 둔 연장 영역의 2개 상호 수직 세트를 형성하고;상기 버퍼층 및 상기 막의 성장이 결정학상 {111} 평면에 근접하게 배향된 면을 나타내는 고도로 구조된 막 표면을 생성하는, 액상 에피택셜에 의해 행해지는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 2 항, 제 5 항, 제 6 항, 제 7 항, 제 8 항, 제 9 항, 제 15 항, 제 16 항 또는 제 17 항중 어느 한 항에 있어서, 상기 버퍼층이 기판 표면을 선택적으로 도핑함으로써 형성되는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 5 항, 제 7 항, 제 8 항, 제 9 항, 제 10 항, 제 11 항, 제 12 항, 제 13 항, 제 14 항 또는 제 19 항중 어느 한 항에 있어서, 상기 부착 영역이 연속적인 그물을 형성하는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 2 항, 또는 제 5 항 내지 제 18 항중 어느 한 항에 있어서, 버퍼층이 상기 기판 표면에 증착되는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 2 항 또는 제 5 항 내지 제 21 항중 어느 한 항에 있어서, 상기 에칭액 어세스 영역의 일부 이상이 에칭액 어세스 영역보다 덜 조밀하게 공간을 두어, 막에 기판을 연결하는 버퍼층 일부 이상이 리프트오프가 완성될 때 완전히 에칭되지 않는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 3 항에 있어서, 비실리콘 물질의 마스크층이 노출 기판의 부착 영역을 한정하도록 상기 기판상에 증착 및 패턴화되고,상기 막은 상기 부착 영역에 상기 기판상에 증착되고 마스크층의 일부 이상이 상기 막의 리프트오프전에 제거되는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 23 항에 있어서, 상기 막이 상기 에칭액 어세스 영역의 일부 이상의 증착 형태에 따라 상기 막에 홀이 잔존하는 식으로 상기 기판상에 형성되는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 24 항에 있어서, 상기 기판이 (100) 방향이고 상기 부착 영역이 기판의 <110> 방향에서 균일한 공간을 둔 연장 영역의 2개의 상호 수직 세트를 형성하고;결정학상 {111} 평면과 가깝게 배향된 면을 나타내는 고도로 구조화된 막 표면을 생성하는, 액상 에피택셜에 의해 상기 막 증착이 행해지는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 3 항에 있어서, 상기 막이 적절한 도펀트로 기판의 부분을 선택 도핑함으로써 상기 기판에 형성되고, 상기 막은 상기 막의 리프트오프 효과를 위해 차후 에칭 동안 에칭 차단층으로서 기능하고, 상기 기판의 이들 영역이 상기 다수의 에칭액 어세스 영역을 형성하는 불순물이 첨가되지 않는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 26 항에 있어서, 상기 기판은 p형이고 상기 막은 n형이고;상기 리프트오프는 n형 실리콘을 크게 에칭하지 않는 에칭액을 함유한 불화수소산, 수용액에서 전기화학적 에칭에 의해 이루어지는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 26 항 또는 제 27 항에 있어서, 상기 에칭 차단층이 상기 기판으로의 인 확산에 의해 형성되는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 26 항 내지 제 28 항중 어느 한 항에 있어서, 에피택셜층이 상기 기판으로부터 상기 막의 최종 분리 전에 리프트오프에 따라 상기 막에 성장하는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 3 항에 있어서, 상기 막이 상기 기판의 일부로부터 형성되는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 30 항에 있어서, 상기 기판에 차단 어세스 개구부를 형성하고, 불순물이 첨가된 내층을 형성하기 위해서 기판의 노출 개구부 표면을 도핑하고, 상기 기판에 상기 개구부의 차단 단부에 상기 내층을 제거하는 단계를 더 포함하고;상기 막의 리프트오프를 위해 기판 에칭을 제공하고, 상기 불순물이 첨가된 내층을 상기 막의 일부로 형성하고 상기 막의 리프트오프를 제공하기 위해 상기 에칭 동안 에칭 차단층으로서 기능하는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 31 항에 있어서, 상기 기판이 (110) 방향이고 [1 -1 -2] 방향을 따라 연장되는 연장 스트립을 정의하도록 패턴화된 상기 막상에 비 실리콘 에칭 보호층을 증착시키고 엇갈린 패턴을 형성함으로써 상기 어세스 개구부가 형성되고, 상기 막에 슬롯을 형성하기 위해 이방성 에칭액을 사용하여 상기 스트립을 관통하는 상기막을 에칭하고, 상기 에칭 보호층은 증착되는 상기 막 영역이 에칭되는 것을 보호하는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 31 항 또는 제 32 항에 있어서,상기 기판은 p 형이고 상기 내부층은 n형이고;n 형 실리콘을 크게 에칭하지 않는 에칭액을 함유한 불화수소산, 수용액에서 전기화학 에칭으로 상기 리프트오프가 행해지는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 31 항 내지 제 33 항중 어느 한 항에 있어서, 상기 불순물이 첨가된 내부층이 인 확산에 의해 형성되는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 31 항에 있어서,인 확산에 의해 상기 기판상에 불순물이 첨가된 표면을 형성하는 단계, [1 -1 -2] 방향을 따라 연장되는 긴 스트립을 정의하도록 상기 에칭 보호층을 증착 및 패턴화 시키는 단계 및 엇갈린 패턴을 형성하는 단계, 제 2 인 확산에 의해 상기 슬롯 표면을 도핑하는 단계, 인이 첨가된 물질을 제거하고 상기 기판을 노출시키기 위해서 상기 슬롯의 차단 단부를 이방성으로 에칭하는 단계, 및 n 형 실리콘을 크게 에칭하지 않는 에칭액을 함유한 불화수소산으로 상기 기판을 전기 화학적으로 에칭함으로써 리프트오프를 행하는 단계를 더 포함하는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 31 항에 있어서, [1 -1 -2] 방향을 따라 연장되는 긴 스트립을 정의하도록 상기 기판상에 상기 에칭 보호층을 증착 및 패터닝하는 단계, 상기 막에 차단 슬롯을 형성하도록 이방성 에칭액을 사용하여 상기 스트립을 통과하는 상기 막을 에칭하는 단계, 인 확산에 의해 상기 슬롯의 표면을 도핑하고, 또한 증착되는 상기 에칭 보호층에 상기 막의 영역을 도핑하는 단계, 인이 첨가된 물질을 제거 및 상기 기판을 노출시키기 위해 상기 슬롯의 차단 단부를 이방성으로 에칭하는 단계, 및 n형 실리콘을 크게 에칭하지 않는 에칭액을 함유한 불화수소산으로 상기 기판을 전기 화학적으로 에칭함으로써 리프트오프를 행하는 단계를 더 포함하는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 24 항 또는 제 25 항에 있어서, 상기 막이 상기 에칭 차단층을 형성하는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 24 항 또는 제 25 항에 있어서, 상기 에칭 차단층이 상기 막의 리프트오프를 달성하기 위해 상기 선택 에칭 동안 상기 막이 에칭되는 해당 부분을 보호하도록 상기 막에 형성 또는 증착되는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 38 항에 있어서, 상기 에칭 차단층이 상기 막속으로 인 확산에 의해 형성되는 것을 특징으로 하는 단결정 실리콘 박막 제조 방법.
- 제 3 항에 있어서, 상기 막의 리프트오프를 제공하기 위해 기판이 에칭량이 상기 기판의 전체 두께에 비해 작은 것을 특징으로 하는 단결정 실리콘 박막 제조 방법.
- 제 4 항에 있어서, 상기 막에 남아 있는 홀이 증착에 따라 상기 에칭액 어세스 영역을 형성하도록 상기 기판에 상기 막을 증착하는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 4 항에 있어서, 상기 마스크층의 일부 이상이 상기 막의 리프트오프 이전에 제거되고, 상기 마스크층의 제거는 상기 막과 상기 기판 사이에 캐비티를 형성하고, 상기 캐비티는 에칭액 어세스 영역의 일부 이상을 형성하는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 41 항에 있어서, 상기 마스크층 위의 상기 막의 성장량이 제한되고, 리프트오프를 행하기 위해 상기 부착영역에서 상기 막을 에칭하는 단계, 상기 부착 영역의 치수가 상기 막에 큰 손상이 없이 리프트오프를 제공하는 단계를 더 포함하는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 43 항에 있어서, 상기 기판이 (100) 방향이고 상기 부착 영역이 기판의 <110> 방향으로 동등한 간격을 둔 2개 상호 수직 셋트인 연장 영역을 형성하고;상기 버퍼층 및 상기 막의 성장이 액상 에피택셜로 행해져, 고도로 제작된 막 표면이 결정학상 {110} 평면에 가깝게 배향된 면을 나타내는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 42 항에 있어서, 증착에 따라 상기 막내에 남아있는 홀이 상기 에칭액 어세스 영역의 일부 이상을 형성하는 방식으로 상기 기판상에 상기 막이 증착되는 것을 특징으로 하는 단결정 실리콘 제조 방법.
- 제 42 항에 있어서, 다결정성 실리콘이 상기 마스크층에 증착되도록 화학 기상 증착법으로 상기 막을 증착시키는 단계; 및 상기 기판, 버퍼 및 막을 구성하는 단결정층을 크게 침범하지 않는 에칭액으로 상기 다결정성 실리콘을 제거하고, 상기 다결정성 막의 제거 및 상기 마스크층의 제거는 상기 에칭액 어세스 영역으로 이루어지는 것을 특징으로 하는 단결정 실리콘 박막 제조 방법.
- 제 45 항에 있어서, 상기 기판은 (110) 방향이고 상기 부착 영역은 기판의 <110> 방향으로 동등하게 간격을 두고 연장된 영역의 상호 2개의 수직 셋트를 형성하고;상기 버퍼층 및 상기 막의 성장이 액상 에피택셜로 행해져, 결정학상 {111} 평면에 가깝게 배향된 면을 표시하는 막 표면을 주조하는 것을 특징으로 하는 단결정 실리콘 박막 제조 방법.
- 제 45 항에 있어서, 상기 기판은 (111) 방향 부근이고 상기 막은 상기 마스크층과 상기 막 사이에 간격을 두지 않고 완전히 상기 마스크층을 덮어 성장하는 것을 특징으로 하는 단결정 실리콘 박막 제조 방법.
- 제 47 항에 있어서, 상기 기판이 수직 피라미드의 사각 베이스로 구조되어, 상기 피라미드 면은 {111} 방향이고 상기 노출 기판의 부착 영역은 상기 피라미드의 베이스를 따르며; 상기 막은 상기 기판과 상기 마스크층 사이에 간격을 두지 않고 완전하게 상기 마스크층을 덮어 성장하는 것을 특징으로 하는 단결정 실리콘 박막 제조 방법.
- 제 3 항, 제 4 항 또는 제 23 항 내지 제 49 항중 어느 한 항에 있어서, 막 또는 기판의 일부 이상이 리프트오프가 완성되고 상기 막과 기판 사이의 물리적 연결이 제공되는 경우 완전하게 에칭되지 않도록 상기 에칭액 어세스 영역의 일부가 남아있는 에칭액 어세스 영역 보다 덜 조밀하게 퍼져있는 것을 특징으로 하는 단결정 실리콘 박막 제조 방법.
- 제 1 항 내지 제 50 항중 어느 한 항에 있어서, 상기 에칭액 어세스 영역이 등축 배열을 형성하는 것을 특징으로 하는 단결정 실리콘 박막 제조 방법.
- 제 1 항 내지 제 51 항중 어느 한 항을 따른 방법으로 형성된 단결정 실리콘 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 실리콘 태양 전지 제조 방법.
- 제 1 항 내지 제 51 항중 어느 한 항을 따른 방법으로 형성된 단결정 실리콘 박막을 포함하는 것을 특징으로 하는 실리콘 태양 전지.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| AUPO4686 | 1997-01-21 | ||
| AUPO4686A AUPO468697A0 (en) | 1997-01-21 | 1997-01-21 | A method of producing thin silicon epitaxial films |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000070285A true KR20000070285A (ko) | 2000-11-25 |
Family
ID=3798990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019997006513A KR20000070285A (ko) | 1997-01-21 | 1998-01-21 | 실리콘 박막 제조 방법 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0970514A4 (ko) |
| JP (1) | JP2001508947A (ko) |
| KR (1) | KR20000070285A (ko) |
| CN (1) | CN1243602A (ko) |
| AU (2) | AUPO468697A0 (ko) |
| CA (1) | CA2278174A1 (ko) |
| WO (1) | WO1998032164A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101025301B1 (ko) * | 2009-02-19 | 2011-03-29 | 한국세라믹기술원 | 박막 실리콘 태양전지의 제조방법 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AUPR174800A0 (en) | 2000-11-29 | 2000-12-21 | Australian National University, The | Semiconductor processing |
| WO2003047004A1 (en) | 2001-11-29 | 2003-06-05 | Origin Energy Solar Pty Ltd | Semiconductor texturing process |
| AU2002342438C1 (en) * | 2001-11-29 | 2009-09-17 | The Australian National University | Semiconductor texturing process |
| AU2002349175B2 (en) * | 2001-12-04 | 2008-11-06 | The Australian National University | Method of making thin silicon sheets for solar cells |
| JP4301950B2 (ja) | 2001-12-04 | 2009-07-22 | オリジン エナジー ソーラー ピーティーワイ リミテッド | 太陽電池用の薄いシリコンシートを製造する方法 |
| EP2256786A1 (en) * | 2004-01-15 | 2010-12-01 | Japan Science and Technology Agency | Process for producing monocrystal thin film and monocrystal thin film device |
| US8227688B1 (en) | 2005-10-17 | 2012-07-24 | Solaria Corporation | Method and resulting structure for assembling photovoltaic regions onto lead frame members for integration on concentrating elements for solar cells |
| US7910822B1 (en) | 2005-10-17 | 2011-03-22 | Solaria Corporation | Fabrication process for photovoltaic cell |
| US8035028B2 (en) * | 2006-10-09 | 2011-10-11 | Solexel, Inc. | Pyramidal three-dimensional thin-film solar cells |
| US7910392B2 (en) | 2007-04-02 | 2011-03-22 | Solaria Corporation | Method and system for assembling a solar cell package |
| US8049098B2 (en) | 2007-09-05 | 2011-11-01 | Solaria Corporation | Notch structure for concentrating module and method of manufacture using photovoltaic strips |
| US7910035B2 (en) | 2007-12-12 | 2011-03-22 | Solaria Corporation | Method and system for manufacturing integrated molded concentrator photovoltaic device |
| CN101946335B (zh) * | 2008-02-21 | 2012-11-21 | 夏普株式会社 | 太阳能电池及太阳能电池的制造方法 |
| CN101976657B (zh) * | 2009-04-15 | 2013-10-30 | 朱慧珑 | 用于半导体器件制造的基板结构及其制造方法 |
| NL2003390C2 (en) * | 2009-08-25 | 2011-02-28 | Stichting Energie | Solar cell and method for manufacturing such a solar cell. |
| USD699176S1 (en) | 2011-06-02 | 2014-02-11 | Solaria Corporation | Fastener for solar modules |
| CN106847999B (zh) * | 2017-02-28 | 2018-08-03 | 南通壹选工业设计有限公司 | 一种太阳能发电组件的制造方法 |
| CN110311014B (zh) * | 2019-07-08 | 2020-11-24 | 绵阳金能移动能源有限公司 | 一种降低柔性铜铟镓硒太阳电池串联电阻的方法 |
| CN110676205B (zh) * | 2019-09-17 | 2023-01-06 | 中国电子科技集团公司第十一研究所 | 芯片的衬底的多次使用方法及红外探测器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5328549A (en) * | 1980-04-10 | 1994-07-12 | Massachusetts Institute Of Technology | Method of producing sheets of crystalline material and devices made therefrom |
| US4727047A (en) * | 1980-04-10 | 1988-02-23 | Massachusetts Institute Of Technology | Method of producing sheets of crystalline material |
| US4705659A (en) * | 1985-04-01 | 1987-11-10 | Motorola, Inc. | Carbon film oxidation for free-standing film formation |
| US4883561A (en) * | 1988-03-29 | 1989-11-28 | Bell Communications Research, Inc. | Lift-off and subsequent bonding of epitaxial films |
| US5073230A (en) * | 1990-04-17 | 1991-12-17 | Arizona Board Of Regents Acting On Behalf Of Arizona State University | Means and methods of lifting and relocating an epitaxial device layer |
| US5362671A (en) * | 1990-12-31 | 1994-11-08 | Kopin Corporation | Method of fabricating single crystal silicon arrayed devices for display panels |
| US5286335A (en) * | 1992-04-08 | 1994-02-15 | Georgia Tech Research Corporation | Processes for lift-off and deposition of thin film materials |
| US5344517A (en) * | 1993-04-22 | 1994-09-06 | Bandgap Technology Corporation | Method for lift-off of epitaxial layers and applications thereof |
| US5662768A (en) * | 1995-09-21 | 1997-09-02 | Lsi Logic Corporation | High surface area trenches for an integrated ciruit device |
| US5710057A (en) * | 1996-07-12 | 1998-01-20 | Kenney; Donald M. | SOI fabrication method |
-
1997
- 1997-01-21 AU AUPO4686A patent/AUPO468697A0/en not_active Abandoned
-
1998
- 1998-01-21 CA CA 2278174 patent/CA2278174A1/en not_active Abandoned
- 1998-01-21 AU AU55440/98A patent/AU743826B2/en not_active Ceased
- 1998-01-21 WO PCT/AU1998/000027 patent/WO1998032164A1/en not_active Application Discontinuation
- 1998-01-21 EP EP98900480A patent/EP0970514A4/en not_active Withdrawn
- 1998-01-21 KR KR1019997006513A patent/KR20000070285A/ko not_active Application Discontinuation
- 1998-01-21 CN CN98801852A patent/CN1243602A/zh active Pending
- 1998-01-21 JP JP53341198A patent/JP2001508947A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101025301B1 (ko) * | 2009-02-19 | 2011-03-29 | 한국세라믹기술원 | 박막 실리콘 태양전지의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU5544098A (en) | 1998-08-07 |
| AU743826B2 (en) | 2002-02-07 |
| WO1998032164A1 (en) | 1998-07-23 |
| JP2001508947A (ja) | 2001-07-03 |
| CA2278174A1 (en) | 1998-07-23 |
| AUPO468697A0 (en) | 1997-02-13 |
| CN1243602A (zh) | 2000-02-02 |
| EP0970514A4 (en) | 2000-11-02 |
| EP0970514A1 (en) | 2000-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000070285A (ko) | 실리콘 박막 제조 방법 | |
| EP0996967B1 (de) | Verfahren zur Herstellung von schichtartigen Gebilden auf einem Halbleitersubstrat, Halbleitersubstrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente | |
| US3993533A (en) | Method for making semiconductors for solar cells | |
| US6448155B1 (en) | Production method of semiconductor base material and production method of solar cell | |
| US6602767B2 (en) | Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery | |
| Brendel | Review of layer transfer processes for crystalline thin-film silicon solar cells | |
| JP4838409B2 (ja) | 支持基板上に薄い層を形成するための方法 | |
| KR100883997B1 (ko) | 사용가능한 평면을 증가시키는 반도체 웨이퍼 제조방법 | |
| US20130065350A1 (en) | Thin Interdigitated Backside Contact Solar Cell and Manufacturing Process Thereof | |
| US20120006409A1 (en) | Thin Silicon Sheets for Solar Cells | |
| CA1064601A (en) | Manufacture of semiconductor ribbon | |
| JPH06302839A (ja) | ウェハ基板からなる太陽電池の製造方法 | |
| US4152536A (en) | Solar cells | |
| US6232139B1 (en) | Method of making suspended thin-film semiconductor piezoelectric devices | |
| WO2010102013A2 (en) | Method for selective under-etching of porous silicon | |
| EP0541033A2 (de) | Verfahren zur Herstellung von polykristallinen Silizium-Dünnschicht-Solarzellen | |
| CA1083253A (en) | Manufacture of semiconductor ribbon and solar cells | |
| Brendel | Crystalline thin-film silicon solar cells from layer-transfer processes: a review | |
| Bozler et al. | Single‐crystal GaAs films on amorphous substrates by the CLEFT process | |
| US8969183B2 (en) | Method for producing thin layers of crystalline or polycrystalline materials | |
| JPH04333288A (ja) | 太陽電池の製造方法 | |
| JP3245100B2 (ja) | 半導体素子の製造方法及び太陽電池の製造方法 | |
| Steiner et al. | Silicon layers on polycrystalline silicon substrates—influence of growth parameters during liquid phase epitaxy | |
| KR100514580B1 (ko) | 결정 입계 우선 식각을 이용한 다결정 태양전지의 제조방법 | |
| Weber et al. | Silicon as a photovoltaic material |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |