JP2001502157A - マルチチャネル無線装置、無線通信システム及び分数分周比型周波数シンセサイザ - Google Patents

Abstract

(57)【要約】 従来、マルチチャネル無線装置用の分数分周比型シンセサイザは知られている。このようなタイプのシンセサイザに対し、従来のシンセサイザの欠点が解決され、通常の整数Ｎ分周比型シンセサイザと同じ位相ノイズ特性を有する新しいアーキテクチャが提案される。新規のアーキテクチャは、帰還路に第１の整数分周比型分周器を備えた主ＰＬＬと、帰還路に第２の整数分周比型分周器を備えた補助ＰＬＬとを含む。

Description

【発明の詳細な説明】 マルチチャネル無線装置、無線通信システム及び 分数分周比型周波数シンセサイザ 本発明はマルチチャネル無線装置に関する。このマルチチャネル無線装置は、 セルラ若しくはコードレス電話機、ページャー、又は、他の適当なマルチチャネ ル無線装置のような無線通信システムでもよい。 本発明は、無線通信システム及び分周シンセサイザに関する。 ＲＦ（無線周波）周波数シンセサイザは、例えば、無線通信システムで使用さ れるマルチチャネル無線装置内で使用される。かかるシステムでは、ＲＦ周波数 シンセサイザを含むマルチチャネル受信器又は送信器が使用され、多数の周波数 チャネルに同調させることが可能である。無線装置は一つの無線チャネルから別 の無線チャネルに高速に切り換えられるべきであるため、同調は高速に行える必 要がある。また、無線装置はできる限り隣接チャネルの干渉が少ない方がよい。 これらの理由から、無線装置に使用される周波数シンセサイザには、出力信号の スペクトル純度並びに整定時間に関し高い要求が課される。周波数シンセサイザ は、P.Horowitz他著のハンドブック“The Art of Electronics”，Cambridge，U niversity Press，page 432，1980に記載されているような周波数乗算器の構造 を有することが知られている。このようなシンセサイザの場合に、ＶＣＯ（電圧 制御形発振器）からの出力信号は、例えば、水晶発振器によって発生された安定 な基準周波数の倍数である。整数分割比の分周器は出力信号を分周し、分周器の 出力は位相検波器に帰還され、位相検波器には基準信号が供給される。ループフ ィルタは位相検波器の出力を除波し、低域濾波された信号はＶＣＯを制御する。 このようなループは、基本的には帰還路に整数分周比型分周器を備えたＰＬＬで ある。通信装置の場合に、基準周波数はチャネル間隔に一致するように選択され る。一般的にループフィルタの帯域幅は狭いために、シンセサイザの整定時間は かなり長くなるので、シンセサイザの速度は遅い。この問題点を解決するため、 分数分周比型周波数シンセサイザが提案されている。U.L．Rohdeによるハンドブ ック“Digital PLL Frequency Synthesizers”，pp,124-141，Prentice-Hall，1 983には、Ｎが分数であるとき、分数Ｎ分周比型周波数シンセサイザが記載され ている。これにより、原則としてより高い基準周波数を使用できるので、通常の 整数分周比型の周波数シンセサイザよりも優れた性能を獲得することができるよ うになるが、かかる分数Ｎ分周比型の周波数シンセサイザには依然として著しい 欠点がある。分数比の分割を行うため、パルス除去器は、位相検波器の出力が所 与の値に達したとき、規則的な間隔でＶＣＯから分周器に帰還されたパルスを除 去する。その結果として、Ｎによる分周と、Ｎ＋１による分周が交互に行われる 。このような交互の分割は、シンセサイザの出力信号に望ましくない側波帯を生 じさせる。構造が非常に複雑化されるにも係わらず、アキュムレータに接続され たディジタル・アナログ変換器を用いることにより信号が発生され、望ましくな い側波帯を打ち消すため位相検波器の出力信号から減算される。このような分数 Ｎ分周型の周波数シンセサイザのより詳細な説明については、アプリケーション ノートAN1891，“SA8025 Fractional-N Synthesizer for 2GHz bandapplication s”，Philips Semiconductors 18 Sep1994を参照のこと。T.A.D．Riley他による 論文“Delta-Sigma Modulation in fractional-N Frequency Synthesis”，IEEE Journal of Solid State Circuits，Vol.28，No..5，pp.553-559によれば、シ グマ・デルタ変調が分数Ｎ分周比型の周波数シンセサイザにおける位相ジッタを ノイズ成形するため使用される。この構造は複雑である。引用文献に記載された 両方の分数Ｎ分 周比型の周波数シンセサイザには未だ問題点がある。望ましくない位相ノイズは 通常の整数分周比型の周波数シンセサイザの場合よりも遙かに大きい。また、通 常、外部からの調節が残留効果を補償するために必要とされる。両方のタイプの 分数Ｎ分周比型のシンセサイザにおいて高速回路が必要とされるので、特に、デ ィジタル・アナログ変換器及びシグマ・デルタ変調器のようなディジタル回路で かなりの量の電力消費が行われる。このような大電力消費は、バッテリーが消耗 されるまでの間にできるだけ長い期間のスタンバイ時間と通話時間とが望まれる 携帯電話機の場合に特に好ましくない。複雑さが高まることにより、コストの点 で望ましくないチップ面積の増加が生じ、高度の集積化が望まれる。 本発明の目的は、従来の分数Ｎ分周比型周波数シンセサイザの欠点が解決され 、簡単な構造を備えた高性能の分数分周比型周波数シンセサイザを含む無線通信 システムを提供することである。 本発明の目的を達成するため、特に、マルチチャネル無線装置に収容される場 合に、基準周波数発生器によって発生された基準周波数が分数比倍された出力信 号を出力に発生させる分数分周比型周波数シンセサイザが提供される。このシン セサイザは、基準周波数に接続された第１の入力を有する第１の位相検波器と、 第１のループフィルタと、第１の電圧制御形発振器との縦続を含む順方向路が上 記基準周波数発生器と上記出力との間に設けられる。また、このシンセサイザは 、第１の分周器と、第２の位相検波器と、第２のループフィルタと、第２の電圧 制御形発振器との縦続を含む帰還路が上記出力と上記第１の位相検波器の第２の 入力との間に設けられ、第２の電圧制御形発振器の出力は第１の位相検波器の第 ２の入力に接続され、第１の分周器の出力は第２の位相検波器の第１の入力に接 続される。また、このシンセサイザは、上記第１の位相検波器の上記第２の入力 に接続された入力と、上記第２の位相検波器の第２の入力に接続された出力とを 有する第２の分周器を更に含み、上記第 １及び第２の分周器の分周比は整数である。本発明は、非常に簡単な構成を採用 するにも係わらず、整数分周比型の分周器だけ用いて分数Ｎ分周比型シンセサイ ザを実現することができるという考えに依拠している。このように従来とは全く 異なる分数Ｎ分周比型周波数シンセサイザの考え方は、位相ノイズが通常の整数 Ｎ分周比型シンセサイザと同程度に低く抑えられるという利点がある。また、Ｍ が第１の分周器の整数型除数を表し、Ｎが第２の分周器の整数型除数を表すとき 、補助ＰＬＬは正確にＭ／Ｎによる分周を行うので、望ましくないスプリアス周 波数が発生されることがない。さらに、第２の電圧制御形発振器の位相ノイズは 主ＰＬＬの第１のループフィルタによって除かれるので、第２の電圧制御形発振 器はＩＣ（集積回路）に容易に集積化することができる。非常に簡単な構成であ るため、低電力消費が実現され、さらなる小チップ面積及び低コスト設計並びに 開発がなされる。ＢｉＣＭＯＳ又はショートチャネルＣＭＯＳ技術を使用する場 合、完全なシンセサイザは集積回路に容易に集積化することができる。 請求項２乃至４には、マルチチャネル無線装置における分数分周比型周波数シ ンセサイザの種々の実施例が記載されている。請求項２では、分周器がプレスケ ーラであることが記載されている。プレスケーラは、好ましくは、従来技術で周 知の２重係数プレスケーラであり、２個のプログラマブルなパラメータを有する 。請求項３では、このような調節可能性について記載されている。これにより、 入力基準周波数の分数比倍である任意の出力周波数を合成することが可能である 。 以下、一例として、添付図面を参照して本発明を説明する。図面中、 図１は、本発明によるマルチチャネル無線装置を備えた無線通信システムを概 略的に示す図であり、 図２は、本発明による分数分周比型周波数シンセサイザのブロッ ク図である。 全ての図面を通じて同じ参照番号は同じ特徴要素を示すために使用されている 。 図１には、本発明によるマルチチャネル無線装置２及び３を備えた無線通信シ ステム１が示されている。かかるシステムは、例えば、ＧＳＭ（ＦＤ／ＴＤＭＡ システム）、コード分割と関連した周波数チャネルを備えたＣＤＭＡシステム、 ＤＥＣＴシステムのようなコードレス電話システム、ＦＬＥＸ^TMシステムのよう なページングシステム、或いは、他の適当なマルチチャネル無線システムを含む セルラ無線システムである。この無線通信システムは、無線装置２及び３と通信 することができる無線基地局４を更に含む。無線基地局４は、例えば、ＧＳＭネ ットワーク内の無線基地局でも構わない。無線装置２は、デマルチプレクサ又は 送信・受信スイッチ８を介してアンテナ７に接続されたＲＦ受信部５及びＲＦ送 信部６を含む。受信部５は、ミキサ９の形の周波数ダウンコンバージョン手段と 周波数シンセサイザ１０とを含み、この周波数シンセサイザ１０は本発明による 分数分周比型周波数シンセサイザでもよい。受信側パス５は、受信フィルタ１２ に接続された低ノイズＲＦ増幅器１１を含む。シンセサイザ１０は、局発周波数 ｆ_LOをミキサ９の入力に供給する。ミキサ９の出力は更なるミキサ段又は変調器 （ここでは詳細な説明を行わない）に供給される。送信側パス６は、ＲＦ電力増 幅器１４の入力に接続された出力を有するミキサ１３を含み、ＲＦ電力増幅器１ ４は送信フィルタ１５を介してデマルチプレクサ８に接続される。周波数シンセ サイザ１６はミキサ１６に搬送周波数ｆ_Cを与える。送信されるべきデータはミ キサ１３の入力に供給される。無線装置２は、調節データをシンセサイザ１０及 び１６に送出し、シンセサイザ１０及び１６の周波数を調整するようにプログラ ムされたマイクロコントローラ１７を含む。同様に、無線装置３は、ミキサ２０ と、電力増幅器２１と、送信フィルタ２２と、デュプレク サ２３と、アンテナ２４と、低ノイズ増幅器２５と、受信フィルタ２６と、ミキ サ２７と、シンセサイザ２８とを含む。 図２は、本発明による分数分周比型周波数シンセサイザ１０のブロック図であ る。シンセサイザ１０は、出力周波数ｆ₀を有する出力信号が発生する出力３０ と、基準周波数ｆ_refを有する基準信号が供給される入力３１とを含む。基準周 波数ｆ_refは、水晶又はクォーツ発振器のような基準発生器（詳細に図示されて いない）によって発生される。出力周波数ｆ₀は基準周波数ｆ_refの分数比倍であ る。分数分周比型周波数シンセサイザ１０は、第１の位相検波器ＰＤ₁と、一般 的に低域フィルタである第１のループフィルタＬＦ₁と、第１の電圧制御型発振 器ＶＣＯ₁とからなる縦続を含む順方向路が入力３１と出力３２との間に設けら れる。第１の位相検波器ＰＤ₁の第１の入力３２は入力３１に接続される。シン セサイザ１０は、整数型分周比Ｍを有する第１の分周器３４と、第２の位相検波 器ＰＤ₂と、一般的に低域フィルタである第２のループフィルタＬＦ₂と、第２の 電圧制御形発振器ＶＣＯ₂とからなる縦続を含む帰還路が出力３０と第１の位相 検波器ＰＤ₁の第２の入力３３との間に設けられている。出力側で、発振器ＶＣ Ｏ₂は第１の位相検波器ＰＤ₁の第２の入力３３に接続される。第１の分周器３４ の出力３５は、第２の位相検波器ＰＤ₂の第１の入力に接続される。シンセサイ ザ１０は、整数型分周比Ｎを有する第２の分周器３７を有し、第２の分周器３７ の入力３８は第１の位相検波器ＰＤ₁の入力３３と接続され、第２の分周器３７ の出力３９は第２の位相検波器ＰＤ₂の第２の入力３０に接続される。一実施例 の場合、分周器３４及び３７は、従来技術において周知の２重係数プレスケーラ である。本実施例の場合、分周器３４は、分周比が制御信号ｃｔ１を用いてＰか らＰ＋１へ、或いは、逆にＰ＋１からＰへ切換可能であるカウンタＰ／Ｐ＋１と 、プログラマブルダウンカウンタＱと、プログラマブルダウンカウンタＲとを含 む。プログラマブルダウンカウ ンタＱ及びＲは規則的である。ダウンカウンタがプリセット値からゼロまでカウ ントダウンした場合、カウンタの出力はある論理値から別の論理値へ、例えば、 論理ハイから論理ローへに変化し、同時に、カウンタにプリセット値が与えられ る。マイクロコントローラ１７は、Ｑ及びＲに対する任意の値が設定され得るよ うにプリセット値を変更することができる。このようなプレスケーラは、全体的 な分周比 Ｍ＝Ｑ・Ｐ＋Ｒ を有する。同様に、プレスケーラ３7の分周器は、カウンタＳ／Ｓ＋１と、プロ グラマブルダウンカウンタＴと、プログラマブルダウンカウンタＵとを有する。 分周器３７は、全体的な分周比 Ｎ＝Ｔ・Ｓ＋Ｕ を有する。かかる２重係数プレスケーラの原理は、R.E．Bestによるハンドブッ ク、“Phase-Locked Loops”,McGraw-Hill，pp139と143乃至１４５，1993,第２ 版に記載されている。引用文献の１３９ページの図３．２２（ｄ）には、かかる ２重係数プレスケーラのようなブロック図が示されている。本発明による分数分 周比型分周器において、分周器は、４係数プレスケーラのような分周器、或いは 、他の適当なタイプの分周器により構成することが可能である。本実施例の場合 、分数分周比型シンセサイザ１０の入出力関係に従って、以下の関係 ｆ₀＝（Ｑ・Ｐ＋Ｒ）／（Ｔ・Ｓ＋Ｕ）・ｆ_ref か成立する。 上記の説明に関して、請求の範囲の欄に記載された本発明の精神及び範囲を逸 脱することなく種々の変形をなし得ること、並びに、本発明は上記例に限定され ないことが当業者には明白である。

Claims (1)

1. 【特許請求の範囲】 １． アンテナに接続され、受信無線信号をダウンコンバート処理する周波数ダ ウンコンバージョン手段と、上記周波数ダウンコンバージョン手段に収容された 分数分周比型周波数シンセサイザとを有し、無線信号を受信する少なくとも一つ のＲＦ受信部を具備したマルチチャネル無線装置において、 上記シンセサイザの出力には、基準周波数発生器によって発生された基準周波 数が分数比倍された周波数を有し、上記受信無線信号をダウンコンバート処理す るため使用される出力信号が現れ、 上記シンセサイザは、上記基準周波数に接続された第１の入力を有する第１の 位相検波器と、第１のループフィルタと、第１の電圧制御形発振器との縦続を含 む順方向路が上記基準周波数発生器と上記出力との間に設けられ、 上記シンセサイザは、第１の分周器と、第２の位相検波器と、第２のループフ ィルタと、第２の電圧制御形発振器との縦続を含む帰還路が上記出力と上記第１ の位相検波器の第２の入力との間に設けられ、上記第２の電圧制御形発振器の出 力は上記第１の位相検波器の第２の入力に接続され、上記第１の分周器の出力は 上記第２の位相検波器の第１の入力に接続され、 上記シンセサイザは、上記第１の位相検波器の上記第２の入力に接続された入 力と、上記第２の位相検波器の第２の入力に接続された出力とを有する第２の分 周器を更に含み、 上記第１の分周器及び上記第２の分周器の分周比は整数であることを特徴とす る無線装置。 ２． 上記分周器の中の少なくとも一方の分周器はプレスケーラである請求項１ 記載の無線装置。 ３． 上記分周比は調節可能である請求項１又は２記載の無線装置。 ４． 上記アンテナに接続されたＲＦ送信部を更に有する請求項１ 乃至３のうち何れか一項記載の無線装置。 ５． アンテナに接続され、受信無線信号をダウンコンバート処理する周波数ダ ウンコンバージョン手段と、上記周波数ダウンコンバージョン手段に収容された 分数分周比型周波数シンセサイザとを有し、無線信号を受信する少なくとも一つ のＲＦ受信部を具備した少なくとも一台のマルチチャネル無線装置を含む無線通 信システムにおいて、 上記シンセサイザの出力には、基準周波数発生器によって発生された基準周波 数が分数比倍された周波数を有し、上記受信無線信号をダウンコンバート処理す るため使用される出力信号が現れ、 上記シンセサイザは、上記基準周波数に接続された第１の入力を有する第１の 位相検波器と、第１のループフィルタと、第１の電圧制御形発振器との縦続を含 む順方向路が上記基準周波数発生器と上記出力との間に設けられ、 上記シンセサイザは、第１の分周器と、第２の位相検波器と、第２のループフ ィルタと、第２の電圧制御形発振器との縦続を含む帰還路が上記出力と上記第１ の位相検波器の第２の入力との間に設けられ、上記第２の電圧制御形発振器の出 力は上記第１の位相検波器の第２の入力に接続され、上記第１の分周器の出力は 上記第２の位相検波器の第１の入力に接続され、 上記シンセサイザは、上記第１の位相検波器の上記第２の入力に接続された入 力と、上記第２の位相検波器の第２の入力に接続された出力とを有する第２の分 周器を更に含み、 上記第１の分周器及び上記第２の分周器の分周比は整数であることを特徴とす る無線通信システム。 ６． 基準周波数発生器によって発生された基準周波数が分数比倍された周波数 を有する出力信号が現れる出力を具備した分数分周比型周波数シンセサイザにお いて、 上記シンセサイザは、上記基準周波数に接続された第１の入力を 有する第１の位相検波器と、第１のループフィルタと、第１の電圧制御形発振器 との縦続を含む順方向路が上記基準周波数発生器と上記出力との間に設けられ、 上記シンセサイザは、第１の分周器と、第２の位相検波器と、第２のループフ ィルタと、第２の電圧制御形発振器との縦続を含む帰還路が上記出力と上記第１ の位相検波器の第２の入力との間に設けられ、上記第２の電圧制御形発振器の出 力は上記第１の位相検波器の第２の入力に接続され、上記第１の分周器の出力は 上記第２の位相検波器の第１の入力に接続され、 上記シンセサイザは、上記第１の位相検波器の上記第２の入力に接続された入 力と、上記第２の位相検波器の第２の入力に接続された出力とを有する第２の分 周器を更に含み、 上記第１の分周器及び上記第２の分周器の分周比は整数であることを特徴とす る周波数シンセサイザ。