KR100293442B1 - 디지털 주파수 공용통신 단말기의 주파수 신서사이저 장치 - Google Patents
디지털 주파수 공용통신 단말기의 주파수 신서사이저 장치 Download PDFInfo
- Publication number
- KR100293442B1 KR100293442B1 KR1019970081907A KR19970081907A KR100293442B1 KR 100293442 B1 KR100293442 B1 KR 100293442B1 KR 1019970081907 A KR1019970081907 A KR 1019970081907A KR 19970081907 A KR19970081907 A KR 19970081907A KR 100293442 B1 KR100293442 B1 KR 100293442B1
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- output
- reference clock
- synthesizer
- fractional
- Prior art date
Links
- 238000001914 filtration Methods 0.000 claims abstract description 6
- 230000010355 oscillation Effects 0.000 claims description 8
- 230000002194 synthesizing effect Effects 0.000 claims description 3
- 238000004891 communication Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 22
- 238000010295 mobile communication Methods 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명은 이동통신 단말기의 주파수 신서사이저에 기준주파수를 채널 간격보다 2배 이상되는 값을 이용하기 위한 것으로, 이러한 본 발명은 기준클럭 분배부에서 기준 클럭을 분배시켜주면 프랙셔널 PLL이 기준클럭 분배부에서 입력된 기준클럭 주파수를 분리시켜 비교클럭과의 위상차 값을 프랙셔널-N 타입으로 출력시키고, 루프필터부에서 프랙셔널 PLL에서 출력된 위상차값을 저역 필터링하여, 전압제어 발진부가 루프필터부에서 출력된 전압으로 제어되어 발진클럭을 출력시킴으로써, 이동통신 단말기의 주파수 신서사이저에 기준주파수를 채널 간격보다 2배 이상되는 값을 이용할 수 있는 프랙셔널-N 타입의 PLL IC를 사용하여 채널 간격을 기준주파수로 사용하여야 하는 단점을 극복하고 성능을 향상시킬 수 있고, 종래의 PLL IC만으로는 만족할 수 없었던 락 타임 특성을 향상시킬 수 있을 뿐만 아니라 회로구성을 간략화시킬 수 있게 되는 것이다.
Description
본 발명은 디지털 주파수 공용통신(DTRS, Digital Trunked Radio System) 단말기의 신서사이저(Synthesizer) 장치에 관한 것으로, 특히 이동통신 단말기의 주파수 신서사이저에 기준주파수를 채널 간격보다 2배 이상되는 값을 이용할 수 있는 프랙셔널-N 타입의 PLL(Phase Locked Loop, 위상동기루프) IC(Integrated Circuit, 집적 회로)를 사용하여 채널 간격을 기준주파수로 사용하여야 하는 단점을 극복하고 성능을 향상시키기 위한 장치에 관한 것이다.
일반적으로 디지털 주파수 공용통신 시스템은 동일한 주파수를 공통으로 사용하여 통신하는 시스템으로, 시간을 달리하여 공용하는 경우와 지역을 달리하여 동시에 공용하는 경우가 있으며, 후자의 경우 전파의 특성상 주파수가 높을수록 많이 공용할 수 있다. 그리고 하나의 채널을 다수의 이용자가 공용하는 것이 아니고 다수의 채널을 다수의 이용자가 공용함으로써 이용자가 자동적으로 다수의 채널 중에서 빈 채널을 선택하게 된다. 따라서 주파수의 이용효율이 높으며 통화품질이 향상되고 데이터 통신과 팩스 통신이 가능하며 주파수는 800MHz 대를 사용한다.
이러한 디지털 주파수 공용통신 시스템은 단말기(이동 전화)에 개별 번호(Unique ID)를 부여하여 개별 통신(Individual Call)을 할 수 있으며, 지령국(Center)에서 그룹 전체와 일제 통화(All Call)를 할 수 있는 그룹 통신 기능과 비상시에 일제 통보 서비스를 할 수 있으므로 치안, 운수, 건설, 항만 분야에도 편리하게 이용할 수 있는 시스템이다.
여기서 단말기는 한 개 또는 다수의 가입자 그룹에 속하여 운용되는데 단말기는 지령국과 교신하며, 단말기 상호간에 통화할 수 있고, 망교환기를 경유하여 PSTN(Public Switched Telephone Network, 공중 전화 교환망)과 접속이 가능하다.
도1은 일반적인 디지털 주파수 공용통신 단말기의 블록구성도이다.
이에 도시된 바와 같이, 디지털 주파수 공용통신 단말기의 전체적인 동작을 제어하는 마이크로 프로세서(1)와; 상기 마이크로 프로세서의 제어를 받아 송신 및 수신 RF(Radio Frequency, 고주파) 주파수를 생성하는 신서사이저(2)와; 상기 신서사이저(2)에서 생성된 RF 주파수를 송신하는 송신부(3)와; 신호를 수신하여 상기 신서사이저(2)로 전송하는 수신부(4)와; 상기 마이크로 프로세서(1)에서 수행할 프로그램과 데이터를 저장하는 저장부(5)와; 상기 마이크로 프로세서(1)의 제어에 따라 오디오 신호를 처리하는 오디오신호 처리부(6)와; 상기 마이크로 프로세서(1)의 제어에 따라 오디오신호 처리부(6)에서 처리된 데이터를 출력시키는 디스플레이부(7)와; 상기 오디오신호 처리된 오디오 데이터를 증폭시켜 스피커로 출력시키는 오디오 증폭부(8)로 구성되었다.
이와 같이 구성된 일반적인 디지털 주파수 공용통신 단말기의 동작을 살펴보면 다음과 같다.
먼저 신서사이저(2)는 송신 및 수신 RF 주파수를 생성하고, 신서사이저(2)의 주파수는 마이크로 프로세서(1)의 제어를 받으며 주파수 안정도는 기준 발진기의 모듈에서 수행하게 된다.
그래서 송신 음성은 마이크로 프로세서(1)에서 처리되어 전압제어 발진기(VCO, Voltage Controlled Oscillator)의 변조를 하기 위해 신서사이저(2)로 보내지고, 버퍼를 통과한 전압제어 발진기의 출력은 송신부(3)의 여진(Exciter)고 수신부(4) 신서사이저를 동작시키게 된다. 그리고 수신부(4)의 음성처리는 마이크로 프로세서(1)에서 처리하게 되고, 송신부(3)는 주파수 고정여진과 전력제어를 수행하여, RF 출력을 안테나로 보내고, 전력제어는 전체 대역에 일정한 출력을 유지시키게 된다.
그리고 RF 출력 레벨은 내부에서 정격 전력으로 조정되고, 마이크로 프로세서(1)는 송신 및 수신 음성 신호를 디지털로 처리하고 단말기의 운용을 제어하게 된다.
도2는 종래 디지털 주파수 공용통신 단말기의 주파수 신서사이저 장치의 블록구성도이다.
이에 도시된 바와 같이, 기준 클럭을 입력받아 기준 클럭과 프로그래머블 분주부(14)에서 출력되는 비교 클럭의 위상을 비교하여 위상차를 발생시키는 위상비교부(11)와; 상기 위상비교부(11)에서 출력된 위상차값을 저역 필터링하는 저역필터부(LPF, Low Pass Filter)(12)와; 상기 저역필터부(12)에서 출력된 전압으로 제어되어 발진클럭을 출력시키는 전압제어 발진부(13)와; 상기 전압제어 발진부(7)에서 생성된 발진클럭을 소정 레벨로 분주하여 비교 클럭을 생성하는 프로그래머블 분주부(14)로 구성되었다.
이와 같이 구성된 종래 디지털 주파수 공용통신 단말기의 주파수 신서사이저 장치의 동작을 설명하면 다음과 같다.
먼저, 위상비교부(11)는 기준 클럭을 입력받아 기준 클럭과 프로그래머블 분주부(14)에서 출력되는 비교 클럭의 위상을 비교하여 위상차를 발생시키게 된다. 그러면 저역필터부(12)는 위상비교부(11)에서 출력된 위상차값을 저역 필터링하고, 전압제어 발진부(13)는 저역필터부(12)에서 출력된 전압으로 제어되어 발진클럭을 출력시키게 된다. 그리고 프로그래머블 분주부(14)는 전압제어 발진부(7)에서 생성된 발진클럭을 소정 레벨로 분주하여 비교 클럭을 생성하여 위상비교부(11)에서 위상을 비교할 수 있도록 피드백시키도록 동작하였다.
여기서 프로그래머블 분주부(14)는 전압제어 발진부(13)의 출력 주파수를 1/N으로 분주하고, 위상비교부(11)에 입력하는데, 이때의 주파수는 다음의 수학식1과 같다.
수학식1에서와 같이 N을 1만큼 변화시키면 기준주파수 fr 간격으로 전압제어 발진부(13)의 출력이 변화됨을 알 수 있다.
예를 들어 채널1 수신주파수가 851.0125MHz이면 첫 번째 IF(Intermediate Frequency, 중간주파수) 주파수(CH N + 83.25MHz)가 83.25MHz이 된다.
그래서 채널1의 첫 번째 로컬 934.2625MHz를 발생시키기 위해서는 로컬 주파수를 정수로 나눌 수 있고, 25KHz 채널 간격을 만족하는 기준 주파수는 12.5KHz가 된다.
그러나 기준 주파수 12.5KHz로는 채널 간의 도약 시간을 만족할 수가 없게 되는 문제점이 발생하였다. 즉, 발생하고자 하는 로컬 주파수를 기준 주파수로 나눈 값이 정수값이 되어야 하는데, 이를 만족시킬 수 없게 되고, 설계시 주파수 선정에 있어서 어려움이 발생하며, 성능 개선에도 어려움이 따르는 문제점이 있었다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 이동통신 단말기의 주파수 신서사이저에 기준주파수를 채널 간격보다 2배 이상되는 값을 이용할 수 있는 프랙셔널-N 타입의 PLL IC를 사용하여 채널 간격을 기준주파수로 사용하여야 하는 단점을 극복하고 성능을 향상시키기 위한 디지털 주파수 공용통신 단말기의 주파수 신서사이저 장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일 실시예에 의한 디지털 주파수 공용통신 단말기의 주파수 신서사이저 장치는,
홉핑(Hopping)된 송/수신 RF 주파수를 생성하는 홉핑 신서사이저와; 상기 홉핑 신서사이저에서 출력되는 주파수를 분주시키는 디바이더와; 고정된 송/수신 RF 주파수를 생성하는 고정 신서사이저와; 상기 디바이더와 고정 신서사이저의 주파수를 합성시켜 그 합산값을 출력시키는 제1 혼합부와; 상기 제1 혼합부의 출력과 채널의 주파수를 합성시켜 그 위상차 값을 출력시키는 제2 혼합부로 이루어짐을 그 기술적 구성상의 특징으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명의 다른 실시예에 의한 디지털 주파수 공용통신 단말기의 주파수 신서사이저 장치는,
기준 클럭을 분배시켜주는 기준클럭 분배부와; 상기 기준클럭 분배부에서 입력된 기준클럭 주파수를 분리시켜 비교클럭과의 위상차 값을 프랙셔널-N 타입으로 출력시키는 프랙셔널 PLL과; 상기 프랙셔널 PLL에서 출력된 위상차값을 저역 필터링하는 루프필터부와; 상기 루프필터부에서 출력된 전압으로 제어되어 발진클럭을 출력시키는 전압제어 발진부로 이루어짐을 그 기술적 구성상의 특징으로 한다.
도 1은 일반적인 디지털 주파수 공용통신 단말기의 블록구성도,
도 2는 종래 디지털 주파수 공용통신 단말기의 주파수 신서사이저 장치의 블록구성도,
도 3은 본 발명의 일 실시예에 의한 디지털 주파수 공용통신 단말기의 주파수 신서사이저 장치의 블록구성도,
도 4는 본 발명의 다른 실시예에 의한 디지털 주파수 공용통신 단말기의 주파수 신서사이저 장치의 상세회로도,
도 5는 도4의 출력에서 채널600에서 채널1로의 록킹 타임 파형도,
도 6은 도4의 출력에서 채널1에서 채널600으로의 록킹 타임 파형도,
도 7은 도4의 출력에서 1KHz 채널1의 위상 노이즈 파형도,
도 8은 도4의 출력에서 31KHz 채널1의 위상 노이즈 파형도,
도 9는 도4의 출력에서 1KHz 채널600의 위상 노이즈 파형도,
도 10은 도4의 출력에서 10KHz 채널600의 위상 노이즈 파형도,
도 11은 도4의 출력에서 31KHz 채널600의 위상 노이즈 파형도.
<도면의 주요 부분에 대한 부호의 설명>
21: 홉핑 신서사이저 22: 디바이더
23: 고정 신서사이저 24, 25: 제1 및 제2 혼합부
이하, 상기와 같이 구성된 본 발명 디지털 주파수 공용통신 단말기의 주파수 신서사이저 장치의 기술적 사상에 따른 실시예를 상세히 설명하면 다음과 같다.
도3은 본 발명의 일 실시예에 의한 디지털 주파수 공용통신 단말기의 주파수 신서사이저 장치의 블록구성도이다.
이에 도시된 바와 같이, 홉핑된 송/수신 RF 주파수를 생성하는 홉핑 신서사이저(21)와; 상기 홉핑 신서사이저(21)에서 출력되는 주파수를 분주시키는 디바이더(22)와; 고정된 송/수신 RF 주파수를 생성하는 고정 신서사이저(23)와; 상기 디바이더(22)와 고정 신서사이저(23)의 주파수를 합성시켜 그 합산값을 출력시키는 제1 혼합부(24)와; 상기 제1 혼합부(24)의 출력과 채널의 주파수를 합성시켜 그 위상차 값을 출력시키는 제2 혼합부(25)로 구성된다.
도4는 본 발명의 다른 실시예에 의한 디지털 주파수 공용통신 단말기의 주파수 신서사이저 장치의 상세회로도이다.
이에 도시된 바와 같이, 기준 클럭을 분배시켜주는 기준클럭 분배부(31)와; 상기 기준클럭 분배부(31)에서 입력된 기준클럭 주파수를 분리시켜 비교클럭과의 위상차 값을 프랙셔널-N 타입으로 출력시키는 프랙셔널 PLL(32)과; 상기 프랙셔널 PLL(32)에서 출력된 위상차값을 저역 필터링하는 루프필터부(33)와; 상기 루프필터부(33)에서 출력된 전압으로 제어되어 발진클럭을 출력시키는 전압제어 발진부(34)로 구성된다.
이와 같이 구성된 본 발명에 의한 디지털 주파수 공용통신 단말기의 주파수 신서사이저 장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
먼저 성능 개선 방법인 기준클럭 주파수를 올리기 위해서는 2개의 PLL IC를 이용하여 홉핑 신서사이저(21)를 채널 간격보다 4배의 기준클럭 주파수를 생성시키는 것으로 사용하고, 홉핑 신서사이저(21)에서 발생된 주파수를 다시 디바이더(22)에서 분주시키게 된다. 그리고 다른 하나의 고정 신서사이저(23)에서 발샐된 주파수와 혼합하여 원하는 로컬 주파수를 발생시키게 된다.
그래서 홉핑 신서사이저(21)에서 878.2MHz를 발생시키면, 디바이더에서 이를 4로 나누어 219.55MHz가 제1 혼합부(24)로 입력되게 된다. 그리고 고정 신서사이저(23)에서 714.7125MHz가 제1 혼합부(24)로 입력되면, 제1 혼합부는 934.2625MHz의 주파수를 출력시키게 된다.
그러면 제2 혼합부는 채널1의 851.0125MHz와 제1 혼합부(24)의 934.2625MHz의 위상차인 83.25MHz를 출력시켜 로컬 주파수를 발생시킬 수 있게 되는 것이다.
한편 본 발명의 다른 실시예에 의한 디지털 주파수 공용통신 단말기의 주파수 신서사이저 장치의 동작을 설명하면 다음과 같다.
먼저 기준클럭 분배부(31)에서 기준 클럭을 분배시켜주면, 프랙셔널 PLL(32)은 기준클럭 분배부(31)에서 입력된 기준클럭 주파수를 분리시켜 비교클럭과의 위상차 값을 프랙셔널-N 타입으로 출력시키게 된다.
그래서 25KHz 간격으로 채널을 발생하기 위해 기준 주파수는 100KHz를 사용하고 프랙셔널 PLL(32)의 값들을 바꾼다.
그래서 채널1의 로컬이 934.2625MHz이므로 기준주파수 100KHz로 나누어주면 9342.625가 된다. 9342.625의 정수 부분인 '9342'는 프랙셔널 PLL(32) 내부의 N-카운터(도면상에 도시하지 않았다)에서 처리하고, 소수 부분인 '0.625'는 프랙셔널 PLL(32) 내부의 프랙셔널 누적부(도면상에 도시하지 않았다)8을 5로 나눈 값이 되므로 로컬을 생성하게 된다.
그리고 채널2는 채널1 보다 25KHz 떨어진 지점이므로, 채널2의 로컬은 934.2875MHz이고, 이를 100KHz로 나누어주면 9342.875가 된다. 여기서 9342.875의 소수 부분인 '0.875'는 8을 7로 나눈 값이 되어, 채널2의 로컬을 생성하게 된다.
이에 따라 루프필터부(33)는 프랙셔널 PLL(32)에서 출력된 위상차값을 저역 필터링하고, 전압제어 발진부(34)에서는 루프필터부(33)에서 출력된 전압으로 제어되어 발진클럭을 출력시키게 된다.
여기서 도5는 전압제어 발진부(34)의 출력에서 채널600에서 채널1로의 록킹 타임 파형도이고, 도6은 전압제어 발진부(34)의 출력에서 채널1에서 채널600으로의 록킹 타임 파형도이며, 도7은 전압제어 발진부(34)의 출력에서 1KHz 채널1의 위상 노이즈 파형도이고, 도8은 전압제어 발진부(34)의 출력에서 31KHz 채널1의 위상 노이즈 파형도이며, 도9는 전압제어 발진부(34)의 출력에서 1KHz 채널600의 위상 노이즈 파형도이고, 도10은 전압제어 발진부(34)의 출력에서 10KHz 채널600의 위상 노이즈 파형도이며, 도11은 전압제어 발진부(34)의 출력에서 31KHz 채널600의 위상 노이즈 파형도가 된다.
이와 같이 발생하고자 하는 로컬을 기준주파수로 나누어서 정수부분은 N카운터에서 처리하고, 소수부분은 프랙셔널 누적부에서 처리하여 기준주파수를 올려주어도 원하는 채널 간격을 얻을 수 있게 된다.
이처럼 본 발명은 이동통신 단말기의 주파수 신서사이저에 기준주파수를 채널 간격보다 2배 이상되는 값을 이용할 수 있게 되는 것이다.
이상에서 살펴본 바와 같이, 본 발명에 의한 디지털 주파수 공용통신 단말기의 주파수 신서사이저 장치는 이동통신 단말기의 주파수 신서사이저에 기준주파수를 채널 간격보다 2배 이상되는 값을 이용할 수 있는 프랙셔널-N 타입의 PLL IC를 사용하여 채널 간격을 기준주파수로 사용하여야 하는 단점을 극복하고 성능을 향상시킬 수 있는 효과가 있게 된다.
또한 본 발명은 종래의 PLL IC만으로는 만족할 수 없었던 락 타임 특성을 향상시킬 수 있을 뿐만 아니라 회로구성을 간략화시킬 수 있는 효과도 있게 된다.
Claims (2)
- 홉핑된 송/수신 RF 주파수를 생성하는 홉핑 신서사이저와;상기 홉핑 신서사이저에서 출력되는 주파수를 분주시키는 디바이더와;고정된 송/수신 RF 주파수를 생성하는 고정 신서사이저와;상기 디바이더와 고정 신서사이저의 주파수를 합성시켜 그 합산값을 출력시키는 제1 혼합부와;상기 제1 혼합부의 출력과 채널의 주파수를 합성시켜 그 위상차 값을 출력시키는 제2 혼합부로 구성된 것을 특징으로 하는 디지털 주파수 공용통신 단말기의 주파수 신서사이저 장치.
- 기준 클럭을 분배시켜주는 기준클럭 분배부와;상기 기준클럭 분배부에서 입력된 기준클럭 주파수를 분리시켜 비교클럭과의 위상차 값을 프랙셔널-N 타입으로 출력시키는 프랙셔널 PLL과;상기 프랙셔널 PLL에서 출력된 위상차값을 저역 필터링하는 루프필터부와;상기 루프필터부에서 출력된 전압으로 제어되어 발진클럭을 출력시키는 전압제어 발진부로 구성된 것을 특징으로 하는 디지털 주파수 공용통신 단말기의 주파수 신서사이저 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970081907A KR100293442B1 (ko) | 1997-12-31 | 1997-12-31 | 디지털 주파수 공용통신 단말기의 주파수 신서사이저 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970081907A KR100293442B1 (ko) | 1997-12-31 | 1997-12-31 | 디지털 주파수 공용통신 단말기의 주파수 신서사이저 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990061628A KR19990061628A (ko) | 1999-07-26 |
KR100293442B1 true KR100293442B1 (ko) | 2001-07-12 |
Family
ID=37527285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970081907A KR100293442B1 (ko) | 1997-12-31 | 1997-12-31 | 디지털 주파수 공용통신 단말기의 주파수 신서사이저 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100293442B1 (ko) |
-
1997
- 1997-12-31 KR KR1019970081907A patent/KR100293442B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990061628A (ko) | 1999-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6195563B1 (en) | Radio receiver and radio transmitter | |
US5983081A (en) | Method for generating frequencies in a direct conversion transceiver of a dual band radio communication system, a direct conversion transceiver of a dual band radio communication system and the use of this method and apparatus in a mobile station | |
US5408201A (en) | Frequency synthesizer using three subfrequency synthesizers for generating two different frequencies | |
US5909149A (en) | Multiband phase locked loop using a switched voltage controlled oscillator | |
US6804261B2 (en) | Multi-band receiver having multi-slot capability | |
US7783271B2 (en) | Method and apparatus for transmitting and receiving signals | |
KR0143023B1 (ko) | 디지탈 무선전화기의 송수신 신호처리 회로 | |
JPH07221667A (ja) | デジタル無線電話機において異なる周波数の信号を発生する方法 | |
JPH08223071A (ja) | 送信機及び送受信機 | |
EP0932938B1 (en) | Arrangement in a communication system | |
US20110140760A1 (en) | Local Oscillator With Injection Pulling Suppression and Spurious Products Filtering | |
US6370360B1 (en) | Arrangement and method for radio communication | |
US6094569A (en) | Multichannel radio device, a radio communication system, and a fractional division frequency synthesizer | |
KR20060020058A (ko) | 시그마 델타 변조기를 공유하는 수신 및 송신 채널 분수분주 위상 고정 루프를 포함한 주파수 합성기 및 그 동작방법 | |
US6112068A (en) | Phase-locked loop circuit with switchable outputs for multiple loop filters | |
EP0626114B1 (en) | Radio device | |
US20020039908A1 (en) | Digital portable telephone device | |
EP1085657A1 (en) | Dual loop phase-locked loop | |
KR100293442B1 (ko) | 디지털 주파수 공용통신 단말기의 주파수 신서사이저 장치 | |
EP1503509A1 (en) | Mobile communication apparatus | |
KR20010062693A (ko) | 이동 전화 송수신기 | |
EP1466418B1 (en) | Transceiver with multi-state direct digital synthesizer driven phase locked loop | |
KR20000069896A (ko) | 트랜시버 및 트랜시버를 구비하는 통신 시스템 | |
EP0943180A1 (en) | Multichannel radio device, a radio communication system, and a fractional division frequency synthesizer | |
KR100284407B1 (ko) | 디지털 주파수 공용통신 단말기의 알에프/알에프이중화 신서사이저 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |