JP2001501774A - 装着ＳｉＣダイ及びＳｉＣ用ダイ装着方法 - Google Patents
装着ＳｉＣダイ及びＳｉＣ用ダイ装着方法Info
- Publication number
- JP2001501774A JP2001501774A JP09529385A JP52938597A JP2001501774A JP 2001501774 A JP2001501774 A JP 2001501774A JP 09529385 A JP09529385 A JP 09529385A JP 52938597 A JP52938597 A JP 52938597A JP 2001501774 A JP2001501774 A JP 2001501774A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- die
- sic
- mounting
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10272—Silicon Carbide [SiC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
（ａ）上面がめっきされたパッケージを準備し、（ｂ）ＳｉＣダイを準備し、（ｃ）前記ＳｉＣダイ上に、ＳｉＣダイに結合する第１層を形成し、（ｄ）前記第１層上に、第１層に結合する第２層を形成し、（ｅ）前記第２層がパッケージに結合するように該パッケージ上にＳｉＣダイをスクラビングすることからなるＳｉＣ用ダイ装着方法及び上面がめっきされたパッケージ、ＳｉＣダイ、ＳｉＣダイに結合した第１層、第１層及びめっきに結合した第２層からなる装着ＳｉＣダイ。
Description
【発明の詳細な説明】
装着ＳｉＣダイ及びＳｉＣ用ダイ装着方法発明の背景
本発明は、装着ＳｉＣダイ及びパッケージにＳｉＣダイを装着する方法に関す
る。
シリコンデバイスは、環境からシリコンデバイスを保護するためにパッケージ
、一般的には密封パッケージに装着される。さらに、パッケージは、シリコンデ
バイスの熱的ダメージを防止するために熱放出をさせる。パッケージにシリコン
デバイスを装着する１つの方法は「スクラビング」と呼ばれる。
図１に示したように、真空コレット８はＳｉチップ６を保持し、ダイ又はシリ
コンダイと呼ばれるＳｉチップ６を、所定の位置が金４でめっきされたパッケー
ジ２の前後にスクラビングする。この「スクラビング」は、金めっきパッケージ
２、４とシリコンダイ６とを３７０℃以上に加熱した後に行われる。スクラビン
グ法は、シリコンデバイスをパッケージに結合するＡｕ−Ｓｉ共晶の形成をもた
らす。
残念ながら、同様の反応は、ＳｉＣとの間では生じない。ＳｉＣを装着する従
来の方法では、ＳｉＣチップ又はＳｉＣダイの裏面にはんだ付け可能な金属化を
ほどこすことが要求される。次いで、Ａｕ−Ｓｎ又はＡｕ−Ｓｉはんだプレフォ
ームが、ＳｉＣダイとパッケージとの間の接合を形成するために使用される。一
般的には、この方法は、ＳｉＣダイとはんだプレフォームとをパッケージ上に配
置するための固定具を必要とし、はん
だ接合を形成するために、固定されたＳｉＣダイ、ハンダプレフォーム及びパッ
ケージを炉に通す。さらに、ＳｉＣダイとパッケージとの間の接合又は結合層は
、３７００００〜５０００００Ａ程度と非常に厚い（ここで、Ａはオングストロ
ームを示す）。そのような厚い接合は、逆にＳｉＣ−パッケージの熱的抵抗を増
大させる。発明の要旨
本発明の１つの目的は、ＳｉＣ用の簡単なダイ装着方法を提供することである
。
本発明の他の目的は、公知のスクラビング法を用いたＳｉＣ用ダイ装着方法を
提供することである。
本発明のさらなる目的は、薄い接着層を形成するＳｉＣ用ダイ装着方法を提供
することである。
これらの又は他の目的は、ＳｉＣダイを準備し、ＳｉＣダイ上に第１層、好ま
しくはニッケル層を形成し、第１層上に第２層、好ましくはアモルファスシリコ
ン層を形成し、一般的には金めっきパッケージにＳｉＣダイをＡｕ−Ｓｉ共晶を
形成するようにスクラビングする工程を含むＳｉＣ用ダイ装着方法によって達成
される。
これら及び他の目的は、その上にめっき、通常は金めっきされたパッケージ；
ＳｉＣダイ；ＳｉＣダイに結合された第１層、好ましくはニッケル層；第１層と
パッケージに結合された第２層、好ましくはアモルファスシリコン層を含む装着
ＳｉＣダイ
によって達成される。好ましくは、第２層は、パッケージ上のめっきと共晶を形
成する。
本発明の他の目的、特色及び特徴；方法、操作及び構造の関連要素の機能；製
造の経済性は、以下の好ましい実施の態様の詳細な説明、関連する図面、本明細
書の一部、種々の特色における対応箇所を示す参照番号等からの全てにより明ら
かになるであろう。図面の簡単な説明
図１は金めっきパッケージへのシリコンダイのスクラビング方法を示したもの
である。
図２及び３は本発明のＳｉＣ用ダイ装着方法を示したものである。好ましい実施の態様の詳細な説明
本発明の装着ＳｉＣダイの方法を図２から３に示す。図２に示したように、ニ
ッケル（Ｎｉ）層１４をＳｉＣダイ１０の裏面１２上に堆積する。ニッケル層１
４は厚さ２０００〜１００００Ａ（ここでＡはオングストローム）で堆積する。
好ましくは、ニッケル層１４の厚さは約５０００Ａであろう。ニッケル層１４は
、Ｅ−ビーム蒸着のようないずれかの公知の堆積法を用いて堆積することができ
る。
ニッケル層１４の堆積後、ニッケル層１４を有するＳｉＣダイ１０を約９５０
〜１１００℃で高速熱処理（ＲＴＡ）に付す。
熱処理で、ニッケル層１４とＳｉＣダイ１０とが反応する。その結果、熱処理は
、原子レベルでのＳｉＣダイ１０とニッケル層１４との間の良好な結合を与え、
ＳｉＣダイ１０に良好なオーミックコンタクトを与える（つまり、熱処理前のＳ
ｉＣダイ１０とニッケル層との間の高いコンタクト抵抗を減少する）。
炉アニーリングのような熱処理の他の方法もＲＴＡの代わりに使用することが
できる。
ニッケルの代わりに、ＳｉＣ及びアモルファスシリコン（又は以下に述べたア
モルファスシリコンの代用品の一つ）と結合するプラチナのようないずれの材料
でも使用することができる。しかし、ニッケルの代用品は、以下に詳述したＡｕ
−Ｓｉ共晶によって消費されてはならず、もしそうでなければ、ＳｉＣとアモル
ファスシリコンとの間に与えられた接合は破壊されるであろう。
次に、図３に示したように、アモルファスシリコン層１６をニッケル層１４上
に堆積する。アモルファスシリコン層１６は約４００℃での公知の化学気相堆積
法を用いて堆積させることができる。しかし、スパッタリングのような他の堆積
法も使用できる。
アモルファスシリコン層１６は５０００〜３００００Ａの厚さで堆積される。
好ましくは、アモルファスシリコン層１６は１００００〜１５０００Ａの厚さを
有する。ニッケル層１４のため、アモルファスシリコン層１６はＳｉＣダイ１０
に結合する。この方法では、ニッケル層１４は接着層とみなすことがで
きる。その結果、上述したように、ＳｉＣ及びアモルファスシリコンに結合する
いずれの他の材料又は化合物をもニッケルの代わりに使用することができる。
さらに、本発明のダイ装着方法はアモルファスシリコンの使用に限定されるも
のではない。錫及びゲルマニウムのような接着層に結合し、パッケージ上のめっ
きと共晶を形成する他の材料を使用することができる。アモルファスシリコンの
代用品は、好ましくは、ＳｉＣデバイスへのダメージを防止するため十分低い温
度でパッケージ上のめっきと共晶を形成するだろう。アモルファスシリコンは例
えばＳｉＣウェハの高温プロセスを許容し、一方さらに低温で金と共晶を形成す
るために、アモルファスシリコンが好ましいと考えられる。
本発明の方法は、全ＳｉＣウェハに適用されることが期待される。よって、ニ
ッケル層とアモルファスシリコン層との双方の形成の後、ＳｉＣウェハをさらに
加工処理し、試験し及び個々のチップにダイスすることができる。
図１について述べられたスクラビング工程を用いて、ＳｉＣチップ又はダイを
金めっきパッケージにスクラビングする。アモルファスシリコン１６及び金めっ
きはＡｕ−Ｓｉ共晶を形成し、ＳｉＣダイをパッケージに装着させる。
得られたニッケル、アモルファスシリコン及び金の結合層は、わずか約６００
００Ａ厚である。これは、従来のハンダ技術よりもかなり薄い程度であり、さら
に、その薄い結合層は熱処理抵抗を最小限にする。
さらに、本発明は、高価な固定具を要する比較的複雑なはんだ装着法に対して
、比較的簡単で公知のスクラビング法が使用される。
金めっきパッケージに加えて、本発明のＳｉＣ用ダイ装着法は、アモルファス
シリコン又はその代用品と共晶を形成する他のパッケージ又はめっきパッケージ
を使用することもできる。
一方、本発明は、現在、最も実用的で好ましい実施の態様が考慮されたものと
の関連において述べられているが、本発明は、開示された実施の態様に限定され
るものではなく、それどころか、付帯するクレームの意図及び目的に含まれる均
等物に及ぶものである。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 チェン リ―シュー
アメリカ合衆国 21042 メリーランド,
エリコット シティ，マキシィン ストリ
ート 10182
Claims (1)
- 【特許請求の範囲】 １．（ａ）上面がめっきされたパッケージを準備し、 （ｂ）ＳｉＣダイを準備し、 （ｃ）前記ＳｉＣダイ上に、ＳｉＣダイに結合する第１層を形成し、 （ｄ）前記第１層上に、第１層に結合する第２層を形成し、 （ｅ）前記第２層がパッケージに装着されるように該パッケージ上にＳｉＣダイ をスクラビングすることからなるＳｉＣ用ダイ装着方法。 ２．工程（ｃ）で、上面が金めっきされたパッケージを準備する請求項１記載の 方法。 ３．工程（ｃ）で、ＳｉＣダイ上に第１層としてニッケル層を形成する請求項１ 記載の方法。 ４．工程（ｃ）で、２０００〜１００００Ａ（ここで、Ａはオングストロームを 示す）の厚さのニッケル層を形成する請求項３記載の方法。 ５．工程（ｄ）で、第１層上に第２層としてアモルファスシリコン層を形成する 請求項１記載の方法。 ６．工程（ｄ）で、５０００〜３００００Ａ（ここで、Ａはオングストロームを 示す）の厚さのアモルファスシリコン層を形成する請求項５記載の方法。 ７．工程（ｄ）で、第１層上に第２層としてアモルファスシリコン層を形成し、 工程（ｅ）で、Ａｕ−Ｓｉ共晶を形成するように前記パッ ケージ上にＳｉＣダイをスクラビングする請求項２記載の方法。 ８．工程（ｃ）で、ＳｉＣダイ上に第１層としてニッケル層を形成する請求項７ 記載の方法。 ９．工程（ｅ）で、めっき及び第１層が共晶を形成するようにパッケージ上にＳ ｉＣダイをスクラビングする請求項７記載の方法。 １０．上面がめっきされたパッケージ、 ＳｉＣダイ、 ＳｉＣダイに結合した第１層、 第１層及びめっきに結合した第２層からなる装着ＳｉＣダイ。 １１．めっきが金めっきである請求項１０記載の装着ＳｉＣダイ。 １２．第１層がニッケル層である請求項１０記載の装着ＳｉＣダイ。 １３．ニッケル層が２０００〜１００００Ａ（ここで、Ａはオングストロームを 示す）の厚さである請求項１２記載の装着ＳｉＣダイ。 １４．第２層がアモルファスシリコン層である請求項１０記載の装着ＳｉＣダイ 。 １５．アモルファスシリコン層が５０００〜３００００Ａ（ここで、Ａはオング ストロームを示す）の厚さである請求項１４記載の装着ＳｉＣダイ。 １６．第２層がアモルファスシリコン層であり、アモルファスシリコン層と金め っきとがＡｕ−Ｓｉ共晶を形成する請求項１ １記載の装着ＳｉＣダイ。 １７．第１層がニッケル層である請求項１６記載の装着ＳｉＣダイ。 １８．第２層がめっきと共晶を形成する請求項１０記載の装着ＳｉＣダイ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/600,777 US5851852A (en) | 1996-02-13 | 1996-02-13 | Die attached process for SiC |
| US08/600,777 | 1996-02-13 | ||
| PCT/US1997/001790 WO1997030474A1 (en) | 1996-02-13 | 1997-01-31 | DIE ATTACHED SiC AND DIE ATTACH PROCEDURE FOR SiC |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001501774A true JP2001501774A (ja) | 2001-02-06 |
| JP2001501774A5 JP2001501774A5 (ja) | 2004-10-28 |
| JP3971456B2 JP3971456B2 (ja) | 2007-09-05 |
Family
ID=24404995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52938597A Expired - Lifetime JP3971456B2 (ja) | 1996-02-13 | 1997-01-31 | 装着ＳｉＣダイ及びＳｉＣ用ダイ装着方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5851852A (ja) |
| EP (1) | EP0880801B1 (ja) |
| JP (1) | JP3971456B2 (ja) |
| DE (1) | DE69711852T2 (ja) |
| WO (1) | WO1997030474A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6613978B2 (en) | 1993-06-18 | 2003-09-02 | Maxwell Technologies, Inc. | Radiation shielding of three dimensional multi-chip modules |
| US5880403A (en) | 1994-04-01 | 1999-03-09 | Space Electronics, Inc. | Radiation shielding of three dimensional multi-chip modules |
| US6261508B1 (en) | 1994-04-01 | 2001-07-17 | Maxwell Electronic Components Group, Inc. | Method for making a shielding composition |
| US6455864B1 (en) | 1994-04-01 | 2002-09-24 | Maxwell Electronic Components Group, Inc. | Methods and compositions for ionizing radiation shielding |
| US6720493B1 (en) | 1994-04-01 | 2004-04-13 | Space Electronics, Inc. | Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages |
| US5916513A (en) * | 1997-08-04 | 1999-06-29 | Motorola | Method and apparatus for affixing components to a substrate when a manufacturing line ceases operation |
| KR100303446B1 (ko) * | 1998-10-29 | 2002-10-04 | 삼성전자 주식회사 | 액정표시장치용박막트랜지스터기판의제조방법 |
| US7166320B1 (en) | 2000-02-14 | 2007-01-23 | Seagate Technology Llc | Post-deposition annealed recording media and method of manufacturing the same |
| US6368899B1 (en) * | 2000-03-08 | 2002-04-09 | Maxwell Electronic Components Group, Inc. | Electronic device packaging |
| US7382043B2 (en) | 2002-09-25 | 2008-06-03 | Maxwell Technologies, Inc. | Method and apparatus for shielding an integrated circuit from radiation |
| US7191516B2 (en) | 2003-07-16 | 2007-03-20 | Maxwell Technologies, Inc. | Method for shielding integrated circuit devices |
| DE102004015017B4 (de) * | 2004-03-26 | 2006-11-16 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Erzeugung von mechanischen und elektrischen Verbindungen zwischen den Oberflächen zweier Substrate |
| US8318545B2 (en) * | 2010-01-28 | 2012-11-27 | Freescale Semiconductor, Inc. | Method of making a mounted gallium nitride device |
| US20130330571A1 (en) * | 2012-06-06 | 2013-12-12 | Northrop Grumman Systems Corporation | Method and apparatus for providing improved backside metal contacts to silicon carbide |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3573568A (en) * | 1969-06-18 | 1971-04-06 | Gen Electric | Light emitting semiconductor chips mounted in a slotted substrate forming a display apparatus |
| US4042951A (en) * | 1975-09-25 | 1977-08-16 | Texas Instruments Incorporated | Gold-germanium alloy contacts for a semiconductor device |
| US4457976A (en) * | 1983-03-28 | 1984-07-03 | Rca Corporation | Method for mounting a sapphire chip on a metal base and article produced thereby |
| US4657825A (en) * | 1984-12-24 | 1987-04-14 | Ngk Spark Plug Co., Ltd. | Electronic component using a silicon carbide substrate and a method of making it |
| US4978052A (en) * | 1986-11-07 | 1990-12-18 | Olin Corporation | Semiconductor die attach system |
| EP0277645A1 (en) * | 1987-02-02 | 1988-08-10 | Sumitomo Electric Industries Limited | Ceramics-metal jointed body |
| US5368880A (en) * | 1989-12-06 | 1994-11-29 | Westinghouse Electric Corporation | Eutectic bond and method of gold/titanium eutectic bonding of cadmium telluride to sapphire |
| US5008735A (en) * | 1989-12-07 | 1991-04-16 | General Instrument Corporation | Packaged diode for high temperature operation |
| JP3293966B2 (ja) * | 1993-07-05 | 2002-06-17 | 太平洋セメント株式会社 | セラミックスとシリコン板との接合方法 |
-
1996
- 1996-02-13 US US08/600,777 patent/US5851852A/en not_active Expired - Lifetime
-
1997
- 1997-01-31 EP EP97905753A patent/EP0880801B1/en not_active Expired - Lifetime
- 1997-01-31 WO PCT/US1997/001790 patent/WO1997030474A1/en active IP Right Grant
- 1997-01-31 DE DE69711852T patent/DE69711852T2/de not_active Expired - Lifetime
- 1997-01-31 JP JP52938597A patent/JP3971456B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69711852D1 (de) | 2002-05-16 |
| WO1997030474A1 (en) | 1997-08-21 |
| US5851852A (en) | 1998-12-22 |
| EP0880801A1 (en) | 1998-12-02 |
| JP3971456B2 (ja) | 2007-09-05 |
| DE69711852T2 (de) | 2002-10-10 |
| EP0880801B1 (en) | 2002-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2984068B2 (ja) | 半導体装置の製造方法 | |
| JP3971456B2 (ja) | 装着ＳｉＣダイ及びＳｉＣ用ダイ装着方法 | |
| JPH08509844A (ja) | 緩衝層を有する電力半導体素子 | |
| US6376910B1 (en) | Solder-on back metal for semiconductor die | |
| US5105258A (en) | Metal system for semiconductor die attach | |
| JP2002507838A (ja) | フリップチップアセンブリのための洗浄不要フラックス | |
| US20070231954A1 (en) | Gold/silicon eutectic die bonding method | |
| US6534792B1 (en) | Microelectronic device structure with metallic interlayer between substrate and die | |
| WO2007034791A1 (ja) | 半田層及びこれを用いた放熱基板並びにその製造方法 | |
| JPH05175252A (ja) | 半導体電極構造体 | |
| JPH0794633A (ja) | 金属部材を接合したセラミック基板 | |
| US5046656A (en) | Vacuum die attach for integrated circuits | |
| JPS6153851B2 (ja) | ||
| JPH08115928A (ja) | 半導体装置およびその製造方法 | |
| US4921158A (en) | Brazing material | |
| JPS6035822B2 (ja) | 半導体装置 | |
| JPS59189625A (ja) | 半導体装置の製造方法 | |
| JPH1012670A (ja) | 半導体素子、半導体装置、および半導体装置の検査方法 | |
| JPH038371A (ja) | 半導体装置 | |
| JPS60143636A (ja) | 電子部品 | |
| JPS6337497B2 (ja) | ||
| JPS6233336Y2 (ja) | ||
| JPS589582B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPH0140514B2 (ja) | ||
| Schmitt et al. | Vacuum die attach for integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050704 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070608 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |