JP2001500997A - 電圧制御された可変参照電流 - Google Patents

電圧制御された可変参照電流

Info

Publication number
JP2001500997A
JP2001500997A JP10508973A JP50897398A JP2001500997A JP 2001500997 A JP2001500997 A JP 2001500997A JP 10508973 A JP10508973 A JP 10508973A JP 50897398 A JP50897398 A JP 50897398A JP 2001500997 A JP2001500997 A JP 2001500997A
Authority
JP
Japan
Prior art keywords
current
voltage
output
current source
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10508973A
Other languages
English (en)
Inventor
リー、ラン
オサール、サリール
Original Assignee
エクセル・マイクロエレクトロニクス・インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エクセル・マイクロエレクトロニクス・インク filed Critical エクセル・マイクロエレクトロニクス・インク
Publication of JP2001500997A publication Critical patent/JP2001500997A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • G05F3/262Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Electrical Variables (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】 電圧制御された可変参照電流を与える電流源が説明され、電流(Im)をダイオード接続トランジスタ(22)へ供給する電流ミラー(20)と、複数の制御可能電流経路(30)とを採用し、その制御可能電流経路(30)は、電圧検知回路(26)からの電圧により制御されることにより、所定量の電流が、制御電圧の関数としてダイオード接続トランジスタ(22)から引き出されて、このダイオード接続トランジスタ(22)が、それを通流する電流(Im)の関数として電圧を発生し、その電圧は、出力トランジスタ(12)と、この出力トランジスタ(12)を通流する電流(Io)とを制御するように用いられる。

Description

【発明の詳細な説明】 電圧制御された可変参照電流 技術分野 本発明は一般に電流源を意図しており、更に詳しくは、電圧制御された可変電 流参照回路を意図している。 背景技術 従来技術における電流の典型は電流ミラーであり、このものでは、参照電流が 、ダイオード接続されたバイポーラまたはMOSトランジスタを通過させられて 、トランジスタのベースエミッタまたはゲートソースを横切って誘発された電圧 が、同様に構成された第二のトランジスタのベースエミッタまたはゲートソース へ印加される。これは順次に、第一のトランジスタを流れる電流に関係した第二 のトランジスタを流れる電流を生成する。典型的には、電流ミラーへの供給電圧 が全供給電圧から零ボルトへ向かって変化するにつれて、電流ミラーを流れ出る 電流の大きさは減少する。このような典型的な電流ミラーは図1Aに示されてお り、これは、図1Bに示される供給電圧の関数としての電流変化で示されている 。 特定のアプリケーションにおいては、供給電圧の変動にも拘らず、安定した電 流を供給する電流源を与えることが望まれる。他のアプリケーションにおいては 、電流源に、供給電圧の変化の関数として変化する予測可能な方式で制御できる 出力電流を持たせることが望まれる。更に、出力電流を、電流源へ印加された参 照電圧の関数として増大または減少できる電流源を与えることがしばしば望まれ る。 発明の概要 本発明は安定電流源を与え、これは広い供給電圧範囲に亘って操作でき、且つ 供給電圧またはユーザー供給参照電圧の関数として電流を増大または減少させる ことができる。本発明によれば、電流源が与えられ、これは供給電圧から電力を 与えられ、且つ所定量の電流を与える電流の供給源を含む。第一の半導体デバイ スは、電流の供給源から電流を受け取るように接続され、この電流の供給源から 受け取った電流の大きさに対して選択された関係を持つ出力電圧を与える。複数 の制御可能電流経路は、電流の供給源の出力から電流を受け取るように接続され 、 その複数の制御可能電流経路の各々は、作動するときに、選択された量の電流を 受け入れるように構成されている。電圧検知回路は制御電圧を受け取るように接 続されると共に、制御可能電流経路の一つずつを制御電圧の大きさの変化の関数 として作動させる。第二の半導体デバイスは、第一の半導体デバイスから出力電 圧を受け取るように接続されると共に、この第一のデバイスから受け取った出力 電圧の大きさに対して選択された関係を持つ出力電流を与える。この方法におい ては、異なる本数の制御可能電流経路が、電圧検知回路により作動され、より多 量または少量の電流が第一の半導体デバイスから引き出され、第一の半導体デバ イスへ流れる電流の量へ影響する。この結果、第一の半導体デバイスにより発生 して、第二の半導体デバイスへ印加される出力電圧の変化をもたらす。順次に、 第二の半導体デバイスにより供給された出力電流は、それが第一のデバイスから 受け取る出力電圧の変化の関数として変化する。 本発明の様々な実施例において、電圧検知回路は供給電圧に、或いはユーザー により供給された参照電圧へ接続することができる。これに代えて、二つの電圧 検知回路を用いることができ、その一方は供給電圧へ接続され、他方はユーザー からの制御または参照電圧を受け取るように接続されている。 従って本発明の目的は電流源を与えることであり、その電流源は、選択された 電圧源により制御可能な出力電流を供給する。 本発明の更なる目的は、電圧制御された可変電流源を与えることであり、この 可変電流源においては、出力電流の大きさが、印加された制御電圧の大きさを変 えることにより制御可能である。 本発明の上述と他の目的、特徴および利点は、以下の詳細な説明と添付図面を 検討することにより一層に容易に理解されるであろう。 図画の簡単な説明 図1Aは通常の電流ミラーの単純化された模式図である。 図1Bは供給電圧の関数として図1Aの電流ミラーが与える電流変化の軌跡で ある。 図2は本発明の一つの実施例のハイレベルの機能的なブロックダイアグラムで ある。 図3は、出力電流が供給電圧の関数として制御される本発明の一つの実施例の 単純化された模式図である。 図4は、出力電流が供給電圧の関数及び参照電圧の関数として制御される本発 明の単なる実施例の単純化された模式図である。 図5は本発明によって得られる供給電圧の関数としての様々な出力変化の単純 化された軌跡である。 図6は、供給電圧が増加するにつれて出力電流を増加させるように制御できる 本発明の更なる実施例である。 詳細な説明 図2を参照して、本発明を概念的に説明する。一般に、本発明は出力デバイス 12を含み、これは出力ターミナル14において、制御ターミナル16へ供給さ れた制御電圧の関数としての出力電流を与える。本発明の好適実施例においては 、出力デバイス12はMOSトランジスタである。 出力デバイス12へ制御電圧を与える制御回路18は、供給電圧Vsupplyによ り電力を与えられ、また参照電圧Vrefにより制御することができる。本発明に よれば、制御回路18から供給された制御電圧Vcontrolは、VsupplyとVrefが 変化するにつれて所定の方式で変化する。 ここで図3を参照して、制御回路18の一実施例のより詳細な説明を与える。 図3の実施例においては、制御回路18は、ダイオード接続トランジスタ22へ 電流を供給する通常の電流ミラー20を含む。ダイオード接続トランジスタ22 へ接続されているのは、一組の制御可能電流経路24である。これらの制御可能 電流経路24の各々は、電圧検知回路26から供給された電圧により制御される 。 図3において、電流ミラー20からの電流imは、ダイオード接続トランジス タ22へ通流される。これはライン16上に電圧を誘発し、これは、トランジス タ12を流れる出力電流ioutを制御するために、トランジスタ12の制御ゲー トへ印加される。選択可能な電流経路24の組は、それが作動するときに、電流 ミラー20から電流を引き出して、ダイオード接続トランジスタ22から引き離 す。これは、ライン16上の電圧レベルを低下させ、次いでトランジスタ12へ 印加された制御電圧を低下させるので、出力電流ioutが低下される。 電流経路24の組における電流経路の各々は、電圧検知回路26からの電圧に より制御される。更に詳しくは、電圧検知回路26は梯子形ダイオード接続トラ ンジスタから形成されている。制御可能電流経路30の各々は、梯子上の異なる 接点へ接続されて、経路の各々が、梯子の最上部へ印加された供給電圧の大きさ に依存して作動するようにされていることに留意されたい。例えば、接点32に おける電圧により制御された制御可能電流経路30は、Vsupplyが3閾値で、且 つVTが接地より高いときに作動する。順次に、電圧検知回路26の接点34か ら制御された制御可能電流経路30は、Vsupplyが接地上の4閾値電圧であると きに作動する。制御可能電流経路30を電圧検知回路26の梯子における異なる 点へ接続することにより、ダイオード接続トランジスタ22から引き出された電 流の量は、供給電圧Vsupplyの大きさの関数として制御できることを理解された い。更に、電圧検知回路26におけるダイオード接続トランジスタの閾値電圧は 、制御可能電流経路30におけるトランジスタの閾値電圧とは異ならせて(例え ばトランジスタの物理的寸法の変化により)形成することができるので、制御に おける更なる変化が得られることを理解されたい。 ここで制御可能電流経路30の組24について述べると、制御可能電流経路3 0の各々は好ましくは一対の直列接続トランジスタから構成されており、その対 の各々はダイオード接続トランジスタ22へ並行に接続されている。トランジス タの対の一方は、ダイオード接続トランジスタ22のドレインへ接続されたドレ インと、ダイオード接続トランジスタ22のゲートへ接続されたゲートとを有す る。第二のトランジスタは、第一のトランジスタのソースへ接続されたドレイン と、接地へ接続されたソースと、電圧検知回路26から対応する制御電圧を受け 取る制御ゲートとを有する。 第一のトランジスタ36は、トランジスタ22を横断して誘発されたゲートソ ース電圧の関数として所定量の電流を電流ミラー20から引き出すように寸法付 けることができることを理解されたい。例えば、ダイオード接続トランジスタ2 2を横断する所定のゲートソース電圧のためには、ダイオード接続トランジスタ 22を横断して与えられた同じゲートソース電圧についてトランジスタ22を流 れる電流の1/10を引き出すように寸法付けることができる。 従って、このような状況化で10本の制御可能電流経路が制御可能電流経路2 4の組に与えられているならば、このような経路全ての作動は、電流ミラー20 から相当な量の電流を引き出し、ダイオード接続トランジスタ22から離し、ラ イン16における電圧Vcontrolを実質的に低減させる。順次に、Vsupplyが降 下するにつれて、幾本かの制御可能電流経路が作動するので、電流ミラー20か らダイオード接続トランジスタ22へ流れさせられる電流の量が増大し、ライン 16における電圧の大きさが上昇し、トランジスタ12を流れる電流が増大する 。この方式においては、供給電圧降下は、トランジスタ12を流れる出力電流を 増大させる。逆に、Vsupplyが増大するにつれて、電流の減少量はダイオード接 続トランジスタ22へ流れることが可能となり、ライン16に現れる電圧の大き さを低下させる。順次に、トランジスタ12により与えられた出力電流の大きさ は、供給電圧の増大と共に低下する。 ここで図4を参照すると、ここに示された回路は、第二の制御可能電流経路4 0の組と、第二の電圧検知回路42とが追加されていることを除けば、図3に示 された回路と同様である。電圧検知回路42は電圧検知回路26と同様に構成さ れているが、ユーザーにより供給可能な参照電圧へ接続されている。更に、制御 電圧は、検知回路26のそれと比較すると、電圧検知回路42の異なる接点から とられていることに留意されたい。これは、Vrefにおける異なる大きさの電圧 が、制御可能電流経路40の第二の組の異なる一つずつを駆動させることが必要 なことを意味する。 図3および4に鑑みると、トランジスタと制御可能電流経路30の適切な寸法 付けと、電圧検知回路26における制御電圧を分岐させる接点の選択とにより、 ダイオード接続トランジスタ22へ通流可能な電流量を所望に応じて制御できる ので好都合であることが明らかである。例えば、制御可能電流経路30における トランジスタを寸法付けることができるので、電圧検知回路26からの制御電圧 が、供給電圧レベルの変動につれて明らかな変動をしない出力電流を与えるよう に選択される。特に、制御可能電流経路は供給電圧の大きさが低下するにつれよ り少ない電流を引き出すように制御され、そのような低下が起きるレートは、電 流ミラー20が電流imの大きさを供給電圧の低下とと共に低下させるレートを オフセットするように選択される。この方式においては、ダイオード接続トラン ジスタ22を通流する電流は、電圧が低下する間でさえも実質的に同一に維持さ れる。 供給電圧が低下するにつれて、出力電流を実際に増加させることが望ましい状 況においては、制御可能電流経路20におけるトランジスタ(および電圧検知回 路26からの制御電圧点)は、ダイオード接続トランジスタ22へ流れさせられ る電流の量が低供給電圧において高供給電圧よりも高くなるように選択できる。 図5を参照すると、この後者の状況がグラフ44により示されている。同様に、 ダイオード接続トランジスタ22へ流れる電流が、供給変化に亘って一定に維持 される状況は、図5においてグラフ46により示されている。 ここで図6を参照すると、本発明の一実施例が示されており、ここでは出力電 流ioutが、供給電圧増加と共に増加する。図3および4と、図6との間の差異 は、前者の制御可能電流経路においては、36と38との双方にNチャンネルト ランジスタが用いられていることである。対照的に、図6における実施例では、 トランジスタ36にNチャンネルトランジスタが用いられているが、Nチャンネ ルトランジスタ38に代えてPチャンネルトランジスタ48が用いられているこ とである。 Vsupplyが低いとき、全ての制御可能電流経路がオンするが、Vsupplyの大き さが増大するにつれて、制御可能電流経路はオフに切り替わり始める。この方式 においては、ダイオード接続トランジスタ22へ流れさせられる電流が、供給電 圧増大につれて増大する。図6の出力電流対供給電圧の関係は、図5においては グラフ50として示されている。 上述の図においては、特定の実施例を図示したが、本発明の他の様々な変形例 が本発明の要旨の範囲内で構成できるを理解されたい。実施例は、金属酸化物半 導体トランジスタに関して説明したが、バイポーラおよび他のデバイスを使用す ることができる。 ここで採用した用語と表現は、説明の用語として使用したのであって、限定的 なものではなく、また、このような用語と表現の使用においては、図示および説 明された特徴の等価物、或いはその部分を除外する意図はなく、請求された本発 明の目的の範囲内で様々な変更例が可能であることが認められる。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),OA(BF,BJ,CF ,CG,CI,CM,GA,GN,ML,MR,NE, SN,TD,TG),AP(GH,KE,LS,MW,S D,SZ,UG,ZW),EA(AM,AZ,BY,KG ,KZ,MD,RU,TJ,TM),AL,AM,AT ,AU,AZ,BA,BB,BG,BR,BY,CA, CH,CN,CU,CZ,DE,DK,EE,ES,F I,GB,GE,GH,HU,IL,IS,JP,KE ,KG,KP,KR,KZ,LC,LK,LR,LS, LT,LU,LV,MD,MG,MK,MN,MW,M X,NO,NZ,PL,PT,RO,RU,SD,SE ,SG,SI,SK,SL,TJ,TM,TR,TT, UA,UG,UZ,VN,YU,ZW (72)発明者 オサール、サリール アメリカ合衆国、カリフォルニア州 94080、サン・フランシスコ、カメリア ン・ロード 114

Claims (1)

  1. 【特許請求の範囲】 1.出力電流を与え、且つ供給電圧からパワーを与えられる電流源であって、 第一と第二の出力端子の間に出力電流を与え、且つ制御端子を有する出力デ バイスであり、第一と第二の出力端子の間を流れる前記出力電流は、前記制御 端子へ印加された電圧の関数として制御される出力デバイスと、 前記供給電圧へ接続され、且つ前記出力デバイスの前記制御端子へ制御電圧 を与える制御回路であって、その制御電圧は供給電圧の大きさの関数として所 定の方式で変化すると共に、 半導体デバイスであり、この半導体デバイスを通流する電流の大きさの関数 として電圧を発生する半導体デバイスと、 参照電圧の大きさの関数として作動され、前記半導体デバイスを通流する電 流の大きさを変更する複数の電流経路とを含む制御回路とを備える電流源。 2.前記出力デバイスが、電界効果トランジスタである請求項1の電流源。 3.前記制御回路が、前記出力デバイスの出力端子へ接続された出力を有する電 流供給源を含み、この電流供給源は、所定量の電流を与え、第一の半導体デバ イスは前記電流供給源の出力から電流を受け取るように接続され、且つ前記電 流供給源の出力において、前記電流供給源から受け取られた電流の前記大きさ に対する選択された関係を有する電圧を生成可能であり、更に、前記複数の電 流経路の各々は、前記電流供給源の出力から電流を受け取るように接続され、 且つ、作動されたときに、選択された量の電流を受け入れるように構成されて おり、更に、 前記供給電圧へ接続され、前記制御可能電流経路の一つずつを前記供給電圧 の大きさにおける変化の関数として作動させる電圧検知回路を含む請求項1の 電流源。 4.前記電流供給源が、電流ミラーである請求項1の電流源。 5.前記複数の制御可能電流経路の各々が、電界効果トランジスタを含む請求項 1の電流源。 6.前記複数の制御可能電流経路の各々が、 ダイオード接続金属酸化物半導体トランジスタと、 このダイオード接続金属酸化物半導体トランジスタに直列接続された第二の 金属酸化物半導体トランジスタであり、前記制御回路により制御されるように 接続された制御ゲートを含む請求項5の電流源。 7.前記電圧検知回路が、梯子形に直列接続された複数のダイオード接続電界効 果トランジスタを含み、その梯子の一つの終端は前記供給電圧へ接続され、前 記ダイオード接続電界効果トランジスタの一つずつの間の接合は、前記複数の 制御可能電流経路を制御する制御電圧を供給する請求項1の電流源。 8.供給電圧からパワーを与えられる電流源であって、 所定量の電流を与える電流供給源と、 前記電流供給源から電流を受け取るように接続された第一の半導体デバイス であり、前記電流供給源から受け取った電流の大きさに対して選択された関係 を有する出力電圧を与える第一の半導体デバイスと、 前記電流供給源の前記出力から電流を受け取るように接続された複数の制御 可能電流経路であり、その各々は、作動されたときに、選択された量の電流を 受け入れるように構成された制御可能電流経路と、 制御電圧を受け取るように接続され、制御可能電流経路の一つずつを前記制 御電圧の大きさの変化の関数として作動させる電圧検知回路と、 第一のデバイスから前記出力電圧を受け取るように接続され、この第一のデ バイスから受け取った出力電圧の大きさに対する選択された関係を有する出力 電流を与える第二の半導体デバイスとを備える電流源。 9.第一と第二の半導体デバイスが、電界効果トランジスタであり、第一の半導 体デバイスが、ダイオード接続形態である請求項8の電流源。 10.前記電流供給源が、電流ミラーである請求項8の電流源。 11.前記複数の制御可能電流経路の各々が、電界効果トランジスタを含む請求項 8の電流源。 12.前記複数の制御可能電流経路が、 ダイオード接続金属酸化物半導体トランジスタと、 このダイオード接続金属酸化物半導体トランジスタに直列接続された第二の 金属酸化物半導体トランジスタであり、前記制御回路により制御されるよう に接続された制御ゲートを含む第二の金属酸化物半導体トランジスタとを含む 請求項11の電流源。 13.前記電圧検知回路が、梯子形に直列接続された複数のダイオード接続電界効 果トランジスタを含み、その梯子の一つの終端は前記供給電圧へ接続され、前 記ダイオード接続電界効果トランジスタの一つずつの間の接合は、前記複数の 制御可能電流経路を制御する制御電圧を供給する請求項8の電流源。 14.出力電流を与え、且つ供給電圧からパワーを与えられる電流源であって、 第一と第二の出力端子の間に出力電流を与え、且つ制御端子を有する出力デ バイスであり、第一と第二の出力端子の間を流れる前記出力電流は、前記制御 端子へ印加された電圧の関数として制御される出力デバイスと、 前記出力デバイスの前記制御端子へ接続された出力を有し、所定量の電流を 与える電流供給源と、 前記電流供給源の出力から電流を受け取るように接続された第一の半導体デ バイスであり、前記電流供給源の出力において電圧を与え、その電圧の大きさ は、前記電流供給源から受け取られた電流の大きさに対する選択された関係を 有する第一の半導体デバイスと、 前記電流供給源の前記出力から電流を受け取るように接続された複数の制御 可能電流経路であり、その各々は、作動されたときに、選択された量の電流を 受け入れるように構成された制御可能電流経路と、 制御電圧を受け取るように接続され、制御可能電流経路の一つずつを前記制 御電圧の大きさの変化の関数として作動させて、前記電流供給源の出力におけ る電圧レベルが、前記出力デバイスを通流する出力電流を制御するようにする 電圧検知回路とを備える電流源。 15.前記電流供給源が、電流ミラーである請求項14の電流源。 16.前記複数の制御可能電流経路の各々が、電界効果トランジスタを含む請求項 14の電流源。 17.前記複数の制御可能電流経路が、 ダイオード接続金属酸化物半導体トランジスタと、 このダイオード接続金属酸化物半導体トランジスタに直列接続された第二 の金属酸化物半導体トランジスタであり、前記制御回路により制御されるよう に接続された制御ゲートを含む第二の金属酸化物半導体トランジスタとを含む 請求項16の電流源。 18.前記電圧検知回路が、梯子形に直列接続された複数のダイオード接続電界効 果トランジスタを含み、その梯子の一つの終端は前記供給電圧へ接続され、前 記ダイオード接続電界効果トランジスタの一つずつの間の接合は、前記複数の 制御可能電流経路を制御する制御電圧を供給する請求項14の電流源。
JP10508973A 1996-07-31 1997-07-24 電圧制御された可変参照電流 Pending JP2001500997A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/690,008 1996-07-31
US08/690,008 US5793248A (en) 1996-07-31 1996-07-31 Voltage controlled variable current reference
PCT/US1997/012984 WO1998005125A1 (en) 1996-07-31 1997-07-24 Voltage controlled variable current reference

Publications (1)

Publication Number Publication Date
JP2001500997A true JP2001500997A (ja) 2001-01-23

Family

ID=24770727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10508973A Pending JP2001500997A (ja) 1996-07-31 1997-07-24 電圧制御された可変参照電流

Country Status (8)

Country Link
US (1) US5793248A (ja)
EP (1) EP0916187A4 (ja)
JP (1) JP2001500997A (ja)
KR (1) KR100414596B1 (ja)
CN (1) CN1231780A (ja)
AU (1) AU3892497A (ja)
CA (1) CA2261733A1 (ja)
WO (1) WO1998005125A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793248A (en) * 1996-07-31 1998-08-11 Exel Microelectronics, Inc. Voltage controlled variable current reference
GB9920080D0 (en) * 1999-08-24 1999-10-27 Sgs Thomson Microelectronics Current reference circuit
US7222208B1 (en) 2000-08-23 2007-05-22 Intel Corporation Simultaneous bidirectional port with synchronization circuit to synchronize the port with another port
US6445170B1 (en) 2000-10-24 2002-09-03 Intel Corporation Current source with internal variable resistance and control loop for reduced process sensitivity
US6448811B1 (en) * 2001-04-02 2002-09-10 Intel Corporation Integrated circuit current reference
US6522174B2 (en) * 2001-04-16 2003-02-18 Intel Corporation Differential cascode current mode driver
US6791356B2 (en) * 2001-06-28 2004-09-14 Intel Corporation Bidirectional port with clock channel used for synchronization
US6529037B1 (en) 2001-09-13 2003-03-04 Intel Corporation Voltage mode bidirectional port with data channel used for synchronization
US6597198B2 (en) 2001-10-05 2003-07-22 Intel Corporation Current mode bidirectional port with data channel used for synchronization
US6693332B2 (en) * 2001-12-19 2004-02-17 Intel Corporation Current reference apparatus
GB0211564D0 (en) * 2002-05-21 2002-06-26 Tournaz Technology Ltd Reference circuit
US20050003764A1 (en) * 2003-06-18 2005-01-06 Intel Corporation Current control circuit
KR100613574B1 (ko) * 2004-05-06 2006-08-16 매그나칩 반도체 유한회사 전류-전압 증폭기
DE602004025466D1 (de) * 2004-09-14 2010-03-25 Dialog Semiconductor Gmbh Dynamische Transkonduktanz-Erhöhungstechnik für Stromspiegel
TW200928648A (en) * 2007-12-20 2009-07-01 Airoha Tech Corp Voltage reference circuit
CN101557669B (zh) * 2009-03-11 2012-10-03 深圳市民展科技开发有限公司 一种高精度可控电流源
CN101694963B (zh) * 2009-09-22 2013-09-18 美芯晟科技(北京)有限公司 高精度低电压的电压电流转换电路
CN102622957B (zh) * 2011-02-01 2014-07-02 北京大学 基于恒定栅压线性区mosfet的多通道led恒流源驱动

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5672350A (en) * 1979-11-19 1981-06-16 Advantest Corp Variable current source
JPS5750139A (en) * 1980-09-10 1982-03-24 Toshiba Corp Hysteresis circuit
US4608530A (en) * 1984-11-09 1986-08-26 Harris Corporation Programmable current mirror
US4864162A (en) * 1988-05-10 1989-09-05 Grumman Aerospace Corporation Voltage variable FET resistor with chosen resistance-voltage relationship
JPH06343022A (ja) * 1993-06-01 1994-12-13 Fujitsu Ltd 電圧制御発振回路
US5583464A (en) * 1994-05-13 1996-12-10 Thinking Machines Corporation Resistor circuit for integrated circuit chip using insulated field effect transistors
US5457407A (en) * 1994-07-06 1995-10-10 Sony Electronics Inc. Binary weighted reference circuit for a variable impedance output buffer
US5483151A (en) * 1994-09-27 1996-01-09 Mitsubishi Denki Kabushiki Kaisha Variable current source for variably controlling an output current in accordance with a control voltage
US5793248A (en) * 1996-07-31 1998-08-11 Exel Microelectronics, Inc. Voltage controlled variable current reference

Also Published As

Publication number Publication date
WO1998005125A1 (en) 1998-02-05
US5793248A (en) 1998-08-11
CA2261733A1 (en) 1998-02-05
EP0916187A4 (en) 1999-12-29
CN1231780A (zh) 1999-10-13
KR20000029660A (ko) 2000-05-25
KR100414596B1 (ko) 2004-01-13
EP0916187A1 (en) 1999-05-19
AU3892497A (en) 1998-02-20

Similar Documents

Publication Publication Date Title
JP2001500997A (ja) 電圧制御された可変参照電流
US7602162B2 (en) Voltage regulator with over-current protection
US6972550B2 (en) Bandgap reference voltage generator with a low-cost, low-power, fast start-up circuit
JP2001526420A (ja) 内部cmos基準発生器および電圧調整器
GB2267003A (en) Current-limiting cicuit and constant voltage source therefor; current regulator
WO1998005125A9 (en) Voltage controlled variable current reference
WO1987005760A1 (en) Cmos voltage translator
EP0760555B9 (en) Current generator circuit having a wide frequency response
JP2003223232A (ja) 電流源回路
JPH06177733A (ja) パワーmosfetの駆動回路
US20050259375A1 (en) Overcurrent protection circuit
JP3278673B2 (ja) 定電圧発生回路
USRE37876E1 (en) Power supply switch reference circuitry
EP0971280A1 (en) Voltage regulator and method of regulating voltage
JPH1032475A (ja) 負荷駆動回路
JP2637294B2 (ja) センスアンプ回路
KR970013312A (ko) 반도체 집적회로
KR100348003B1 (ko) 적응형출력전류구동기
JPH05259833A (ja) コンパレ−タ始動回路
US7312601B2 (en) Start-up circuit for a current generator
JPH08111615A (ja) 電力増幅回路
US6147529A (en) Voltage sensing circuit
EP0891651A2 (en) Amplifier with improved output voltage swing
JPS6124325A (ja) スイツチング回路
JP2001282374A (ja) 半導体装置

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20040720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071121

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090812

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091208