JP2001526420A - 内部ｃｍｏｓ基準発生器および電圧調整器 - Google Patents
内部ｃｍｏｓ基準発生器および電圧調整器Info
- Publication number
- JP2001526420A JP2001526420A JP2000524711A JP2000524711A JP2001526420A JP 2001526420 A JP2001526420 A JP 2001526420A JP 2000524711 A JP2000524711 A JP 2000524711A JP 2000524711 A JP2000524711 A JP 2000524711A JP 2001526420 A JP2001526420 A JP 2001526420A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- node
- reference signal
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
Abstract
(57)【要約】
本発明の一実施形態は、システム電圧レベルを有するシステム電圧源から基準電圧を有する基準信号を得るための、基準発生器および電圧回路（１１０）を含んでおり、基準電圧レベルは、システム電圧レベルの変化および温度変化に実質的に影響されない。回路（１１０）は、電圧基準サブ回路（１１２）、電圧調整器サブ回路（１１４）、電圧トランスレータサブ回路（１１６）、フィルタサブ回路（１１８）、および出力サブ回路（１２０）を含む。
Description
【０００１】 （発明の属する分野） 本発明は、主に、電圧調整目的に用いられる回路に関する。具体的には、本発
明は、システム電圧源から基準電圧信号を得、基準電圧信号を調整することによ
り、システム電圧レベルの変化、環境温度の変化、および回路構成部品のプロセ
スに関連する変化、に実質的に影響されない回路、に関する。
明は、システム電圧源から基準電圧信号を得、基準電圧信号を調整することによ
り、システム電圧レベルの変化、環境温度の変化、および回路構成部品のプロセ
スに関連する変化、に実質的に影響されない回路、に関する。
【０００２】 （先行技術の詳細な説明） 電子システムは典型的には、その電子的サブシステム用のシステム電圧レベル
Ｖｄｄを提供する、システム電圧源を含んでいる。電子サブシステムのなかには
、システム電圧レベルＶｄｄに等しくない特に安定した電圧レベルを提供する電
圧源を必要とするものもある。例えば、携帯型コンピュータにおいて用いられて
いるフラッシュメモリ部品のような半導体メモリ記憶システムは、基準電圧が所
定の許容レベル以内に保たれていない場合、性能に悪影響が出る。
Ｖｄｄを提供する、システム電圧源を含んでいる。電子サブシステムのなかには
、システム電圧レベルＶｄｄに等しくない特に安定した電圧レベルを提供する電
圧源を必要とするものもある。例えば、携帯型コンピュータにおいて用いられて
いるフラッシュメモリ部品のような半導体メモリ記憶システムは、基準電圧が所
定の許容レベル以内に保たれていない場合、性能に悪影響が出る。
【０００３】 先行技術の中には、システム電圧源から基準電圧信号を得るための多種多様な
方法や回路デバイスが存在する。電圧レベルを調整するための方法および回路デ
バイスにも色々なものがある。
方法や回路デバイスが存在する。電圧レベルを調整するための方法および回路デ
バイスにも色々なものがある。
【０００４】 図１は、先行技術の１例としての電圧調整器回路１０の模式図である。回路１
０は、以下を含む：システム電圧源１２と；電圧源１２に接続された１つの端子
およびノード１６に接続された反対側の端子を含む第１の抵抗器１４ならびに接
地された１つの端子およびノード１６に接続された反対側の端子を有する第２の
抵抗器１８、を含む分圧器と；ノード１６に接続された基準入力２２、フィード
バック入力２４、システム電圧源１２に接続された電力入力２８、および出力２
６を有する演算増幅器（ＯＰ−Ａｍｐ）２０と；ＯＰ−Ａｍｐの出力２６に接続
されたベース３２、接地されたコレクタ３６、およびエミッタ３４を有する第１
のバイポーラートランジスタ３０と；エミッタ３４に接続された１つの端子を有
し、かつ反対側の端子を有するバイアス抵抗器３８と；バイアス抵抗器３８の反
対側の端子に接続されたベース４２、システム電圧源１２に接続されたエミッタ
４４、およびノード４７に接続されたコレクタ４６、を有する第２のバイポーラ
ートランジスタ４０と；ノード４８に接続された１つの端子および接地された反
対側の端子を有する負荷抵抗器５０と；ノード４８に接続された１つの端子およ
び接地された反対側の端子を有するコンデンサ５２。回路１０は、端子４７およ
び端子４８の間に出力基準電圧Ｖｒを発生する。Ｏｐ−Ａｍｐ２０のフィードバ
ック入力２４は端子４８に接続されている。スイッチ５４は、端子４７と端子４
８とを選択的に接続する。
０は、以下を含む：システム電圧源１２と；電圧源１２に接続された１つの端子
およびノード１６に接続された反対側の端子を含む第１の抵抗器１４ならびに接
地された１つの端子およびノード１６に接続された反対側の端子を有する第２の
抵抗器１８、を含む分圧器と；ノード１６に接続された基準入力２２、フィード
バック入力２４、システム電圧源１２に接続された電力入力２８、および出力２
６を有する演算増幅器（ＯＰ−Ａｍｐ）２０と；ＯＰ−Ａｍｐの出力２６に接続
されたベース３２、接地されたコレクタ３６、およびエミッタ３４を有する第１
のバイポーラートランジスタ３０と；エミッタ３４に接続された１つの端子を有
し、かつ反対側の端子を有するバイアス抵抗器３８と；バイアス抵抗器３８の反
対側の端子に接続されたベース４２、システム電圧源１２に接続されたエミッタ
４４、およびノード４７に接続されたコレクタ４６、を有する第２のバイポーラ
ートランジスタ４０と；ノード４８に接続された１つの端子および接地された反
対側の端子を有する負荷抵抗器５０と；ノード４８に接続された１つの端子およ
び接地された反対側の端子を有するコンデンサ５２。回路１０は、端子４７およ
び端子４８の間に出力基準電圧Ｖｒを発生する。Ｏｐ−Ａｍｐ２０のフィードバ
ック入力２４は端子４８に接続されている。スイッチ５４は、端子４７と端子４
８とを選択的に接続する。
【０００５】 分圧器は、システム電圧源１２に応答して、ソース基準電圧レベルＶｒｅｆを
ノード１６において発生する。Ｏｐ−Ａｍｐ２０は、入力２２において受信され
たソース基準電圧レベルＶｒｅｆ、およびフィードバック入力２４において受信
された出力電圧基準レベルＶｒに応答して、出力電圧レベルＶＯを出力２６にお
いて発生する。ここで電圧レベルＶＯは、ソース基準電圧レベルＶｒｅｆと出力
電圧基準レベルＶＲとの間の差に比例している。出力電圧レベルＶＯは、Ｖｒｅ
ｆ＜ＶＲの場合は増加し、Ｖｒｅｆ＞ＶＲの場合は減少する。
ノード１６において発生する。Ｏｐ−Ａｍｐ２０は、入力２２において受信され
たソース基準電圧レベルＶｒｅｆ、およびフィードバック入力２４において受信
された出力電圧基準レベルＶｒに応答して、出力電圧レベルＶＯを出力２６にお
いて発生する。ここで電圧レベルＶＯは、ソース基準電圧レベルＶｒｅｆと出力
電圧基準レベルＶＲとの間の差に比例している。出力電圧レベルＶＯは、Ｖｒｅ
ｆ＜ＶＲの場合は増加し、Ｖｒｅｆ＞ＶＲの場合は減少する。
【０００６】 トランジスタ４０は、ｐ−ｎ−ｐタイプのバイポーラートランジスタであり、
アクティブモードのときには、トランジスタ４０を通るコレクタ電流ＩＣ２は、
トランジスタ４０のベース接点にかかっている正バイアスＶＥＢ１が減少するに
つれて増加する。
アクティブモードのときには、トランジスタ４０を通るコレクタ電流ＩＣ２は、
トランジスタ４０のベース接点にかかっている正バイアスＶＥＢ１が減少するに
つれて増加する。
【０００７】 Ｖｒｅｆ＝Ｖｒのとき、Ｏｐ−Ａｍｐの出力２６において提供される出力電圧
レベルＶＯは閾レベルにあり、トランジスタ４０はアクティブ領域にあり、そし
てノード４７およびノード４８間の出力基準電圧レベルＶｒは約３．３ボルトで
ある。電力供給の変化によりシステム電圧レベルＶｄｄが増加した場合、出力端
子において発生する出力電圧基準レベルＶｒは増加する。それに応答して、Ｏｐ
−Ａｍｐの出力２６において提供される出力電圧レベルＶＯは増加し、その結果
、トランジスタ４０を通るコレクタ電流ＩＣ２が減少し、出力電圧基準レベルＶ
ｒが減少し、これによりＶｄｄの増加は補償される。
レベルＶＯは閾レベルにあり、トランジスタ４０はアクティブ領域にあり、そし
てノード４７およびノード４８間の出力基準電圧レベルＶｒは約３．３ボルトで
ある。電力供給の変化によりシステム電圧レベルＶｄｄが増加した場合、出力端
子において発生する出力電圧基準レベルＶｒは増加する。それに応答して、Ｏｐ
−Ａｍｐの出力２６において提供される出力電圧レベルＶＯは増加し、その結果
、トランジスタ４０を通るコレクタ電流ＩＣ２が減少し、出力電圧基準レベルＶ
ｒが減少し、これによりＶｄｄの増加は補償される。
【０００８】 システム電圧レベルＶｄｄが減少する場合、出力端子において発生する出力電
圧基準レベルＶｒは減少する。それに応答して、Ｏｐ−Ａｍｐの出力２６におい
て提供される電圧レベルＶＯは減少し、その結果電圧レベルＶＥＢ１が減少し、
ＶＥＢ１が減少した結果トランジスタ４０を通るコレクタ電流ＩＣ２が増加し、
出力電圧基準レベルＶｒが増加し、これによりＶｄｄの減少が補償される。この
技術が有する問題は、ＶｒｅｆおよびＶｄｄ間の比例関係により、Ｖｄｄの変動
がＶｒｅｆを変化させることである。このことによりＶｒはＶｄｄの変化に追随
する。一例としては、Ｖｄｄが１０％降下した場合、ＶｒｅｆもＶｒと同様に１
０％降下する。
圧基準レベルＶｒは減少する。それに応答して、Ｏｐ−Ａｍｐの出力２６におい
て提供される電圧レベルＶＯは減少し、その結果電圧レベルＶＥＢ１が減少し、
ＶＥＢ１が減少した結果トランジスタ４０を通るコレクタ電流ＩＣ２が増加し、
出力電圧基準レベルＶｒが増加し、これによりＶｄｄの減少が補償される。この
技術が有する問題は、ＶｒｅｆおよびＶｄｄ間の比例関係により、Ｖｄｄの変動
がＶｒｅｆを変化させることである。このことによりＶｒはＶｄｄの変化に追随
する。一例としては、Ｖｄｄが１０％降下した場合、ＶｒｅｆもＶｒと同様に１
０％降下する。
【０００９】 一般的に、システム電圧レベルＶｄｄの変動は、電力供給の変化およびその他
の同様の影響により生じ得る。基準発生器により発生された基準電圧レベルの変
動は、環境温度の変化によりしばしば発生する。例えば、電子システムの環境温
度の変化は、０℃〜９５℃の範囲にわたり得る。基準電圧レベルの変動はまた、
基準発生器の回路構成部品のプロセスに関連する変化によっても起こり得る。相
補型金属酸化膜半導体（ＣＭＯＳ）技術を用いて作成された基準発生器回路は、
基準発生器の回路部品のプロセスに関連する変化に起因する電圧変動に特に影響
を受けやすい。これは部分的には、ＮチャネルおよびＰチャネルのトランジスタ
は、異なる温度下では異った動作をすることが知られているためである。
の同様の影響により生じ得る。基準発生器により発生された基準電圧レベルの変
動は、環境温度の変化によりしばしば発生する。例えば、電子システムの環境温
度の変化は、０℃〜９５℃の範囲にわたり得る。基準電圧レベルの変動はまた、
基準発生器の回路構成部品のプロセスに関連する変化によっても起こり得る。相
補型金属酸化膜半導体（ＣＭＯＳ）技術を用いて作成された基準発生器回路は、
基準発生器の回路部品のプロセスに関連する変化に起因する電圧変動に特に影響
を受けやすい。これは部分的には、ＮチャネルおよびＰチャネルのトランジスタ
は、異なる温度下では異った動作をすることが知られているためである。
【００１０】 必要とされているのは、システム電圧レベルＶｄｄを有するシステム電圧源か
ら基準電圧を有する基準信号を得、基準信号を調整し、これにより基準電圧レベ
ルがシステム電圧レベルＶｄｄおよび電流負荷の変化に実質的に影響されない、
回路である。
ら基準電圧を有する基準信号を得、基準信号を調整し、これにより基準電圧レベ
ルがシステム電圧レベルＶｄｄおよび電流負荷の変化に実質的に影響されない、
回路である。
【００１１】 また、相補型金属酸化膜半導体（ＣＭＯＳ）技術を用いて作成された回路も必
要である。
要である。
【００１２】 さらに、基準信号の電圧レベルが、回路部品のプロセス特性および温度特性に
より生じる回路部品の挙動の変化に実質的に影響されない回路、も必要である。
より生じる回路部品の挙動の変化に実質的に影響されない回路、も必要である。
【００１３】 （発明の要旨） 本発明の目的は、システム電圧レベルを有するシステム電圧源から、基準電圧
を有する基準信号を得るための回路であって、基準電圧レベルがシステム電圧レ
ベルの変化および温度変化に実質的に影響されないように基準電圧レベルを調整
するための回路を提供することである。
を有する基準信号を得るための回路であって、基準電圧レベルがシステム電圧レ
ベルの変化および温度変化に実質的に影響されないように基準電圧レベルを調整
するための回路を提供することである。
【００１４】 簡潔に言えば、本開示における好ましい本発明の実施形態は、システム電圧レ
ベルを有するシステム電圧源から基準電圧を有する基準信号を得、基準電圧レベ
ルを調整する回路を含む。本回路は、出力サブ回路、基準発生器サブ回路、調整
器サブ回路、トランスレータサブ回路、およびローパスフィルタサブ回路、を含
む。
ベルを有するシステム電圧源から基準電圧を有する基準信号を得、基準電圧レベ
ルを調整する回路を含む。本回路は、出力サブ回路、基準発生器サブ回路、調整
器サブ回路、トランスレータサブ回路、およびローパスフィルタサブ回路、を含
む。
【００１５】 システム電圧源に接続された出力サブ回路は、電圧制御信号に応答し、基準電
圧レベルがシステム電圧レベル以下になるような基準信号を発生するように、動
作する。基準発生器サブ回路は、基準信号に応答して、温度変化および基準信号
の変化に実質的に影響されることのない主要電圧レベルを発生するように、動作
する。
圧レベルがシステム電圧レベル以下になるような基準信号を発生するように、動
作する。基準発生器サブ回路は、基準信号に応答して、温度変化および基準信号
の変化に実質的に影響されることのない主要電圧レベルを発生するように、動作
する。
【００１６】 基準発生器サブ回路は以下を含む： 基準信号を受信するように接続されたソ
ース、接地されたゲート、および主要電圧レベルが発生される場所である第１の
ノードに接続されたドレインを有するｐチャネルの第１のトランジスタと；基準
信号を受信するよう接続された第１の端子および第１のノードに接続された第２
の端子を有する抵抗器と；基準信号を受信するよう接続されたゲート、第１のノ
ードに接続されたドレイン、および第２のノードに接続されたソースを有する、
Ｎチャネルの第２のトランジスタ。基準発生器サブ回路はまた、基準信号を受信
するよう接続されたゲート、第１のノードに接続されたドレイン、および第２の
ノードに接続されたソースを有し、主要電圧レベルを調整するために用られる少
なくとも１つのトリムトランジスタを、有し得る。
ース、接地されたゲート、および主要電圧レベルが発生される場所である第１の
ノードに接続されたドレインを有するｐチャネルの第１のトランジスタと；基準
信号を受信するよう接続された第１の端子および第１のノードに接続された第２
の端子を有する抵抗器と；基準信号を受信するよう接続されたゲート、第１のノ
ードに接続されたドレイン、および第２のノードに接続されたソースを有する、
Ｎチャネルの第２のトランジスタ。基準発生器サブ回路はまた、基準信号を受信
するよう接続されたゲート、第１のノードに接続されたドレイン、および第２の
ノードに接続されたソースを有し、主要電圧レベルを調整するために用られる少
なくとも１つのトリムトランジスタを、有し得る。
【００１７】 調整器サブ回路は、基準信号を受信するよう接続されたソース、第１のノード
に接続されたゲート、および電圧制御信号が発生される場所である第３のノード
に接続されたドレインを有する、第４のトランジスタを含む。調整器サブ回路は
また、第３のノードに接続されたドレイン、第２のノードに接続されたソース、
および入来信号に対応するゲートを含む、別のトランジスタをも含む。調整器サ
ブ回路は、基準信号および主要電圧レベルに応答し、電圧制御信号を発生するよ
うに動作する。トランスレータサブ回路はシステム電圧源に接続され、電圧制御
信号を増幅する機能をもつ。ローパスフィルタサブ回路は、電圧制御信号からジ
ッターを除去するのに用いられる。出力サブ回路は、電圧制御信号を受信するよ
う接続されたゲート、システム電圧源に接続されたソース、および基準信号が提
供される場所である出力端子に接続されたドレインを有する、出力トランジスタ
を含む。
に接続されたゲート、および電圧制御信号が発生される場所である第３のノード
に接続されたドレインを有する、第４のトランジスタを含む。調整器サブ回路は
また、第３のノードに接続されたドレイン、第２のノードに接続されたソース、
および入来信号に対応するゲートを含む、別のトランジスタをも含む。調整器サ
ブ回路は、基準信号および主要電圧レベルに応答し、電圧制御信号を発生するよ
うに動作する。トランスレータサブ回路はシステム電圧源に接続され、電圧制御
信号を増幅する機能をもつ。ローパスフィルタサブ回路は、電圧制御信号からジ
ッターを除去するのに用いられる。出力サブ回路は、電圧制御信号を受信するよ
う接続されたゲート、システム電圧源に接続されたソース、および基準信号が提
供される場所である出力端子に接続されたドレインを有する、出力トランジスタ
を含む。
【００１８】 本発明の利点は、基準信号の電圧レベルが、電圧源のシステム電圧レベルＶｄ
ｄの変化に実質的に影響されないことである。
ｄの変化に実質的に影響されないことである。
【００１９】 別の利点は、基準電圧レベルが、回路部品のプロセス特性および温度特性に起
因する回路部品の挙動の変化に実質的に影響されることがないことである。
因する回路部品の挙動の変化に実質的に影響されることがないことである。
【００２０】 本発明の前述およびその他の目的、特徴および利点は、幾つかの図面に言及す
る、以下の好適な実施形態の詳細な説明により、明らかになるであろう。
る、以下の好適な実施形態の詳細な説明により、明らかになるであろう。
【００２１】 （好適な実施形態の詳細な説明） 図面を参照して、図２は、本発明の原理によるＣＭＯＳ基準発生器および電圧
調整回路１１０を示す。回路１１０は、基準発生器サブ回路１１２、電圧調整器
サブ回路１１４、電圧トランスレータサブ回路１１６、ＲＣフィルタサブ回路１
１８、出力サブ回路１２０、および電力保存サブ回路１２１、を含む。
調整回路１１０を示す。回路１１０は、基準発生器サブ回路１１２、電圧調整器
サブ回路１１４、電圧トランスレータサブ回路１１６、ＲＣフィルタサブ回路１
１８、出力サブ回路１２０、および電力保存サブ回路１２１、を含む。
【００２２】 基準発生器サブ回路１１２は、基準信号ＶＲを受信するよう接続されたゲート
１２４、ノード１２８に接続されたドレイン１２６、およびノード１３２に接続
されたソース１３０を有するトランジスタ１２２、を含む。サブ回路１１２はま
た、基準信号ＶＲを受信するよう接続された第１の端子およびノード１２８に接
続された第２の端子を有する、抵抗器１３４を含む。サブ回路１１２はさらに、
基準信号ＶＲを受信するよう接続されたソース１３８、接地されたゲート１３９
、および主要基準ノード１４２に接続されたドレイン１４０、を有するトランジ
スタ１３６、を含む。
１２４、ノード１２８に接続されたドレイン１２６、およびノード１３２に接続
されたソース１３０を有するトランジスタ１２２、を含む。サブ回路１１２はま
た、基準信号ＶＲを受信するよう接続された第１の端子およびノード１２８に接
続された第２の端子を有する、抵抗器１３４を含む。サブ回路１１２はさらに、
基準信号ＶＲを受信するよう接続されたソース１３８、接地されたゲート１３９
、および主要基準ノード１４２に接続されたドレイン１４０、を有するトランジ
スタ１３６、を含む。
【００２３】 調整器サブ回路１１４は、基準信号ＶＲを受信するよう接続されたソース１５
２、基準ノード１４２に接続されたゲート１５３、およびノード１５６に接続さ
れたドレイン１５４を有する、トランジスタ１５０を含む。サブ回路１１４はま
た、ノード１５６に接続されたドレイン１６０、ノード１６４に接続されたゲー
ト１６２、およびノード１３２に接続されたソース１６６を有する、トランジス
タ１５８を含む。
２、基準ノード１４２に接続されたゲート１５３、およびノード１５６に接続さ
れたドレイン１５４を有する、トランジスタ１５０を含む。サブ回路１１４はま
た、ノード１５６に接続されたドレイン１６０、ノード１６４に接続されたゲー
ト１６２、およびノード１３２に接続されたソース１６６を有する、トランジス
タ１５８を含む。
【００２４】 電力保存サブ回路１２１は、ノード１３２に接続されたドレイン１６９、リセ
ット信号ｒｓｔを受信するよう接続されたゲート１７０、および接地されたソー
ス１７１を有する、トランジスタ１６８を含む。サブ回路１２１はまた、トラン
ジスタ１６８のゲート１７０に接続されたノード１６４に接続されたゲート１７
４、ノード１７８に接続されたドレイン１７６、および接地されたソース１８０
を有する、トランジスタ１７２を含む。
ット信号ｒｓｔを受信するよう接続されたゲート１７０、および接地されたソー
ス１７１を有する、トランジスタ１６８を含む。サブ回路１２１はまた、トラン
ジスタ１６８のゲート１７０に接続されたノード１６４に接続されたゲート１７
４、ノード１７８に接続されたドレイン１７６、および接地されたソース１８０
を有する、トランジスタ１７２を含む。
【００２５】 電圧トランスレータサブ回路１１６は、システム電圧レベルＶｄｄを提供する
システム電圧源１８５に接続されたソース１８４、接地されたゲート１８６、お
よびノード１９０に接続されたドレイン１８８を有する、トランジスタ１８２を
含む。サブ回路１１６はまた、ノード１５６に接続されたゲート１９４、ノード
１９０に接続されたドレイン１９６、およびノード１７８に接続されたソース１
９８を有する、トランジスタ１９２を含む。サブ回路１１６はさらに、ノード１
９０に接続されたゲート２０２、ノード２０６に接続されたドレイン２０４、お
よびノード１７８に接続されたソース２０８を有する、トランジスタ２００を含
む。さらに、サブ回路１１６は、システム電圧源１８５に接続されたソース２１
２、接地されたゲート２１４、およびノード２０６に接続されたドレイン２１６
を有する、トランジスタ２１０を含む。
システム電圧源１８５に接続されたソース１８４、接地されたゲート１８６、お
よびノード１９０に接続されたドレイン１８８を有する、トランジスタ１８２を
含む。サブ回路１１６はまた、ノード１５６に接続されたゲート１９４、ノード
１９０に接続されたドレイン１９６、およびノード１７８に接続されたソース１
９８を有する、トランジスタ１９２を含む。サブ回路１１６はさらに、ノード１
９０に接続されたゲート２０２、ノード２０６に接続されたドレイン２０４、お
よびノード１７８に接続されたソース２０８を有する、トランジスタ２００を含
む。さらに、サブ回路１１６は、システム電圧源１８５に接続されたソース２１
２、接地されたゲート２１４、およびノード２０６に接続されたドレイン２１６
を有する、トランジスタ２１０を含む。
【００２６】 ＲＣフィルタサブ回路１１８は、接地されたゲート２２０、ノード２０６に接
続されたソース２２２、およびノード２２６に接続されたドレイン２２４を有す
る、トランジスタ２１８を含む。サブ回路２１８はまた、接地された一方の端子
およびノード２２６に接続された他方の端子を有する、コンデンサ２２８を含む
。一実施形態において、コンデンサ２２８は、ドレインおよびソースの両方が接
地されたＮＭＯＳトランジスタとして作成され、これによりトランジスタのゲー
トと本体との間にキャパシタンスが提供される。
続されたソース２２２、およびノード２２６に接続されたドレイン２２４を有す
る、トランジスタ２１８を含む。サブ回路２１８はまた、接地された一方の端子
およびノード２２６に接続された他方の端子を有する、コンデンサ２２８を含む
。一実施形態において、コンデンサ２２８は、ドレインおよびソースの両方が接
地されたＮＭＯＳトランジスタとして作成され、これによりトランジスタのゲー
トと本体との間にキャパシタンスが提供される。
【００２７】 出力サブ回路１２０は、ノード２２６に接続されたゲート２３２、システム電
圧源１８５に接続されたソース２３４、およびノード２３８に接続されたドレイ
ン２３６を有する、トランジスタ２３０を含む。
圧源１８５に接続されたソース２３４、およびノード２３８に接続されたドレイ
ン２３６を有する、トランジスタ２３０を含む。
【００２８】 図示された実施形態において、トランジスタ１２２、１４４、１５８、１６８
、１７２、１９２、２００および２２８はＮチャネルのＣＭＯＳトランジスタで
あり、トランジスタ１３６、１５０、１８２、２１０、２２０および２３０はＰ
チャネルのＣＭＯＳトランジスタであり、そしてシステム電圧源１８５により提
供されるシステム電圧レベルＶｄｄは、５Ｖにほぼ等しい。しかし、システム電
圧レベルＶｄｄは、Ｖｄｄが回路１１０により発生された基準電圧信号の電圧レ
ベルＶｒよりも高い限り、５Ｖ以外であり得る。
、１７２、１９２、２００および２２８はＮチャネルのＣＭＯＳトランジスタで
あり、トランジスタ１３６、１５０、１８２、２１０、２２０および２３０はＰ
チャネルのＣＭＯＳトランジスタであり、そしてシステム電圧源１８５により提
供されるシステム電圧レベルＶｄｄは、５Ｖにほぼ等しい。しかし、システム電
圧レベルＶｄｄは、Ｖｄｄが回路１１０により発生された基準電圧信号の電圧レ
ベルＶｒよりも高い限り、５Ｖ以外であり得る。
【００２９】 トランジスタ１５８は、トランジスタ１５０よりもずっと小さいサイズとなる
よう選択され、その結果、トランジスタ１５０がＯＦＦ状態の場合に、トランジ
スタ１５８がノード１５６を０Ｖにほぼ等しい電圧レベルに維持することにより
、ノード１５６は浮動せず、これにより既知の電圧レベルが維持される。トラン
ジスタ１５０は、トランジスタ１５８よりも数百倍大きい。例えば、トランジス
タ１５０が３００／１のサイズであって、トランジスタ１５８が１／８のサイズ
であってもよい。トランジスタ１５８のサイズは非常に小さいので、電流をほと
んど消費せず、大型の抵抗器のような機能をする。
よう選択され、その結果、トランジスタ１５０がＯＦＦ状態の場合に、トランジ
スタ１５８がノード１５６を０Ｖにほぼ等しい電圧レベルに維持することにより
、ノード１５６は浮動せず、これにより既知の電圧レベルが維持される。トラン
ジスタ１５０は、トランジスタ１５８よりも数百倍大きい。例えば、トランジス
タ１５０が３００／１のサイズであって、トランジスタ１５８が１／８のサイズ
であってもよい。トランジスタ１５８のサイズは非常に小さいので、電流をほと
んど消費せず、大型の抵抗器のような機能をする。
【００３０】 コンデンサ２４２は、下記にさらに説明するように、タンクコンデンサとして
作用し、ノード２３８において発生した基準信号Ｖｒからノイズを除去する。抵
抗器２４０およびコンデンサ２４２は、本発明の一部分ではないことに留意され
たい。
作用し、ノード２３８において発生した基準信号Ｖｒからノイズを除去する。抵
抗器２４０およびコンデンサ２４２は、本発明の一部分ではないことに留意され
たい。
【００３１】 （動作状態） 電力保存モードにおいて、リセット信号に応答する電力保存サブ回路１２１は
、回路１１０が使用されていないときに回路１１０の消費電力を低減する機能を
もつ。サブ回路１２１の電力保存モードについては、回路１１０のアクティブ動
作について以下に説明した後に説明する。回路１１０の動作中において、リセッ
ト信号は、電圧レベルがシステム電圧源１８５のシステム電圧レベルＶｄｄにほ
ぼ等しい、ハイ（ＨＩＧＨ）論理状態にある。回路１１０が非動作状態の間に、
リセット信号は、電圧レベルがほぼゼロであるロー（ＬＯＷ）論理状態にされる
。リセット信号がハイ論理状態にされるとき、トランジスタ１６８およびトラン
ジスタ１７２はオンになり、ノード１３２およびノード１７８における電圧は接
地電位へ引き下げられる。
、回路１１０が使用されていないときに回路１１０の消費電力を低減する機能を
もつ。サブ回路１２１の電力保存モードについては、回路１１０のアクティブ動
作について以下に説明した後に説明する。回路１１０の動作中において、リセッ
ト信号は、電圧レベルがシステム電圧源１８５のシステム電圧レベルＶｄｄにほ
ぼ等しい、ハイ（ＨＩＧＨ）論理状態にある。回路１１０が非動作状態の間に、
リセット信号は、電圧レベルがほぼゼロであるロー（ＬＯＷ）論理状態にされる
。リセット信号がハイ論理状態にされるとき、トランジスタ１６８およびトラン
ジスタ１７２はオンになり、ノード１３２およびノード１７８における電圧は接
地電位へ引き下げられる。
【００３２】 出力サブ回路１２０は、システム電圧源１８５において提供されているシステ
ム電圧レベルＶｄｄから、基準信号Ｖｒを得る。以下にさらに説明する通り、ゲ
ート２３２において受信された電圧制御信号により出力サブ回路１２０のトラン
ジスタ２３０がオンになる場合、ノード２３８において提供される基準信号Ｖｒ
の電圧レベルは、システム電圧レベルＶｄｄからトランジスタ２３０にかかる電
圧降下を引いたものにほぼ等しい。出力回路１２０は、以下にさらに説明される
通り、調整器サブ回路１１４の出力から、トランスレータサブ回路１１６および
ＲＣフィルタサブ回路１１８を介して受信される電圧制御信号に応答して、基準
信号Ｖｒの電圧レベルを変更するように動作する。
ム電圧レベルＶｄｄから、基準信号Ｖｒを得る。以下にさらに説明する通り、ゲ
ート２３２において受信された電圧制御信号により出力サブ回路１２０のトラン
ジスタ２３０がオンになる場合、ノード２３８において提供される基準信号Ｖｒ
の電圧レベルは、システム電圧レベルＶｄｄからトランジスタ２３０にかかる電
圧降下を引いたものにほぼ等しい。出力回路１２０は、以下にさらに説明される
通り、調整器サブ回路１１４の出力から、トランスレータサブ回路１１６および
ＲＣフィルタサブ回路１１８を介して受信される電圧制御信号に応答して、基準
信号Ｖｒの電圧レベルを変更するように動作する。
【００３３】 基準信号Ｖｒの電圧レベルは、回路１１０の構成部品のプロセス関連特性およ
び温度特性に起因する回路部品の挙動の変化に実質的に影響されず、また、シス
テム電圧源１８５のシステム電圧レベルＶｄｄの変動によって実質的に影響され
ることがない。システム電圧レベルＶｄｄの変動は、システム電源（図示せず）
の変動などの要因に起因し得る。
び温度特性に起因する回路部品の挙動の変化に実質的に影響されず、また、シス
テム電圧源１８５のシステム電圧レベルＶｄｄの変動によって実質的に影響され
ることがない。システム電圧レベルＶｄｄの変動は、システム電源（図示せず）
の変動などの要因に起因し得る。
【００３４】 基準発生器サブ回路１１２は、出力サブ回路１２０の出力端子において発生さ
れた基準信号Ｖｒに応答し、ノード１４２において主要基準電圧レベルＶｒ’を
起こすように動作する。ノード１４２における主要基準電圧レベルＶｒ’は、回
路１１０の環境中の温度変化、回路１１０の構成部品のプロセスに関連する変化
およびシステム電圧レベルＶｄｄの変化に起因する基準信号Ｖｒの変動に関わら
ず、実質的に一定のままである。例えば、回路１１０を擁する電子システムの環
境中の温度変化は、０℃〜９５℃の範囲にわたり得る。回路１１０を作成するの
に用いられるＮチャネルおよびＰチャネルのトランジスタは、様々な温度制約下
において異なって動作することで知られている。プロセスに関連する変化として
は、回路１１０の部品を製造するのに用いられるプロセス技術の変化による、デ
バイス特性の変化が含まれる。
れた基準信号Ｖｒに応答し、ノード１４２において主要基準電圧レベルＶｒ’を
起こすように動作する。ノード１４２における主要基準電圧レベルＶｒ’は、回
路１１０の環境中の温度変化、回路１１０の構成部品のプロセスに関連する変化
およびシステム電圧レベルＶｄｄの変化に起因する基準信号Ｖｒの変動に関わら
ず、実質的に一定のままである。例えば、回路１１０を擁する電子システムの環
境中の温度変化は、０℃〜９５℃の範囲にわたり得る。回路１１０を作成するの
に用いられるＮチャネルおよびＰチャネルのトランジスタは、様々な温度制約下
において異なって動作することで知られている。プロセスに関連する変化として
は、回路１１０の部品を製造するのに用いられるプロセス技術の変化による、デ
バイス特性の変化が含まれる。
【００３５】 基準発生器サブ回路１１２のトランジスタ１３６は、Ｐチャネルのトランジス
タであり、ゲート１３９が接地されているため、常時オン状態である。サブ回路
１２１のトランジスタ１６８がオンになるのと同時にノード１３２が接地電位ま
で引き下げられるとき、サブ回路１１２のトランジスタ１２２およびトランジス
タ１４４は、上述のようにオンになる。抵抗器１３４およびトランジスタ１２２
、１３６、および１４４の接続により、基準信号Ｖｒの電圧レベルは異なる。例
えば、基準電圧レベルＶｒが３．３Ｖのとき、基準ノード１４２における電圧レ
ベルは２Ｖである。トランジスタ１２２は、サイズが小さいトリムトランジスタ
であり、所望であれば基準信号Ｖｒの電圧レベルを低下させるために用いられる
。あるいは、トランジスタ１２２をサブ回路１２２から取り除いても、本発明の
趣旨から逸脱しない。
タであり、ゲート１３９が接地されているため、常時オン状態である。サブ回路
１２１のトランジスタ１６８がオンになるのと同時にノード１３２が接地電位ま
で引き下げられるとき、サブ回路１１２のトランジスタ１２２およびトランジス
タ１４４は、上述のようにオンになる。抵抗器１３４およびトランジスタ１２２
、１３６、および１４４の接続により、基準信号Ｖｒの電圧レベルは異なる。例
えば、基準電圧レベルＶｒが３．３Ｖのとき、基準ノード１４２における電圧レ
ベルは２Ｖである。トランジスタ１２２は、サイズが小さいトリムトランジスタ
であり、所望であれば基準信号Ｖｒの電圧レベルを低下させるために用いられる
。あるいは、トランジスタ１２２をサブ回路１２２から取り除いても、本発明の
趣旨から逸脱しない。
【００３６】 本発明の原理に従って、抵抗器１３４の抵抗値Ｒ１ならびにトランジスタ１３
６およびトランジスタ１４４のサイズは、ノード１４２における電圧レベルＶｒ
’が基準信号Ｖｒの電圧レベルの変動、温度変化、および回路１１０の要素のプ
ロセスに関連する特性変化に関わらず実質的に一定に維持されるように、選択さ
れる。また、温度およびプロセスの変化によるノード１４２における電圧レベル
Ｖｒ’への影響が最小になるように、回路１１０の構成部品の特性は、抵抗器１
３４およびトランジスタ１２２、１３６、および１４４用の適切な抵抗値および
トランジスタサイズを決定する際に考慮される、。温度およびプロセスの変動は
、抵抗器１３４、トランジスタ１３６およびトランジスタ１４４を適切に設計す
ることにより、補償される。これらの素子が異なる温度特性を有しているため、
補償が可能である。
６およびトランジスタ１４４のサイズは、ノード１４２における電圧レベルＶｒ
’が基準信号Ｖｒの電圧レベルの変動、温度変化、および回路１１０の要素のプ
ロセスに関連する特性変化に関わらず実質的に一定に維持されるように、選択さ
れる。また、温度およびプロセスの変化によるノード１４２における電圧レベル
Ｖｒ’への影響が最小になるように、回路１１０の構成部品の特性は、抵抗器１
３４およびトランジスタ１２２、１３６、および１４４用の適切な抵抗値および
トランジスタサイズを決定する際に考慮される、。温度およびプロセスの変動は
、抵抗器１３４、トランジスタ１３６およびトランジスタ１４４を適切に設計す
ることにより、補償される。これらの素子が異なる温度特性を有しているため、
補償が可能である。
【００３７】 温度が上昇するにつれて、トランジスタ１５０のＶｔは降下する。ノード１４
２における電圧が一定のである場合、トランジスタ１５０はオンになり、その結
果基準電圧Ｖｒは降下する。温度上昇の間Ｖｒを一定に維持するために、ノード
１４２における主要基準電圧Ｖｒ’は上昇して、トランジスタ１５０のＶｔの降
下を補償する。トランジスタ１３６のｐチャネルおよびトランジスタ１２４のｎ
チャネルを通る電流は、温度が上昇するにつれ減少するが、降下速度はトランジ
スタのサイズに依存する。抵抗器Ｒ１に関しては、Ｒ１を通る電流は、温度が高
くなればなるほど増加する。トランジスタ１３６およびトランジスタ１２４、お
よび抵抗器Ｒ１のサイズが比例して変化する場合にはノード１４２における電圧
は変化しないが、これらの異なる素子における温度に起因する電流の変化率は、
変化するであろう。
２における電圧が一定のである場合、トランジスタ１５０はオンになり、その結
果基準電圧Ｖｒは降下する。温度上昇の間Ｖｒを一定に維持するために、ノード
１４２における主要基準電圧Ｖｒ’は上昇して、トランジスタ１５０のＶｔの降
下を補償する。トランジスタ１３６のｐチャネルおよびトランジスタ１２４のｎ
チャネルを通る電流は、温度が上昇するにつれ減少するが、降下速度はトランジ
スタのサイズに依存する。抵抗器Ｒ１に関しては、Ｒ１を通る電流は、温度が高
くなればなるほど増加する。トランジスタ１３６およびトランジスタ１２４、お
よび抵抗器Ｒ１のサイズが比例して変化する場合にはノード１４２における電圧
は変化しないが、これらの異なる素子における温度に起因する電流の変化率は、
変化するであろう。
【００３８】 トランジスタ１３６およびトランジスタ１２４および抵抗器Ｒ１のサイズを比
例的に変更することにより、室温において必要なＶｒ’が維持され、かつＶｒ’
の上昇がｐチャネルトランジスタ１５０のＶｔの降下を補償するように、ノード
１４２の電流が温度とともに変化するような、サイズの組み合わせが確定され得
る。
例的に変更することにより、室温において必要なＶｒ’が維持され、かつＶｒ’
の上昇がｐチャネルトランジスタ１５０のＶｔの降下を補償するように、ノード
１４２の電流が温度とともに変化するような、サイズの組み合わせが確定され得
る。
【００３９】 製造プロセスがわずかに変化したとき、基準電圧Ｖｒは比較的一定にとどまら
なければならない。一例としては、プロセスが速い側へずれることによりトラン
ジスタのゲート長が狭くなってトランジスタ電流を増加させ且つトランジスタの
トリガ電圧閾値を減少させた場合、基準電圧Ｖｒは変化するべきではない。
なければならない。一例としては、プロセスが速い側へずれることによりトラン
ジスタのゲート長が狭くなってトランジスタ電流を増加させ且つトランジスタの
トリガ電圧閾値を減少させた場合、基準電圧Ｖｒは変化するべきではない。
【００４０】 製造プロセスによりトランジスタがより高速に動作させられる場合、トランジ
スタ１５０のＶｔは降下し、ノード１４２上のＶｒ’が同じ値とすれば、このこ
とによりノード１５６における電圧は増加し、この結果ノード１９０における電
圧は減少し、ノード２０６およびノード２３２における電圧は増加する。その後
、トランジスタ２３０はオフになりその結果Ｖｒはさらに降下する。この電圧降
下を補償するために、ノード１４２における電圧は上昇する必要がある。
スタ１５０のＶｔは降下し、ノード１４２上のＶｒ’が同じ値とすれば、このこ
とによりノード１５６における電圧は増加し、この結果ノード１９０における電
圧は減少し、ノード２０６およびノード２３２における電圧は増加する。その後
、トランジスタ２３０はオフになりその結果Ｖｒはさらに降下する。この電圧降
下を補償するために、ノード１４２における電圧は上昇する必要がある。
【００４１】 トランジスタ１３６のゲート長は最小値となるよう選択されるが、トランジス
タ１２４のゲート長は最小値よりも４０５倍幅広となるよう選択される。これに
よりトランジスタ１３６は、トランジスタ１２４よりもポリゲートのサイズ変化
に敏感となる。従って、ポリゲートが狭くなると、トランジスタ１３６を通る電
流は、トランジスタ１２４よりも速いペースで上昇し、その結果ノード１４２に
おける電圧が上昇する。このことにより、トランジスタ１５０のＶｔの降下（お
よび電流の増加）は補償される。
タ１２４のゲート長は最小値よりも４０５倍幅広となるよう選択される。これに
よりトランジスタ１３６は、トランジスタ１２４よりもポリゲートのサイズ変化
に敏感となる。従って、ポリゲートが狭くなると、トランジスタ１３６を通る電
流は、トランジスタ１２４よりも速いペースで上昇し、その結果ノード１４２に
おける電圧が上昇する。このことにより、トランジスタ１５０のＶｔの降下（お
よび電流の増加）は補償される。
【００４２】 製造プロセスが、遅い側へずれた場合、上記と反対のことが生じ、Ｖｒは変化
しない。すなわち、トランジスタ電流は減少し、トランジスタのトリガ電圧閾値
は増加し、その結果基準電圧Ｖｒは変化しない。
しない。すなわち、トランジスタ電流は減少し、トランジスタのトリガ電圧閾値
は増加し、その結果基準電圧Ｖｒは変化しない。
【００４３】 １つの実施形態において、抵抗器１３４の抵抗値Ｒ１は４Ｋオームであり、ト
ランジスタ１２２およびトランジスタ１３６のサイズはそれぞれ２０／４および
１３／０．７である。この実施形態において、システム電圧源１８５のシステム
電圧レベルＶｄｄが５Ｖから４．５Ｖへ変化する場合、基準ノード１４２におけ
る主要基準電圧レベルＶｒ’は０．０２〜０．０５ボルトしか変動しない。サブ
回路１１４およびサブ回路１２０は、Ｖｄｄの変動の結果ノード１４２における
電圧が変動するのを防ぐ。
ランジスタ１２２およびトランジスタ１３６のサイズはそれぞれ２０／４および
１３／０．７である。この実施形態において、システム電圧源１８５のシステム
電圧レベルＶｄｄが５Ｖから４．５Ｖへ変化する場合、基準ノード１４２におけ
る主要基準電圧レベルＶｒ’は０．０２〜０．０５ボルトしか変動しない。サブ
回路１１４およびサブ回路１２０は、Ｖｄｄの変動の結果ノード１４２における
電圧が変動するのを防ぐ。
【００４４】 調整器サブ回路１１４は、基準信号Ｖｒおよび基準ノード１４２において発生
した主要電圧レベルＶｒ’に応答し、トランスレータサブ回路１１６およびＲＣ
フィルタサブ回路１１８を介して出力サブ回路１２０のトランジスタ２３０のゲ
ート２３２へ提供される電圧制御信号を発生するように動作する。調整器サブ回
路１１４は、ノード１４２における主要基準電圧レベルＶｒ’および基準信号Ｖ
ｒの基準電圧レベルに応答して、ノード１５６において電圧を起こす。ソース１
５２において提供される基準信号Ｖｒの電圧レベルが、トランジスタ１５０のゲ
ート１５３に提供される基準ノード１４２における電圧レベルＶｒ’よりも１Ｖ
ｔ高いレベルまで増加するとき、サブ回路１１４のトランジスタ１５０はオンに
なる。例えば、システム電圧レベルＶｄｄが４．５Ｖから５．５Ｖまで変化した
場合、基準信号Ｖｒの電圧レベルは増加し、これによりトランジスタ１５０のソ
ース１５２の電位は増加し、かつ基準信号Ｖｒの電圧レベルはトランジスタ１２
２の伝導量の増加により電圧Ｖｒ’を低減させる。これにより、トランジスタ１
２２のコンダクタの増加による電圧Ｖｒ’は低減し、その結果トランジスタ１５
０の励振は増加する。
した主要電圧レベルＶｒ’に応答し、トランスレータサブ回路１１６およびＲＣ
フィルタサブ回路１１８を介して出力サブ回路１２０のトランジスタ２３０のゲ
ート２３２へ提供される電圧制御信号を発生するように動作する。調整器サブ回
路１１４は、ノード１４２における主要基準電圧レベルＶｒ’および基準信号Ｖ
ｒの基準電圧レベルに応答して、ノード１５６において電圧を起こす。ソース１
５２において提供される基準信号Ｖｒの電圧レベルが、トランジスタ１５０のゲ
ート１５３に提供される基準ノード１４２における電圧レベルＶｒ’よりも１Ｖ
ｔ高いレベルまで増加するとき、サブ回路１１４のトランジスタ１５０はオンに
なる。例えば、システム電圧レベルＶｄｄが４．５Ｖから５．５Ｖまで変化した
場合、基準信号Ｖｒの電圧レベルは増加し、これによりトランジスタ１５０のソ
ース１５２の電位は増加し、かつ基準信号Ｖｒの電圧レベルはトランジスタ１２
２の伝導量の増加により電圧Ｖｒ’を低減させる。これにより、トランジスタ１
２２のコンダクタの増加による電圧Ｖｒ’は低減し、その結果トランジスタ１５
０の励振は増加する。
【００４５】 トランジスタ１５０がオンになるとき、トランジスタ１５０はトランジスタ１
５８よりもずっと大きなサイズを有するため、ノード１５６における電圧レベル
は急速に上昇する。トランジスタ１５０がアクティブモードで動作するため、ト
ランジスタ１５０の励振は、トランジスタ１５０のゲート／ソース間のバイアス
により制御される。トランジスタ１５０の励振が増加するとき、ノード１５６に
おける電圧レベルは、基準信号Ｖｒからトランジスタ１５０にかかる電圧降下を
引いた電圧レベルに等しい最大値まで増加する。従って、ノード１５６における
電圧レベルは、ノード１４２において発生される主要基準電圧レベルＶｒ’およ
び基準信号Ｖｒの出力電圧レベルの関数である、トランジスタ１５０の励振によ
り調節される。サブ回路１１４は、トランスレータサブ回路１１６およびＲＣフ
ィルタサブ回路１１８を介して、出力サブ回路１２０のトランジスタ２３０のゲ
ート２３２に提供される電圧制御信号を、ノード１５６において提供すると言い
得る。
５８よりもずっと大きなサイズを有するため、ノード１５６における電圧レベル
は急速に上昇する。トランジスタ１５０がアクティブモードで動作するため、ト
ランジスタ１５０の励振は、トランジスタ１５０のゲート／ソース間のバイアス
により制御される。トランジスタ１５０の励振が増加するとき、ノード１５６に
おける電圧レベルは、基準信号Ｖｒからトランジスタ１５０にかかる電圧降下を
引いた電圧レベルに等しい最大値まで増加する。従って、ノード１５６における
電圧レベルは、ノード１４２において発生される主要基準電圧レベルＶｒ’およ
び基準信号Ｖｒの出力電圧レベルの関数である、トランジスタ１５０の励振によ
り調節される。サブ回路１１４は、トランスレータサブ回路１１６およびＲＣフ
ィルタサブ回路１１８を介して、出力サブ回路１２０のトランジスタ２３０のゲ
ート２３２に提供される電圧制御信号を、ノード１５６において提供すると言い
得る。
【００４６】 電圧トランスレータサブ回路１１６は、ノード１５６において発生した電圧制
御信号をトランスレートするよう動作し、これにより電圧トランスレータサブ回
路１１６は、基準信号Ｖｒの電圧レベルからではなくシステム電圧源１８５から
描いている。トランジスタ２３０はその電圧源をＶｄｄ１８５から受け取るため
、ノード２３２に位置するトランジスタ２３０のゲートは、同じ電源で動作しな
くてはならない。そうしないと、トランジスタ２３０は「オン」および「オフ」
されることができない。これが、トランスレータサブ回路１１６を設ける理由で
ある。
御信号をトランスレートするよう動作し、これにより電圧トランスレータサブ回
路１１６は、基準信号Ｖｒの電圧レベルからではなくシステム電圧源１８５から
描いている。トランジスタ２３０はその電圧源をＶｄｄ１８５から受け取るため
、ノード２３２に位置するトランジスタ２３０のゲートは、同じ電源で動作しな
くてはならない。そうしないと、トランジスタ２３０は「オン」および「オフ」
されることができない。これが、トランスレータサブ回路１１６を設ける理由で
ある。
【００４７】 サブ回路１１６のトランジスタ１８２は、Ｐチャネルのトランジスタであり、
ゲート１８６が接地されているため、常時オン状態である。上述のようにノード
１５６における電圧レベルが増加するとき、サブ回路１１６のトランジスタ１９
２の励振は増加する。トランジスタ１９２の励振が増加するとき、ノード１９０
における電圧レベルは減少するかまたは接地電圧まで引き下げられる。ノード１
９０における電圧レベルは、ノード１９０における電圧レベルがノード１５６に
おける電圧レベルの反転であることを除き、ノード１５６における電圧レベルに
追従する。すなわち、ノード１５６における電圧レベルが増加するとき、ノード
１９０における電圧レベルは減少する。上述した通り、ノード１５６における電
圧レベルは０Ｖから基準信号Ｖｒの電圧レベルの範囲をとる一方、ノード１９０
における電圧レベルがゼロとシステム電圧レベルＶｄｄとの間の範囲にある。
ゲート１８６が接地されているため、常時オン状態である。上述のようにノード
１５６における電圧レベルが増加するとき、サブ回路１１６のトランジスタ１９
２の励振は増加する。トランジスタ１９２の励振が増加するとき、ノード１９０
における電圧レベルは減少するかまたは接地電圧まで引き下げられる。ノード１
９０における電圧レベルは、ノード１９０における電圧レベルがノード１５６に
おける電圧レベルの反転であることを除き、ノード１５６における電圧レベルに
追従する。すなわち、ノード１５６における電圧レベルが増加するとき、ノード
１９０における電圧レベルは減少する。上述した通り、ノード１５６における電
圧レベルは０Ｖから基準信号Ｖｒの電圧レベルの範囲をとる一方、ノード１９０
における電圧レベルがゼロとシステム電圧レベルＶｄｄとの間の範囲にある。
【００４８】 同様に、ノード２０６において発生される電圧レベルは、ノード２０６におけ
る電圧がノード１９０における電圧レベルの反転であることを除き、ノード１９
０における電圧レベルに追従する。トランジスタ２１０は常時オン状態であり、
ノード２０６における電圧レベルを、システム電圧レベルＶｄｄからトランジス
タ２１０にかかる電圧降下を引いたものに等しくなるように励振する、抵抗器の
ように動作する。ノード１９０における電圧レベルが増加するとき、トランジス
タ２００の励振は増加し、ノード２０６における電圧レベルは接地電位まで引き
下げられる。トランジスタ１９２の励振が増加するとき、ノード１９０における
電圧レベルは接地電位まで引き下げられ、その結果トランジスタ２００の励振は
減少し、ノード２０６における電圧レベルは電圧レベルＶｄｄに引き上げられる
。そのため、ノード２０６における電圧レベルは、ほぼ０Ｖに等しい第１の電圧
レベルとシステム電圧レベルＶｄｄに等しい第２の電圧レベルとの間の範囲内に
ある。ノード２０６において発生した信号は、ノード１５６において発生した電
圧制御信号のトランスレート後の信号であり、ただし、ノード１５６は０からＶ
ｒまで変化する一方で、ノード２０６は０からＶｄｄに変化する点において異な
る。ノード２０６における電圧が増加するとき、出力サブ回路１２０のトランジ
スタ２３０の励振は減少する。
る電圧がノード１９０における電圧レベルの反転であることを除き、ノード１９
０における電圧レベルに追従する。トランジスタ２１０は常時オン状態であり、
ノード２０６における電圧レベルを、システム電圧レベルＶｄｄからトランジス
タ２１０にかかる電圧降下を引いたものに等しくなるように励振する、抵抗器の
ように動作する。ノード１９０における電圧レベルが増加するとき、トランジス
タ２００の励振は増加し、ノード２０６における電圧レベルは接地電位まで引き
下げられる。トランジスタ１９２の励振が増加するとき、ノード１９０における
電圧レベルは接地電位まで引き下げられ、その結果トランジスタ２００の励振は
減少し、ノード２０６における電圧レベルは電圧レベルＶｄｄに引き上げられる
。そのため、ノード２０６における電圧レベルは、ほぼ０Ｖに等しい第１の電圧
レベルとシステム電圧レベルＶｄｄに等しい第２の電圧レベルとの間の範囲内に
ある。ノード２０６において発生した信号は、ノード１５６において発生した電
圧制御信号のトランスレート後の信号であり、ただし、ノード１５６は０からＶ
ｒまで変化する一方で、ノード２０６は０からＶｄｄに変化する点において異な
る。ノード２０６における電圧が増加するとき、出力サブ回路１２０のトランジ
スタ２３０の励振は減少する。
【００４９】 電圧調整器回路１１４により発生されたノード１５６における電圧制御信号は
、システム電圧源１８５のシステム電圧レベルＶｄｄが増加し始めるとき、トラ
ンジスタ１５０が一時的にオンになった後再度オフになることにより基準信号Ｖ
ｒの電圧レベルを一定に保つため、振動する。次に、基準信号Ｖｒの電圧レベル
が増加し続けるにつれ、トランジスタ１５０は、オンとオフを繰返し続け、その
結果ノード１５６における電圧制御信号は、振動する。この振動はノード１９０
およびノード２０６に同様に影響を及ぼし、最終的には基準信号Ｖｒの電圧レベ
ルに望ましくない影響を及ぼす。
、システム電圧源１８５のシステム電圧レベルＶｄｄが増加し始めるとき、トラ
ンジスタ１５０が一時的にオンになった後再度オフになることにより基準信号Ｖ
ｒの電圧レベルを一定に保つため、振動する。次に、基準信号Ｖｒの電圧レベル
が増加し続けるにつれ、トランジスタ１５０は、オンとオフを繰返し続け、その
結果ノード１５６における電圧制御信号は、振動する。この振動はノード１９０
およびノード２０６に同様に影響を及ぼし、最終的には基準信号Ｖｒの電圧レベ
ルに望ましくない影響を及ぼす。
【００５０】 ＲＣフィルタサブ回路１１８は、ノード２０６において発生されるトランスレ
ート後の電圧制御信号の高周波成分がノード２２６まで通過するのを防ぐ一方で
、信号の低周波成分を通過させる、ローパスフィルタとして動作する。サブ回路
１１８のトランジスタ２１８は、接地されたゲート２２０を有するＰチャネルの
ＣＭＯＳトランジスタであるため抵抗器として働くので、常時オン状態である。
トランジスタ２１８は、非常に小さなサイズであり、コンデンサ２２８とともに
ＲＣ回路を形成するように設計される。
ート後の電圧制御信号の高周波成分がノード２２６まで通過するのを防ぐ一方で
、信号の低周波成分を通過させる、ローパスフィルタとして動作する。サブ回路
１１８のトランジスタ２１８は、接地されたゲート２２０を有するＰチャネルの
ＣＭＯＳトランジスタであるため抵抗器として働くので、常時オン状態である。
トランジスタ２１８は、非常に小さなサイズであり、コンデンサ２２８とともに
ＲＣ回路を形成するように設計される。
【００５１】 出力サブ回路１２０は、トランスレータサブ回路１１６およびＲＣフィルタサ
ブ回路１１８を介してトランジスタ２３０のゲート２３２へ提供される、調整器
サブ回路１１４により発生された電圧制御信号に応答し、基準信号の電圧Ｖｒを
変更するように動作する。調整器回路１１４がソース１５２において基準信号Ｖ
ｒの電圧レベルの増加を検出した場合、その基準信号Ｖｒの電圧レベルの増加を
補償するため、トランジスタ１５０の励振は増加し、トランジスタ２３０のゲー
ト２３２において提供される電圧制御信号の電圧レベルは増加してトランジスタ
２３０の励振を減少させる。調整器回路１１４がソース１５２において基準信号
Ｖｒの電圧レベルの減少を検出した場合、その基準信号Ｖｒの電圧レベルの降下
を補償するため、トランジスタ１５０の励振は減少し、トランジスタ２３０のゲ
ート２３２において提供される電圧制御信号の電圧レベルは、減少してトランジ
スタ２３０の励振を増加する。
ブ回路１１８を介してトランジスタ２３０のゲート２３２へ提供される、調整器
サブ回路１１４により発生された電圧制御信号に応答し、基準信号の電圧Ｖｒを
変更するように動作する。調整器回路１１４がソース１５２において基準信号Ｖ
ｒの電圧レベルの増加を検出した場合、その基準信号Ｖｒの電圧レベルの増加を
補償するため、トランジスタ１５０の励振は増加し、トランジスタ２３０のゲー
ト２３２において提供される電圧制御信号の電圧レベルは増加してトランジスタ
２３０の励振を減少させる。調整器回路１１４がソース１５２において基準信号
Ｖｒの電圧レベルの減少を検出した場合、その基準信号Ｖｒの電圧レベルの降下
を補償するため、トランジスタ１５０の励振は減少し、トランジスタ２３０のゲ
ート２３２において提供される電圧制御信号の電圧レベルは、減少してトランジ
スタ２３０の励振を増加する。
【００５２】 例えば、システム電圧源１８５のシステム電圧レベルＶｄｄが４．５Ｖから５
．５Ｖへ変化した場合、基準信号Ｖｒの出力電圧レベルはシステム電圧レベルＶ
ｄｄからトランジスタ２３０にかかる電圧降下を引いたものに等しいので、ノー
ド２３８において発生した基準信号Ｖｒの電圧レベルは増加する。上述の通り、
このような基準信号Ｖｒの電圧レベルの増加は、以下を含む回路挙動影響の原因
となる：（１）トランジスタ１５０の励振が増加する；（２）ノード１５６にお
ける電圧レベルが基準信号Ｖｒの電圧レベル方向に引き上げられ、これにより電
圧制御信号の電圧レベルが増加する；（３）トランジスタ１９２の励振が増加す
る；（４）ノード１９０における電圧レベルが接地方向に引き下げられる；（５
）トランジスタ２００の励振が減少する；（６）ノード２０６における電圧レベ
ルがＶｄｄ方向に引き上げられる；（７）トランジスタ２３０の励振が、トラン
ジスタ２３０のソースおよびゲート間のバイアスの減少のため減少し、これによ
り基準信号Ｖｒの電圧レベルがそれ以上増加するのが妨げられる。要するに、シ
ステム電圧レベルＶｄｄが増加するにつれ、ずっと遅い割合ではあるが基準信号
Ｖｒの電圧レベルも増加する。
．５Ｖへ変化した場合、基準信号Ｖｒの出力電圧レベルはシステム電圧レベルＶ
ｄｄからトランジスタ２３０にかかる電圧降下を引いたものに等しいので、ノー
ド２３８において発生した基準信号Ｖｒの電圧レベルは増加する。上述の通り、
このような基準信号Ｖｒの電圧レベルの増加は、以下を含む回路挙動影響の原因
となる：（１）トランジスタ１５０の励振が増加する；（２）ノード１５６にお
ける電圧レベルが基準信号Ｖｒの電圧レベル方向に引き上げられ、これにより電
圧制御信号の電圧レベルが増加する；（３）トランジスタ１９２の励振が増加す
る；（４）ノード１９０における電圧レベルが接地方向に引き下げられる；（５
）トランジスタ２００の励振が減少する；（６）ノード２０６における電圧レベ
ルがＶｄｄ方向に引き上げられる；（７）トランジスタ２３０の励振が、トラン
ジスタ２３０のソースおよびゲート間のバイアスの減少のため減少し、これによ
り基準信号Ｖｒの電圧レベルがそれ以上増加するのが妨げられる。要するに、シ
ステム電圧レベルＶｄｄが増加するにつれ、ずっと遅い割合ではあるが基準信号
Ｖｒの電圧レベルも増加する。
【００５３】 回路１１０はまた、出力ノード２３８から得られる負荷電流の増加も補償する
。負荷電流が増加するとき、基準信号Ｖｒの電圧レベルが減少してトランジスタ
１５０をオフにする傾向がある。これが原因となってノード１５６およびノード
２０６の電位は降下し、従ってトランジスタ２３０のゲート２３２における電圧
が低下し、これによりトランジスタ２３０の励振を増加し、基準信号Ｖｒの出力
電圧レベルがこれ以上減少するのを防ぐ。
。負荷電流が増加するとき、基準信号Ｖｒの電圧レベルが減少してトランジスタ
１５０をオフにする傾向がある。これが原因となってノード１５６およびノード
２０６の電位は降下し、従ってトランジスタ２３０のゲート２３２における電圧
が低下し、これによりトランジスタ２３０の励振を増加し、基準信号Ｖｒの出力
電圧レベルがこれ以上減少するのを防ぐ。
【００５４】 上記に述べた通り、電力保存サブ回路１２１の電力保存モードは、回路１１０
が使用されていないときの消費電力の低減を可能にする。リセット信号がロー（
ＬＯＷ）の場合、電力保存サブ回路１２１のトランジスタ１６８およびトランジ
スタ１７２はオフになり、ノード１３２およびノード１７８には電流は流れない
。そのためノード１５６の電位は、Ｖｒとほぼ等しい電圧レベルまで上がる。ノ
ード２０６における電圧レベルは、Ｖｄｄとほぼ等しい電圧レベルまで上がる。
そのため、ノード２２６における電圧はＶｄｄまで増加し、トランジスタ２３０
はオフになる。調整器の全消費電流量はゼロになる。
が使用されていないときの消費電力の低減を可能にする。リセット信号がロー（
ＬＯＷ）の場合、電力保存サブ回路１２１のトランジスタ１６８およびトランジ
スタ１７２はオフになり、ノード１３２およびノード１７８には電流は流れない
。そのためノード１５６の電位は、Ｖｒとほぼ等しい電圧レベルまで上がる。ノ
ード２０６における電圧レベルは、Ｖｄｄとほぼ等しい電圧レベルまで上がる。
そのため、ノード２２６における電圧はＶｄｄまで増加し、トランジスタ２３０
はオフになる。調整器の全消費電流量はゼロになる。
【００５５】 図３は、本発明の別の実施形態による基準発生器および電圧調整器回路の模式
図である。図示の回路は、回路１１０の要素（図１）に加え、さらにトランジス
タ２５０およびトランジスタ２６０を含む。トランジスタ２５０は、トランジス
タ１２２と並列に接続され、第１の補助基準信号Ｖｒ１を受信するよう接続され
たゲート２５２、ノード１４２に接続されたドレイン２５４、およびノード１３
２に接続されたソース２５６、を有する。同様に、トランジスタ２６０は、トラ
ンジスタ１２２およびトランジスタ２５０の両方に並列に接続され、第２の補助
基準信号Ｖｒ２を受信するよう接続されたゲート２６２、ノード１４２に接続さ
れたドレイン２６４、およびノード１３２に接続されたソース２６６、を有する
。補助基準信号Ｖｒ１および補助基準信号Ｖｒ２は、回路１１０により発生され
る基準信号Ｖｒの電圧レベルの微調整の際にトリム効果を得るために基準信号Ｖ
ｒに加えて使用可能な、補助基準電圧を提供する。
図である。図示の回路は、回路１１０の要素（図１）に加え、さらにトランジス
タ２５０およびトランジスタ２６０を含む。トランジスタ２５０は、トランジス
タ１２２と並列に接続され、第１の補助基準信号Ｖｒ１を受信するよう接続され
たゲート２５２、ノード１４２に接続されたドレイン２５４、およびノード１３
２に接続されたソース２５６、を有する。同様に、トランジスタ２６０は、トラ
ンジスタ１２２およびトランジスタ２５０の両方に並列に接続され、第２の補助
基準信号Ｖｒ２を受信するよう接続されたゲート２６２、ノード１４２に接続さ
れたドレイン２６４、およびノード１３２に接続されたソース２６６、を有する
。補助基準信号Ｖｒ１および補助基準信号Ｖｒ２は、回路１１０により発生され
る基準信号Ｖｒの電圧レベルの微調整の際にトリム効果を得るために基準信号Ｖ
ｒに加えて使用可能な、補助基準電圧を提供する。
【００５６】 トランジスタ１２２、２５０、および２６０の各々でオンになっているものは
、ノード１４２において主要基準電圧レベルＶｒ’を降下させ、その結果基準信
号Ｖｒの電圧レベルに影響を及ぼす。例えば、トランジスタ１２２をオンするだ
けで、ノード１４２における電圧レベルＶｒ’は２．０Ｖとなり、これにより基
準信号Ｖｒは３．３Ｖから３．１Ｖまで降下する。次にトランジスタ２５０を追
加的にオンすると、基準ノード１４２の電圧レベルは１．９Ｖとなり、これによ
り基準信号Ｖｒの電圧は３．１Ｖ未満に低減される、といった具合である。さら
なるトランジスタを同様にトランジスタ１２２と並列に接続し、さらなる補助基
準電圧を受信するよう接続することにより、所望の基準信号Ｖｒの電圧レベルを
得かつ制御し得る。
、ノード１４２において主要基準電圧レベルＶｒ’を降下させ、その結果基準信
号Ｖｒの電圧レベルに影響を及ぼす。例えば、トランジスタ１２２をオンするだ
けで、ノード１４２における電圧レベルＶｒ’は２．０Ｖとなり、これにより基
準信号Ｖｒは３．３Ｖから３．１Ｖまで降下する。次にトランジスタ２５０を追
加的にオンすると、基準ノード１４２の電圧レベルは１．９Ｖとなり、これによ
り基準信号Ｖｒの電圧は３．１Ｖ未満に低減される、といった具合である。さら
なるトランジスタを同様にトランジスタ１２２と並列に接続し、さらなる補助基
準電圧を受信するよう接続することにより、所望の基準信号Ｖｒの電圧レベルを
得かつ制御し得る。
【００５７】 必要に応じて、トランジスタ１２２、トランジスタ２５０およびトランジスタ
２６０のゲート端子へ供給される補助基準信号Ｖｒ１およびＶｒ２は、ソフトウ
ェアによりコントロールされることにより、基準信号Ｖｒに対応する電圧レベル
を表すデジタル値がレジスタ中（図示せず）に格納され、そしてレジスタに格納
されている値がソフトウェアによって変更されるにつれ、異なる電圧レベルの基
準信号Ｖｒが生成され得る。
２６０のゲート端子へ供給される補助基準信号Ｖｒ１およびＶｒ２は、ソフトウ
ェアによりコントロールされることにより、基準信号Ｖｒに対応する電圧レベル
を表すデジタル値がレジスタ中（図示せず）に格納され、そしてレジスタに格納
されている値がソフトウェアによって変更されるにつれ、異なる電圧レベルの基
準信号Ｖｒが生成され得る。
【００５８】 図４は、回路１１０（図１）のさらに別の実施形態を示す。この実施形態にお
いて、Ｎチャネルの制動トランジスタ２７０は、システム電圧源１８５に接続さ
れたゲート２７２、基準ノード１４２に接続されたドレイン２７４、およびノー
ド１３２に接続されたソース２７６、を有する。制動トランジスタ２７０のサイ
ズは小さく選択され、回路１１０が動作している間、オンのままである。１つの
実施形態において、制動トランジスタ２７０のサイズは２／１０である。制動ト
ランジスタ２７０を回路１１０へ追加することによる効果を、図５を参照しなが
ら以下に説明する。
いて、Ｎチャネルの制動トランジスタ２７０は、システム電圧源１８５に接続さ
れたゲート２７２、基準ノード１４２に接続されたドレイン２７４、およびノー
ド１３２に接続されたソース２７６、を有する。制動トランジスタ２７０のサイ
ズは小さく選択され、回路１１０が動作している間、オンのままである。１つの
実施形態において、制動トランジスタ２７０のサイズは２／１０である。制動ト
ランジスタ２７０を回路１１０へ追加することによる効果を、図５を参照しなが
ら以下に説明する。
【００５９】 図５は、時間３０４の関数としての電圧３０２のグラフ３００を示している。
このグラフは、回路１１０（図２）の動作を示しており、システム電圧源１８５
（図２）のシステム電圧レベルＶｄｄの変動に応答しての基準信号Ｖｒの電圧レ
ベルの調整、をより良く示している。傾き３０６は、システム電圧レベルＶｄｄ
の変化率を時間の関数として示しており、傾き３０８は基準信号Ｖｒの変化率を
時間の関数として表している。図示のように、基準信号Ｖｒは、電圧レベルが２
．９Ｖであるポイント３１０まで、かなり一貫してシステム電圧レベルＶｄｄに
追従している。回路１１０の調整器サブ回路１１４は、ポイント３１０における
２．９Ｖの電圧レベルまで実効的に調整を行っておらず、基準信号Ｖｒの電圧レ
ベルはシステム電圧レベルＶｄｄに実質的に追従している。しかし、図３中の３
１０に対応する時間の後は、システム電圧レベルＶｄｄが変化する間、基準信号
Ｖｒはほとんど一定のままである。例えば、システム電圧レベルＶｄｄが約２２
０マイクロ秒の間に３Ｖから５．５Ｖへ変化するとき、基準信号Ｖｒの電圧レベ
ルは２．９Ｖから約３．４Ｖへと変化している。この変化は０．５Ｖの変化であ
るのに対し、システム電圧源１８５のシステム電圧レベルＶｄｄに起こった変化
は２．５Ｖである。そのため、基準信号の調整は、基準信号Ｖｒの電圧レベルが
２．９Ｖに達した後のみに開始し、その後基準信号Ｖｒは、システム電圧レベル
Ｖｄｄが有意に増加するのにも拘わらずほとんど一定の状態で維持される。
このグラフは、回路１１０（図２）の動作を示しており、システム電圧源１８５
（図２）のシステム電圧レベルＶｄｄの変動に応答しての基準信号Ｖｒの電圧レ
ベルの調整、をより良く示している。傾き３０６は、システム電圧レベルＶｄｄ
の変化率を時間の関数として示しており、傾き３０８は基準信号Ｖｒの変化率を
時間の関数として表している。図示のように、基準信号Ｖｒは、電圧レベルが２
．９Ｖであるポイント３１０まで、かなり一貫してシステム電圧レベルＶｄｄに
追従している。回路１１０の調整器サブ回路１１４は、ポイント３１０における
２．９Ｖの電圧レベルまで実効的に調整を行っておらず、基準信号Ｖｒの電圧レ
ベルはシステム電圧レベルＶｄｄに実質的に追従している。しかし、図３中の３
１０に対応する時間の後は、システム電圧レベルＶｄｄが変化する間、基準信号
Ｖｒはほとんど一定のままである。例えば、システム電圧レベルＶｄｄが約２２
０マイクロ秒の間に３Ｖから５．５Ｖへ変化するとき、基準信号Ｖｒの電圧レベ
ルは２．９Ｖから約３．４Ｖへと変化している。この変化は０．５Ｖの変化であ
るのに対し、システム電圧源１８５のシステム電圧レベルＶｄｄに起こった変化
は２．５Ｖである。そのため、基準信号の調整は、基準信号Ｖｒの電圧レベルが
２．９Ｖに達した後のみに開始し、その後基準信号Ｖｒは、システム電圧レベル
Ｖｄｄが有意に増加するのにも拘わらずほとんど一定の状態で維持される。
【００６０】 図５において、Ｖｄｄが３Ｖから５．５Ｖに変化することにより、基準電圧Ｖ
ｒは２．９Ｖから３．４Ｖへ変化する。トランジスタ２７０（図４に図示）は、
このＶｒ上の変化量をもっと低い値へ低減するよう設計される。トランジスタ２
７０のゲートはＶｄｄに接続されているため、より高いＶｄｄ値において（例：
５．５Ｖ）より多くの電流がトランジスタ２７０を通って流れ、その結果、より
高いＶｄｄ値においてノード１４２における電圧は減少する。この（より高いＶ
ｄｄ値における）より高いノード１４２電圧は、Ｖｒを低減する。トランジスタ
２７０を適切なサイズにすることにより、Ｖｄｄが３Ｖから５．５Ｖへ変化する
間、基準電圧Ｖｒは同じ値（例：３．３Ｖ）に留まるであろう。トランジスタ２
７０のサイズが非常に大きい場合、ＶｒはＶｄｄ＝５．５Ｖのとき３Ｖ未満にな
り得る。図５のグラフに示されたデータは、回路１１０は５０ｍＡを取り出す負
荷を励振していると仮定したものである。すなわち、Ｒ１ ２４０の抵抗値は６
６オームである。図５ａは、図５と同種の情報を示すが、６６００オームの負荷
を用いて０．５ｍＡを取り出している。３２０に示されているように、調整器サ
ブ回路が調整を行っていないときには、ＶｒはＶｄｄにさらに密接に追従する。
ｒは２．９Ｖから３．４Ｖへ変化する。トランジスタ２７０（図４に図示）は、
このＶｒ上の変化量をもっと低い値へ低減するよう設計される。トランジスタ２
７０のゲートはＶｄｄに接続されているため、より高いＶｄｄ値において（例：
５．５Ｖ）より多くの電流がトランジスタ２７０を通って流れ、その結果、より
高いＶｄｄ値においてノード１４２における電圧は減少する。この（より高いＶ
ｄｄ値における）より高いノード１４２電圧は、Ｖｒを低減する。トランジスタ
２７０を適切なサイズにすることにより、Ｖｄｄが３Ｖから５．５Ｖへ変化する
間、基準電圧Ｖｒは同じ値（例：３．３Ｖ）に留まるであろう。トランジスタ２
７０のサイズが非常に大きい場合、ＶｒはＶｄｄ＝５．５Ｖのとき３Ｖ未満にな
り得る。図５のグラフに示されたデータは、回路１１０は５０ｍＡを取り出す負
荷を励振していると仮定したものである。すなわち、Ｒ１ ２４０の抵抗値は６
６オームである。図５ａは、図５と同種の情報を示すが、６６００オームの負荷
を用いて０．５ｍＡを取り出している。３２０に示されているように、調整器サ
ブ回路が調整を行っていないときには、ＶｒはＶｄｄにさらに密接に追従する。
【００６１】 図６は、先行技術の電圧発生器および調整器回路の適用例を示す。この特定の
適用例は、コントローラ半導体デバイス３１０、電圧調整器および発生器回路３
１２およびフラッシュメモリユニット３２２を含む、半導体（または不揮発性）
記憶システム３２４である。コントローラ３１０は、フラッシュメモリユニット
３２２の動作を制御する。その動作中において、コントローラ３１０は、Ｖｒ信
号（一般には３．３Ｖ）を調整器回路３１２を用いてフラッシュユニット３２２
へ供給する。後者は、本明細書中の図１に示した先行技術の回路の動作と類似し
ている。図６において、調整器回路３１２は、部分的にはコントローラ中に、か
つ部分的にはコントローラ３１０の外部に存在するように示されている。
適用例は、コントローラ半導体デバイス３１０、電圧調整器および発生器回路３
１２およびフラッシュメモリユニット３２２を含む、半導体（または不揮発性）
記憶システム３２４である。コントローラ３１０は、フラッシュメモリユニット
３２２の動作を制御する。その動作中において、コントローラ３１０は、Ｖｒ信
号（一般には３．３Ｖ）を調整器回路３１２を用いてフラッシュユニット３２２
へ供給する。後者は、本明細書中の図１に示した先行技術の回路の動作と類似し
ている。図６において、調整器回路３１２は、部分的にはコントローラ中に、か
つ部分的にはコントローラ３１０の外部に存在するように示されている。
【００６２】 具体的には、バイポーラトランジスタデバイス３１４、抵抗器３１６、バイポ
ーラトランジスタデバイス３１８およびコンデンサは、調整器回路３１２中であ
るがコントローラ３１０の外部に含まれた形で示されている。これらの構成部品
は、例えば、システム３１２が配置され得るカード上のスペースを占める。
ーラトランジスタデバイス３１８およびコンデンサは、調整器回路３１２中であ
るがコントローラ３１０の外部に含まれた形で示されている。これらの構成部品
は、例えば、システム３１２が配置され得るカード上のスペースを占める。
【００６３】 一方、図７は図６と同じ適用例を示すが、本発明の実施形態であるＣＭＯＳ電
圧発生器および調整器１１０を用いている。すなわち、半導体記憶システム３５
０は、フラッシュメモリユニット３２２によって用いられる基準電圧Ｖｒを調整
器１１０を用いて起こす、コントローラ半導体デバイス３５２を含む。フラッシ
ュメモリユニット３２２は、図２に示す抵抗型負荷ＲＬとして作用する複数のフ
ラッシュメモリチップ３２６、３２８、．．．、３３０を含む。
圧発生器および調整器１１０を用いている。すなわち、半導体記憶システム３５
０は、フラッシュメモリユニット３２２によって用いられる基準電圧Ｖｒを調整
器１１０を用いて起こす、コントローラ半導体デバイス３５２を含む。フラッシ
ュメモリユニット３２２は、図２に示す抵抗型負荷ＲＬとして作用する複数のフ
ラッシュメモリチップ３２６、３２８、．．．、３３０を含む。
【００６４】 調整器１１０は、コントローラ３５２中に丸ごと収まっており、Ｖｄｄに応答
して、ここからフラッシュメモリユニット３２２によって用いられるＶｒを発生
する。図６と図７を比較すると、部品点数がより少なくてすむのは図７のシステ
ム３５０であるのは明らかである。すなわち、図６中のシステムのトランジスタ
３１４およびトランジスタ３１８、抵抗器３１６およびコンデンサ３２０は、図
７のシステムから除かれている。これにより、本発明を用いたシステムを製造す
るコストはより少額になる。さらに、上記に挙げた構成部品を無くすことにより
、カードを電気的に設計するのがより容易になり、そのことによりさらに製造コ
ストが低減される。さらに、上述の通り、フラッシュユニット３２２へ供給され
ている基準電圧Ｖｒを実質的に一定に維持する一方で、図７のシステムにより許
容されるＶｄｄのダイナミックレンジはより大きくなる。その上、このようにダ
イナミックレンジの許容量が大きいことにより、本発明を用いたシステムは、Ｖ
ｄｄを発生する電池をより長い時間使用することができる。なぜならば、電池が
使用されると、時間が経つにつれて、電池が発生する電圧レベルは減少するから
であり、先行技術の調整器は、一般には４．５Ｖ未満である電圧レベルを許容す
ることができなかったからである。一方、本発明では、電池が発生する電圧が４
．５Ｖ未満になった場合でも電池を使用することができ、これにより電池の寿命
はより長くなる傾向になる。
して、ここからフラッシュメモリユニット３２２によって用いられるＶｒを発生
する。図６と図７を比較すると、部品点数がより少なくてすむのは図７のシステ
ム３５０であるのは明らかである。すなわち、図６中のシステムのトランジスタ
３１４およびトランジスタ３１８、抵抗器３１６およびコンデンサ３２０は、図
７のシステムから除かれている。これにより、本発明を用いたシステムを製造す
るコストはより少額になる。さらに、上記に挙げた構成部品を無くすことにより
、カードを電気的に設計するのがより容易になり、そのことによりさらに製造コ
ストが低減される。さらに、上述の通り、フラッシュユニット３２２へ供給され
ている基準電圧Ｖｒを実質的に一定に維持する一方で、図７のシステムにより許
容されるＶｄｄのダイナミックレンジはより大きくなる。その上、このようにダ
イナミックレンジの許容量が大きいことにより、本発明を用いたシステムは、Ｖ
ｄｄを発生する電池をより長い時間使用することができる。なぜならば、電池が
使用されると、時間が経つにつれて、電池が発生する電圧レベルは減少するから
であり、先行技術の調整器は、一般には４．５Ｖ未満である電圧レベルを許容す
ることができなかったからである。一方、本発明では、電池が発生する電圧が４
．５Ｖ未満になった場合でも電池を使用することができ、これにより電池の寿命
はより長くなる傾向になる。
【００６５】 本発明を特定の実施形態について特に図示および説明したが、本発明の変更お
よび改変は必ずや当業者に明らかになることが予期される。従って、本明細書中
の請求の範囲は、このような変更および改変を本発明の真の趣旨および範囲内に
属するものとして含んでいると解されるべきである。
よび改変は必ずや当業者に明らかになることが予期される。従って、本明細書中
の請求の範囲は、このような変更および改変を本発明の真の趣旨および範囲内に
属するものとして含んでいると解されるべきである。
【図１】 図１は、バイポーラー接合トランジスタおよび演算増幅器を用いて作成された
、先行技術の電圧調整器回路の模式図である。
、先行技術の電圧調整器回路の模式図である。
【図１ａ】 図１ａは、バイポーラー接合トランジスタおよび演算増幅器を用いて作成され
た、先行技術の電圧調整器回路の模式図である。
た、先行技術の電圧調整器回路の模式図である。
【図２ａ】 図２ａは、本発明の実施形態によるＣＭＯＳ基準電圧発生器および電圧調整器
回路の模式図である。
回路の模式図である。
【図２ｂ】 図２ｂは、本発明の実施形態によるＣＭＯＳ基準電圧発生器および電圧調整器
回路の模式図である。
回路の模式図である。
【図２ｃ】 図２ｃは、本発明の実施形態によるＣＭＯＳ基準電圧発生器および電圧調整器
回路の模式図である。
回路の模式図である。
【図３ａ】 図３ａは、本発明のさらに別の実施形態による、ＣＭＯＳ基準電圧発生器およ
び電圧調整器回路の模式図である。
び電圧調整器回路の模式図である。
【図３ｂ】 図３ｂは、本発明のさらに別の実施形態による、ＣＭＯＳ基準電圧発生器およ
び電圧調整器回路の模式図である。
び電圧調整器回路の模式図である。
【図３ｃ】 図３ｃは、本発明のさらに別の実施形態による、ＣＭＯＳ基準電圧発生器およ
び電圧調整器回路の模式図である。
び電圧調整器回路の模式図である。
【図４ａ】 図４ａは、本発明のさらに別の実施形態による、ＣＭＯＳ基準電圧発生器およ
び電圧調整器回路の模式図である。
び電圧調整器回路の模式図である。
【図４ｂ】 図４ｂは、本発明のさらに別の実施形態による、ＣＭＯＳ基準電圧発生器およ
び電圧調整器回路の模式図である。
び電圧調整器回路の模式図である。
【図４ｃ】 図４ｃは、本発明のさらに別の実施形態による、ＣＭＯＳ基準電圧発生器およ
び電圧調整器回路の模式図である。
び電圧調整器回路の模式図である。
【図５】 図５は、図２、図３および図４の回路により提供される出力基準電圧信号を、
時間の関数として例示するグラフである。
時間の関数として例示するグラフである。
【図５ａ】 図５ａは、図２、図３および図４の回路により提供される出力基準電圧信号を
、時間の関数として例示するグラフである。
、時間の関数として例示するグラフである。
【図６】 図６は、先行技術の電圧調整器回路の使用を、不揮発性メモリデバイスおよび
制御回路を用いたシステムとともに例示する。
制御回路を用いたシステムとともに例示する。
【図７】 図７は、制御デバイスおよび不揮発性メモリデバイスを有するシステムにおけ
る、ＣＭＯＳ基準電圧発生器および調整器の好適な実施形態の使用方法を示す。
る、ＣＭＯＳ基準電圧発生器および調整器の好適な実施形態の使用方法を示す。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＲ ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ， ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，Ｌ Ｖ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ， ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，Ｕ Ｓ，ＵＺ，ＶＮ，ＹＵ，ＺＷ Ｆターム(参考） 5B025 AD09 AE06 AE08 5H410 BB04 CC02 DD02 EA11 EB37 FF03 FF25 5H420 BB12 CC02 DD02 EA14 EB37 FF03 FF25 【要約の続き】
Claims (24)
- 【請求項１】 基準電圧レベルを有する基準信号を、システム電圧レベルを
有するシステム電圧源から得、該基準電圧レベルを調整するための回路であって
、該回路は、 該基準信号に応答し、該基準電圧レベルの変化および温度変化に実質的に影響
されない主要基準電圧レベルを有する主要基準信号を発生するように動作する、
基準発生器回路と、 該主要基準信号および該基準信号に応答し、電圧制御信号を発生するように動
作する調整器回路と、 該電圧制御信号に応答し、該システム電圧源に接続され、該基準電圧を発生す
るように動作し、該電圧制御信号を増幅するための、トランスレータ回路とを備
え、 該基準信号の該基準電圧は、該システム電圧レベルならびに温度およびプロセ
ス変化に実質的に影響されない、回路。 - 【請求項２】 前記システム電圧源および前記トランスレータ回路に接続さ
れ、前記基準信号を起こすように動作する出力回路をさらに備えた、請求項１に
記載の基準信号を得るための回路。 - 【請求項３】 前記出力回路が、前記電圧制御信号に対するジッター効果を
低減する、ローパスフィルタ手段をさらに包含する、請求項２に記載の基準信号
を得るための回路。 - 【請求項４】 前記出力回路手段が、前記電圧制御信号を受信するよう接続
されたゲート、前記システム電圧源に接続されたソース、および前記基準信号が
提供される場所である出力端子に接続されたドレイン、を有する出力トランジス
タ、 を包含する、請求項１に記載の基準信号を得るための回路。 - 【請求項５】 前記基準発生器回路は、前記基準信号に接続されたゲート端
子、該基準信号を受信するよう接続されたドレイン端子、および前記基準電圧が
発生される場所である主要基準ノードにおいて前記基準回路に接続されたソース
端子を有する、第１のトランジスタをさらに含み、該第１のトランジスタは前記
基準電圧レベルを前記基準電圧レベルの変化に関わらず実質的に一定に維持し、
前記システム電圧レベルが減少するとき該第１のトランジスタを通る前記電流は
減少し、これにより前記主要電圧基準レベルおよび該基準電圧レベルは上昇する
、 請求項１に記載の基準信号を得るための回路。 - 【請求項６】 前記基準発生器回路が、接地端子に接続されたゲート端子、
前記基準信号を受信するよう接続されたソース端子、および前記主要基準ノード
に接続されたドレイン端子、を有する第２のトランジスタをさらに含む、請求項
５に記載の基準信号を得るための回路。 - 【請求項７】 前記基準発生器回路が、前記基準信号を受信するよう接続さ
れた第１の端子および前記主要基準ノードに接続された第２の端子、を有する抵
抗器をさらに含む、請求項６に記載の基準信号を得るための回路。 - 【請求項８】 前記第１のトランジスタが４０／４のサイズを有するＮＭＯ
Ｓトランジスタであり、前記第２のトランジスタは２７／０．５５のサイズを有
するＰＭＯＳトランジスタである、請求項７に記載の基準信号を得るための回路
。 - 【請求項９】 補助基準信号を受信するよう接続されたゲート端子、前記主
要基準ノードに接続されたドレイン端子、および第２のノードにおいて前記第１
のトランジスタの前記ソース端子に接続されたソース端子、を有する少なくとも
１つの補助トリムトランジスタをさらに備え、該補助トリムトランジスタは前記
主要電圧レベルを調節する、請求項７に記載の基準信号を得るための回路。 - 【請求項１０】 前記補助基準信号がソフトウェアにより制御される、請求
項９に記載の基準信号を得るための回路。 - 【請求項１１】 前記基準電圧レベルが、前記ソース電圧レベルが３．５Ｖ
から５．５Ｖへ変化するとき、実質的に３Ｖから３．５Ｖの範囲内で変化する、
請求項１に記載の基準信号を得るための回路。 - 【請求項１２】 前記基準信号を受信して０ｍＡから６０ｍＡの間の電流を
得るように接続された負荷回路を使用するための回路であって、このような電流
の変化に対して前記基準電圧レベルは０．１Ｖ未満で変化する、請求項１に記載
の基準信号を得るための回路。 - 【請求項１３】 前記第２のノードが、第１の電力保存トランジスタのソー
スに接続されている、請求項７に記載の基準信号を得るための回路。 - 【請求項１４】 ０℃から９０℃の温度変化に対し、前記基準電圧レベルは
０．１Ｖ未満しか変化しない、請求項１に記載の基準信号を得るための回路。 - 【請求項１５】 前記調整器回路手段が、前記基準信号を受信するよう接続
されたソース、前記主要基準ノードに接続されたゲート、および前記電圧制御信
号が発生される場所である第３のノードに接続されたドレイン、を有する第３の
トランジスタを含む、請求項７に記載の基準信号を得るための回路。 - 【請求項１６】 前記調整器回路手段が、前記第３のノードに接続されたソ
ース、前記システム電圧源に接続されたゲート、および前記第２のノードに接続
されたドレイン、を有する第４のトランジスタをさらに含む、請求項１５に記載
の基準信号を得るための回路。 - 【請求項１７】 前記トランスレータサブ回路が、 前記システム電圧源に接続されたソース、接地されたゲート、および第４のノ
ードに接続されたドレイン、を有する第５のトランジスタと、 前記第３のノードに接続されたゲート、該第４のノードに接続されたドレイン
、および第５のノードに接続されたソース、を有する第６のトランジスタと、 該システム電圧源に接続されたソース、接地されたゲート、および第６のノー
ドに接続されたドレイン、を有する第７のトランジスタと、 該第４のノードに接続されたゲート、該第６のノードに接続されたドレイン、
および該第５のノードに接続されたソース、を有する第８のトランジスタと、 を包含する、請求項１５に記載の基準信号を得るための回路 - 【請求項１８】 前記第５のノードが、接地電位レベルとほぼ等しい電位に
維持される、請求項１７に記載の基準信号を得るための回路。 - 【請求項１９】 前記第５のノードが、第２の電力保存トランジスタのドレ
インに接続されている、請求項１７に記載の基準信号を得るための回路。 - 【請求項２０】 前記第２のノードに接続されたドレイン、リセット信号を
受信するよう接続されたゲート、および接地されたソース、を有する第１の電力
保存トランジスタと、 該リセット信号を受信するよう接続されたゲート、前記第５のノードに接続さ
れたドレイン、および接地されたソース、を有する第２の電力保存トランジスタ
と、 を含む電力保存サブ回路をさらに備える、請求項１７に記載の基準信号を得る
ための回路。 - 【請求項２１】 前記ローパスフィルタ手段が、 接地されたゲート、前記第６のノードに接続されたソース、および第７のノー
ドに接続されたドレイン、を有するトランジスタと、 接地された１つの端子および該第７のノードに接続された反対側の端子、を有
するコンデンサと、 を包含する、請求項３に記載の基準信号をための回路。 - 【請求項２２】 前記第２のトランジスタが、前記ソース電圧源に接続され
たｎ型ウェル領域を含み、これにより前記ソース電圧レベルが増加するとき前記
第３のトランジスタはオン状態になりかつ前記基準電圧レベルは減少する、請求
項１５に記載の基準信号を得るための回路。 - 【請求項２３】 前記第３のトランジスタが、前記ソース電圧源に接続され
たｎ型ウェル領域を含み、これにより前記ソース電圧レベルが増加するとき該第
３のトランジスタはオフ状態になりかつ前記主要基準電圧レベルは増加する、請
求項１５に記載の基準信号を得るための回路。 - 【請求項２４】 前記システム電圧源に接続されたゲート端子、前記主要基
準ノードに接続されたドレイン端子、および前記第２のノードに接続されたソー
ス端子、を有する制動トランジスタをさらに備え、該制動トランジスタは、前記
基準電圧レベルの変化率を前記システム電圧レベルの変化率よりも実質的に小さ
くする、請求項７に記載の基準信号を得るための回路。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US6902697P | 1997-12-10 | 1997-12-10 | |
| US60/069,026 | 1997-12-10 | ||
| US09/052,038 | 1998-03-30 | ||
| US09/052,038 US6018265A (en) | 1997-12-10 | 1998-03-30 | Internal CMOS reference generator and voltage regulator |
| PCT/US1998/026307 WO1999030216A1 (en) | 1997-12-10 | 1998-12-10 | Internal cmos reference generator and voltage regulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001526420A true JP2001526420A (ja) | 2001-12-18 |
| JP3418175B2 JP3418175B2 (ja) | 2003-06-16 |
Family
ID=26730088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000524711A Expired - Lifetime JP3418175B2 (ja) | 1997-12-10 | 1998-12-10 | 内部ｃｍｏｓ基準発生器および電圧調整器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6018265A (ja) |
| EP (1) | EP1058870B1 (ja) |
| JP (1) | JP3418175B2 (ja) |
| AU (1) | AU1816699A (ja) |
| WO (1) | WO1999030216A1 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5845313A (en) | 1995-07-31 | 1998-12-01 | Lexar | Direct logical block addressing flash memory mass storage architecture |
| US6728851B1 (en) * | 1995-07-31 | 2004-04-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
| US6978342B1 (en) * | 1995-07-31 | 2005-12-20 | Lexar Media, Inc. | Moving sectors within a block of information in a flash memory mass storage architecture |
| US8171203B2 (en) * | 1995-07-31 | 2012-05-01 | Micron Technology, Inc. | Faster write operations to nonvolatile memory using FSInfo sector manipulation |
| US6154089A (en) * | 1997-12-05 | 2000-11-28 | Texas Instruments Incorporated | Fast bus driver with reduced standby power consumption |
| WO1999045460A2 (en) * | 1998-03-02 | 1999-09-10 | Lexar Media, Inc. | Flash memory card with enhanced operating mode detection and user-friendly interfacing system |
| US6182162B1 (en) * | 1998-03-02 | 2001-01-30 | Lexar Media, Inc. | Externally coupled compact flash memory card that configures itself one of a plurality of appropriate operating protocol modes of a host computer |
| JP4183310B2 (ja) * | 1998-10-08 | 2008-11-19 | 株式会社沖データ | 駆動回路ならびにこれを用いたプリンタおよびｌｅｄヘッド |
| US6901457B1 (en) | 1998-11-04 | 2005-05-31 | Sandisk Corporation | Multiple mode communications system |
| US6559715B1 (en) * | 1999-08-13 | 2003-05-06 | Xilinx, Inc. | Low pass filter |
| US7167944B1 (en) | 2000-07-21 | 2007-01-23 | Lexar Media, Inc. | Block management for mass storage |
| US7155559B1 (en) | 2000-08-25 | 2006-12-26 | Lexar Media, Inc. | Flash memory architecture with separate storage of overhead and user data |
| US6772274B1 (en) | 2000-09-13 | 2004-08-03 | Lexar Media, Inc. | Flash memory system and method implementing LBA to PBA correlation within flash memory array |
| US6404246B1 (en) | 2000-12-20 | 2002-06-11 | Lexa Media, Inc. | Precision clock synthesizer using RC oscillator and calibration circuit |
| US6621675B2 (en) * | 2001-02-02 | 2003-09-16 | Broadcom Corporation | High bandwidth, high PSRR, low dropout voltage regulator |
| GB0123417D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Improved data processing |
| GB0123410D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Memory system for data storage and retrieval |
| GB0123416D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Non-volatile memory control |
| GB0123415D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Method of writing data to non-volatile memory |
| GB0123421D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Power management system |
| EP1476873A4 (en) * | 2002-02-22 | 2006-07-05 | Lexar Media Inc | MEMORY HOLDER WITH INTEGRATED LAMP LAMP |
| US7231643B1 (en) | 2002-02-22 | 2007-06-12 | Lexar Media, Inc. | Image rescue system including direct communication between an application program and a device driver |
| US6734716B2 (en) * | 2002-09-19 | 2004-05-11 | Sun Microsystems, Inc. | SSTL pull-down pre-driver design using regulated power supply |
| WO2005081891A2 (en) * | 2004-02-23 | 2005-09-09 | Lexar Media, Inc. | Secure compact flash |
| US7725628B1 (en) | 2004-04-20 | 2010-05-25 | Lexar Media, Inc. | Direct secondary device interface by a host |
| US7370166B1 (en) | 2004-04-30 | 2008-05-06 | Lexar Media, Inc. | Secure portable storage device |
| US7250812B2 (en) * | 2004-05-05 | 2007-07-31 | International Business Machines Corporation | Integrated circuit current regulator |
| US7594063B1 (en) * | 2004-08-27 | 2009-09-22 | Lexar Media, Inc. | Storage capacity status |
| US7464306B1 (en) * | 2004-08-27 | 2008-12-09 | Lexar Media, Inc. | Status of overall health of nonvolatile memory |
| US8237421B1 (en) * | 2007-06-14 | 2012-08-07 | Fairchild Semiconductor Corporation | Delivering optimal charge bursts in a voltage regulator |
| US9671812B2 (en) * | 2014-12-17 | 2017-06-06 | Tdk Corporation | Apparatus and methods for temperature compensation of variable capacitors |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4939442A (en) * | 1989-03-30 | 1990-07-03 | Texas Instruments Incorporated | Bandgap voltage reference and method with further temperature correction |
| NL9001018A (nl) * | 1990-04-27 | 1991-11-18 | Philips Nv | Referentiegenerator. |
| US5129974A (en) * | 1990-08-23 | 1992-07-14 | Colorcode Unlimited Corporation | Microlabelling system and method of making thin labels |
| US5140191A (en) * | 1990-11-05 | 1992-08-18 | Molorola, Inc. | Low di/dt BiCMOS output buffer with improved speed |
| US5289111A (en) * | 1991-05-17 | 1994-02-22 | Rohm Co., Ltd. | Bandgap constant voltage circuit |
| KR940003406B1 (ko) * | 1991-06-12 | 1994-04-21 | 삼성전자 주식회사 | 내부 전원전압 발생회로 |
| US5787174A (en) * | 1992-06-17 | 1998-07-28 | Micron Technology, Inc. | Remote identification of integrated circuit |
| US5280198A (en) * | 1992-11-06 | 1994-01-18 | Intel Corporation | Power supply level detector |
| US5360747A (en) * | 1993-06-10 | 1994-11-01 | Xilinx, Inc. | Method of reducing dice testing with on-chip identification |
| US5801067A (en) * | 1993-10-27 | 1998-09-01 | Ronald Shaw | Method for recording and identifying integrated circuit chips and the like |
| KR960013859B1 (ko) * | 1994-02-07 | 1996-10-10 | 현대전자산업 주식회사 | 반도체 소자의 데이타 출력버퍼 |
| US5629613A (en) * | 1994-10-04 | 1997-05-13 | Sun Microsystems, Inc. | CMOS voltage regulator |
| FR2729259A1 (fr) * | 1995-01-11 | 1996-07-12 | Bouvier Jacky | Procede et dispositif de commande du fonctionnement des moyens electroniques d'un objet portatif alimente a partir de l'energie recue au niveau de son antenne |
| US5631606A (en) * | 1995-08-01 | 1997-05-20 | Information Storage Devices, Inc. | Fully differential output CMOS power amplifier |
-
1998
- 1998-03-30 US US09/052,038 patent/US6018265A/en not_active Expired - Lifetime
- 1998-12-10 EP EP98963060.3A patent/EP1058870B1/en not_active Expired - Lifetime
- 1998-12-10 JP JP2000524711A patent/JP3418175B2/ja not_active Expired - Lifetime
- 1998-12-10 WO PCT/US1998/026307 patent/WO1999030216A1/en active Application Filing
- 1998-12-10 AU AU18166/99A patent/AU1816699A/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| AU1816699A (en) | 1999-06-28 |
| WO1999030216A1 (en) | 1999-06-17 |
| EP1058870A1 (en) | 2000-12-13 |
| US6018265A (en) | 2000-01-25 |
| EP1058870A4 (en) | 2001-02-28 |
| EP1058870B1 (en) | 2015-06-03 |
| JP3418175B2 (ja) | 2003-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001526420A (ja) | 内部ｃｍｏｓ基準発生器および電圧調整器 | |
| US6819165B2 (en) | Voltage regulator with dynamically boosted bias current | |
| US7468624B2 (en) | Step-down power supply | |
| US6573693B2 (en) | Current limiting device and electrical device incorporating the same | |
| US6570367B2 (en) | Voltage generator with standby operating mode | |
| JP2002032988A (ja) | 内部電圧発生回路 | |
| JP2008532108A (ja) | バイパスモードを設けた電圧調整器 | |
| US5990671A (en) | Constant power voltage generator with current mirror amplifier optimized by level shifters | |
| CN214174948U (zh) | 电子设备 | |
| US6326837B1 (en) | Data processing circuit having a waiting mode | |
| JP2002230975A (ja) | 半導体記憶装置 | |
| JPH10312683A (ja) | 半導体メモリ素子の電圧調整回路 | |
| US6437638B1 (en) | Linear two quadrant voltage regulator | |
| US6472929B2 (en) | Semiconductor device | |
| CN112698682B (zh) | 电压调节器 | |
| CN111752324B (zh) | 基准电压产生电路以及半导体装置 | |
| CN108459644B (zh) | 低压差稳压装置及其操作方法 | |
| US5710516A (en) | Input logic signal buffer circuits | |
| US6479972B1 (en) | Voltage regulator for supplying power to internal circuits | |
| JP2000075940A (ja) | 半導体装置 | |
| US6459329B1 (en) | Power supply auxiliary circuit | |
| KR20050099308A (ko) | 내부 전압 발생회로 및 이를 이용하는 반도체 메모리 장치 | |
| CN112698681B (zh) | 一种用于调节电压的电路 | |
| US5805010A (en) | Low-current source circuit | |
| KR100902121B1 (ko) | 내부전원 생성장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030327 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |