JP2001352278A - 自動等化回路およびそれを用いた受信回路 - Google Patents

Abstract

(57)【要約】 【課題】 多値のデジタル変調信号を復調するための復
調回路において、トレーニング信号受信時の自動等化器
のフィルタ演算処理およびタップ更新演算処理を軽減す
る。 【解決手段】 復調回路側で等化引き込みのために発生
するトレーニング信号を同相成分のみもしくは直交成分
のみの信号とし、一方の成分のみを入力して演算量を軽
減した自動等化器でもってタップ更新を行ない、その等
化引き込みが完了した時点で、得られたタップ係数値を
位相回転する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多値デジタル変調
信号の復調回路における等化回路に係わり、特に、トレ
ーニング信号により等化特性を自動的に設定する方式の
自動等化回路およびその自動等化回路を用いた受信回路
（復調回路）に関する。

【０００２】

【従来の技術】多値デジタル変調方式による信号伝送シ
ステムも含めて、どのような伝送系でも、波形歪みやエ
コーなどは少ないに越したことはなく、このため、従来
から、多値デジタル変調方式の復調回路に自動等化器を
適用した例が知られている。

【０００３】例えば、ＳＨＡＨＩＤ Ｕ．Ｈ． ＱＵＲ
ＥＳＨＩ ”ＡＤＡＰＴＩＶＥ ＱＵＡＬＩＺＡＴＩＯ
Ｎ”、ＰＲＯＣＥＥＤＩＮＧＳ ＯＦ ＴＨＥ ＩＥＥ
Ｅ、ＶＯＬ．７３、ＮＯ．９、ＳＥＰＴＥＭＢＥＲ １
９８５、ページ1349〜1355や、村野和夫、海上重之 ”
情報・通信におけるディジタル信号処理の応用”、電子
通信学会、１９８１年５月２０日、ページ150図６．
１、ページ171図６．２１にそのような適用事例が開示
されている。

【０００４】上述のような多値デジタル変調方式の従来
技術による復調回路における自動等化回路の一例につい
て、図１１のブロック図により説明する。図１１は多値
デジタル変調方式の復調回路（受信回路）全体の構成を
示す。

【０００５】この図１１に示した復調回路では、まず受
信された搬送波周波数ｆの変調波信号は、アナログＢＰ
Ｆ（帯域ろ波器）１に入力され、ここで帯域制限された
上でＡＧＣ（自動利得制御部）２により、受信されたと
きのレベルにかかわらず、一定のレベルにされてからＡ
／Ｄコンバータ（アナログ−デジタル変換器）３に入力
され、デジタル化されて受信電力計算部４と乗算器５に
供給される。

【０００６】そして、受信電力計算部４では、Ａ／Ｄコ
ンバータ３から出力されるデジタル信号に基づいて、受
信された信号のレベルが計算され、それがＡＧＣ２の制
御入力にフィードバックされ、この結果、Ａ／Ｄコンバ
ータ３には、結果的に一定レベルにされたデジタル信号
が入力されるようになる。

【０００７】乗算器５に入力されたデジタル信号は、こ
こで正弦波発生器７から供給されている周波数ｆの搬送
波信号と夫々乗算され、同相成分（Ｉ成分）と直交成分
（Ｑ成分）が取り出される。

【０００８】このとき、乗算器５では、正弦波発生器７
から直接供給される正弦波信号ｃｏｓ（ωｔ）と乗算さ
れて得られた同相成分（Ｉ成分）の信号と、正弦波発生
器７からの正弦波信号ｃｏｓ（ωｔ）が位相シフト器６
を介してπ／２位相シフトされた搬送波信号ｓｉｎ（ω
ｔ）と乗算されて得られた直交成分（Ｑ成分）の信号が
生成されることで直交復調がなされる。なお、ω＝２π
ｆである。

【０００９】乗算器５から出力された同相成分（Ｉ成
分）の信号と直交成分（Ｑ成分）の信号は、夫々ロール
オフフィルタ（ＲＯＦ）８により波形整形され、出力信
号Ｉｒ、Ｑｒとして取り出されてタップ係数値を設定す
ることにより等化特性を設定可能な等化器９に供給され
る。

【００１０】そして、この等化器９により等化されたデ
ータ信号Ｉａ、Ｑａが識別器１０に入力され、ここで送
信側で送った送信点を識別し、この識別結果がデータ信
号Ｉｄ、Ｑｄとして出力され、これらがＰ／Ｓ変換器
（並列／直列変換器）１１により直列信号に変換され、
復調された受信データが得られることになる。

【００１１】ここで、等化器９は、伝送路での伝送信号
に与えられてしまう波形歪みやエコーなどの影響を除去
するために受信した信号を等化する働きをするものであ
るが、このためには、等化器９に予め所定の等化特性を
設定しておく必要がある。

【００１２】ここで、この等化器９としては同相成分と
直交成分とからなる複素数で演算を行なう構成によるも
のが一般的であり、その一例を図５により説明する。

【００１３】この図５に示した等化器９は、２個の加算
器２０１と、４個のトランスバーサルフィルタ２０２で
構成されたものである。

【００１４】さらに、等化器９の各トランスバーサルフ
ィルタ２０２は、何れも、図６に示すように、（Ｎ−
１）個の遅延素子２０２１と、Ｎ個の乗算器２０２２、
それに総和器２０２３からなる一般的なもので、各乗算
器２０２２に設定されるタップ係数Ｃ１〜ＣＮが更新さ
れることにより、等化器９の等化特性が設定されるよう
になっている。

【００１５】いま、各トランスバーサルフィルタ２０２
のタップ係数ベクトルをそれぞれ図のようにＣｂｉ、Ｃ
ｂｑとする。さらに、Ｉｒ、Ｑｒが遅延素子２０２１の
遅延時間ごとに時系列に設定された値のベクトルであ
る、入力信号ベクトルをそれぞれＩｒ、Ｑｒと表わすこ
ととすると、信号複素数で表わした入力信号の値（Ｉｒ
＋ｊ・Ｑｒ）とタップ係数ベクトルＣｂｉ、Ｃｂｑの関
係は、次の式で表わせる。 （Ｉｒ＋ｊ・Ｑｒ）・（Ｃｂｉ＋ｊ・Ｃｂｑ）＝（Ｉｒ
・Ｃｂｉ−Ｑｒ・Ｃｂｑ）＋ｊ・（Ｉｒ・Ｃｂｑ＋Ｑｒ
・Ｃｂｉ）

【００１６】よって、出力信号Ｉａ、Ｑａの値は、入力
信号ベクトルＩｒ、Ｑｒとタップ係数ベクトルＣｂｉ、
Ｃｂｑにより次式で表わせ、従って、タップ係数ベクト
ルＣｂｉ、Ｃｂｑを変えることにより、入力信号Ｉｒ、
Ｑｒに対する出力信号Ｉａ、Ｑａの特性、つまり伝達特
性を変えることができる。 Ｉａ＝Ｉｒ・Ｃｂｉ−Ｑｒ・Ｃｂｑ Ｑａ＝Ｉｒ・Ｃｂｑ＋Ｑｒ・Ｃｂｉ

【００１７】ところで、この等化回路における等化特性
の設定は、次のようにして行われる。すなわち、所定の
フォーマットのトレーニング信号と呼ばれる信号を基準
の信号として設定しておき、本来のデータ信号の伝送開
始に先立って、まず、このトレーニング信号が送信側か
ら受信側に送信されるようにし、これにより上記した等
化特性の設定を行い、設定完了後、本来のデータ信号の
伝送処理に移行するのである。

【００１８】ここで、トレーニング信号としては、ベー
スバンドにおける２値の信号点をＭ系列等のＰＮパター
ンで発生させ、これを直交変調したものをトレーニング
信号とするのが一般的である。

【００１９】その２値としては、データ信号でのコンス
タレーション平面の信号点の中で、データ信号の平均電
力と等しい２つの信号点を選んだものを、その２値の信
号とする場合と、トレーニング信号のために特別にデー
タ信号で使用しない信号点を新たに作成して、それを２
値の信号とする場合とがある。後者の場合にも、もちろ
んデータ信号の平均電力と等しいレベルの信号点を取
る。

【００２０】前者の例を１６ＱＡＭの場合に示すと、図
８の示したように、Ａ（＋３，＋１）とＢ（−３，−
１）とをトレーニング信号用の２点とする。この場合、
データ信号の平均電力は、各信号点がそれぞれ同確率で
送信されるものとして、（（１ ²＋１²）＋２×（１²＋
３²）＋（３²＋３²））／４＝１０であり、またＡ，Ｂ
の平均電力は、（３²＋１²）＝１０となり、等しい。

【００２１】後者の例として、同様に１６ＱＡＭの場
合、図９に示したように、Ｃ（＋√１０，０）とＤ（−
√１０，０）とを新しくトレーニング信号の２点とす
る。データ信号の平均電力が、１０であるから、Ｃ、Ｄ
の振幅を√１０とすれば、電力は等しくなる。

【００２２】後者は、変調器内でトレーニング信号用の
ための回路が必要となる。他方、データ信号と同じ信号
点が使用できる前者は回路として小規模になるので、前
者を採用する場合が多い。

【００２３】そのようなトレーニング信号が受信された
場合、受信側では、受信されたトレーニング信号を、ト
レーニング信号発生器１８から発生されているトレーニ
ング信号と比較し、その差を誤差としてこの誤差に応じ
て等化器９のタップ係数値を逐次変えて行き、その誤差
が最も小さくなったとされたところで、等化器９は伝送
路の歪みを等化する状態になっている。

【００２４】このため、図１１に示すようにトレーニン
グ信号同期検出器１２とスイッチ回路１６−３’、それ
に加算器１７−１を設ける。

【００２５】トレーニング信号同期検出器１２は相関器
で構成しても良い。トレーニング信号は、M系列のPNパ
ターンを用いるのが一般的である。このPNパターンの一
部のパターンを相関器の係数としておき、ロールオフフ
ィルタ8の出力信号Ｉｒ，Ｑｒを相関器に入力して相関
を取る。パターンが一致したときに相関値が大きく出力
され、相関が取れない、つまりパターンが一致しないと
きには、出力される相関値が小さい。相関器の出力を図
示しない比較器で所定の閾値と比較して、閾値を越えた
時、トレーニング信号の特定パターンを受信したとみな
せる。特定パターンの位置がトレーニング信号のどの位
置にあるかは、最初から分かっているので、これによ
り、受信している信号のフレーム構成が分かり、次のフ
レームからトレーニング信号の先頭位置がわかることに
なる。

【００２６】トレーニング信号が受信され、それがトレ
ーニング信号同期検出器１２で検出されたらスイッチ回
路１６−３’を接点ｂ側に切換えると共に、タップ係数
更新器１５に検出信号を供給し、上に述べたような等化
特性を変えていくことを開始するようにしてある。

【００２７】この結果、送信側から送信されたトレーニ
ング信号が受信側で検出されている間は、等化器９の出
力信号Ｉａ、Ｑａが加算器１７−１に供給されるが、こ
のとき加算器１７−１の減算入力には、送信側で発生さ
れているトレーニング信号のフォーマットと同じフォー
マットのトレーニング信号Ｉｔ、Ｑｔがトレーニング信
号発生器１８から供給されている。

【００２８】そこで、これらの加算器１７−１の出力に
は、等化器９の出力Ｉａ、Ｑａと、基準トレーニング信
号Ｉｔ、Ｑｔの夫々の差である等化誤差信号Ｅｉ、Ｅｑ
が取り出される。これにより、タップ係数更新器１５
は、これら加算器１７−１出力信号を等化誤差信号Ｅ
ｉ、Ｅｑとして入力し、所定の最小誤差法による等化処
理アルゴリズムに従って等化器９のタップ係数を逐次更
新する。

【００２９】このタップ係数は、上述の図６に示されて
いるＮ個の乗算器２０２２に与えられている係数Ｃ１〜
ＣＮのことで、これらの各タップ係数Ｃ１〜ＣＮを以下
に示す式に従って、等化誤差値Ｅが最小になるように更
新して行くことにより、必要な等化が与えられた出力信
号Ｉａ、Ｑａが得られることになる。 ＣＮ^(T+1)＝ＣＮ^(T)−ｇ・Ｘ^*・Ｅ Ｘ^*：入力信号の複素共役数＝Ｉｒ−ｊ・Ｑｒ Ｅ ：Ｅｂｉ＋ｊ・Ｅｂｑ＝（Ｉａ−Ｉｄ）＋ｊ・（Ｑ
ａ−Ｑｄ） ｇ：定数（スカラー量） ＣＮ^(T)：時刻Ｔにおけるタップ係数Ｃｌ〜ＣＮ ＣＮ^(T+1)：時刻Ｔ＋１におけるタップ係数Ｃ１〜ＣＮ ここで、ｊは複素数の虚数部を表わす。

【００３０】なお、この等化特性設定のアルゴリズムは
当該技術分野で周知であるが、その詳細については、例
えば次の文献に開示されている。 電子通信学会編、宮川洋外著 『デジタル信号処理』 昭和５０年１１月、ｐｐ２３１〜２４３ タップ係数更新器１５によるタップ係数値の更新処理は
１／変調速度の周期で実施され、この所定の周期毎に繰
り返され、この結果、等化誤差Ｅｉ、Ｅｑは逐次減少し
て零に近づいていく。

【００３１】従って、等化誤差Ｅｉ、Ｅｑが充分に小さ
な値になったら、伝送路の状態によって発生することが
ある波形歪み等の影響をなくすようにするため、受信側
で受信された信号が等化器９により等化され、誤りのな
いデータの再生が可能になっている状態が得られたこと
になり、最適な等化特性が得られることになる。

【００３２】ところで、このようにして受信側での等化
特性が得られたら、ここでスイッチ回路１６−３’を接
点ａ側に戻し、本来のデータの伝送動作に移行するので
あるが、このとき、送信側では、受信側で等化特性の設
定が終わった時点を知る術がない。

【００３３】そこで、従来は、受信側でのトレーニング
信号による等化特性の設定にかかる時間を見込んで、予
めトレーニング信号の送出時間を決めておき、この時間
が経過したら、その時点でトレーニング信号の送信を止
め、本来のデータの伝送動作に移行するようにしてい
る。

【００３４】そして、このようにしてトレーニング信号
が途切れると、これが受信側のトレーニング信号同期検
出器１２により検出され、この時点でスイッチ回路１６
−３’を接点ａ側に切換える。

【００３５】従って、この後は、データ信号Ｉａ、Ｑａ
が識別器１０に入力されるようになり、この結果、Ｐ／
Ｓ変換器１１から直列データ信号が出力されるという通
常のデータ伝送動作に移行することになる。

【００３６】ところで、このようにして、等化器９の等
化特性の設定を終え、データ伝送処理に移行した後で、
データ信号が受信されている状態のとき、例えば位相ヒ
ットや振幅ヒット、瞬断などが発生し、伝送路の状態が
急変したとすると、その影響で等化器９では等化状態で
なくなり、いわゆる発散状態になってしまうことがあ
る。

【００３７】この場合、トレーニング信号を用いないで
データ信号によって等化器９を等化状態にすることは難
しく、たとえ何らかの方法により等化状態にすることが
できたとしても、それまでには非常に長い時間がかかっ
てしまう。

【００３８】ここで、データの伝送に代えて、送信側か
らトレーニング信号を送信してやれば、短時間で再び受
信側の等化器９を等化状態にすることができるが、この
ためには、受信側で等化器９の発散状態が生じたことを
送信側で検出する必要がある。

【００３９】このとき、データの伝送が双方向に行なわ
れている場合には、この等化器９が発散状態となったこ
とも、何らかの方法により受信側から送信側に伝送でき
るかも知れないが、データ伝送が片方向の場合には、こ
れも不可能である。

【００４０】そこで、従来では、図１０に示すように、
受信側での等化器の等化状態とは無関係に、トレーニン
グ信号ＤＴを常時、所定の周期で、本来のデータ信号Ｄ
Ａと交互に送信し、受信側では、トレーニング信号ＤＴ
が受信されたら、たとえ自動等化器が発散していなくて
も、このトレーニング信号ＤＴによる等化器の等化設定
処理が実行されるようにしていた。

【００４１】等化器に発散が発生したときは、受信側で
は正しいデータの再生ができなくなるので、ビット誤り
となってしまう。

【００４２】しかし、データ信号伝送中、等化器に発散
が生じたとしても、所定期間後にはトレーニング信号が
必ず送信されるので、周期毎に送られてくる次のトレー
ニング信号が受信された時点で等化処理が実行され、再
び等化状態に復旧することができる。

【００４３】従って、この従来の自動等化技術によれ
ば、たとえ等化器が発散状態になったとしても、データ
信号の伝送にビット誤りが生じるのは、次にトレーニン
グ信号が受信され、再び等化状態になるまでの期間に限
定され、トレーニング信号が受信されて、等化状態にな
った後は、また誤りのない正しいデータ信号を再生する
ことができる。

【００４４】ところで、伝送されたトレーニング信号を
受信して等化器を等化状態にするための等化器のタップ
更新動作としては、トレーニング信号のシンボル数分の
回数だけタップ更新演算を実行する必要がある。一般的
に、トレーニング信号のシンボル数としては、数十から
数百のシンボルが用いられている。ここで１シンボルと
は、ベースバンド伝送信号におけるコンスタレーション
平面上に表される信号点ごとの信号のことであり、この
シンボルは、所定期間、すなわち、１／変調速度の周期
ごとに１シンボルが変調され送信されるものである。

【００４５】

【発明が解決しようとする課題】上述した従来の自動等
化技術によっては、上記の式に示した演算をタップ毎に
実行するとなると、複素数構成であるために、かつ、同
相成分および直交成分も共に実施しなければならないの
で、その処理量は非常に膨大な処理量となる。そのた
め、このタップ更新をソフトウェアにて実現する場合に
は、処理時間やプログラム自身が大きなものになるし、
ハードウェアで実現する場合には、その回路規模が大き
なものとなってしまう。

【００４６】本発明の目的は、同じ等化引き込み性能を
保持しつつ、ソフトウェアで実現する場合には、その処
理時間やプログラム容量を少なくし、ハードウェアで実
現する場合には、その回路規模をすくなくした自動等化
回路およびその自動等化回路を用いた受信回路（復調回
路）を提供することである。

【００４７】

【課題を解決するための手段】本発明は上述の課題を解
決するために、デジタルトレーニング信号とデジタルデ
ータ信号とを受信し、等化されたデジタルデータ信号を
出力する自動等化回路において、前記デジタルトレーニ
ング信号と前記デジタルデータ信号とを入力し前記デジ
タルデータ信号を等化する、第１等化器を含む第１自動
等化ユニットと、前記デジタルトレーニング信号を記録
するメモリと、前記メモリに接続し、更新信号を出力す
る第２自動等化ユニットであって、前記更新信号を出力
する第２等化器と、同相成分および直交成分のいずれか
一方の成分のみで他方が無成分のトレーニング信号を出
力するトレーニング信号発生器と、前記第２等化器に接
続し、前記メモリからのデジタルトレーニング信号と前
記トレーニング信号発生器からの出力信号とを比較して
タップ係数値を出力するタップ係数計算ユニットと、前
記第１自動等化ユニットの入力信号と出力信号、前記メ
モリに入力する前記デジタルトレーニング信号および前
記第２等化器から出力される前記更新信号のうちいずれ
か一つを位相回転する位相回転器とを有し、前記第２等
化器からの前記更新信号が前記第１等化器に供給され
て、前記第１等化器の等化特性が更新されるものであ
る。

【００４８】また、本発明は、前記第２等化器の構成が
前記第１等化器の構成と同じかあるいはほぼ同じで有る
としてもよく、また、所定の遅延時間の遅延回路を通っ
て前記デジタルトレーニング信号と前記デジタルデータ
信号とが前記第１自動等化ユニットに入力したり、前記
第１等化器と前記第２等化器はフィードフォワード形等
化器であり、さらに、前記第１自動等化ユニットの出力
端子に接続された第３等化器と、前記トレーニング信号
発生器に接続された第４等化器とを有し、前記第３等化
器と第４等化器はフィードバック形等化器であって、前
記第３等化器の等化特性を更新するために前記第４等化
器の出力信号が前記第３等化器に入力されるとしてもよ
い。

【００４９】また、本発明は、前記位相回転器として、
前記第１等化器と前記第２等化器の間にあって、前記第
２等化器からの更新信号の位相を回転させ、または、前
記メモリに接続され、前記メモリに入力される前記入力
信号を通過させ、前記メモリへのデジタルトレーニング
信号の位相を回転させ、あるいは、前記第１等化器に接
続され、前記第１等化器に入力される前記デジタルデー
タ信号と前記デジタルトレーニング信号とを通過させる
としたり、前記第１等化器に接続され、前記第１自動等
化ユニットから出力されるデジタルデータ信号を通過さ
せるとしてもよい。

【００５０】また、本発明は、前記デジタルトレーニン
グ信号が、データ信号コンスタレーション平面上の、前
記デジタルデータ信号の平均電力と実質的に等しい電力
となる、２つの信号点に対応する信号であるとしてもよ
い。

【００５１】また、本発明は、上述の課題を解決するた
めに、デジタル多値変調システムにより変調されたトレ
ーニング信号とデータ信号とを再生するための受信回路
において、前記トレーニング信号とデータ信号とが入力
し、デジタルトレーニング信号とデジタルデータ信号と
を生成する信号処理ユニットと、前記デジタルトレーニ
ング信号と前記デジタルデータ信号とを入力し前記デジ
タルデータ信号を等化する、第１等化器を含む第１自動
等化ユニットと、前記デジタルトレーニング信号を記録
するメモリと、前記メモリに接続し、更新信号を出力す
る第２自動等化ユニットであって、前記更新信号を出力
する第２等化器と、同相成分および直交成分のいずれか
一方の成分のみで他方が無成分のトレーニング信号を出
力するトレーニング信号発生器と、前記第２等化器に接
続し、前記メモリからのデジタルトレーニング信号と前
記トレーニング信号発生器からの出力信号とを比較して
タップ係数値を出力するタップ係数計算ユニットと、前
記第１自動等化ユニットの入力信号と出力信号、前記メ
モリに入力する前記デジタルトレーニング信号および前
記第２等化器から出力される前記更新信号のうちいずれ
か一つを位相回転する位相回転器とを有し、前記第２等
化器からの前記更新信号が前記第１等化器に供給され
て、前記第１等化器の等化特性が更新されるとしてもよ
い。

【００５２】さらに、本発明は上述の課題を解決するた
めに、受信されたトレーニング信号に基いて、データ信
号の復調に必要な等化特性を自動的に更新設定する方式
の自動等化回路において、前記トレーニング信号と比較
するための、前記自動等化器で発生するトレーニング信
号を同相成分のみもしくは直交成分のみの信号とし、前
記同相成分および直交成分のいずれか一方の成分のみを
入力して演算量を軽減した自動等化器でもってタップ係
数の更新を行ない、その等化引き込みが達成された時点
で得られたタップ係数値を位相回転するものである。

【００５３】ここで、トレーニング信号として用いられ
る２値の信号のそれぞれが、πの位相で対称になってい
ることに着目すると、トレーニング信号を受信した時に
等化引き込みのためのリファレンス信号を発生として、
同相成分だけ、もしくは直交成分だけの成分であるリフ
ァレンス信号を発生して、これを基にして、タップ更新
を実施する。そして、トレーニング信号によるタップ係
数更新終了時に、タップ係数値を位相回転することによ
り、複素数構成あるいは複素数演算が簡素化されて、タ
ップ係数更新および自動等化器のフィルタ演算が少なく
なる。また、タップ係数更新終了時にタップ係数値をも
とのトレーニング信号と同じ位相になるように回転して
戻せば、データ信号受信時には、従来と同様にデータ信
号を再生することができる。

【００５４】

【発明の実施の形態】以下、本発明の実施例を図面に言
及して説明する。なお、図面において、上述の構成部分
と同様な構成部分には同様な参照符号を付し、更なる説
明は省略する。

【００５５】まず、本発明を適用する、判定帰還型の等
化器を内蔵する自動等化回路を含む復調回路（受信回
路）を図１２に示して説明する。なお、本発明はこれに
限定されず、他の型の自動等化回路にも適用できること
は言うまでもない。

【００５６】図１２において、参照番号９，１２，１
３，１４，１５，１６−１，１６−２，１６−３，１７
−１，１７−２，１７−３，１８，１９，２０’，２
１’を付した構成部分が自動等化回路を構成する。

【００５７】アナログＢＰＦ１、ＡＧＣ２、Ａ／Ｄコン
バータ３、受信電力計算部４、乗算器５、位相シフト器
６、正弦波発生器７、ロールオフフィルタ８は受信処理
部を構成する。

【００５８】アナログＢＰＦ１、ＡＧＣ２、Ａ／Ｄコン
バータ３、受信電力計算部４、乗算器５、位相シフト器
６、正弦波発生器７、ロールオフフィルタ８、識別器１
０、Ｐ／Ｓ変換器１１からなるアナログＢＰＦ１からＰ
／Ｓ変換器１１までの構成は図１１の受信回路のそれと
同じである。

【００５９】等化器１４，１９，２０’、タップ係数更
新器１５，２１’、加算器１７−１，１７−２，１７−
３、トレーニング信号発生器１８はタップ係数更新部を
構成する。

【００６０】図１２において、図１１と異なる点は、主
に、メモリ１３、フィードフォワード形等化器１４、フ
ィードバック形等化器１９および２０’、タップ係数更
新器２１’、スイッチ１６−１および１６−２、加算器
１７−３の各ブロックが追加されていることであること
と、２接点のスイッチ１６−３’の代わりに１接点のス
イッチ１６−３が用いられている点である。

【００６１】それら追加されている各ブロックの構成と
しては、識別器１０の出力信号Ｉｄ、Ｑｄがフィードバ
ック形等化器１９に入力され、そこで入力された信号が
等化器２０’の場合と同様に波形等化され、その波形等
化された信号が加算器１７−２へ入力される。また、等
化器９からの信号も加算器１７−２へ入力され、そこで
Ｉ成分、Ｑ成分どうしそれぞれ加算されて、その加算信
号が新たに信号Ｉａ、Ｑａとされてスイッチ１６−３を
へて識別器１０へ入力される。ロールオフフィルタ８の
出力信号Ｉｒ、Ｑｒは、さらに、スイッチ１６−１を介
してメモリ１３へ入力される。メモリ１３へ入力された
信号は信号Ｉｒ’、Ｑｒ’としてフィードフォワード形
等化器１４へ入力される。一方、トレーニング信号発生
器１８で発生されるトレーニング信号Ｉｔ、Ｑｔは、加
算器１７−１とフィードバック形等化器２０’およびタ
ップ係数更新器２１’へ入力される。フィードバック形
等化器２０’では入力された信号が等化器１９の場合と
同様に波形等化され、その波形等化された信号が加算器
１７−３へ入力される。加算器１７−３では、加算器１
７−２と同様な加算機能を有し、等化器１４からの出力
信号と等化器２０’からの出力信号とを加算して、信号
Ｉａ’、Ｑａ’を生成し出力する。その信号Ｉａ’、Ｑ
ａ’は加算回路１７−１へ入力され、そこで信号Ｉ
ａ’、Ｑａ’と信号Ｉｔ、Ｑｔとが各々加算され、等化
誤差Ｅｉ、Ｅｑが得られる。そして、等化誤差Ｅｉ、Ｅ
ｑはタップ係数更新器１５と同じくタップ係数更新器２
１’とに入力される。タップ係数更新器１５は、図１１
における同符号を付したものと同様なものであり、ここ
で生成されたタップ係数が等化器１４へ入力されること
で等化器１４が等化状態にされ、さらに、等化状態にな
った等化器１４からスイッチ１６−２を介して、等化器
９へその等化状態のときのタップ係数値が出力され、等
化器９ではその入力されたタップ係数値を用いることで
等化状態にされる。一方、タップ係数更新器２１’は、
入力された等化誤差Ｅｉ、Ｅｑおよびトレーニング信号
Ｉｔ、Ｑｔをもとに、タップ係数を生成し、ここで生成
されたタップ係数が等化器２０’へ入力されることで等
化器２０’が等化状態にされ、さらに、等化状態になっ
た等化器２０’からスイッチ１６−２を介して、等化器
１９へその等化状態のときのタップ係数値が出力され、
等化器１９ではその入力されたタップ係数値を用いるこ
とで等化状態にされる。なお、スイッチ１６−１、スイ
ッチ１６−２、スイッチ１６−３、タップ係数更新器１
５、トレーニング信号発生器１８は、トレーニング信号
同期検出器１２で検出された受信されたトレーニング信
号のタイミングに応じて動作する。

【００６２】なお、このようにフィードバック形の等化
器およびフィードフォワード形の等化器を用いるように
した、いわゆる判定帰還形の自動等化器については、例
えば、文献 オーム社刊 笹岡 秀一編著『移動通信』
ｐｐ257−263に詳しく説明されている。

【００６３】フィードフォワード形等化器およびフィー
ドバック形等化器は、上述の図５に示した場合と同様
に、複素数演算を行うようにした構成が用いられてい
る。この図５に示した等化器２０’は、２個の加算器２
０１と、４個のトランスバーサルフィルタ２０２で構成
されたものである。なお、図５における入力信号および
出力信号のうち、それぞれＩｒ、Ｑｒ、Ｉａ、Ｑａとな
っているのは等化器９の場合についてのものであり、等
化器２０’の場合はそれぞれＩｔ、Ｑｔ、Ｉａｂ’、Ｑ
ａｂ’と置き換えられる。

【００６４】また、フィードフォワード形等化器および
フィードバック形等化器内における各トランスバーサル
フィルタ２０２は、何れも、図６に示すように、（Ｎ−
１）個の遅延素子２０２１と、Ｎ個の乗算器２０２２、
それに総和器２０２３からなる一般的なもので、各乗算
器２０２２に設定されるタップ係数Ｃ１〜ＣＮが更新さ
れることにより、自動等化器の等化特性が設定されるよ
うになっている。

【００６５】また、等化引き込みを行うようにフィード
バック形等化器２０’のタップ係数を更新するためのタ
ップ係数更新器２１’は、図４に示すように、入力され
た等化誤差Ｅｉ、Ｅｑおよびトレーニング信号Ｉｔ、Ｑ
ｔをもとに、複素数演算を行うようにした構成が用いら
れている。図４において、２４，２６は乗算器、２５，
２７は加算器、２８は遅延回路を示す。

【００６６】ここで図５に示した等化器のうち等化器２
０’の場合を例として、その入力と出力の関係について
説明する。図５の各トランスバーサルフィルタ２０２の
タップ係数ベクトルをそれぞれ図のようにＣｂｉ、Ｃｂ
ｑとする。これらタップ係数ベクトルは、上述のタップ
係数Ｃ１〜ＣＮにより構成されている。さらに、入力信
号Ｉｔ、Ｑｔが、遅延素子２０２１の遅延期間ごとに時
系列に設定されたベクトルである、入力信号ベクトルと
してそれぞれＩｔ、Ｑｔと表わす。そうすると、複素数
で表わした入力信号ベクトル（Ｉｔ＋ｊ・Ｑｔ）とタッ
プ係数ベクトルＣｂｉ、Ｃｂｑの関係は、次の式で表わ
せる。 （Ｉｔ＋ｊ・Ｑｔ）・（Ｃｂｉ＋ｊ・Ｃｂｑ）＝（Ｉｔ
・Ｃｂｉ−Ｑｔ・Ｃｂｑ）＋ｊ・（Ｉｔ・Ｃｂｑ＋Ｑｔ
・Ｃｂｉ） よって、出力信号Ｉａｂ’、Ｑａｂ’の値は、入力信号
ベクトルＩｔ、Ｑｔとタップ係数ベクトルＣｂｉ、Ｃｂ
ｑにより次式で表わせ、従って、タップ係数ベクトルＣ
ｂｉ、Ｃｂｑを変えることにより、入力信号Ｉｔ、Ｑｔ
に対する出力信号Ｉａｂ’、Ｑａｂ’の特性、つまり伝
達特性を変えることができる。 Ｉａｂ’＝Ｉｔ・Ｃｂｉ−Ｑｔ・Ｃｂｑ Ｑａｂ’＝Ｉｔ・Ｃｂｑ＋Ｑｔ・Ｃｂｉ

【００６７】なお、上述のフィードバック形等化器の例
では、図５の各トランスバーサルフィルタ２０２のタッ
プ係数ベクトルをそれぞれＣｂｉ、Ｃｂｑとしたが、フ
ィードフォワード形等化器の場合は、各トランスバーサ
ルフィルタ２０２のタップ係数ベクトルをそれぞれＣｆ
ｉ、Ｃｆｑとする。

【００６８】さらに、この等化特性の設定される様子に
ついて詳しく説明する。まず、所定のフォーマットのト
レーニング信号と呼ばれる信号を基準の信号として設定
しておき、本来のデータ信号の伝送開始に先立って、こ
のトレーニング信号が図示しない送信機（変調器）から
受信機（復調器）に送信されるようにし、これにより上
記した等化特性の設定を行い、設定完了後、本来のデー
タ信号の伝送処理に移行するのである。

【００６９】このとき、受信側では、受信されたトレー
ニング信号を、トレーニング信号発生器１８から発生さ
れているトレーニング信号と比較し、その差を誤差とし
てこの誤差に応じて等化器９のタップ係数値を逐次変え
て行き、等化引き込み達成時の最終タップ係数値を等化
器９に設定するようになっている。

【００７０】この等化特性の設定のためのタップ係数更
新動作については、所定の等化アルゴリズムに従った演
算が行なわれるものであるが、例えば、最小誤差法に係
わる等化アルゴリズムを用いてタップ係数更新動作を行
うための演算方法について以下説明する。

【００７１】フィードフォワード形等化器の場合、タッ
プ係数ベクトルをＣｆｉ、Ｃｆｑとすると、 Ｃｆ⁽ⁿ⁺¹⁾＝Ｃｆ⁽ⁿ⁾−ｇ・Ｘ^*・Ｅ ここで、 Ｃｆ⁽ⁿ⁺¹⁾：（ｎ＋１）時点のタップ係数 Ｃｆ⁽ⁿ⁾：（ｎ）時点のタップ係数 Ｘ^*：入力信号の複素共役数 Ｘ^*＝Ｉｒ−ｊ・Ｑｒ （ ｊ＝√（−１） ） Ｅ：等化誤差 Ｅ＝Ｅｉ＋ｊ・Ｅｑ ｇ：タップ更新ゲイン また、フィードバック形等化器の場合は、タップ係数ベ
クトルをＣｂｉ、Ｃｂｑとすると、 Ｃｂ⁽ⁿ⁺¹⁾＝Ｃｂ⁽ⁿ⁾−ｇ・Ｒ^*・Ｅ ここで、 Ｃｂ⁽ⁿ⁺¹⁾：（ｎ＋１）時点のタップ係数 Ｃｂ⁽ⁿ⁺¹⁾＝Ｃｂｉ⁽ⁿ⁺¹⁾＋ｊ・Ｃｂｑ⁽ⁿ⁺¹⁾ Ｃｂ⁽ⁿ⁾：（ｎ）時点のタップ係数 Ｃｂ⁽ⁿ⁾＝Ｃｂｉ⁽ⁿ⁾＋ｊ・Ｃｂｑ⁽ⁿ⁾ Ｒ^*：参照トレーニング信号の複素共役数 Ｒ^*＝Ｉｔ−ｊ・Ｑｔ Ｅ：等化誤差 Ｅ＝Ｅｉ＋ｊ・Ｅｑ ｇ：タップ更新ゲイン である。

【００７２】このフィードバック形等化器の場合のタッ
プ係数ベクトルを求める式を具現化したものが図４のタ
ップ係数更新器２１’である。

【００７３】以上説明したように図１２の自動等化回路
では、図１１の自動等化回路に比べて、等化器が発散し
ても等化状態に復旧するまでの時間を短くすることがで
きる。しかしながら、図１１の場合と同様に、自動等化
器やタップ係数更新器における複素数構成の演算をタッ
プ毎に実行するとなると、同相成分および直交成分も共
に実施しなければならないので、その処理量は非常に膨
大な処理量となる。そのため、このタップ更新をソフト
ウェアにて実現する場合には、処理時間やプログラム自
身が大きなものになるし、ハードウェアで実現する場合
には、その回路規模が大きなものとなってしまう。

【００７４】そのため、図１１の自動等化回路と同じ等
化引き込み性能を保持しつつ、ソフトウェアで実現する
場合には、その処理時間やプログラム量を少なくし、ハ
ードウェアで実現する場合には、その回路規模をすくな
くした本発明の一実施例の自動等化回路を含む復調回路
（受信回路）のブロック構成を図１に示す。

【００７５】図１において、受信した信号をアナログＢ
ＰＦ１により帯域制限した後、ＡＧＣ２により、受信レ
ベルの大小にかかわらず、一定のレベルにしてＡ／Ｄコ
ンバータ３に出力する。Ａ／Ｄコンバータ３によりデジ
タル化された信号は受信電力計算器４で受信電力計算が
行なわれ、その計算結果がフィードバックされてＡＧＣ
２のゲインを制御する。またＡ／Ｄコンバータ３の出力
が乗算器５で正弦波発生器７から発生された変調波（ｆ
ｃ）の周波数の正弦波ｃｏｓ（ωｃ・ｔ）と乗算される
と共に、この正弦波ｃｏｓ（ωｃ・ｔ）を位相シフト器
６によりπ／２位相シフトした正弦波ｓｉｎ（ωｃ・
ｔ）とも乗算されることにより、直交復調が行なわれ
る。ここでωｃ＝２・π・ｆｃである。これら乗算結果
である同相成分（Ｉ）と直交成分（Ｑ）の出力をロール
オフフィルタ８にそれぞれ通過させて、波形整形を行な
い、等化器９に入力する。

【００７６】図１において、乗算器５の出力信号つまり
復調された信号Ｉｍ、Ｑｍをロールオフフィルタ８で波
形整形して得た信号Ｉｒ、Ｑｒからトレーニング信号同
期検出器１２により、受信したトレーニング信号を検出
して同期を取る。トレーニング信号を受信している間、
ロールオフフィルタ８の出力信号Ｉｒ、Ｑｒをメモリ１
３に格納するために、スイッチ１６−１をＯＮにする。
フィードフォワード形等化器９およびフィードバック形
等化器１９とそれぞれ構成が等しいフィードフォワード
形等化器１４およびフィードバック形自動等化器２０と
の合成出力信号Ｉａ'、Ｑａ'と、トレーニング信号発生
回路１８から発生された信号Ｉｔとの差を取り誤差信号
Ｅｉとする。等化器１４と等化器２０との合成出力信号
Ｑａ’はそのまま誤差信号Ｅｑとする。すなわち、 Ｅｉ＝Ｉａ'−Ｉｔ Ｅｑ＝Ｑａ'

【００７７】この誤差信号を用いて等化器１４のタップ
更新を行なう。フィードフォワード形等化器９、１４お
よびフィードバック形等化器１９、２０は、図５に示し
たような複素数構成である。つまり、フィードバック形
等化器について説明すると、 （Ｉｔ＋ｊ・Ｑｔ）・（Ｃｂｉ＋ｊ・Ｃｂｑ）＝（Ｉｔ
・Ｃｂｉ−Ｑｔ・Ｃｂｑ）＋ｊ・（Ｉｔ・Ｃｂｑ＋Ｑｔ
・Ｃｂｉ） 従って、 Ｉａｂ'＝Ｉｔ・Ｃｂｉ−Ｑｔ・Ｃｂｑ Ｑａｂ'＝Ｉｔ・Ｃｂｑ＋Ｑｔ・Ｃｂｉ さらにトランスバーサルフィルタ２０２は、図６に示し
たような一般的によくある構成となっている。

【００７８】等化器１４、２０のタップ係数値は、タッ
プ係数更新器１５、２１によって、それぞれ更新され徐
々に等化状態となっていく。例えば、タップ更新のアル
ゴリズムとして、最小誤差法を採用した場合、各タップ
ごとに下記の計算を実施する。

【００７９】フィードフォワード側の場合は、 Ｃｆ⁽ⁿ⁺¹⁾＝Ｃｆ⁽ⁿ⁾−ｇ・Ｘ^*・Ｅ ここで、 Ｃｆ⁽ⁿ⁺¹⁾：（ｎ＋１）時点のタップ係数 Ｃｆ⁽ⁿ⁾：（ｎ）時点のタップ係数 Ｘ^*：入力信号の複素共役数 Ｘ^*＝Ｉｒ−ｊ・Ｑｒ （ ｊ＝√（−１） ） Ｅ：等化誤差 Ｅ＝Ｅｉ＋ｊ・Ｅｑ ｇ：タップ更新ゲイン また、フィードバック側の場合は、 Ｃｂ⁽ⁿ⁺¹⁾＝Ｃｂ⁽ⁿ⁾−ｇ・Ｒ^*・Ｅ ここで、 Ｃｂ⁽ⁿ⁺¹⁾：（ｎ＋１）時点のタップ係数 Ｃｂ⁽ⁿ⁺¹⁾＝Ｃｂｉ⁽ⁿ⁺¹⁾＋ｊ・Ｃｂｑ⁽ⁿ⁺¹⁾ Ｃｂ⁽ⁿ⁾：（ｎ）時点のタップ係数 Ｃｂ⁽ⁿ⁾＝Ｃｂｉ⁽ⁿ⁾＋ｊ・Ｃｂｑ⁽ⁿ⁾ Ｒ^*：参照トレーニング信号の複素共役数 Ｒ^*＝Ｉｔ−ｊ・Ｑｔ Ｅ：等化誤差 Ｅ＝Ｅｉ＋ｊ・Ｅｑ ｇ：タップ更新ゲイン

【００８０】以上の式に従って、タップ係数更新を繰り
返すと段々と等化状態になっていき、等化誤差がほぼ０
になる時点で等化状態となる。

【００８１】更新計算をしたタップ係数値を次のトレー
ニング信号を受信したときに、等化器９のタップに係数
値として書き込む。トレーニング信号の終わり時点から
データへの切り替わり時点でスイッチ１６−３をＯＮに
して、フィードフォワード形等化器９およびフィードバ
ック形等化器１９の合成出力信号Ｉａ、Ｑａを識別器１
０に入力して、等化された信号を識別して、この出力信
号をＰ／Ｓ変換器１１により、シリアルの受信データと
して出力する。

【００８２】ここで、受信するトレーニング信号の信号
点が図８に示したようなＡ，Ｂである場合、トレーニン
グ信号発生器１８から出力されるトレーニング信号は、
図９に示したＣ，Ｄとする。そうすると、同相成分は±
√１０となるが、直交成分は０でよい。そうするとＩｔ
は±√１０、Ｑｔは０である。

【００８３】図５に示したような複素数構成のフィード
バック等化器２０’のＱｔ入力が０であるので、この場
合、図３に示したようなより簡単な回路構成の自動等化
器２０でもって本発明の自動等化回路を実現することが
できる。また、図４に示したようなタップ係数更新器２
１’についても、Ｑｔ入力が０とすることができるの
で、図２に示したようなより簡単な回路構成のタップ係
数更新器２１でもって本発明の自動等化回路を実現する
ことができる。

【００８４】すなわち、図８に示すＡとＢが受信トレー
ニング信号の信号点であるとき、トレーニング信号発生
器１８から出力される信号点は、相対的に図９に示すＣ
とＤの位置に回転され、そうすることで、例えば、図１
に示すように信号発生器１８の直交成分信号Ｑｔを出力
する必要がなくなる。

【００８５】そうすることにより、等化器２０やタップ
係数更新器２１の回路構成が等化器２０’やタップ係数
更新器２１’と比べて非常に簡単となり、その演算量は
各構成とも約１／２となる。

【００８６】ところで、この図１の自動等化回路の受信
した信号点がＡ、Ｂであるのに対して、トレーニング信
号発生器１８からのトレーニング信号（参照トレーニン
グ信号）がＣ，Ｄであることでは、それらの位相はθ分
異なることになる。従って、タップ更新をして等化状態
になる場合には、−θ分位相回転したタップ係数値とな
るので、フィードフォワード形等化器１４から、フィー
ドフォワード形等化器９へ、タップ係数値を設定する前
に、位相θ分回転しておいてやれば、参照トレーニング
信号をＡ，Ｂにしたときと同じタップ係数値となり、フ
ィードフォワード形等化器９、フィードバック形等化器
１９で正しく等化される状態になる。

【００８７】ここで、位相を回転させるには、下記の式
に示したようにすればθ分位相回転させることができ
る。 Ｃf⁽ⁿ⁺¹⁾’＝Ｃf⁽ⁿ⁺¹⁾ × ｅ^j・θ ここで、 Ｃf⁽ⁿ⁺¹⁾’＝Ｃfｉ⁽ⁿ⁺¹⁾’＋ｊ・Ｃfｑ⁽ⁿ⁺¹⁾’ Ｃf⁽ⁿ⁺¹⁾＝Ｃfｉ⁽ⁿ⁺¹⁾＋ｊ・Ｃfｑ⁽ⁿ⁺¹⁾ ｅ^j・θ＝ｃｏｓθ＋ｊ・ｓｉｎθ Ｃf⁽ⁿ⁺¹⁾ × ｅ^j・θ＝（Ｃfｉ⁽ⁿ⁺¹⁾・ｃｏｓθ−Ｃf
ｑ⁽ⁿ⁺¹⁾・ｓｉｎθ）＋ｊ・（Ｃfｉ⁽ⁿ⁺¹⁾・ｓｉｎθ＋
Ｃfｑ⁽ⁿ⁺¹⁾・ｃｏｓθ） したがって、 Ｃfｉ⁽ⁿ⁺¹⁾’＝Ｃfｉ⁽ⁿ⁺¹⁾・ｃｏｓθ−Ｃfｑ⁽ⁿ⁺¹⁾・ｓ
ｉｎθ Ｃfｑ⁽ⁿ⁺¹⁾’＝Ｃfｉ⁽ⁿ⁺¹⁾・ｓｉｎθ＋Ｃfｑ⁽ⁿ⁺¹⁾・ｃ
ｏｓθ

【００８８】なお、これら２つの式の動作を信号処理し
て実現するための位相回転器３１のブロック構成を図７
に示す。図７において、２９は乗算器を、３０は加算器
を表す。

【００８９】図１において、自動等化器１４からの等化
引き込みしたタップ係数値Ｃf⁽ⁿ⁺¹⁾を位相回転器３１で
上記のように、θ位相回転することでＣf⁽ⁿ⁺¹⁾’とし
て、スイッチ１６−２がＯＮ時にフィードフォワード形
等化器９に設定する。

【００９０】図１３は本発明の自動等化器を含む受信回
路の別の実施例を示す図１３では、メモリ１３、フィー
ドフォワード形等化器１４に入力する信号を位相回転器
３３により、−θ位相回転させておく。そうすると、フ
ィードフォワード形等化器１４に入力されるトレーニン
グ信号は、受信した信号点Ａ，Ｂが位相回転され、丁
度、図９に示したような信号点Ｃ、Ｄと同様の位相とな
る。トレーニング信号発生器１８から出力されるトレー
ニング信号も同じ位相の信号であり、そのタップ係数値
をそのままフィードフォワード形等化器９およびフィー
ドバック形等化器１９に設定すれば、図１２で示した構
成の場合と同じタップ係数値が設定されることになる。

【００９１】図１４は、本発明の自動等化回路を含む受
信回路の更に別の実施例を示す。図１４では、図１２で
示した構成の場合と同様に、等化器１４、２０で等化引
き込みを行ない、このタップ係数値を位相回転せずに、
等化器９、１９にそれぞれ設定する。タップ係数値とし
ては、−θ分位相回転している。そこで、位相回転器３
４で受信信号を＋θ分位相回転させておけば、識別器１
０では位相回転のない信号が入力されて正しく受信信号
を再生することができる。

【００９２】図１５は、本発明の自動等化回路を含む受
信回路の更に別の実施例を示す。図１５では、識別器１
０の入力で位相回転器３５により、受信信号を＋θ分位
相回転をさせることでも、図１４に示す場合と同様な効
果を得る。

【００９３】以上の図１３〜１５に示した受信回路にお
ける自動等化回路の構成では、図１に示したものと同様
にＱｔを０とするので、図２、図３に示したような簡単
な構成のタップ係数更新器や自動等化器を用いること
で、より簡便な構成の自動等化回路を実現可能である。

【００９４】図１６は、本発明の自動等化回路を含む受
信回路の更に別の実施例を示す。変調器から送信するト
レーニング信号の信号点が図９に示したような、Ｃ、Ｄ
の場合には、自動等化回路の構成を図１６に示すような
ものにして、回路構成によって位相回転をすることな
く、図２、図３に示したような簡単な構成のタップ係数
更新器や自動等化器を用いることが可能で、より簡便な
構成の自動等化回路を実現することができる。

【００９５】以上の説明では、トレーニング信号発生器
から発生するトレーニング信号として同相成分が０でな
く、直交成分が０であるとしたが、同相成分が０で、直
交成分が０でないトレーニング信号を使うことができる
のはいうまでもない。

【００９６】次に、本発明の別の実施例について、図１
７により説明する。この図１７の実施例は、図示のよう
に、各ロールオフフィルタ８と、等化器９の間に、夫々
遅延回路８９を挿入したもので、その他の構成は、図１
の実施例と同じである。

【００９７】遅延回路８９は夫々所定の遅延時間τを有
し、ロールオフフィルタ８の出力信号Ｉｒ、Ｑｒに、こ
の所定の遅延時間τを与え、遅延出力信号ＩｒＤ、Ｑｒ
Ｄとして等化器９に供給する働きをする。

【００９８】ここで、この所定の遅延時間τは、１フレ
ーム分のデータ信号の伝送に要する時間、つまりトレー
ニング信号ＤＴとデータ信号ＤＡの１回分の伝送時間、
すなわちτ＝ｔt＋ｔd 時間(図１０参照)に設定してあ
る。

【００９９】次に、図１７の実施例の動作について、図
１８のタイミング図により説明する。説明のため、図１
８の(a)に示してあるトレーニング信号ＤＴとデータ信
号ＤＡに番号０、１、２、……、が付してあり、これに
対応して、図１８の(h)でのトレーニング信号ＤＴとデ
ータ信号ＤＡにも番号０、１、２、……、が付してあ
り、図１８の(a)と図１８の(h)で、同じ番号の信号が対
応していることを表している。

【０１００】いま、ここで、図１８の(a)の時刻ｔ０
で、ロールオフフィルタ８から出力されたトレーニング
信号がＤＴ１であったとすると、このトレーニング信号
ＤＴ１が、図１８の(b)に示すようにしてメモリ１３に
取込まれ、これにより等化器１４による等化引き込み処
理、すなわち、タップ係数更新が、図１８の(c)に示す
ように実行され、こうして得られたタップ係数値が、図
１８の(d)に示すように、時刻ｔ３で位相回転器３１と
スイッチ回路１６−２とを経由して等化器９に書き込ま
れる。

【０１０１】ところが、等化器９に対しては、ロールオ
フフィルタ８の出力信号Ｉｒ、Ｑｒが遅延回路８９によ
り１フレーム分遅延されて入力されるので、タップ更新
したときに使用したトレーニング信号ＤＴ１及びそれに
続くデータ信号ＤＡ１に対して、遅延出力信号ＩｒＤ、
ＱｒＤでのトレーニング信号ＤＴ１及びそれに続くデー
タ信号ＤＡ１が丁度同期した形で等化器９にタップ係数
値が書き込まれるようになる。

【０１０２】この場合、タップ係数更新処理までに１フ
レーム分の時間を要しているが、等価的には、トレーニ
ング信号ＤＴ１により等化引き込みをした後、すぐに同
一フレームのデータ信号ＤＡ１に等化特性が反映した形
でタップ係数更新処理が与えられることになり、従っ
て、この図１７の実施例によれば、各フレーム毎に、ト
レーニング信号ＤＴによるタップ係数更新処理の結果か
ら直ちに、同一フレーム内のデータ信号ＤＡの等化が得
られることになる。

【０１０３】図１の実施例では、或る時点、例えば時刻
ｔ０で受信されたトレーニング信号ＤＴ１によって等化
引き込み動作が行なわれた場合、その更新計算に時間が
かかるため、そのタップ係数値が等化器９に反映される
のは、次のフレームのデータ信号ＤＡ２になってしま
い、１フレーム時間遅れてタップ係数値の更新がなされ
る。

【０１０４】これでも、伝送路があまり変化しない場合
には問題はないが、伝送路が短期間で変化しているとき
は、１フレーム前の信号で求めた収束したタップ係数値
での等化特性では、伝送路の変化に追従が遅れ、正確な
等化が得られなくなる虞れがあるが、この図１７の実施
例では、すぐに反映された形になるので、伝送路の変化
に対して十分追従することができる。

【０１０５】従って、図１７の実施例によれば、等化器
に対するタップ係数値の設定が、受信信号に同期した状
態にでき、この結果、追従特性が大きく改善され、伝送
路の変化が多いときでも常に正しい受信データを容易に
再生することができる。

【０１０６】なお、以上の説明では、遅延回路８９の遅
延時間τを１フレーム分の伝送時間に設定したが、フレ
ームの長さとタップ係数値の更新処理時間との関係で、
遅延時間を２フレーム以上にしなければならない場合も
あるが、その場合には遅延回路８９の遅延時間を、その
時間に合わせて延ばせばよい。

【０１０７】図１９は本発明の別の実施例の自動等化回
路を含む多値デジタル信号受信回路（復調回路）の構成
を示す。

【０１０８】図１９において、メモリ１３から読み出し
たＩｒ’、Ｑｒ’をタップ係数更新器１５に入力する。
更に、等化器１４の出力信号Ｉａ’とトレーニング信号
発生回路１８の出力信号Ｉｔとを加算器１７−１に供給
して得た誤差信号Ｅｉ’と、等化器１４のもう一方の出
力信号Ｑａ’とをタップ係数更新器１５に供給する。即
ち、Ｉａ’−Ｉｔ＝Ｅｉで、Ｑａ’＝Ｅｑとなる。

【０１０９】図２１はこれを説明するためのＩ−Ｑ平面
図である。図において、黒点で示したトレーニング信号
発生回路１８の出力ポイント（信号点）はＩ軸上にある
ので直交成分Ｑｔは０である。一方、受信ポイント（信
号点）は図のＸ印の位置にあるとすると、式Ｑａ’−Ｑ
ｔ＝ＥｑにおいてＱｔは０なのでＱａ’＝Ｅｑとなる。
また、Ｉ軸上の同相成分Ｉａとトレーニング信号点Ｉｔ
との差Ｉａ’−ＩｔはＥｉとなる。

【０１１０】動作において、この自動等化器１４に、所
定の時点で、メモリ１３から読出したトレーニング信号
を入力し、タップ係数更新器１５を動作させ、所定の等
化状態が得られるまで、等化器１４のタップ係数を更新
して行くようにする。

【０１１１】こうして自動等化器１４によりトレーニン
グ処理を行った結果、タップ係数が更新され、所定の等
化状態が得られたら、その後、このタップ更新結果を等
化器９に与え、この時点で始めて等化器９のタップ係数
が設定され、等化状態が得られるようにしてある。

【０１１２】このため、一方ではスイッチ回路１６−３
を設け、これによりトレーニング信号が受信されている
ときは、等化器９の出力信号Ｉａ、Ｑａが識別器１０の
入力から切り離されるように構成し、他方ではスイッチ
１６−２を設け、これにより所定の時点で、等化器１４
に設定されたタップ係数設定結果が等化器９に与えられ
るように構成してある。

【０１１３】従って、スイッチ回路１６−１は、トレー
ニング信号同期検出器１２により、トレーニング信号が
検出されている期間だけ閉じるように制御され、スイッ
チ回路１６−３は、反転回路２６０の存在により、スイ
ッチ回路１６−１とは反対に、トレーニング信号が検出
されている期間だけ開くように制御される。

【０１１４】上記構成により、誤差Ｅｑは等化器１４の
一方の出力であるＱａ’そのものなので、誤差Ｅｑが簡
単に求められると言う利点が得られる。なお、この場
合、タップ係数更新器１５は図４の構成のものを使うこ
とが出来る。但し、入力Ｉｔ，Ｑｔの代わりにＩｒ’，
Ｑｒ’を用いる。なお、等化トレーニング用等化器１４
はデータ再生用等化器９と同じ構成である。

【０１１５】図１９に示す受信回路の実施例を基とし
て、図２０の受信回路に示すように、等化器９の入力側
に図１７の実施例と同様な遅延回路８９を加えた実施例
としてもよい。

【０１１６】

【発明の効果】以上説明したように本発明によれば、ト
レーニング信号による等化引き込みにおける、復調回路
（受信回路）で発生する参照トレーニング信号を同相成
分単独または直交成分単独にすることにより、性能を落
とすことなく、同等な等化機能の自動等化器のフィルタ
演算およびタップ更新演算が可能で、かつ、回路構成が
より簡略化される。そうすることで、ソフトウェアによ
る実現方法では、その処理量やプログラム量を減らすこ
とができ、またハードウェアによる実現方法では、ハー
ドウェア量を減らすことができる。

【０１１７】さらに、処理時間が減ることにより、今ま
では完全にリアルタイム処理ができなかった処理につい
ても、リアルタイム処理化することが可能である。ある
いは、もし、リアルタイム処理が不可能であったとして
も、自動等化器の追従性能が向上するなどの利点があ
る。

【０１１８】さらに、ハードウェア量が減ることによ
り、小形化・低消費電力化することが可能となる。

【０１１９】本発明は特に優先的な実施例に関して開示
されており、そのため、当該技術分野における当業者に
よって、形態やその細部における様々な変更や省略が、
本発明の範囲内でもってもたらされることが容易である
ことは言うまでもない。

【図面の簡単な説明】

【図１】本発明の自動等化回路を含む受信回路の一実施
例のブロック構成を示す図。

【図２】本発明によるタップ係数更新器のブロック図。

【図３】本発明による自動等化器のブロック図。

【図４】図１２の受信回路の自動等化回路に用いるタッ
プ係数更新器の構成例のブロック図。

【図５】図１２の受信回路に用いるタップ係数設定可能
な等化器の構成例のブロック図。

【図６】トランスバーサル・フィルタのブロック構成例
を示す図。

【図７】本発明による位相回転器のブロック図。

【図８】１６ＱＡＭの場合のコンスタレーション表示例
を示す図。

【図９】１６ＱＡＭの場合のコンスタレーション表示例
を示す図。

【図１０】トレーニング信号とデータ信号の繰り返し伝
送のようすを説明する図。

【図１１】従来の技術の自動等化回路のブロック構成例
を示す図。

【図１２】判定帰還型自動等化回路を含む復調回路（受
信回路）のブロック構成を示す図。

【図１３】本発明の復調回路の別の実施例のブロック構
成を示す図。

【図１４】本発明の復調回路の別の実施例のブロック構
成を示す図。

【図１５】本発明の復調回路の別の実施例のブロック構
成を示す図。

【図１６】本発明の復調回路の別の実施例のブロック構
成を示す図。

【図１７】本発明の復調回路（受信回路）の別の実施例
のブロック構成を示す図。

【図１８】図１７の復調回路の動作を説明するためのタ
イミング図。

【図１９】本発明の復調回路（受信回路）の別の実施例
のブロック構成を示す図。

【図２０】本発明の復調回路（受信回路）の別の実施例
のブロック構成を示す図。

【図２１】図１９の復調回路の動作を説明するためのＩ
−Ｑ平面図。

【符号の説明】

１：アナログＢＰＦ（ANALOG BPF）、 ２：ＡＧＣ、
３：Ａ／Ｄコンバータ、 ４：受信電力計算部（POWER
CALCULATION）、 ５，２４，２６，２９，２０２２：
乗算器、 ６：位相シフト器（PHASE SHIFTER）、
７：正弦波発生器（SINE WAVE GENERATOR）、 ８：ロ
ールオフフィルタ（ROF）、 ９，１４：フィードフォ
ワード形等化器（EQUALIZER）、 １０：識別器（IDENT
IFIER）、１１：Ｐ／Ｓ変換器（P/S CONVERTER）、 １
２：トレーニング信号同期検出器（TRAINING SIGNAL SY
NCHRONIZATION DETECTOR）、 １３：メモリ（MEMOR
Y）、１５，２１，２１’：タップ係数更新器（TAP COE
FFICIENT UPDATING UNIT）、 １６−１，１６−２，１
６−３，１６−３’：スイッチ回路、 １７−１，１７
−２，１７−３，２５，２７，３０，２０１：加算器、
２０２３：総和器、 １８：トレーニング信号発生器
（TRAINING SIGNAL GENERATOR）、 １９，２０，２
０’：フィードバック形自動等化器（EQUALIZER）、
２８，８９：遅延回路、 ３１，３３，３４，３５：位
相回転器（PHASE ROTATOR）、 ２０２：トランスバー
サルフィルタ、 ２６０：反転回路、 ２０２１：遅延
素子。

Claims (18)

【特許請求の範囲】
1. 【請求項１】 デジタルトレーニング信号とデジタルデ
   ータ信号とを受信し、等化されたデジタルデータ信号を
   出力する自動等化回路において、前記デジタルトレーニ
   ング信号と前記デジタルデータ信号とを入力し前記デジ
   タルデータ信号を等化する、第１等化器を含む第１自動
   等化ユニットと、前記デジタルトレーニング信号を記録
   するメモリと、前記メモリに接続し、更新信号を出力す
   る第２自動等化ユニットであって、前記更新信号を出力
   する第２等化器と、同相成分および直交成分のいずれか
   一方の成分のみで他方が無成分のトレーニング信号を出
   力するトレーニング信号発生器と、前記第２等化器に接
   続し、前記メモリからのデジタルトレーニング信号と前
   記トレーニング信号発生器からの出力信号とを比較して
   タップ係数値を出力するタップ係数計算ユニットと、前
   記第１自動等化ユニットの入力信号と出力信号、前記メ
   モリに入力する前記デジタルトレーニング信号および前
   記第２等化器から出力される前記更新信号のうちいずれ
   か一つを位相回転する位相回転器とを有し、前記第２等
   化器からの前記更新信号が前記第１等化器に供給され
   て、前記第１等化器の等化特性が更新されることを特徴
   とする自動等化回路。
2. 【請求項２】 請求項１に記載の自動等化回路におい
   て、前記第２等化器の構成が前記第１等化器の構成と同
   じかあるいはほぼ同じで有ることを特徴とする自動等化
   回路。
3. 【請求項３】 請求項１に記載の自動等化回路におい
   て、所定の遅延時間の遅延回路を通って前記デジタルト
   レーニング信号と前記デジタルデータ信号とが前記第１
   自動等化ユニットに入力することを特徴とする自動等化
   回路。
4. 【請求項４】 請求項１に記載の自動等化回路におい
   て、前記第１等化器と前記第２等化器はフィードフォワ
   ード形等化器であり、さらに、前記第１自動等化ユニッ
   トの出力端子に接続された第３等化器と、前記トレーニ
   ング信号発生器に接続された第４等化器とを有し、前記
   第３等化器と第４等化器はフィードバック形等化器であ
   って、前記第３等化器の等化特性を更新するために前記
   第４等化器の出力信号が前記第３等化器に入力されるこ
   とを特徴とする自動等化回路。
5. 【請求項５】 請求項１に記載の自動等化回路におい
   て、前記位相回転器は、前記第１等化器と前記第２等化
   器の間にあって、前記第２等化器からの更新信号の位相
   を回転させることを特徴とする自動等化回路。
6. 【請求項６】 請求項１に記載の自動等化回路におい
   て、前記位相回転器は、前記メモリに接続され、前記メ
   モリに入力される前記入力信号を通過させ、前記メモリ
   へのデジタルトレーニング信号の位相を回転させること
   を特徴とする自動等化回路。
7. 【請求項７】 請求項１に記載の自動等化回路におい
   て、前記位相回転器は、前記第１等化器に接続され、前
   記第１等化器に入力される前記デジタルデータ信号と前
   記デジタルトレーニング信号とを通過させることを特徴
   とする自動等化回路。
8. 【請求項８】 請求項１に記載の自動等化回路におい
   て、前記位相回転器は、前記第１等化器に接続され、前
   記第１自動等化ユニットから出力されるデジタルデータ
   信号を通過させることを徴とする自動等化回路。
9. 【請求項９】 請求項１に記載の自動等化回路におい
   て、前記デジタルトレーニング信号が、データ信号コン
   スタレーション平面上の、前記デジタルデータ信号の平
   均電力と実質的に等しい電力となる、２つの信号点に対
   応する信号であることを特徴とする自動等化回路。
10. 【請求項１０】 デジタル多値変調システムにより変調
    されたトレーニング信号とデータ信号とを再生するため
    の受信回路において、前記トレーニング信号とデータ信
    号とが入力し、デジタルトレーニング信号とデジタルデ
    ータ信号とを生成する信号処理ユニットと、前記デジタ
    ルトレーニング信号と前記デジタルデータ信号とを入力
    し前記デジタルデータ信号を等化する、第１等化器を含
    む第１自動等化ユニットと、前記デジタルトレーニング
    信号を記録するメモリと、前記メモリに接続し、更新信
    号を出力する第２自動等化ユニットであって、前記更新
    信号を出力する第２等化器と、同相成分および直交成分
    のいずれか一方の成分のみで他方が無成分のトレーニン
    グ信号を出力するトレーニング信号発生器と、前記第２
    等化器に接続し、前記メモリからのデジタルトレーニン
    グ信号と前記トレーニング信号発生器からの出力信号と
    を比較してタップ係数値を出力するタップ係数計算ユニ
    ットと、前記第１自動等化ユニットの入力信号と出力信
    号、前記メモリに入力する前記デジタルトレーニング信
    号および前記第２等化器から出力される前記更新信号の
    うちいずれか一つを位相回転する位相回転器とを有し、
    前記第２等化器からの前記更新信号が前記第１等化器に
    供給されて、前記第１等化器の等化特性が更新されるこ
    とを特徴とする受信回路。
11. 【請求項１１】 請求項１０に記載の受信回路におい
    て、前記第２等化器の構成が前記第１等化器の構成と同
    じかあるいはほぼ同じで有ることを特徴とする受信回
    路。
12. 【請求項１２】 請求項１０に記載の受信回路におい
    て、前記信号処理ユニットと前記第１自動等化ユニット
    との間に、所定の遅延時間の遅延回路を有することを特
    徴とする受信回路。
13. 【請求項１３】 請求項１０に記載の受信回路におい
    て、前記第１等化器と前記第２等化器はフィードフォワ
    ード形等化器であり、さらに、前記第１自動等化ユニッ
    トの出力端子に接続された第３等化器と、前記トレーニ
    ング信号発生器に接続された第４等化器とを有し、前記
    第３等化器と第４等化器はフィードバック形等化器であ
    って、前記第３等化器の等化特性を更新するために前記
    第４等化器の出力信号が前記第３等化器に入力されるこ
    とを特徴とする受信回路。
14. 【請求項１４】 請求項１０に記載の受信回路におい
    て、前記位相回転器は、前記第１等化器と前記第２等化
    器の間にあって、前記第２等化器からの更新信号の位相
    を回転させることを特徴とする受信回路。
15. 【請求項１５】 請求項１０に記載の受信回路におい
    て、前記位相回転器は、前記信号処理ユニットと前記メ
    モリの間にあって、前記メモリへのデジタルトレーニン
    グ信号の位相を回転させることを特徴とする受信回路。
16. 【請求項１６】 請求項１０に記載の受信回路におい
    て、前記位相回転器は、前記信号処理ユニットと前記第
    １自動等化ユニットの間にあって、前記第１自動等化ユ
    ニットに入力される前記デジタルデータ信号と前記デジ
    タルトレーニング信号とを通過させることを特徴とする
    受信回路。
17. 【請求項１７】 請求項１０に記載の受信回路におい
    て、前記位相回転器は、前記第１等化器に接続され、前
    記第１自動等化ユニットから出力されるデジタルデータ
    信号を通過させることを徴とする受信回路。
18. 【請求項１８】 請求項１０に記載の受信回路におい
    て、前記デジタルトレーニング信号が、データ信号コン
    スタレーション平面上の、前記デジタルデータ信号の平
    均電力と実質的に等しい電力となる、２つの信号点に対
    応する信号であることを特徴とする受信回路。