JP2001352052A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JP2001352052A JP2001352052A JP2000170965A JP2000170965A JP2001352052A JP 2001352052 A JP2001352052 A JP 2001352052A JP 2000170965 A JP2000170965 A JP 2000170965A JP 2000170965 A JP2000170965 A JP 2000170965A JP 2001352052 A JP2001352052 A JP 2001352052A
- Authority
- JP
- Japan
- Prior art keywords
- region
- solid
- photoelectric conversion
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 飽和領域では入射光量の変化に対し蓄積電荷
量の変化が小さいので、雑音による出力信号の変動に対
し、蓄積電荷の変化量が小さいと、ＳＮ比の悪い再生画
像となる。 【解決手段】 光電変換部５０２のうち半導体基板５０
０側の一部に他の領域よりも不純物濃度の高い高濃度領
域１０１を形成する。これによって、Ｐ- 型ウェル５０
１と光電変換部５０２の結合容量Ｃ５１を大きくし、蓄
積電荷の変化量を大きくする。
量の変化が小さいので、雑音による出力信号の変動に対
し、蓄積電荷の変化量が小さいと、ＳＮ比の悪い再生画
像となる。 【解決手段】 光電変換部５０２のうち半導体基板５０
０側の一部に他の領域よりも不純物濃度の高い高濃度領
域１０１を形成する。これによって、Ｐ- 型ウェル５０
１と光電変換部５０２の結合容量Ｃ５１を大きくし、蓄
積電荷の変化量を大きくする。
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像素子に関
し、特に、光電変換部に発生した過剰な電荷を掃き出す
オーバーフロードレインを備えた固体撮像素子に関する
ものである。
し、特に、光電変換部に発生した過剰な電荷を掃き出す
オーバーフロードレインを備えた固体撮像素子に関する
ものである。
【０００２】
【従来の技術】図４は電荷転送部にＣＣＤ（電荷結合素
子）を用いたＣＣＤ型固体撮像素子を示す図である。な
お、図４ではフォトダイオードと垂直ＣＣＤレジスタを
別々に設けたインターライン転送型固体撮像素子の概略
構成を示している。
子）を用いたＣＣＤ型固体撮像素子を示す図である。な
お、図４ではフォトダイオードと垂直ＣＣＤレジスタを
別々に設けたインターライン転送型固体撮像素子の概略
構成を示している。
【０００３】図４において、まず、半導体基板４００上
にフォトダイオード４０１が列状に配列されており、各
フォトダイオード列に対応して垂直ＣＣＤレジスタ４０
２が設けられている。フォトダイオード４０１と垂直Ｃ
ＣＤレジスタ４０２の間には電荷読み出しゲート領域４
０３が形成されている。垂直ＣＣＤレジスタ４０２の一
端には水平ＣＣＤレジスタ４０４が設けられ、水平ＣＣ
Ｄレジスタ４０４の一端には電荷検出部４０５及び出力
部４０６が形成されている。なお、破線で囲んだ部分が
単位画素４０７である。
にフォトダイオード４０１が列状に配列されており、各
フォトダイオード列に対応して垂直ＣＣＤレジスタ４０
２が設けられている。フォトダイオード４０１と垂直Ｃ
ＣＤレジスタ４０２の間には電荷読み出しゲート領域４
０３が形成されている。垂直ＣＣＤレジスタ４０２の一
端には水平ＣＣＤレジスタ４０４が設けられ、水平ＣＣ
Ｄレジスタ４０４の一端には電荷検出部４０５及び出力
部４０６が形成されている。なお、破線で囲んだ部分が
単位画素４０７である。
【０００４】フォトダイオード４０１で光電変換された
電荷は、読み出しゲート領域４０３を介して垂直ＣＣＤ
レジスタ４０２に転送される。読み出された電荷は垂直
ＣＣＤレジスタ４０２により水平ＣＣＤレジスタ４０４
まで転送され、更に水平ＣＣＤレジスタ４０４により電
荷検出部４０５まで転送され、出力部４０６を介して外
部に出力される。
電荷は、読み出しゲート領域４０３を介して垂直ＣＣＤ
レジスタ４０２に転送される。読み出された電荷は垂直
ＣＣＤレジスタ４０２により水平ＣＣＤレジスタ４０４
まで転送され、更に水平ＣＣＤレジスタ４０４により電
荷検出部４０５まで転送され、出力部４０６を介して外
部に出力される。
【０００５】ところで、このようなＣＣＤを用いた固体
撮像素子ではブルーミングを抑制するために過剰電荷を
掃き出すオーバーフロードレイン機構が各画素毎に設け
られている。オーバーフロードレイン機構には、縦型オ
ーバーフロードレインと横型オーバフロードレインの２
つがある。
撮像素子ではブルーミングを抑制するために過剰電荷を
掃き出すオーバーフロードレイン機構が各画素毎に設け
られている。オーバーフロードレイン機構には、縦型オ
ーバーフロードレインと横型オーバフロードレインの２
つがある。
【０００６】図５は従来例の縦型オーバーフロードレイ
ンを備えたインターライン転送型固体撮像素子の単位画
素の水平方向の断面構造を示す図である。図５におい
て、シリコンからなるＮ型の半導体基板５００の表面部
にＰ- 型ウェル５０１が設けられている。Ｐ- 型ウェル
５０１の表面部には、フォトダイオード４０１を構成す
るＮ型の光電変換部５０２が設けられており、その表面
には暗電流を低減するためのＰ+ 型拡散層５０３が設け
られている。また、垂直ＣＣＤレジスタ４０２を構成す
るＮ型拡散層５０４及びその下部に接してＰ型拡散層５
０５が設けられている。光電変換部５０２とそれに対応
するＮ型拡散層５０４との間には電荷読み出しゲート領
域５０６が設けられ、反対側のＮ型拡散層５０４との間
にはＰ+ 型素子分離層５０７が設けられている。
ンを備えたインターライン転送型固体撮像素子の単位画
素の水平方向の断面構造を示す図である。図５におい
て、シリコンからなるＮ型の半導体基板５００の表面部
にＰ- 型ウェル５０１が設けられている。Ｐ- 型ウェル
５０１の表面部には、フォトダイオード４０１を構成す
るＮ型の光電変換部５０２が設けられており、その表面
には暗電流を低減するためのＰ+ 型拡散層５０３が設け
られている。また、垂直ＣＣＤレジスタ４０２を構成す
るＮ型拡散層５０４及びその下部に接してＰ型拡散層５
０５が設けられている。光電変換部５０２とそれに対応
するＮ型拡散層５０４との間には電荷読み出しゲート領
域５０６が設けられ、反対側のＮ型拡散層５０４との間
にはＰ+ 型素子分離層５０７が設けられている。
【０００７】また、表面には二酸化シリコン膜や窒化シ
リコン膜等からなる絶縁膜５０８が設けられており、Ｎ
型拡散層５０４の上部の領域には多結晶シリコン膜等か
らなる垂直ＣＣＤレジスタ４０２の転送ゲート電極５０
９が設けられている。更に、その上部には、絶縁膜５０
８を介してタングステン膜やアルミニウム膜等からなる
遮光膜５１０が設けられている。蓄積容量を超えて光電
変換部５０２に発生した過剰な電荷はＰ- 型ウェル５０
１を通って半導体基板５００に掃き出される。即ち、Ｐ
- 型ウェル５０１が蓄積電荷のバリア領域となり、半導
体基板５００が過剰な電荷を掃き出すドレイン領域とな
る。Ｃ５１はＰ- 型ウェル５０１と光電変換部５０２の
結合容量を示し、Ｃ５２はＰ- 型ウェル５０１と半導体
基板５００の結合容量を示している。
リコン膜等からなる絶縁膜５０８が設けられており、Ｎ
型拡散層５０４の上部の領域には多結晶シリコン膜等か
らなる垂直ＣＣＤレジスタ４０２の転送ゲート電極５０
９が設けられている。更に、その上部には、絶縁膜５０
８を介してタングステン膜やアルミニウム膜等からなる
遮光膜５１０が設けられている。蓄積容量を超えて光電
変換部５０２に発生した過剰な電荷はＰ- 型ウェル５０
１を通って半導体基板５００に掃き出される。即ち、Ｐ
- 型ウェル５０１が蓄積電荷のバリア領域となり、半導
体基板５００が過剰な電荷を掃き出すドレイン領域とな
る。Ｃ５１はＰ- 型ウェル５０１と光電変換部５０２の
結合容量を示し、Ｃ５２はＰ- 型ウェル５０１と半導体
基板５００の結合容量を示している。
【０００８】図６は従来例の横型オーバーフロードレイ
ンを備えたインターライン転送型固体撮像素子の単位画
素の水平方向の断面構造を示す図である。図６におい
て、まず、シリコンからなるＰ型の半導体基板６００の
表面部にフォトダイオード４０１を構成するＮ型の光電
変換部６０１が設けられており、その表面には暗電流を
低減するためのＰ+ 型拡散層６０２が設けられている。
また、垂直ＣＣＤレジスタ４０２を構成するＮ型拡散層
６０３が設けられている。光電変換部６０１とそれに対
応するＮ型拡散層６０３との間には電荷読み出しゲート
領域６０４が設けられている。その反対側にはドレイン
領域６０５が設けられており、光電変換部６０１とドレ
イン領域６０５の間にはバリア領域６０６が設けられて
いる。ドレイン領域６０５と反対側のＮ型拡散層６０３
との間にはＰ+ 型素子分離層６０７が設けられている。
ンを備えたインターライン転送型固体撮像素子の単位画
素の水平方向の断面構造を示す図である。図６におい
て、まず、シリコンからなるＰ型の半導体基板６００の
表面部にフォトダイオード４０１を構成するＮ型の光電
変換部６０１が設けられており、その表面には暗電流を
低減するためのＰ+ 型拡散層６０２が設けられている。
また、垂直ＣＣＤレジスタ４０２を構成するＮ型拡散層
６０３が設けられている。光電変換部６０１とそれに対
応するＮ型拡散層６０３との間には電荷読み出しゲート
領域６０４が設けられている。その反対側にはドレイン
領域６０５が設けられており、光電変換部６０１とドレ
イン領域６０５の間にはバリア領域６０６が設けられて
いる。ドレイン領域６０５と反対側のＮ型拡散層６０３
との間にはＰ+ 型素子分離層６０７が設けられている。
【０００９】また、表面には二酸化シリコン膜や窒化シ
リコン膜等からなる絶縁膜６０８が設けられ、Ｎ型拡散
層６０３の上部の領域には多結晶シリコン膜等からなる
垂直ＣＣＤレジスタ４０２の転送ゲート電極６０９が設
けられている。更に、その上部には、絶縁膜６０８を介
してタングステン膜やアルミニウム膜等からなる遮光膜
６１０が設けられている。蓄積容量を超えて光電変換部
６０１に発生した過剰な電荷はバリア領域６０６を通っ
てドレイン領域６０５に掃き出される。Ｃ６１はバリア
領域６０６と光電変換部６０１の結合容量を示し、Ｃ６
２はバリア領域６０６とドレイン領域６０５の結合容量
を示している。
リコン膜等からなる絶縁膜６０８が設けられ、Ｎ型拡散
層６０３の上部の領域には多結晶シリコン膜等からなる
垂直ＣＣＤレジスタ４０２の転送ゲート電極６０９が設
けられている。更に、その上部には、絶縁膜６０８を介
してタングステン膜やアルミニウム膜等からなる遮光膜
６１０が設けられている。蓄積容量を超えて光電変換部
６０１に発生した過剰な電荷はバリア領域６０６を通っ
てドレイン領域６０５に掃き出される。Ｃ６１はバリア
領域６０６と光電変換部６０１の結合容量を示し、Ｃ６
２はバリア領域６０６とドレイン領域６０５の結合容量
を示している。
【００１０】
【発明が解決しようとする課題】上記従来の固体撮像素
子では、図５、図６のいずれにおいても入射光量が大き
いと対応できない問題があった。その理由を以下に説明
する。図５に示す縦型オーバーフロードレインを備えた
固体撮像素子、及び図６に示す横型オーバーフロードレ
インを備えた固体撮像素子において、光電変換部には入
射光量に応じて電荷が蓄積され、入射光量が小さい時は
蓄積電荷は入射光量に比例して増加する。この領域を線
形領域と呼ぶ。入射光量が大きくなって、光電変換部の
蓄積容量以上の電荷が発生すると、その過剰な電荷はド
レイン領域に掃き出され、それ以上の蓄積電荷の増加は
抑えられる。この領域を飽和領域と呼ぶ。飽和領域でも
出力は全く一定ではなく、入射光量の増加に対して徐々
に増えていく。この現象は、例えば、IEEE Transaction
on Electron Devices,Vol.42,No.4(April 1995)pp.652
-655にも記載されている。飽和領域では、入射光量の対
数に対して蓄積電荷量は線形に増加する。
子では、図５、図６のいずれにおいても入射光量が大き
いと対応できない問題があった。その理由を以下に説明
する。図５に示す縦型オーバーフロードレインを備えた
固体撮像素子、及び図６に示す横型オーバーフロードレ
インを備えた固体撮像素子において、光電変換部には入
射光量に応じて電荷が蓄積され、入射光量が小さい時は
蓄積電荷は入射光量に比例して増加する。この領域を線
形領域と呼ぶ。入射光量が大きくなって、光電変換部の
蓄積容量以上の電荷が発生すると、その過剰な電荷はド
レイン領域に掃き出され、それ以上の蓄積電荷の増加は
抑えられる。この領域を飽和領域と呼ぶ。飽和領域でも
出力は全く一定ではなく、入射光量の増加に対して徐々
に増えていく。この現象は、例えば、IEEE Transaction
on Electron Devices,Vol.42,No.4(April 1995)pp.652
-655にも記載されている。飽和領域では、入射光量の対
数に対して蓄積電荷量は線形に増加する。
【００１１】図７は光電変換部に蓄積される電荷量の入
射光量に対する依存性を表わすグラフである。入射光量
ａまでは線形領域であり、入射光量がａを超えると飽和
領域となる。線形領域の最大出力はＡである。しかしな
がら、固体撮像素子の最大出力電荷量は、垂直ＣＣＤレ
ジスタの最大転送電荷量、水平ＣＣＤレジスタの最大転
送電荷量、電荷検出部の最大電荷量のなかの最小値で制
限される。そのため、光電変換部の蓄積電荷量が最大出
力電荷量Ｂを超えると、再生画面上に縦スジや横スジな
どの偽信号が現われる。
射光量に対する依存性を表わすグラフである。入射光量
ａまでは線形領域であり、入射光量がａを超えると飽和
領域となる。線形領域の最大出力はＡである。しかしな
がら、固体撮像素子の最大出力電荷量は、垂直ＣＣＤレ
ジスタの最大転送電荷量、水平ＣＣＤレジスタの最大転
送電荷量、電荷検出部の最大電荷量のなかの最小値で制
限される。そのため、光電変換部の蓄積電荷量が最大出
力電荷量Ｂを超えると、再生画面上に縦スジや横スジな
どの偽信号が現われる。
【００１２】そこで、この問題を解決するため、本願出
願人は、先に、飽和領域の出力信号を利用してダイナミ
ックレンジを拡大する方法を、特願平１１−２５６０１
２号として出願している。この方法では、飽和領域の出
力信号を利用することで、ダイナミックレンジを大幅に
拡大することができる。即ち、線形領域のみを利用した
場合、検出できる最大光量はａであるが、飽和領域の出
力信号も利用すれば検出できる最大光量はｂとなるの
で、大幅にダイナミックレンジを大きくできるというも
のである。
願人は、先に、飽和領域の出力信号を利用してダイナミ
ックレンジを拡大する方法を、特願平１１−２５６０１
２号として出願している。この方法では、飽和領域の出
力信号を利用することで、ダイナミックレンジを大幅に
拡大することができる。即ち、線形領域のみを利用した
場合、検出できる最大光量はａであるが、飽和領域の出
力信号も利用すれば検出できる最大光量はｂとなるの
で、大幅にダイナミックレンジを大きくできるというも
のである。
【００１３】しかし、図７において線形領域では入射光
量の変化ａに対し蓄積電荷の変化量はＡであるが、飽和
領域では入射光量の変化（ｂ−ａ）に対し蓄積電荷の変
化量は（Ｂ−Ａ）であるので、線形領域に比べ飽和領域
では入射光量の変化に対する蓄積電荷の変化量が小さ
い。一方、固体撮像素子の出力信号には蓄積電荷量に比
例した出力の他に雑音による出力変動が含まれているの
で、上記方法では雑音による出力信号の変動に対して飽
和領域の蓄積電荷の変化量（Ｂ−Ａ）があまり小さい
と、ＳＮ比の悪い再生画像になるという問題があった。
量の変化ａに対し蓄積電荷の変化量はＡであるが、飽和
領域では入射光量の変化（ｂ−ａ）に対し蓄積電荷の変
化量は（Ｂ−Ａ）であるので、線形領域に比べ飽和領域
では入射光量の変化に対する蓄積電荷の変化量が小さ
い。一方、固体撮像素子の出力信号には蓄積電荷量に比
例した出力の他に雑音による出力変動が含まれているの
で、上記方法では雑音による出力信号の変動に対して飽
和領域の蓄積電荷の変化量（Ｂ−Ａ）があまり小さい
と、ＳＮ比の悪い再生画像になるという問題があった。
【００１４】本発明は、上記従来の問題点に鑑みなされ
たもので、その目的は、飽和領域で入射光量の変化に対
し蓄積電荷の変化量を大きくし、再生画像のＳＮ比を向
上することが可能な固体撮像素子を提供することにあ
る。
たもので、その目的は、飽和領域で入射光量の変化に対
し蓄積電荷の変化量を大きくし、再生画像のＳＮ比を向
上することが可能な固体撮像素子を提供することにあ
る。
【００１５】
【課題を解決するための手段】本発明は、上記目的を達
成するため、光電変換部に発生した過剰電荷を掃き出す
オーバーフロードレインを備えた固体撮像素子におい
て、前記光電変換部のうち前記オーバーフロードレイン
側の一部に他の領域よりも不純物濃度の高い高濃度領域
を形成したことを特徴としている。
成するため、光電変換部に発生した過剰電荷を掃き出す
オーバーフロードレインを備えた固体撮像素子におい
て、前記光電変換部のうち前記オーバーフロードレイン
側の一部に他の領域よりも不純物濃度の高い高濃度領域
を形成したことを特徴としている。
【００１６】本発明においては、光電変換部のうちオー
バーフロードレイン側の一部にその他の領域よりも不純
物濃度の高い高濃度領域を形成することにより、飽和領
域において入射光量変化に対し蓄積電荷の変化を大きく
でき、飽和領域の出力信号を利用しても再生画像のＳＮ
比を向上できる。
バーフロードレイン側の一部にその他の領域よりも不純
物濃度の高い高濃度領域を形成することにより、飽和領
域において入射光量変化に対し蓄積電荷の変化を大きく
でき、飽和領域の出力信号を利用しても再生画像のＳＮ
比を向上できる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。まず、本発明の原理
について説明する。入射光量に対する飽和領域における
蓄積電荷の変化量は、バリア領域と光電変換部の結合容
量及びバリア領域とドレイン領域の結合容量の比に依存
し、バリア領域と光電変換部の結合容量が大きいほど蓄
積電荷の変化量が大きくなる。
て図面を参照して詳細に説明する。まず、本発明の原理
について説明する。入射光量に対する飽和領域における
蓄積電荷の変化量は、バリア領域と光電変換部の結合容
量及びバリア領域とドレイン領域の結合容量の比に依存
し、バリア領域と光電変換部の結合容量が大きいほど蓄
積電荷の変化量が大きくなる。
【００１８】この理由は以下のように説明できる。ま
ず、蓄積電荷量の増加により光電変換部の電位が変動し
た時に電位バリアの高さ（バリア領域と光電変換部の電
位差）が速やかに減少すると、光電変換部で発生した電
荷が多く排出され、蓄積電荷量の増加量は小さくなる。
逆に、電位バリアの高さがあまり減少しなければ光電変
換部で発生した電荷の排出量は少なくなり、蓄積電荷量
の増加量は大きくなる。この時、バリア領域と光電変換
部の結合容量が大きいと、光電変換部の電位の変動につ
られてバリア領域の電位も変動し、電位バリアの高さが
あまり減少しないので蓄積電荷量の増加量が大きくな
る。
ず、蓄積電荷量の増加により光電変換部の電位が変動し
た時に電位バリアの高さ（バリア領域と光電変換部の電
位差）が速やかに減少すると、光電変換部で発生した電
荷が多く排出され、蓄積電荷量の増加量は小さくなる。
逆に、電位バリアの高さがあまり減少しなければ光電変
換部で発生した電荷の排出量は少なくなり、蓄積電荷量
の増加量は大きくなる。この時、バリア領域と光電変換
部の結合容量が大きいと、光電変換部の電位の変動につ
られてバリア領域の電位も変動し、電位バリアの高さが
あまり減少しないので蓄積電荷量の増加量が大きくな
る。
【００１９】従って、図５における結合容量Ｃ５２に対
して結合容量Ｃ５１が大きいほど蓄積電荷の変化量が大
きくなり、図６における結合容量Ｃ６２に対して結合容
量Ｃ６１が大きいほど蓄積電荷の変化量が大きくなる。
そのため、結合容量Ｃ５１，Ｃ６１を大きくすれば、蓄
積電荷の変化量を大きくできるので、再生画像のＳＮ比
を向上することが可能である。本発明はこのような原理
に基づいて結合容量Ｃ５１あるいはＣ６１を大きくする
ため、光電変換部の一部に他の領域よりも不純物濃度の
高い高濃度領域を形成している。そこで、本発明の具体
的な実施の形態について説明する。
して結合容量Ｃ５１が大きいほど蓄積電荷の変化量が大
きくなり、図６における結合容量Ｃ６２に対して結合容
量Ｃ６１が大きいほど蓄積電荷の変化量が大きくなる。
そのため、結合容量Ｃ５１，Ｃ６１を大きくすれば、蓄
積電荷の変化量を大きくできるので、再生画像のＳＮ比
を向上することが可能である。本発明はこのような原理
に基づいて結合容量Ｃ５１あるいはＣ６１を大きくする
ため、光電変換部の一部に他の領域よりも不純物濃度の
高い高濃度領域を形成している。そこで、本発明の具体
的な実施の形態について説明する。
【００２０】図１は本発明の第１の実施形態による縦型
オーバーフロードレインを備えたインターライン転送型
固体撮像素子の単位画素の水平方向の断面構造を説明す
るための図である。図１において、まず、シリコンから
なるＮ型の半導体基板５００の表面部にＰ- 型ウェル５
０１が設けられている。Ｐ- 型ウェル５０１の表面部に
は、フォトダイオード４０１を構成するＮ型の光電変換
部５０２が設けられている。光電変換部５０２は不純物
濃度の高い高濃度領域１０１と不純物濃度の低い低濃度
領域１０２から形成されている。
オーバーフロードレインを備えたインターライン転送型
固体撮像素子の単位画素の水平方向の断面構造を説明す
るための図である。図１において、まず、シリコンから
なるＮ型の半導体基板５００の表面部にＰ- 型ウェル５
０１が設けられている。Ｐ- 型ウェル５０１の表面部に
は、フォトダイオード４０１を構成するＮ型の光電変換
部５０２が設けられている。光電変換部５０２は不純物
濃度の高い高濃度領域１０１と不純物濃度の低い低濃度
領域１０２から形成されている。
【００２１】また、光電変換部５０２の表面には暗電流
を低減するためのＰ+ 型拡散層５０３が設けられてい
る。更に、垂直ＣＣＤレジスタ４０２を構成するＮ型拡
散層５０４及びその下部に接してＰ型拡散層５０５が設
けられている。光電変換部５０２とそれに対応するＮ型
拡散層５０４との間には電荷読み出しゲート領域５０６
が設けられ、反対側のＮ型拡散層５０４との間にはＰ+
型素子分離層５０７が設けられている。表面には二酸化
シリコン膜や窒化シリコン膜等からなる絶縁膜５０８が
設けられており、Ｎ型拡散層５０４の上部の領域には多
結晶シリコン膜等からなる垂直ＣＣＤレジスタ４０２の
転送ゲート電極５０９が設けられている。更に、その上
部には、絶縁膜５０８を介してタングステン膜やアルミ
ニウム膜等からなる遮光膜５１０が設けられている。
を低減するためのＰ+ 型拡散層５０３が設けられてい
る。更に、垂直ＣＣＤレジスタ４０２を構成するＮ型拡
散層５０４及びその下部に接してＰ型拡散層５０５が設
けられている。光電変換部５０２とそれに対応するＮ型
拡散層５０４との間には電荷読み出しゲート領域５０６
が設けられ、反対側のＮ型拡散層５０４との間にはＰ+
型素子分離層５０７が設けられている。表面には二酸化
シリコン膜や窒化シリコン膜等からなる絶縁膜５０８が
設けられており、Ｎ型拡散層５０４の上部の領域には多
結晶シリコン膜等からなる垂直ＣＣＤレジスタ４０２の
転送ゲート電極５０９が設けられている。更に、その上
部には、絶縁膜５０８を介してタングステン膜やアルミ
ニウム膜等からなる遮光膜５１０が設けられている。
【００２２】蓄積容量を超えて光電変換部５０２に発生
した過剰な電荷はＰ- 型ウェル５０１を通って半導体基
板５００に掃き出される。即ち、Ｐ- 型ウェル５０１が
蓄積電荷のバリア領域となり、半導体基板５００が過剰
な電荷を掃き出すドレイン領域となる。Ｃ５１はＰ- 型
ウェル５０１と光電変換部５０２の結合容量を示し、Ｃ
５２はＰ- 型ウェル５０１と半導体基板５００の結合容
量を示している。本実施形態では、光電変換部５０２の
半導体基板５００側に高濃度領域１０１を設けているの
で、Ｐ- 型ウェル５０１と光電変換部５０２の結合容量
Ｃ５１が大きくなり、蓄積電荷の変化量を大きくでき
る。
した過剰な電荷はＰ- 型ウェル５０１を通って半導体基
板５００に掃き出される。即ち、Ｐ- 型ウェル５０１が
蓄積電荷のバリア領域となり、半導体基板５００が過剰
な電荷を掃き出すドレイン領域となる。Ｃ５１はＰ- 型
ウェル５０１と光電変換部５０２の結合容量を示し、Ｃ
５２はＰ- 型ウェル５０１と半導体基板５００の結合容
量を示している。本実施形態では、光電変換部５０２の
半導体基板５００側に高濃度領域１０１を設けているの
で、Ｐ- 型ウェル５０１と光電変換部５０２の結合容量
Ｃ５１が大きくなり、蓄積電荷の変化量を大きくでき
る。
【００２３】ここで、例えば、フォトダイオードの寸法
が２μｍ×２μｍ、Ｎ型半導体基板の濃度が２．０Ｅ１
４、Ｐ- 型ウェルの濃度が１．５Ｅ１５で深さが３．５
μｍとする。また、Ｐ+ 型拡散層の濃度が１．０Ｅ１８
で深さが表面から０．３μｍ、光電変換部の濃度が８．
０Ｅ１５で深さが０．３μｍから２．０μｍとする。こ
の構造に対して、シミュレーションを行った結果、飽和
領域での入射光量の変化に対する蓄積電荷の変化量は、
入射光量１０倍増加あたり電子数１４０００個であっ
た。
が２μｍ×２μｍ、Ｎ型半導体基板の濃度が２．０Ｅ１
４、Ｐ- 型ウェルの濃度が１．５Ｅ１５で深さが３．５
μｍとする。また、Ｐ+ 型拡散層の濃度が１．０Ｅ１８
で深さが表面から０．３μｍ、光電変換部の濃度が８．
０Ｅ１５で深さが０．３μｍから２．０μｍとする。こ
の構造に対して、シミュレーションを行った結果、飽和
領域での入射光量の変化に対する蓄積電荷の変化量は、
入射光量１０倍増加あたり電子数１４０００個であっ
た。
【００２４】一方、光電変換部を濃度１．５Ｅ１６で深
さ１．５μｍから２．０μｍの高濃度領域と濃度２．０
Ｅ１５で深さ０．３μｍから１．５μｍの低濃度領域で
形成すると、飽和領域での入射光量の変化に対する蓄積
電荷の変化量は、入射光量１０倍増加あたり電子数２８
０００個になった。従って、光電変換部５０２を半導体
基板５００側の高濃度領域１０１と表面側の低濃度領域
１０２の２つの領域から構成することにより、飽和領域
の蓄積電荷の変化量は２倍になり、再生画像のＳＮ比を
２倍に向上できる。
さ１．５μｍから２．０μｍの高濃度領域と濃度２．０
Ｅ１５で深さ０．３μｍから１．５μｍの低濃度領域で
形成すると、飽和領域での入射光量の変化に対する蓄積
電荷の変化量は、入射光量１０倍増加あたり電子数２８
０００個になった。従って、光電変換部５０２を半導体
基板５００側の高濃度領域１０１と表面側の低濃度領域
１０２の２つの領域から構成することにより、飽和領域
の蓄積電荷の変化量は２倍になり、再生画像のＳＮ比を
２倍に向上できる。
【００２５】図２は本発明の第２の実施形態による横型
オーバーフロードレインを備えたインターライン転送型
固体撮像素子の単位画素の水平方向の断面構造を説明す
るための図である。図２において、まず、シリコンから
なるＰ型の半導体基板６００の表面部にフォトダイオー
ド４０１を構成するＮ型の光電変換部６０１が設けられ
ている。光電変換部６０１は、バリア領域６０６側の不
純物濃度の高い高濃度領域２０１とその反対側の不純物
濃度の低い低濃度領域２０２から形成されている。光電
変換部６０１の表面には暗電流を低減するためのＰ+ 型
拡散層６０２が設けられている。
オーバーフロードレインを備えたインターライン転送型
固体撮像素子の単位画素の水平方向の断面構造を説明す
るための図である。図２において、まず、シリコンから
なるＰ型の半導体基板６００の表面部にフォトダイオー
ド４０１を構成するＮ型の光電変換部６０１が設けられ
ている。光電変換部６０１は、バリア領域６０６側の不
純物濃度の高い高濃度領域２０１とその反対側の不純物
濃度の低い低濃度領域２０２から形成されている。光電
変換部６０１の表面には暗電流を低減するためのＰ+ 型
拡散層６０２が設けられている。
【００２６】また、垂直ＣＣＤレジスタ４０２を構成す
るＮ型拡散層６０３が設けられている。光電変換部６０
１とそれに対応するＮ型拡散層６０３との間には電荷読
み出しゲート領域６０４が設けられている。その反対側
にはドレイン領域６０５が設けられており、光電変換部
６０１とドレイン領域６０５の間にはバリア領域６０６
が設けられている。ドレイン領域６０５と反対側のＮ型
拡散層６０３との間にはＰ+ 型素子分離層６０７が設け
られている。
るＮ型拡散層６０３が設けられている。光電変換部６０
１とそれに対応するＮ型拡散層６０３との間には電荷読
み出しゲート領域６０４が設けられている。その反対側
にはドレイン領域６０５が設けられており、光電変換部
６０１とドレイン領域６０５の間にはバリア領域６０６
が設けられている。ドレイン領域６０５と反対側のＮ型
拡散層６０３との間にはＰ+ 型素子分離層６０７が設け
られている。
【００２７】また、表面には二酸化シリコン膜や窒化シ
リコン膜等からなる絶縁膜６０８が設けられており、Ｎ
型拡散層６０３の上部の領域には多結晶シリコン膜等か
らなる垂直ＣＣＤレジスタ４０２の転送ゲート電極６０
９が設けられている。更に、その上部には、絶縁膜６０
８を介してタングステン膜やアルミニウム膜等からなる
遮光膜６１０が設けられている。蓄積容量を超えて光電
変換部６０１に発生した過剰な電荷はバリア領域６０６
を通ってドレイン領域６０５に掃き出される。Ｃ６１は
バリア領域６０６と光電変換部６０１の結合容量を示
し、Ｃ６２はバリア領域６０６とドレイン領域６０５の
結合容量を示している。本実施形態では、バリア領域６
０６に接する側の光電変換部６０１の一部の不純物濃度
を高くしているので、バリア領域６０６と光電変換部６
０１の結合容量Ｃ６１を大きくでき、蓄積電荷の変化量
を大きくできる。
リコン膜等からなる絶縁膜６０８が設けられており、Ｎ
型拡散層６０３の上部の領域には多結晶シリコン膜等か
らなる垂直ＣＣＤレジスタ４０２の転送ゲート電極６０
９が設けられている。更に、その上部には、絶縁膜６０
８を介してタングステン膜やアルミニウム膜等からなる
遮光膜６１０が設けられている。蓄積容量を超えて光電
変換部６０１に発生した過剰な電荷はバリア領域６０６
を通ってドレイン領域６０５に掃き出される。Ｃ６１は
バリア領域６０６と光電変換部６０１の結合容量を示
し、Ｃ６２はバリア領域６０６とドレイン領域６０５の
結合容量を示している。本実施形態では、バリア領域６
０６に接する側の光電変換部６０１の一部の不純物濃度
を高くしているので、バリア領域６０６と光電変換部６
０１の結合容量Ｃ６１を大きくでき、蓄積電荷の変化量
を大きくできる。
【００２８】ここで、例えば、フォトダイオードの寸法
が２μｍ×２μｍ、Ｐ型半導体基板の濃度が１．０Ｅ１
７、Ｐ+ 型拡散層の濃度が１．０Ｅ１８で深さが表面か
ら０．３μｍ、バリア領域６０６の濃度が１．０Ｅ１５
で幅が１．５μｍとする。また、光電変換部６０１の濃
度が２．０Ｅ１６で深さが０．３μｍから２．０μｍと
する。この構造に対してシミュレーションを行った結
果、飽和領域での入射光量の変化に対する蓄積電荷の変
化量は、入射光量１０倍増加あたり電子数１２００個で
あった。
が２μｍ×２μｍ、Ｐ型半導体基板の濃度が１．０Ｅ１
７、Ｐ+ 型拡散層の濃度が１．０Ｅ１８で深さが表面か
ら０．３μｍ、バリア領域６０６の濃度が１．０Ｅ１５
で幅が１．５μｍとする。また、光電変換部６０１の濃
度が２．０Ｅ１６で深さが０．３μｍから２．０μｍと
する。この構造に対してシミュレーションを行った結
果、飽和領域での入射光量の変化に対する蓄積電荷の変
化量は、入射光量１０倍増加あたり電子数１２００個で
あった。
【００２９】一方、光電変換部６０１を濃度６．０Ｅ１
６で幅０．５μｍの高濃度領域と濃度１．０Ｅ１６で幅
１．５μｍの低濃度領域で形成すると、飽和領域での入
射光量の変化に対する蓄積電荷の変化量は、入射光量１
０倍増加あたり電子数１６００個になった。従って、光
電変換部をドレイン領域側の高濃度領域と反対側の低濃
度領域の２つの領域から構成することにより、飽和領域
の蓄積電荷の変化量は１．３倍になり、再生画像のＳＮ
比を１．３倍に向上できる。
６で幅０．５μｍの高濃度領域と濃度１．０Ｅ１６で幅
１．５μｍの低濃度領域で形成すると、飽和領域での入
射光量の変化に対する蓄積電荷の変化量は、入射光量１
０倍増加あたり電子数１６００個になった。従って、光
電変換部をドレイン領域側の高濃度領域と反対側の低濃
度領域の２つの領域から構成することにより、飽和領域
の蓄積電荷の変化量は１．３倍になり、再生画像のＳＮ
比を１．３倍に向上できる。
【００３０】図３はオーバーフロードレインを備えた固
体撮像素子の光電変換部に蓄積される電荷量の入射光量
に対する依存性を表わすグラフである。破線は従来の固
体撮像素子の蓄積電荷量の依存性を示し、実線は本発明
による固体撮像素子の蓄積電荷量の依存性を示してい
る。本発明による蓄積電荷量は入射光量ａ′までは線形
領域であり、入射光量がａ′を超えると飽和領域とな
る。線形領域の最大出力はＡ′である。
体撮像素子の光電変換部に蓄積される電荷量の入射光量
に対する依存性を表わすグラフである。破線は従来の固
体撮像素子の蓄積電荷量の依存性を示し、実線は本発明
による固体撮像素子の蓄積電荷量の依存性を示してい
る。本発明による蓄積電荷量は入射光量ａ′までは線形
領域であり、入射光量がａ′を超えると飽和領域とな
る。線形領域の最大出力はＡ′である。
【００３１】飽和領域では入射光量の変化（ｂ−ａ′）
に対して蓄積電荷の変化量は（Ｂ−Ａ′）となり、従来
の固体撮像素子に比べて入射光量に対する蓄積電荷の変
化量の割合が大きくなっているのがわかる。従って、飽
和領域の出力信号を利用した画像装置の再生画像のＳＮ
比を向上することができる。
に対して蓄積電荷の変化量は（Ｂ−Ａ′）となり、従来
の固体撮像素子に比べて入射光量に対する蓄積電荷の変
化量の割合が大きくなっているのがわかる。従って、飽
和領域の出力信号を利用した画像装置の再生画像のＳＮ
比を向上することができる。
【００３２】なお、以上の実施形態では、インターライ
ン転送型固体撮像素子を例として説明したが、本発明は
これに限ることなく、リニア型、フレーム転送型、フル
フレーム転送型、フレームインターライン転送型のＣＣ
Ｄ固体撮像素子、あるいはＣＭＯＳ固体撮像素子等にも
使用することができる。また、実施形態では光電変換部
が電荷転送部と別々の場合を例としているが、本発明は
光電変換部が電荷転送部を兼ねている構成の固体撮像素
子にも使用可能である。
ン転送型固体撮像素子を例として説明したが、本発明は
これに限ることなく、リニア型、フレーム転送型、フル
フレーム転送型、フレームインターライン転送型のＣＣ
Ｄ固体撮像素子、あるいはＣＭＯＳ固体撮像素子等にも
使用することができる。また、実施形態では光電変換部
が電荷転送部と別々の場合を例としているが、本発明は
光電変換部が電荷転送部を兼ねている構成の固体撮像素
子にも使用可能である。
【００３３】
【発明の効果】以上説明したように本発明によれば、光
電変換部のうちオーバーフロードレイン側の一部にその
他の領域よりも不純物濃度の高い高濃度領域を形成して
いるので、飽和領域において入射光量変化に対し蓄積電
荷の変化を大きくでき、飽和領域の出力信号を利用した
場合であっても、再生画像のＳＮ比を大幅に向上するこ
とができる。
電変換部のうちオーバーフロードレイン側の一部にその
他の領域よりも不純物濃度の高い高濃度領域を形成して
いるので、飽和領域において入射光量変化に対し蓄積電
荷の変化を大きくでき、飽和領域の出力信号を利用した
場合であっても、再生画像のＳＮ比を大幅に向上するこ
とができる。
【図１】本発明の第１の実施形態による縦型オーバーフ
ロードレインを備えた固体撮像素子の単位画素の断面構
造を示す図である。
ロードレインを備えた固体撮像素子の単位画素の断面構
造を示す図である。
【図２】本発明の第２の実施形態による横型オーバーフ
ロードレインを備えた固体撮像素子の単位画素の断面構
造を示す図である。
ロードレインを備えた固体撮像素子の単位画素の断面構
造を示す図である。
【図３】本発明と従来とで固体撮像素子の入射光量と蓄
積電荷量の関係を比較して示す図である。
積電荷量の関係を比較して示す図である。
【図４】従来例のインターライン転送型固体撮像素子を
示す図である。
示す図である。
【図５】従来例の縦型オーバーフロードレインを備えた
固体撮像素子の単位画素の断面構造を示す図である。
固体撮像素子の単位画素の断面構造を示す図である。
【図６】従来例の横型オーバーフロードレインを備えた
固体撮像素子の単位画素の断面構造を示す図である。
固体撮像素子の単位画素の断面構造を示す図である。
【図７】従来のオーバーフロードレインを備えた固体撮
像素子の入射光量と蓄積電荷量の関係を示す図である。
像素子の入射光量と蓄積電荷量の関係を示す図である。
１０１、２０１ 高濃度領域 １０２、２０２ 低濃度領域 ４００ 半導体基板 ４０１ フォトダイオード ４０２ 垂直ＣＣＤレジスタ ４０３ 読み出しゲート領域 ４０４ 水平ＣＣＤレジスタ ４０５ 電荷検出部 ４０６ 出力部 ４０７ 単位画素 ５００ 半導体基板 ５０１ Ｐ- 型ウェル ５０２ 光電変換部 ５０３ Ｐ+ 型拡散層 ５０４ Ｎ型拡散層 ５０５ Ｐ型拡散層 ５０６ 読み出しゲート領域 ５０７ Ｐ+ 型素子分離層 ５０８ 絶縁層 ５０９ 転送ゲート電極 ５１０ 遮光膜 ６００ 半導体基板 ６０１ 光電変換部 ６０２ Ｐ+ 型拡散層 ６０３ Ｎ型拡散層 ６０４ 読み出しゲート領域 ６０５ ドレイン領域 ６０６ バリア領域 ６０７ Ｐ+ 型素子分離層 ６０８ 絶縁層 ６０９ 転送ゲート電極 ６１０ 遮光膜
フロントページの続き Ｆターム(参考） 4M118 AA02 AA05 AB01 BA12 BA13 CA04 CA18 DA02 FA06 FA13 FA14 FA19 FA33 GB03 GB11 5C024 CX43 GX03 GX18 GY03 GY04 GY05 GY31 GZ03 5F049 MA15 MB03 NA04 NA20 NB05 SZ10 UA20
Claims (7)
- 【請求項１】 光電変換部に発生した過剰電荷を掃き出
すオーバーフロードレインを備えた固体撮像素子におい
て、前記光電変換部のうち前記オーバーフロードレイン
側の一部に他の領域よりも不純物濃度の高い高濃度領域
を形成したことを特徴とする固体撮像素子。 - 【請求項２】 前記オーバーフロードレインは、縦型オ
ーバーフロードレインから成り、前記光電変換部のうち
半導体基板側の一部に他の領域よりも不純物濃度の高い
高濃度領域を形成したことを特徴とする請求項１に記載
の固体撮像素子。 - 【請求項３】 前記オーバーフロードレインは、横型オ
ーバーフロードレインから成り、前記光電変換部のうち
ドレイン領域側の一部に他の領域よりも不純物濃度の高
い高濃度領域を形成したことを特徴とする請求項１に記
載の固体撮像素子。 - 【請求項４】 前記光電変換部と電荷転送部は別々に設
けられていることを特徴とする請求項１に記載の固体撮
像素子。 - 【請求項５】 前記光電変換部は電荷転送部を兼ねてい
ることを特徴とする請求項１に記載の固体撮像素子。 - 【請求項６】 固体撮像素子は、リニア型、インターラ
イン転送型、フレーム転送型、フルフレーム転送型、フ
レームインターライン転送型の何れかであることを特徴
とする請求項１に記載の固体撮像素子。 - 【請求項７】 固体撮像素子は、ＣＭＯＳ固体撮像素子
であることを特徴とする請求項１に記載の固体撮像素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000170965A JP4250857B2 (ja) | 2000-06-07 | 2000-06-07 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000170965A JP4250857B2 (ja) | 2000-06-07 | 2000-06-07 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001352052A true JP2001352052A (ja) | 2001-12-21 |
| JP4250857B2 JP4250857B2 (ja) | 2009-04-08 |
Family
ID=18673585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000170965A Expired - Fee Related JP4250857B2 (ja) | 2000-06-07 | 2000-06-07 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4250857B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005353994A (ja) * | 2004-06-14 | 2005-12-22 | Sony Corp | 固体撮像素子及びその駆動方法 |
| US7745776B2 (en) | 2006-09-28 | 2010-06-29 | Sanyo Electric Co., Ltd. | Photo detecting apparatus comprising a current control element |
-
2000
- 2000-06-07 JP JP2000170965A patent/JP4250857B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005353994A (ja) * | 2004-06-14 | 2005-12-22 | Sony Corp | 固体撮像素子及びその駆動方法 |
| US7745776B2 (en) | 2006-09-28 | 2010-06-29 | Sanyo Electric Co., Ltd. | Photo detecting apparatus comprising a current control element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4250857B2 (ja) | 2009-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8247853B2 (en) | Stratified photodiode for high resolution CMOS image sensor implemented with STI technology | |
| JP4791211B2 (ja) | 能動画素センサにおける量子効率の改善 | |
| JP3410016B2 (ja) | 増幅型固体撮像装置 | |
| JP3702854B2 (ja) | 固体撮像素子 | |
| US20070065970A1 (en) | Method of fabricating a storage gate pixel design | |
| JP4276194B2 (ja) | Ｍｏｓイメージ・センサ | |
| KR20020042508A (ko) | 고체 촬상 장치 | |
| US6150704A (en) | Photoelectric conversion apparatus and image sensor | |
| US6903394B2 (en) | CMOS imager with improved color response | |
| JP2009510777A (ja) | 改善された収集のための光検出器及びｎ型層構造 | |
| US20010011736A1 (en) | Pixel structure with improved charge transfer | |
| JP4053651B2 (ja) | 電磁放射検出器、該検出器を用いた高感度ピクセル構造、及び該検出器の製造方法 | |
| JPH02100363A (ja) | 固体撮像素子 | |
| JP2004273951A (ja) | Ｃｃｄ型カラー固体撮像装置 | |
| JP2866328B2 (ja) | 固体撮像素子 | |
| JPH0730086A (ja) | 増幅型固体撮像素子 | |
| JPH0247912B2 (ja) | ||
| JP3189327B2 (ja) | 電荷検出装置 | |
| JP4250857B2 (ja) | 固体撮像素子 | |
| JP2964571B2 (ja) | 固体撮像素子 | |
| JP3590158B2 (ja) | Ｍｏｓ増幅型撮像装置 | |
| JP4824241B2 (ja) | 半導体エネルギー検出器 | |
| JP2827993B2 (ja) | 固体撮像素子 | |
| JP3218665B2 (ja) | 電荷転送装置の製造方法 | |
| JPH11111960A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040406 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081224 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |