JP2001332643A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method

Info

Publication number
JP2001332643A
JP2001332643A JP2000147245A JP2000147245A JP2001332643A JP 2001332643 A JP2001332643 A JP 2001332643A JP 2000147245 A JP2000147245 A JP 2000147245A JP 2000147245 A JP2000147245 A JP 2000147245A JP 2001332643 A JP2001332643 A JP 2001332643A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
surface
protective film
semiconductor device
chip
step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000147245A
Other languages
Japanese (ja)
Other versions
JP3455948B2 (en )
Inventor
Osamu Kuwabara
Takeshi Wakabayashi
治 桑原
猛 若林
Original Assignee
Iep Technologies:Kk
株式会社アイ・イー・ピー・テクノロジーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which can realize a multi-chip module while improving reliability, and its manufacturing method.
SOLUTION: After a rear side protection film 11 is formed in a back side of wafers 1-1 to 1-3, discrete dicing treatment is carried out. After the semiconductor chips A, B, C, subjected to discrete dicing treatment are disposed again to realize a multi-chip module, a first surface protection film 3 which covers a surface and a side of the module and fills up a chip clearance are formed. After re-wiring 5, a post 6 and a second surface protection film 7 are provided, a semiconductor device 10, which is made a multi-chip module by dicing again along a cut line CL to leave the surface protection film 3 of a prescribed thickness in a cut surface, is formed. Therefore, rear, front and side surfaces of the semiconductor device 10 are entirely covered with the protection films 3, 11, thus improving reliability.
COPYRIGHT: (C)2001,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、CSP(Chip Siz BACKGROUND OF THE INVENTION The present invention is, CSP (Chip Siz
e Package)構造の半導体装置およびその製造方法に関する。 e Package) semiconductor device structure and a manufacturing method thereof.

【0002】 [0002]

【従来の技術】近年、チップとパッケージのサイズがほぼ等しくなるCSP構造の半導体装置が知られている。 In recent years, semiconductor devices of a CSP structure the size of the chip and the package are substantially equal has been known.
図12〜図15はこの種の半導体装置である、ウエハレベルCSPの一例を示す断面図である。 12 to 15 is a semiconductor device of this kind is a sectional view showing an example of a wafer level CSP. 以下、これら図面を参照してその製造工程について説明する。 Hereinafter, the manufacturing process will be described with reference to the drawings. 半導体装置は、まず図12に図示するように、ウエハ(シリコン基板)1の表面(回路面)側に複数の接続パッド(アルミ電極)2を形成した後、図示していないが、各接続パッド2の中央部を露出するように、ウエハ1の表面側全面を覆う酸化シリコンや窒化シリコン等の保護皮膜を形成する。 Semiconductor device, first, as shown in FIG. 12, after forming a plurality of connection pads (aluminum electrodes) 2 on the wafer (silicon substrate) 1 of the surface (circuit surface) side, although not shown, each connection pad so as to expose a central portion of the 2 to form a protective coating such as silicon oxide or silicon nitride which covers the whole front surface of the wafer 1.

【0003】そして、この保護被膜の上に、各接続パッド2の中央部分が開口するよう第1の表面側保護膜3を形成する。 [0003] Then, on the protective film, the central portion of each connection pad 2 to form the first surface side protective film 3 so as to open. 第1の表面側保護膜3は、例えばウエハ1の回路面側全面にポリイミド系樹脂材を塗布硬化させた後に、エッチング液を用いてレジストパターンニングおよび保護膜パターニングを施してからレジスト剥離することで形成される。 The first surface-side protective film 3, for example, the circuit surface side entire polyimide resin material of the wafer 1 after coating is cured, to resist separation from by performing resist patterning and protective film patterning with an etching solution in is formed.

【0004】次に、第1の表面側保護膜3が形成する開口部4を介して露出される各接続パッド2上に再配線5 [0004] Next, rewiring on each connection pad 2 in which the first surface protective film 3 is exposed through the opening 4 forming 5
を形成する。 To form. 再配線5は、後述する如く、切断されて個片化された各半導体装置の各接続パッド2に接続された柱状電極(後述のポスト6)を中央部にマトリクス上に配列することにより、各半導体装置の周辺部のみに形成された接続パッド2のピッチおよび電極面積を広げ、回路基板とのボンディング強度および接続の信頼性を向上するためのものである。 Rewiring 5, as will be described later, by arranging in a matrix columnar electrodes connected to the respective connection pads 2 are disconnected the semiconductor device which is sectioned (post 6 below) in a central portion, each spread pitch and electrode area of ​​the connection pads 2 formed only in the peripheral portion of the semiconductor device is intended to improve the reliability of the bonding strength and connection to the circuit board.

【0005】再配線5を形成した後には、再配線5上の所定箇所に複数のポスト(柱状電極)6を設ける。 [0005] After forming the rewiring 5, a plurality of the predetermined positions on the rewiring 5 post provided (columnar electrode) 6. ポスト6は、例えば100〜150μm程度の厚さでポスト形成用のレジストを塗布硬化させ、レジストパターニングを施し、これにより開口された部分に電解メッキを施すことで形成される。 Posts 6, for example a resist for post forming was applied and cured to a thickness of about 100-150 .mu.m, subjected to resist patterning, thereby being formed by applying electroless plating to the opening portion. こうして、図12に図示する構造となったら、図13に図示するように、ポスト6を覆うように、ウエハ1の回路面側全体をエポキシ等の樹脂材によってモールドし第2の表面側保護膜7を形成する。 Thus, when a structure shown in FIG. 12, as shown in FIG. 13, to cover the post 6, the second surface side protective film molded the entire circuit side of the wafer 1 by the resin material such as epoxy 7 to the formation.
そして、この第2の表面側保護膜7を硬化させた後、ウエハ1全体を研削加工テーブルに移載し、研削装置にて第2の表面側保護膜7の上面側を研磨してポスト6の端面6a(図14参照)を露出させる。 Then, after curing the second surface side protective film 7, and transfers the entire wafer 1 in grinding table and grinding the top side of the second surface side protective film 7 by a grinding apparatus posts 6 exposing the end face 6a (see FIG. 14).

【0006】この後、ウエハ1を所定厚にすべく背面側を研磨加工したり、研磨加工した背面側に製品番号やロット番号をマーキングする処理を施す。 [0006] After this, or polishing the back side in order to the wafer 1 to a predetermined thickness, a process of marking a product number and lot number polishing the back side subjected. 次いで、この背面側を下向きにしてウエハ1をダイシングフレームに装着されたダイシングテープ上に載置した後、図15に図示する通り、カットライン8に沿ってウエハ1をダイシングすることによって、チップに個片化された半導体装置10が形成されるようになっている。 It was then placed on the back side facing downward dicing on tape mounted the wafer 1 to the dicing frame, as depicted in FIG. 15, by dicing the wafer 1 along the cutting line 8, the chip singulated semiconductor device 10 is adapted to be formed.

【0007】 [0007]

【発明が解決しようとする課題】ところで、このようなウエハレベルCSP構造にてマルチチップモジュール化された半導体装置を実現するには、1つのモジュールに複数チップ分の再配線5やポスト6を配置できるように、個片化される半導体装置10の面積を広げるようにすれば良い。 [SUMMARY OF THE INVENTION Incidentally, in order to realize a semiconductor device that is a multi-chip module of at such a wafer level CSP structure, placing the rewiring 5 and post 6 of a plurality of chips into one module possible way may be to widen the area of ​​the semiconductor device 10 to be singulated. しかしながら、単に個片化される半導体装置10の面積を広げるようにしても、図15に図示した断面構造から判るように、シリコン基板(ウエハ1)の側面(切断面を含む)や背面が露出した状態であるから、これがチップ破損や露出面からの水分浸透等、信頼性を低下させる要因になる、という問題がある。 However, simply so as to widen the area of ​​the semiconductor device 10 to be singulated, as can be seen from the sectional structure shown in FIG. 15, (including the cut surface) side of the silicon substrate (wafer 1) and the back is exposed since a state, this becomes a factor of lowering such as moisture penetration from the chip damage or exposed surface, the reliability, there is a problem that. そこで本発明は、このような事情に鑑みてなされたもので、信頼性を向上させつつマルチチップモジュール化することができる半導体装置およびその製造方法を提供することを目的としている。 The present invention has been made in view of such circumstances, and its object is to provide a semiconductor device and a manufacturing method thereof capable of multi-chip module of while improving reliability.

【0008】 [0008]

【課題を解決するための手段】上記目的を達成するため、請求項1に記載の半導体装置では、個片化された複数個のウエハの半導体チップを一組としたチップモジュールから構成され、前記チップモジュールは、背面を覆う第1の保護膜と、表面およびモジュール毎に個片切断される時の切断面を覆うように形成された第2の保護膜とを具備することを特徴としている。 To achieve the above object, according to an aspect of the semiconductor device according to claim 1 comprises a plurality of wafers of semiconductor chips diced from the chip module as one set, the chip module, a first protective film covering the back, is characterized by comprising a second protective film formed so as to cover the cut surface when the pieces cut into the surface and modules.

【0009】請求項6に記載の半導体装置の製造方法では、ウエハの背面を覆う第1の保護膜を形成する第1の工程と、この第1の工程を経た複数個のウエハをチップに個片化し、各ウエハのチップを一組としたチップモジュールに並び替える第2の工程と、前記チップモジュールの表面および側面を覆う第2の保護膜を形成する第3 [0009] In the method of manufacturing a semiconductor device according to claim 6, pieces a first step of forming a first protective film covering the back of the wafer, a plurality of wafers via the first step to the chip It turned into pieces, the third forming a second step of rearranging the chip module of each wafer chip as one set, a second protective film covering the surface and side surfaces of the chip module
の工程と、前記第2の保護膜が切断面に残るように、前記チップ間隙より狭い幅で前記チップモジュールを個片に切断する第4の工程とを具備することを特徴とする。 And step, the second protective film to leave the cut surface, characterized by comprising a fourth step of cutting the chip module width narrower than the tip clearance into pieces.

【0010】本発明による半導体装置は、個片化された複数個のウエハの半導体チップを一組としたチップモジュールの背面を第1の保護膜で、表面およびモジュール毎に個片切断される時の切断面を第2の保護膜で覆うようにしたので、信頼性を向上させつつマルチチップモジュール化することが可能になる。 [0010] The semiconductor device according to the present invention, the back of the chip module as one set a plurality of wafers of semiconductor chips which is sectioned by the first protective film, when it is singulated for each surface and modules since the cut surfaces was covered with the second protective film, it is possible to multi-chip module of while improving reliability.

【0011】また、本発明による半導体装置の製造方法では、背面を覆う第1の保護膜が形成された複数個のウエハを半導体チップに個片化し、各ウエハのチップを一組としたチップモジュールに並び替えた後、このチップモジュールの表面および側面を覆う第2の保護膜を形成し、この第2の保護膜が切断面に残るように、前記チップ間隙より狭い幅でチップモジュールを個片に切断するので、個片化されたチップモジュールは背面、表面および側面が全て保護膜で覆われることになり、この結果、 Further, the chip module in the manufacturing method of the semiconductor device, the plurality of wafers first protective film covering the rear is formed into pieces in a semiconductor chip, and a of each wafer chip with a set according to the present invention after rearranged in, to form a second protective film covering the surface and side surfaces of the chip module, as the second protective film remains on the cut surface, pieces chip module width narrower than the tip clearance since cut, the singulated chip module will be back, and side surfaces are covered with all the protective film, as a result,
チップ破損や露出面からの水分浸透等、信頼性を低下させる要因を除去でき、信頼性を向上させつつマルチチップモジュール化することが可能になる。 Moisture penetration and the like from the chip breakage and the exposed surface, can remove the factor of lowering the reliability, it is possible to multi-chip module of while improving reliability.

【0012】 [0012]

【発明の実施の形態】以下、図面を参照して本発明の実施の一形態について説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, a description will be given of an embodiment of the present invention with reference to the accompanying drawings. 図1〜図10は、実施の一形態による半導体装置の構造およびその製造工程を説明する為の断面図であり、これらの図において上述した従来例と共通する部分には同一の番号を付してある。 Figures 1-10 are cross-sectional views for explaining the structure and manufacturing process of a semiconductor device according to an embodiment, the same reference numerals are given to parts common to the conventional example described above in these figures and Aru. なお、この実施の一形態では、後述するように、種類が異なる3つのウエハ1−1〜1−3からそれぞれ個片化される半導体チップA,B,Cを一組とするマルチチップモジュールを想定している。 In one form of this embodiment, as described later, the semiconductor chip A which types are respectively individualized from three different wafers 1-1 through 1-3, B, a multi-chip module according to a set of C It is assumed.

【0013】本発明による製造工程では、先ず図1に図示する通り、表面側に複数の接続パッド2が形成された厚さt1のウエハ1について、その背面側を切削研磨して厚さt2≒(1/3〜2/3)t1のウエハ1に成形する。 [0013] In the manufacturing process according to the present invention, first, as shown in FIG. 1, the wafer 1 surface a plurality of connection pads 2 thickness is formed on the side t1, then cutting and polishing the back side of the thickness t2 ≒ shaping the wafer 1 (1 / 3~2 / 3) t1. ウエハ1の表面側に形成された複数の接続パッド2 A plurality of connections formed on the surface side of the wafer 1 Pad 2
は、工程の最終過程において切断により個片化されるモジュールの各半導体チップの周辺部に設けられているものであり、各半導体チップの接続パッド2間に形成された、図示しない集積回路素子に接続されているものである。 Are those provided in the peripheral portion of each semiconductor chip of the module to be singulated by cutting in the final process step, which is formed between the connection pads 2 of the semiconductor chip, the integrated circuit element (not shown) are those connected. なお、ウエハ1の表面側には該ウエハの全面を覆う、酸化シリコンや窒化シリコン等で形成された保護皮膜Pが形成されており、この保護皮膜Pには上記各接続パッド2の中央部を露出する開口部が形成されている。 Incidentally, on the surface side of the wafer 1 to cover the entire surface of the wafer, the protective film P, which is formed of silicon oxide or silicon nitride or the like is formed, a central portion of each connection pad 2 to the protective coating P opening exposed is formed.

【0014】次に、図2に図示するように、切削研磨されたウエハ1の背面側に、所定の膜厚となるよう保護樹脂(例えば、ポリイミド、エポキシ等の有機樹脂材)を塗布して裏面側保護膜11を形成する。 Next, as shown in FIG. 2, on the back side of the wafer 1 is cut polished, such protective resin which is a predetermined thickness (for example, polyimide, an organic resin material such as an epoxy) is coated with a forming a back surface side protective film 11. 裏面側保護膜1 Surface-side protection layer 1
1は、ポリイミドまたはエポキシ等の樹脂の単層であってもよいが、これら複数の樹脂層の積層構造としても良い。 1 may be a single layer of a resin as polyimide or epoxy, but may have a stacked structure of a plurality of resin layers.

【0015】次に、裏面側保護膜11を硬化させ、この後はレーザーによりこの裏面側保護膜11上にロット番号や製品番号などをマーキングする(図3参照)。 Next, by curing the back surface side protective film 11, after the marking and lot number and product number on the back surface side protective film 11 by a laser (see FIG. 3). マーキング完了後には、図4に示すように、ダイシングフレーム20に装着されたダイシングテープ21上に、裏面側保護膜11が対向するようにウエハ1をマウントする。 After marking completed, as shown in FIG. 4, on the dicing tape 21 attached to the dicing frame 20, the rear-surface-side protection layer 11 is to mount the wafer 1 so as to face. ウエハ1をダイシングテープ21上にマウントしたら、予め定められたカットラインCLに沿ってウエハ1 After mounting the wafer 1 on the dicing tape 21, the wafer 1 along the cutting line CL set in advance
に切削溝1aを刻設するダイシング処理を施す。 The dicing process of engraving a cut groove 1a to apply. この際、裏面側保護膜11はフルカットし、個片化された各半導体チップをダイシングテープ21から個々に剥離か可能な状態とする。 At this time, the back surface side protective film 11 is full cut, each of the semiconductor chips which is sectioned to from the dicing tape 21 and individually peeled or ready.

【0016】さて、種類が異なるウエハ1−1〜1−3 [0016] Now, the wafer type is different from 1-1 to 1-3
に対し、図1〜図4に示した工程を施し、これによりウエハ1−1〜1−3からそれぞれ半導体チップA,B, Hand, subjected to the steps shown in FIGS. 1 to 4, thereby the semiconductor from the wafer 1-1 to 1-3 each chip A, B,
Cが個片化されたとする(図5(イ)〜(ハ)参照)。 And C is singulated (see FIG. 5 (a) to (c)).
上記において、種類が異なるウエハとは、切断による個片化される各半導体チップA、B、Cの内部に形成された集積回路が相違するものを意味する。 In the above, the different types wafer is one which the semiconductor chip A to be singulated by cutting, B, integrated circuit formed inside the C is different. 上記各半導体チップA、B、Cをそれぞれ、ダイシングテープ20から剥離して、別のダイシングテープ20上に、図5(ニ) Each semiconductor chip A, B, respectively C, and then peeled off from the dicing tape 20, on another dicing tape 20, FIG. 5 (d)
に示すように、半導体チップA、B、Cの1個づつが一組となるようにブロック分けして装着する。 As shown, a semiconductor chip A, B, 1 or by one of the C is mounted in the block divided so that one set.

【0017】このとき、各半導体チップA、B、Cの対向面間には適宜なスペースを設けるようにする。 [0017] At this time, the semiconductor chip A, B, is between C facing surfaces of the to be provided an appropriate space. また、 Also,
各ブロック間にも適宜なスペースを設けるようにするが、この各ブロック間のスペースを、各ブロック内の半導体チップA、B、Cそれぞれの対向面間のスペースよりも大きくしておくことが、各マルチチップモジュールのサイズを小さくする上で望ましい。 To be provided with appropriate spaces between the blocks, but the space between the blocks, the semiconductor chip A in each block, B, be set larger than the space between C respective opposing surfaces, desirable for reducing the size of the multi-chip module. この際、各ブロック内の半導体チップA、B、Cの対向面間にはスペースが無いようにしてもよい。 At this time, the semiconductor chip A in each block, B, may be no space between the C facing surfaces of the. なお、本実施形態では、半導体チップAの巾方向に適当なスペースを設けて半導体チップB、Cが配置される場合とする。 In the present embodiment, a case where the semiconductor chip B, C are disposed with an appropriate space in the width direction of the semiconductor chip A.

【0018】こうした並べ替えが完了した後には、図6 [0018] After this sort has been completed, as shown in FIG. 6
に図示する通り、各半導体チップA,B,Cに対し、その側面(周囲面)を覆うと共に、表面側に設けられた各接続パッド2の中央部分を開口させながら、再配置された各半導体チップの間隙を充填するよう表面を覆う第1 As illustrated, each semiconductor chip A, B, to C, which covers the side surface (peripheral surface), while opening the central portion of each connection pad 2 provided on the surface side, the semiconductor rearranged the cover the surface so as to fill a gap between the chip 1
の表面側保護膜3を形成する。 Forming a surface-side protective film 3.

【0019】この第1の表面側保護膜3は、再配置された各半導体チップA,B,Cの表面側に形成された保護皮膜P、この保護皮膜Pの開口部から露出する各接続パッド2上、各半導体チップA,B,Cの側面および各チップの間隙を充填するように、例えばポリイミド系樹脂材を塗布してスピンコートすることにより形成する方法が望ましいが、スピンコートに限らず、スキージを用いる印刷法やノズルからのインク吐出による塗布法等適宜な手法を用いることが可能である。 [0019] The first surface-side protective film 3, the semiconductor chip A rearranged, B, protective coating P formed on the surface side and C, each connection pad exposed from the opening of the protective film P on 2, the semiconductor chips a, B, so as to fill the side and gaps of each chip and C, for example, a method of forming by spin coating a polyimide resin is applied is desired, not limited to the spin coating , it is possible to use a coating method, or the like appropriate method by ink ejection from the printing method and a nozzle using a squeegee.

【0020】次に、このようにして各半導体チップA, [0020] Next, each of the semiconductor chip A in this way,
B,Cの表面に形成された第1の表面側保護膜3を硬化させた後に、その側面および上面にフォトレジストを塗布し(図示せず)、その後、表面側については該フォトレジスト(図示せず)および表面側保護膜3を順次パターニングする。 B, and after curing the first surface side protective film 3 formed on the surface of the C, (not shown) of photoresist is applied to the side and top surfaces, then, the photoresist (Fig for surface Shimese not) and sequentially patterning the surface protective film 3. これにより、この第1の表面側保護膜3 Thus, the first surface-side protective film 3
に、前述した従来例と同様、各接続パッド2の中央部を露出する開口部4を形成してからフォトレジストを剥離する。 To, as in the conventional example described above, the photoresist is removed after forming an opening 4 for exposing the central portion of each connection pad 2.

【0021】この後、図6中の要部Mを拡大した図7に図示するように、第1の表面側保護膜3に形成された開口部4を介して露出される接続パッド2上に再配線5を形成する。 [0021] Thereafter, as shown in FIG. 7 of an enlarged main part M of FIG. 6, on the connection pad 2 is exposed through the opening 4 formed in the first surface-side protective film 3 to form a re-wiring 5. 再配線5は、フォトレジスト剥離後の表面側保護膜3にスパッタ処理等によりUBM層を堆積させ、 Rewiring 5, depositing a UBM layer on the surface side protective film 3 after photoresist strip by sputtering or the like,
この後に再配線用のフォトレジスト塗布硬化し、フォトリソグラフィ技術により、再配線用のフォトレジストを図7に図示される再配線5が形成されるよう、所定形状の開口を有するパターニングを施した後、このレジストによって開口された部分に電解メッキを施すことで形成される。 Photoresist coating cured for rewiring Thereafter, by a photolithography technique, so that rewiring 5 is formed to be shown the photoresist for rewiring 7, after performing patterning with an opening of a predetermined shape , it is formed by applying electroless plating to the opening portion by the resist. なお、この電解メッキにより再配線5を形成する状態では、表面側保護膜3の全表面上に堆積されたU In a state of forming the rewiring 5 by the electrolytic plating, it is deposited over the entire surface of the surface-side protective film 3 U
BM層は、ダイシングフレーム20上に蒸着されたUB BM layer was deposited onto the dicing frame 20 UB
M層部分も含めてメッキ電極として残されている。 It is left as a plating electrode, including M layer portion.

【0022】このようにして、一端が各接続パッド2に接続され、他端が表側保護膜3上を、切断により個片化されるモジュールの各半導体チップの中央側に延出される各再配線5を形成した後は、各再配線5上の上記他端上に所定箇所にポスト(柱状電極)6を設ける。 [0022] In this way, one end connected to each connection pad 2, the other end surface side protective film 3, the rewiring is extended toward the center of each of the semiconductor chips of the module to be singulated by cutting 5 after the formation, provided the post (columnar electrodes) 6 in a predetermined position on the other end on the rewiring 5. ポスト6は、図示しないが、例えば100〜150μm程度の厚さでポスト形成用のフォトレジストを塗布、硬化させた上、各再配線5の他端の中央部を露出する開口部を形成し、この開口部内に電解メッキを施すことで形成される。 Post 6, although not shown, for example, coating a photoresist posts formed with a thickness of about 100-150 .mu.m, after having cured, to form an opening exposing a central portion of the other end of the rewiring 5, in the opening portion is formed by performing electrolytic plating. この電解メッキを施す際、第1の表面側保護膜3の全表面上およびダイシングフレーム20上に蒸着されたUBM層が一方の電極として用いられる。 At this time subjected to electrolytic plating, UBM layer deposited on and on the dicing frame 20 the entire surface of the first surface-side protective film 3 is used as one electrode. なお、このメッキ処理後にはポスト形成用のフォトレジストを剥離しておくと共に、不要部分に蒸着されたUBM層をエッチングにより除去しておく。 Incidentally, the previously peeled photoresist posts formed after the plating process, previously removed by etching UBM layer deposited unnecessary portion. 図7はこの工程が完了した状態の拡大断面図である。 Figure 7 is an enlarged sectional view of a state in which the process is completed.

【0023】こうして、図7に図示した構造が形成された後は、図8に図示するように、ポスト6を覆うように、各半導体チップA,B,Cの回路面全体をポリイミドあるいはエポキシ等の樹脂材によってモールドして第2の表面側保護膜7を形成する。 [0023] Thus, after the structure illustrated in FIG. 7 is formed, as shown in FIG. 8, so as to cover the post 6, the semiconductor chip A, B, polyimide or epoxy, the entire circuit surface of the C forming a second surface-side protective layer 7 is molded by the resin material. 第2の表面側保護膜7 The second surface side protective film 7
は、ポリイミド、エポキシ等の単層からなるものでもよいが、これら樹脂層の積層構造としてもよい。 Polyimide may be composed of a single layer such as epoxy, but may have a stacked structure of these resin layers. この場合、上述せる裏面側保護層11、第1の表面側保護層3 In this case, the rear-surface-side protection layer 11 to above, the first surface-side protective layer 3
および第2の表面側保護膜7は、環境変化に対応する信頼性を確保する上で、主成分が実質的に同一な材料を含む樹脂層で形成することが望ましい。 And a second surface side protective film 7, in order to ensure the reliability corresponding to environmental changes, it is desirable that the main component is formed of a resin layer containing a substantially identical material.

【0024】そして、この第2の表面側保護膜7を硬化させ、次に、その上面側を研磨してポスト6の端面6a [0024] Then, by curing the second surface side protective film 7, then, the end face 6a of the posts 6 and polishing the upper surface
(図8参照)を露出させる。 Exposing the (see FIG. 8). 露出した端面6aについては、その表面の酸化膜を取り除き、そこにハンダ印刷等のメタライズ処理を施す。 The exposed end surface 6a, remove the oxide film on the surface, there subjected to metallization processing solder printing. この後、図10に示すように、切断面に所定厚の第1の表面側保護膜3が残るようにカットラインCLに沿ってダイシングし、これにより半導体チップA,B,Cを1つのモジュールとする半導体装置10が形成される。 Thereafter, as shown in FIG. 10, by dicing along the cut line CL so that the first surface side protective film 3 of a predetermined thickness on the cut surface remains, thereby the semiconductor chip A, B, C of one module the semiconductor device 10 to be formed.

【0025】以上説明したように、本発明の実施の一形態によれば、種類が異なるウエハ1−1〜1−3について、それぞれ背面側に裏面側保護膜11を形成してから個片化し、これら各ウエハから個片化された半導体チップA,B,Cを良品選別してマルチチップモジュールとなるよう並び替え、並び替えた各チップA,B,Cの表面および側面を覆うと共に、チップ間隙を充填する第1 [0025] As described above, according to one embodiment of the present invention, the wafer 1-1 to 1-3 different types, forms the back surface side protective film 11 from singulated, each rear side these semiconductor chips a from each wafer was singulated, B, rearrangement to be a multi-chip module by good sorting C, each chip a rearranged, B, covers the surface and side and C, the chip the first to fill the gap
の表面側保護膜3を形成し、続いて再配線5、ポスト6 The surface protective film 3 is formed, followed by re-wiring 5, the post 6
および第2の表面側保護膜7を設けた後、切断面に所定厚の第1の表面側保護膜3が残るようにカットラインC And the second after providing the surface side protective film 7, the first surface-side protective layer 3 cut to remain line C of a predetermined thickness on the cut surface
Lに沿って再度ダイシングしてマルチチップモジュール化された半導体装置10を形成するので、半導体装置1 Since forming a semiconductor device 10 which is a multi-chip module is diced into again along L, and the semiconductor device 1
0は背面、表面および側面が全て保護膜3,11で覆われることになり、この結果、チップ破損や露出面からの水分浸透等、信頼性を低下させる要因を除去でき、信頼性が向上する訳である。 0 back will be surface and side surfaces are covered with all the protective film 3 and 11, as a result, moisture penetration, etc. from the chip breakage and the exposed surface, can remove the factor of lowering the reliability, the reliability is improved it is a translation.

【0026】また、この実施の形態にあっては、ダイシングフレーム20上に蒸着されたUBM層をメッキ電極として残すようにしたので、従来のように、ウエハ1上に別途に電極形成せずとも再配線5やポスト6を形成する電解メッキ処理を行うことが可能になっている。 Further, in this embodiment, since the UBM layer deposited onto the dicing frame 20 so as to leave as a plating electrode, as in the prior art, without separately forming electrodes on the wafer 1 it becomes possible to perform the electroplating process for forming a rewiring 5 and post 6. さらに、この実施の形態では、半導体装置10の背面、表面および側面の全てを保護膜3,11で覆う為、個片化された半導体装置10をトレイに移載する時などのハンドリングが極めて容易になる。 Further, in this embodiment, the back surface of the semiconductor device 10, for covering the entire surface and the side with the protective film 3 and 11, very easy handling, such as when transferring the semiconductor device 10 which is sectioned in the tray become.

【0027】なお、上述した実施の形態では、半導体チップA、B、C上に形成されるポスト6の間隔をそれぞれの半導体チップの大きさに合わせて異なるように図示されているが、実際には、ボンディング時の条件を均一にするために、ほぼ均一の間隔とすることが望ましい。 [0027] In the embodiment described above, the semiconductor chip A, B, although the combined distance of the posts 6 formed on the C to the size of the semiconductor chips are shown differently, actually in order to equalize the bonding time conditions, it is desirable that the substantially uniform spacing.
その場合、保護膜上に形成される再配線5の一部を各半導体チップA、B、Cの境界を越えて隣接の半導体チップ側に延出し、その端部にポスト6を設けるようにしてもよい。 In that case, a part of each semiconductor chip A redistribution 5 formed on the protective film, B, beyond the boundaries of the C extending to the semiconductor chip side of the adjacent, so as to provide a post 6 at its end it may be.

【0028】また、上記実施の形態では、種類の異なる複数種のウエハから切断された半導体チップを一組としたマルチチップモジュール化された半導体装置を形成する場合で説明したが、各ウエハから切断される半導体チップが同一のものであっても、良品だけを選別して並び替えたり、あるいはマルチチップモジュール間のスペースを広げるために並び替える場合にも適用できる。 Further, in the above embodiment has been described in the case of forming a semiconductor device which is a multi-chip module of which a semiconductor chip cut from different plural kinds of wafers with a set, cut from the wafer even those semiconductor chip is the same being also applicable when rearranging to spread or rearranged by selecting only good, or the space between the multi-chip module.

【0029】また、上記においては、個片化された半導体チップA,B,Cをマルチチップモジュール化すべく再配置するようにしたが、この発明はシングルチップを製造する際にも適用可能である。 [0029] In the above, singulated semiconductor chips A, B, has been to re-arranged to a multi-chip module of a C, the invention is applicable to the manufacture of single chip . すなわち、裏面側保護膜11を形成した後のダイシング工程において、例えば図11(イ)に示すように、ウエハ1をダイシングして個片化したら、個片化された半導体チップの内から良品のみを選別して同図(ロ)または同図(ハ)に図示する形態で並べ替え、この後、図6以降に図示した第1の表面側保護膜3、再配線5、ポスト6、第2の表面側保護膜7を形成するようにしても良い。 That is, in the dicing step after formation of the back surface side protective film 11, for example, as shown in FIG. 11 (b), after singulation by dicing the wafer 1, only non-defective from among the semiconductor chips into individual pieces the were sorted sorted in the form illustrated in FIG. 4 (b) or FIG. (c) Thereafter, the first surface-side protective layer 3 illustrated in subsequent figures 6, rewiring 5, the post 6, the second it may be formed a surface protective film 7.

【0030】こうした並び替えを行う際に各半導体チップ間のスペースを広げる等、任意に設定することが可能となり、ウエハ1を半導体チップに個片化して半導体装置10を形成する際に、各半導体装置10の側面に形成される第1の表面側保護膜3の厚さを充分なものにしたり、最終的に仕上がる半導体装置10の寸法を調整することもできる。 [0030] such as widening the space between the semiconductor chip when performing such rearrangement, it is possible to set arbitrarily, in forming the semiconductor device 10 of the wafer 1 into semiconductor chips by dicing, the semiconductor or the thickness of the first surface-side protective film 3 formed on the side surface of the device 10 to sufficient, it is also possible to adjust the size of the semiconductor device 10 which finished finally.

【0031】また、上述した実施形態では、各半導体チップA,B,C上に再配線5を形成し、この再配線5上にポスト6を形成する半導体装置に関するものとしたため、表面側保護膜を2層の積層構造としたが、本発明は、各半導体チップA,B,C上に再配線5を形成せずに直接、ポスト6を形成する半導体装置にも適用することが可能であり、その場合には、表面側保護膜を単層化することができる。 Further, in the above embodiment, the semiconductor chip A, B, to form a rewiring 5 on C, because of the invention relates to a semiconductor device for forming a post 6 on the rewiring 5, the surface-side protective film Although was a two-layer structure, the present invention is the semiconductor chip a, B, directly without forming the rewiring 5 on C, it is also applicable to a semiconductor device for forming a post 6 , in this case, it can be monolayered surface side protective film.

【0032】 [0032]

【発明の効果】請求項1に記載の発明によれば、個片化された複数個のウエハの半導体チップを一組としたチップモジュールの背面を第1の保護膜で、表面およびモジュール毎に個片切断される時の切断面を第2の保護膜で覆うようにしたので、信頼性を向上させつつマルチチップモジュール化することができる。 Effects of the Invention According to the invention described in claim 1, the back of the chip module as one set a plurality of wafers of semiconductor chips which is sectioned by the first protective film, each surface and modules since the cut surface when being singulated and is covered with the second protective film may be a multi-chip module of while improving reliability. また、請求項6に記載の発明によれば、背面を覆う第1の保護膜が形成された複数個のウエハをチップに個片化し、各ウエハのチップを一組としたチップモジュールに並び替えた後、このチップモジュールの表面および側面を覆う第2の保護膜を形成し、この第2の保護膜が切断面に残るように、前記チップ間隙より狭い幅でチップモジュールを個片に切断するので、個片化されたチップモジュールは背面、表面および側面が全て保護膜で覆われることになり、この結果、チップ破損や露出面からの水分浸透等、信頼性を低下させる要因を除去でき、信頼性を向上させつつマルチチップモジュール化することができる。 Further, according to the invention described in claim 6, a plurality of wafers in which the first protective film covering the rear is formed into pieces into chips, arranged in a chip module with a respective wafer chip with a set sorting was followed to form a second protective film covering the surface and side surfaces of the chip module, the second protection film to remain cutting surface, cutting into pieces the chip module width narrower than the tip clearance since, the singulated chip module rear surface and side surfaces will be covered with any protective layer, as a result, it can remove factors that reduce water penetration or the like, the reliability of the chip breakage or exposed surface, it can be a multi-chip module of while improving reliability.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施の形態を説明する為の断面図であり、半導体装置製造工程の最初の状態を示す断面図である。 Figure 1 is a cross-sectional view for explaining an embodiment of the present invention, is a cross-sectional view showing a first state of the semiconductor device manufacturing process.

【図2】図1に続く半導体装置の製造工程を説明する為の断面図である。 Is a sectional view for explaining a manufacturing process of the semiconductor device continued from FIG. 1;

【図3】図2に続く半導体装置の製造工程を説明する為の断面図である。 3 is a sectional view for explaining a manufacturing process of the semiconductor device continued from FIG.

【図4】図3に続く半導体装置の製造工程を説明する為の断面図である。 Is a cross-sectional view for the manufacturing process will be described of the semiconductor device continued from FIG. 3. FIG.

【図5】図4に続く半導体装置の製造工程を説明する為の断面図である。 5 is a cross-sectional view for explaining a manufacturing process of the semiconductor device continued from FIG. .

【図6】図5に続く半導体装置の製造工程を説明する為の断面図である。 6 is a sectional view for explaining a manufacturing process of the semiconductor device continued from FIG.

【図7】図6に続く半導体装置の製造工程を説明する為の断面図である。 7 is a cross-sectional view for explaining a manufacturing process of the semiconductor device continued from FIG.

【図8】図7に続く半導体装置の製造工程を説明する為の断面図である。 8 is a sectional view for explaining a manufacturing process of the semiconductor device continued from FIG.

【図9】図8に続く半導体装置の製造工程を説明する為の断面図である。 9 is a sectional view for explaining a manufacturing process of the semiconductor device continued from FIG.

【図10】図9に続く半導体装置の製造工程を説明する為の断面図である。 Is a cross-sectional view for the manufacturing process is described in Figure 10. The semiconductor device subsequent to FIG.

【図11】変形例を説明するための平面図である。 11 is a plan view illustrating a modified example.

【図12】従来例の半導体装置の製造方法を説明するための断面図である。 12 is a sectional view for explaining the manufacturing method of the conventional semiconductor device.

【図13】図12に続く工程を説明するための断面図である。 13 is a sectional view for explaining a process subsequent to FIG. 12.

【図14】図13に続く工程を説明するための断面図である。 14 is a sectional view for explaining a process subsequent to FIG. 13.

【図15】図14に続く工程を説明するための断面図である。 15 is a sectional view for explaining a process subsequent to FIG. 14.

【符号の説明】 1 ウエハ 2 接続パッド 3 第1の表面側保護膜(第2の保護膜) 4 開口部 5 再配線路 6 ポスト 7 第2の表面側保護膜 10 半導体装置 11 裏面側保護膜(第1の保護膜) 20 ダイシングフレーム 21 ダイシングテープ [Reference Numerals] 1 wafer 2 connecting pads 3 first surface side protective film (second protective film) 4 openings 5 ​​rewiring path 6 posts 7 second surface side protective film 10 the semiconductor device 11 back-surface-side protection layer (first protective film) 20 dicing frame 21 dicing tape

Claims (10)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 個片化された複数個のウエハの半導体チップを一組としたチップモジュールから構成され、 前記チップモジュールは、背面を覆う第1の保護膜と、 1. A consists a plurality of wafers of semiconductor chips diced from the chip module as one set, the chip module includes a first protective film covering the back,
    表面およびモジュール毎に個片切断される時の切断面を覆うように形成された第2の保護膜とを具備することを特徴とする半導体装置。 The semiconductor device characterized by comprising a second protective film formed so as to cover the cut surface when each surface and modules are singulated.
  2. 【請求項2】 請求項1記載の発明において、前記各半導体チップは、表面側に柱状電極を有することを特徴とする半導体装置。 2. A first aspect of the present invention, each of the semiconductor chip, the semiconductor device characterized in that it comprises a columnar electrode on the surface side.
  3. 【請求項3】 請求項1または2記載の発明において、 3. A first aspect of the present invention, wherein,
    前記第2の保護膜は、下層および上層からなる積層構造を有し、前記下層上に再配線が形成されていることを特徴とする半導体装置。 The second protective film has a laminated structure comprising a lower layer and an upper layer, wherein a re-wiring is formed on the lower layer.
  4. 【請求項4】 請求項1〜3記載の発明において、前記各モジュール内の半導体チップは異なる種類の集積回路を有することを特徴とする半導体装置。 4. A present invention according to claim 1 to 3, wherein the semiconductor chip is a semiconductor device characterized by having different types of integrated circuits in said each module.
  5. 【請求項5】 請求項1〜4記載の発明において、前記各モジュール内の半導体チップはスペースを設けて配置され、前記第2の保護膜は前記各半導体チップ間のスペース内に形成されていることを特徴とする半導体装置。 5. The invention of claim 1, wherein the semiconductor chip in said each module are arranged with a space, the second protective film is formed in the space between the respective semiconductor chips wherein a.
  6. 【請求項6】 ウエハの背面を覆う第1の保護膜を形成する第1の工程と、この第1の工程を経た複数個のウエハをチップに個片化し、各ウエハのチップを一組としたチップモジュールに並び替える第2の工程と、 前記チップモジュールの表面および側面を覆う第2の保護膜を形成する第3の工程と、 前記第2の保護膜が切断面に残るように、前記チップ間隙より狭い幅で前記チップモジュールを個片に切断する第4の工程とを具備することを特徴とする半導体装置の製造方法。 A first step of forming a first protective film 6. A covering the back of the wafer, the plurality of the wafer through the first step into pieces into chips, and one set of each wafer chip a second step of rearranging the chip modules, a third step of forming a second protective film covering the surface and side surfaces of the chip module, so that the second protective film remains on the cut surface, the the method of manufacturing a semiconductor device characterized by comprising a fourth step of cutting the chip module into pieces with a width narrower than the chip gap.
  7. 【請求項7】 請求項6記載の発明において、前記第1 7. The invention of claim 6, wherein the first
    の工程における前記ウエハには表面側に柱状電極が形成されていることを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device, characterized in that said at step the wafer is columnar electrode is formed on the surface side.
  8. 【請求項8】 請求項6または7記載の発明において、 8. The invention of claim 6 or 7, wherein,
    前記第3の工程における前記第2の保護膜を形成する工程は、第1の表面保護膜および第2の表面保護膜を形成する工程を有し、さらに前記第1の表面保護膜と前記第2の表面保護膜を形成する工程の間に前記第1の表面保護膜上に再配線を形成する工程を含むことを特徴とする半導体装置の製造方法。 The step of forming the second protective film in the third step has a step of forming the first protective surface film and the second protective surface layer, wherein a further said first surface protective film No. the method of manufacturing a semiconductor device characterized by comprising the step of forming the rewiring on the during the process of forming a second surface protection film first surface protective film.
  9. 【請求項9】 請求項6〜8記載の発明において、前記第1の工程における前記複数個のウエハは、異なる種類のウエハを含むことを特徴とする半導体装置の製造方法。 9. The invention of claim 6 to 8, wherein the plurality of wafer in the first step, a method of manufacturing a semiconductor device which comprises different types of wafers.
  10. 【請求項10】 請求項6〜9記載の発明において、前記第2の工程は前記チップモジュール内の各半導体チップを、スペースを設けて配置する工程を有し、前記第3 10. invention of claim 6 to 9, wherein the second step includes a step of disposing the semiconductor chips, provided with a space in the chip module, the third
    の工程は、前記第2の保護膜を前記各半導体チップ間のスペース内に形成する工程を有することを特徴とする半導体装置の製造方法。 Steps, the semiconductor device manufacturing method characterized by having a step of forming the second protective film in the space between the respective semiconductor chips.
JP2000147245A 2000-05-19 2000-05-19 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3455948B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000147245A JP3455948B2 (en) 2000-05-19 2000-05-19 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000147245A JP3455948B2 (en) 2000-05-19 2000-05-19 Semiconductor device and manufacturing method thereof
US09858230 US6603191B2 (en) 2000-05-18 2001-05-15 Semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2001332643A true true JP2001332643A (en) 2001-11-30
JP3455948B2 JP3455948B2 (en) 2003-10-14

Family

ID=18653451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000147245A Expired - Fee Related JP3455948B2 (en) 2000-05-19 2000-05-19 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3455948B2 (en)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172587A (en) * 2002-10-30 2004-06-17 Sanyo Electric Co Ltd Method for manufacturing semiconductor device
US6836025B2 (en) 2002-05-31 2004-12-28 Fujitsu Limited Semiconductor device configured to be surface mountable
JP2005109496A (en) * 2003-09-29 2005-04-21 Phoenix Precision Technology Corp Semiconductor package substrate for forming pre-solder structure, the semiconductor package substrate in which pre-solder structure is formed, and the manufacturing methods
WO2006077630A1 (en) * 2005-01-19 2006-07-27 New Japan Radio Co., Ltd. Semiconductor device manufacturing method
US7183639B2 (en) 2003-01-16 2007-02-27 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7190064B2 (en) 2002-02-04 2007-03-13 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
KR100695343B1 (en) 2004-06-02 2007-03-15 가시오게산키 가부시키가이샤 Semiconductor device and method of fabricating the same
US7192805B2 (en) 2002-12-24 2007-03-20 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7294922B2 (en) 2002-08-09 2007-11-13 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP2008066655A (en) * 2006-09-11 2008-03-21 Matsushita Electric Ind Co Ltd Semiconductor device, manufacturing method of the semiconductor device, and electrical apparatus system
US7417330B2 (en) 2004-09-17 2008-08-26 Casio Computer Co., Ltd. Semiconductor device packaged into chip size and manufacturing method thereof
JP2008547206A (en) * 2005-06-14 2008-12-25 キュービック・ウエハ・インコーポレーテッドCubic Wafer,Inc. Chip of cross-linking connection
US7501696B2 (en) 2004-07-30 2009-03-10 Shinko Electric Industries Co., Ltd. Semiconductor chip-embedded substrate and method of manufacturing same
US7530163B2 (en) 2002-11-26 2009-05-12 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
JP2010212724A (en) * 2010-05-17 2010-09-24 Rohm Co Ltd Semiconductor device
US7838394B2 (en) 2006-02-16 2010-11-23 Casio Computer Co., Ltd. Method of manufacturing semiconductor device
EP2521166A1 (en) * 2011-05-03 2012-11-07 Danfoss Silicon Power GmbH Method for producing a semiconductor component
US8309860B2 (en) 2008-10-27 2012-11-13 Shinko Electric Industries Co., Ltd. Electronic component built-in substrate and method of manufacturing the same
US8846445B2 (en) 2005-06-14 2014-09-30 Cufer Asset Ltd. L.L.C. Inverse chip connector
EP2866258A2 (en) 2002-05-31 2015-04-29 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496195B2 (en) * 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7514335B2 (en) 2002-02-04 2009-04-07 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7190064B2 (en) 2002-02-04 2007-03-13 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US6836025B2 (en) 2002-05-31 2004-12-28 Fujitsu Limited Semiconductor device configured to be surface mountable
EP2866258A2 (en) 2002-05-31 2015-04-29 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof
US7737543B2 (en) 2002-08-09 2010-06-15 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7618886B2 (en) 2002-08-09 2009-11-17 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7547967B2 (en) 2002-08-09 2009-06-16 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7294922B2 (en) 2002-08-09 2007-11-13 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP4562371B2 (en) * 2002-10-30 2010-10-13 三洋電機株式会社 A method of manufacturing a semiconductor device
JP2004172587A (en) * 2002-10-30 2004-06-17 Sanyo Electric Co Ltd Method for manufacturing semiconductor device
US7530163B2 (en) 2002-11-26 2009-05-12 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
US7192805B2 (en) 2002-12-24 2007-03-20 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
USRE41369E1 (en) 2002-12-24 2010-06-08 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7445964B2 (en) 2003-01-16 2008-11-04 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7183639B2 (en) 2003-01-16 2007-02-27 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP4660643B2 (en) * 2003-09-29 2011-03-30 欣興電子股▲分▼有限公司 The semiconductor package substrate on which the semiconductor package substrate and the pre-solder structures for forming a pre-solder structures have been formed, and these processes
JP2005109496A (en) * 2003-09-29 2005-04-21 Phoenix Precision Technology Corp Semiconductor package substrate for forming pre-solder structure, the semiconductor package substrate in which pre-solder structure is formed, and the manufacturing methods
KR100695343B1 (en) 2004-06-02 2007-03-15 가시오게산키 가부시키가이샤 Semiconductor device and method of fabricating the same
US7501696B2 (en) 2004-07-30 2009-03-10 Shinko Electric Industries Co., Ltd. Semiconductor chip-embedded substrate and method of manufacturing same
US7417330B2 (en) 2004-09-17 2008-08-26 Casio Computer Co., Ltd. Semiconductor device packaged into chip size and manufacturing method thereof
US7867826B2 (en) 2004-09-17 2011-01-11 Casio Computer Co., Ltd. Semiconductor device packaged into chip size and manufacturing method thereof
US7326638B2 (en) 2005-01-19 2008-02-05 New Japan Radio Co., Ltd. Method for manufacturing semiconductor device
WO2006077630A1 (en) * 2005-01-19 2006-07-27 New Japan Radio Co., Ltd. Semiconductor device manufacturing method
JP2008547206A (en) * 2005-06-14 2008-12-25 キュービック・ウエハ・インコーポレーテッドCubic Wafer,Inc. Chip of cross-linking connection
US9147635B2 (en) 2005-06-14 2015-09-29 Cufer Asset Ltd. L.L.C. Contact-based encapsulation
US9324629B2 (en) 2005-06-14 2016-04-26 Cufer Asset Ltd. L.L.C. Tooling for coupling multiple electronic chips
US9754907B2 (en) 2005-06-14 2017-09-05 Cufer Asset Ltd. L.L.C. Tooling for coupling multiple electronic chips
US8846445B2 (en) 2005-06-14 2014-09-30 Cufer Asset Ltd. L.L.C. Inverse chip connector
US7838394B2 (en) 2006-02-16 2010-11-23 Casio Computer Co., Ltd. Method of manufacturing semiconductor device
JP2008066655A (en) * 2006-09-11 2008-03-21 Matsushita Electric Ind Co Ltd Semiconductor device, manufacturing method of the semiconductor device, and electrical apparatus system
US8309860B2 (en) 2008-10-27 2012-11-13 Shinko Electric Industries Co., Ltd. Electronic component built-in substrate and method of manufacturing the same
JP2010212724A (en) * 2010-05-17 2010-09-24 Rohm Co Ltd Semiconductor device
EP2521166A1 (en) * 2011-05-03 2012-11-07 Danfoss Silicon Power GmbH Method for producing a semiconductor component

Also Published As

Publication number Publication date Type
JP3455948B2 (en) 2003-10-14 grant

Similar Documents

Publication Publication Date Title
US7265440B2 (en) Methods and apparatus for packaging integrated circuit devices
US6964881B2 (en) Multi-chip wafer level system packages and methods of forming same
US6777788B1 (en) Method and structure for applying thick solder layer onto die attach pad
US7901989B2 (en) Reconstituted wafer level stacking
US7655501B2 (en) Wafer level package with good CTE performance
US6372539B1 (en) Leadless packaging process using a conductive substrate
US20020004288A1 (en) Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
US20070069389A1 (en) Stackable device, device stack and method for fabricating the same
US6913952B2 (en) Methods of forming circuit traces and contact pads for interposers utilized in semiconductor packages
US7145228B2 (en) Microelectronic devices
US7619901B2 (en) Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
US20080197469A1 (en) Multi-chips package with reduced structure and method for forming the same
US6388335B1 (en) Integrated circuit package formed at a wafer level
US6714418B2 (en) Method for producing an electronic component having a plurality of chips that are stacked one above the other and contact-connected to one another
US6770971B2 (en) Semiconductor device and method of fabricating the same
US20080157336A1 (en) Wafer level package with die receiving through-hole and method of the same
US6452255B1 (en) Low inductance leadless package
US6399415B1 (en) Electrical isolation in panels of leadless IC packages
US7208335B2 (en) Castellated chip-scale packages and methods for fabricating the same
US20060019467A1 (en) Methods of fabricating integrated circuit chips for multi-chip packaging and wafers and chips formed thereby
US20130037929A1 (en) Stackable wafer level packages and related methods
US6841853B2 (en) Semiconductor device having grooves to relieve stress between external electrodes and conductive patterns
US20110147911A1 (en) Stackable circuit structures and methods of fabrication thereof
US20040033673A1 (en) Method of packaging semiconductor dice employing at least one redistribution layer
US20080157358A1 (en) Wafer level package with die receiving through-hole and method of the same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100801

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees