JP2001326299A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001326299A JP2001326299A JP2000146012A JP2000146012A JP2001326299A JP 2001326299 A JP2001326299 A JP 2001326299A JP 2000146012 A JP2000146012 A JP 2000146012A JP 2000146012 A JP2000146012 A JP 2000146012A JP 2001326299 A JP2001326299 A JP 2001326299A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- silicon substrate
- semiconductor device
- side protective
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 信頼性を向上することができる半導体装置お
よびその製造方法を実現する。 【解決手段】 ウエハ１の背面を覆うように裏面側保護
膜１１を形成してからウエハ１を個片化する箇所に予め
ダイシングを施して切削溝１ａを刻設しておき、その後
にウエハ１の表面および側面を覆うと共に、切削溝１ａ
を充填する表面側保護膜３を形成し、続いて再配線５、
ポスト６および表面側保護膜７を設けた後、切断面に所
定厚の表面側保護膜３が残るように切削溝１ａ部分を再
度ダイシングして半導体装置１０を形成するので、個片
化された半導体装置１０は背面、表面および側面が全て
保護膜３，１１で覆われることになり、この結果、チッ
プ破損や露出面からの水分浸透等、信頼性を低下させる
要因を除去でき、信頼性が向上する。
よびその製造方法を実現する。 【解決手段】 ウエハ１の背面を覆うように裏面側保護
膜１１を形成してからウエハ１を個片化する箇所に予め
ダイシングを施して切削溝１ａを刻設しておき、その後
にウエハ１の表面および側面を覆うと共に、切削溝１ａ
を充填する表面側保護膜３を形成し、続いて再配線５、
ポスト６および表面側保護膜７を設けた後、切断面に所
定厚の表面側保護膜３が残るように切削溝１ａ部分を再
度ダイシングして半導体装置１０を形成するので、個片
化された半導体装置１０は背面、表面および側面が全て
保護膜３，１１で覆われることになり、この結果、チッ
プ破損や露出面からの水分浸透等、信頼性を低下させる
要因を除去でき、信頼性が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＳＰ（Chip Siz
e Package）構造の半導体装置およびその製造方法に関
する。
e Package）構造の半導体装置およびその製造方法に関
する。
【０００２】
【従来の技術】近年、チップとパッケージのサイズがほ
ぼ等しくなるＣＳＰ構造の半導体装置が知られている。
図１３〜図１６はこの種の半導体装置である、ウエハレ
ベルＣＳＰの製造方法の一例を示す断面図である。以
下、これら図面を参照してその製造工程について説明す
る。
ぼ等しくなるＣＳＰ構造の半導体装置が知られている。
図１３〜図１６はこの種の半導体装置である、ウエハレ
ベルＣＳＰの製造方法の一例を示す断面図である。以
下、これら図面を参照してその製造工程について説明す
る。
【０００３】半導体装置は、まず図１３に図示するよう
に、ウエハ（シリコン基板）１の表面（回路面）側にア
ルミ電極等からなる複数の接続パッド（アルミ電極）２
を形成した後、図示していないが、各接続パッド２の中
央部を露出するように、ウエハ１の表面側全面を覆う酸
化シリコンや窒化シリコン等で形成された保護皮膜を形
成する。そして、この保護被膜の上に、各接続パッド２
の中央部分が開口するよう表面側保護膜３を形成する。
表面側保護膜３は、例えばウエハ１の回路面側全面にポ
リイミド系樹脂材を塗布硬化させた後に、エッチング液
を用いてレジストパターンニングおよび保護膜パターニ
ングを施してからレジスト剥離することで形成される。
に、ウエハ（シリコン基板）１の表面（回路面）側にア
ルミ電極等からなる複数の接続パッド（アルミ電極）２
を形成した後、図示していないが、各接続パッド２の中
央部を露出するように、ウエハ１の表面側全面を覆う酸
化シリコンや窒化シリコン等で形成された保護皮膜を形
成する。そして、この保護被膜の上に、各接続パッド２
の中央部分が開口するよう表面側保護膜３を形成する。
表面側保護膜３は、例えばウエハ１の回路面側全面にポ
リイミド系樹脂材を塗布硬化させた後に、エッチング液
を用いてレジストパターンニングおよび保護膜パターニ
ングを施してからレジスト剥離することで形成される。
【０００４】次に、表面側保護膜３が形成する開口部４
を介して露出される各接続パッド２上に再配線５を形成
する。再配線５は、後述する如く、切断されて個片化さ
れた各半導体装置の各接続パッド２に接続された柱状電
極（後述のポスト６）を中央部にマトリクス上に配列す
ることにより、各半導体装置の周辺部のみに形成された
接続パッド２のピッチおよび電極面積を広げ、回路基板
とのボンディング強度および接続の信頼性を向上するた
めのものである。
を介して露出される各接続パッド２上に再配線５を形成
する。再配線５は、後述する如く、切断されて個片化さ
れた各半導体装置の各接続パッド２に接続された柱状電
極（後述のポスト６）を中央部にマトリクス上に配列す
ることにより、各半導体装置の周辺部のみに形成された
接続パッド２のピッチおよび電極面積を広げ、回路基板
とのボンディング強度および接続の信頼性を向上するた
めのものである。
【０００５】再配線５を形成した後には、再配線５上の
所定箇所に複数のポスト（柱状電極）６を設ける。ポス
ト６は、例えば１００〜１５０μｍ程度の厚さでポスト
形成用のレジストを塗布硬化させ、レジストパターニン
グを施し、これにより開口された部分に電解メッキを施
すことで形成される。こうして、図１３に図示する構造
となったら、図１４に図示するように、ポスト６を覆う
ように、ウエハ１の回路面側全体をエポキシ等の樹脂材
によってモールドし表面側保護膜７を形成する。そし
て、この表面側保護膜７を硬化させた後、ウエハ１全体
を研削加工テーブルに移載し、研削装置にて表面側保護
膜７の上面側を研磨してポスト６の端面６ａ（図１５参
照）を露出させる。
所定箇所に複数のポスト（柱状電極）６を設ける。ポス
ト６は、例えば１００〜１５０μｍ程度の厚さでポスト
形成用のレジストを塗布硬化させ、レジストパターニン
グを施し、これにより開口された部分に電解メッキを施
すことで形成される。こうして、図１３に図示する構造
となったら、図１４に図示するように、ポスト６を覆う
ように、ウエハ１の回路面側全体をエポキシ等の樹脂材
によってモールドし表面側保護膜７を形成する。そし
て、この表面側保護膜７を硬化させた後、ウエハ１全体
を研削加工テーブルに移載し、研削装置にて表面側保護
膜７の上面側を研磨してポスト６の端面６ａ（図１５参
照）を露出させる。
【０００６】この後、ウエハ１を所定厚にすべく背面側
を研磨加工したり、研磨加工した背面側に製品番号やロ
ット番号をマーキングする処理を施す。次いで、この背
面側を下向きにしてウエハ１をダイシングフレームに装
着されたダイシングテープ上に載置した後、図１６に図
示する通り、カットライン８に沿ってウエハ１をダイシ
ングすることによって、チップに個片化された半導体装
置１０が形成されるようになっている。
を研磨加工したり、研磨加工した背面側に製品番号やロ
ット番号をマーキングする処理を施す。次いで、この背
面側を下向きにしてウエハ１をダイシングフレームに装
着されたダイシングテープ上に載置した後、図１６に図
示する通り、カットライン８に沿ってウエハ１をダイシ
ングすることによって、チップに個片化された半導体装
置１０が形成されるようになっている。
【０００７】
【発明が解決しようとする課題】ところで、上述した従
来の半導体装置１０では、図１６に図示した通り、シリ
コン基板（ウエハ１）の側面（切断面を含む）や背面が
露出した状態となっており、これがチップ破損や露出面
からの水分浸透等、信頼性を低下させる要因になる、と
いう問題がある。そこで本発明は、このような事情に鑑
みてなされたもので、信頼性を向上することができる半
導体装置およびその製造方法を提供することを目的とし
ている。
来の半導体装置１０では、図１６に図示した通り、シリ
コン基板（ウエハ１）の側面（切断面を含む）や背面が
露出した状態となっており、これがチップ破損や露出面
からの水分浸透等、信頼性を低下させる要因になる、と
いう問題がある。そこで本発明は、このような事情に鑑
みてなされたもので、信頼性を向上することができる半
導体装置およびその製造方法を提供することを目的とし
ている。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の半導体装置は、表面に複数の柱状
電極が形成されたシリコン基板と、該シリコン基板の背
面を覆う裏面側保護膜と、前記シリコン基板の前記各柱
状電極を除く表面および側面を覆うと共に、このシリコ
ン基板を個片に切断した時の切断面を覆うように形成さ
れた表面側保護膜とを具備することを特徴とする。
め、請求項１に記載の半導体装置は、表面に複数の柱状
電極が形成されたシリコン基板と、該シリコン基板の背
面を覆う裏面側保護膜と、前記シリコン基板の前記各柱
状電極を除く表面および側面を覆うと共に、このシリコ
ン基板を個片に切断した時の切断面を覆うように形成さ
れた表面側保護膜とを具備することを特徴とする。
【０００９】請求項８に記載の半導体装置の製造方法で
は、シリコン基板の背面を覆う裏面側保護膜を形成する
第１の工程と、前記シリコン基板を個片化する箇所に切
削溝を設け、その後に当該シリコン基板の表面および側
面を覆うと共に、前記切削溝を充填する表面側保護膜を
形成する第２の工程と、前記表面側保護膜が切断面に残
るように、前記切削溝より狭い幅でシリコン基板を個片
に切断する第３の工程とを具備することを特徴とする。
は、シリコン基板の背面を覆う裏面側保護膜を形成する
第１の工程と、前記シリコン基板を個片化する箇所に切
削溝を設け、その後に当該シリコン基板の表面および側
面を覆うと共に、前記切削溝を充填する表面側保護膜を
形成する第２の工程と、前記表面側保護膜が切断面に残
るように、前記切削溝より狭い幅でシリコン基板を個片
に切断する第３の工程とを具備することを特徴とする。
【００１０】請求項１６に記載の半導体装置の製造方法
では、シリコン基板の背面を覆う裏面側保護膜を形成す
る第１の工程と、前記シリコン基板をチップに個片化す
る切削溝を設けた後、個片化されたチップを所定の配置
間隔に並び替え、並び替えられた各チップの表面および
側面を覆う表面側保護膜を形成する第２の工程と、前記
表面側保護膜が切断面に残るように、チップ間を切断す
る第３の工程とを具備することを特徴とする。
では、シリコン基板の背面を覆う裏面側保護膜を形成す
る第１の工程と、前記シリコン基板をチップに個片化す
る切削溝を設けた後、個片化されたチップを所定の配置
間隔に並び替え、並び替えられた各チップの表面および
側面を覆う表面側保護膜を形成する第２の工程と、前記
表面側保護膜が切断面に残るように、チップ間を切断す
る第３の工程とを具備することを特徴とする。
【００１１】本発明による半導体装置は、背面が裏面側
保護膜で、表面および側面が表面側保護膜で覆われる
為、信頼性が向上する。また、本発明による半導体装置
の製造方法では、シリコン基板の背面を覆う裏面側保護
膜を形成した後、シリコン基板を個片化する箇所に切削
溝を設けておき、その後に当該シリコン基板の表面およ
び側面を覆うと共に、切削溝を充填する表面側保護膜を
形成してから該表面側保護膜が切断面に残るように、切
削溝より狭い幅でシリコン基板を個片に切断するので、
個片化された半導体装置は背面、表面および側面が全て
保護膜で覆われることになり、この結果、チップ破損や
露出面からの水分浸透等、信頼性を低下させる要因を除
去でき、信頼性を向上させ得る。
保護膜で、表面および側面が表面側保護膜で覆われる
為、信頼性が向上する。また、本発明による半導体装置
の製造方法では、シリコン基板の背面を覆う裏面側保護
膜を形成した後、シリコン基板を個片化する箇所に切削
溝を設けておき、その後に当該シリコン基板の表面およ
び側面を覆うと共に、切削溝を充填する表面側保護膜を
形成してから該表面側保護膜が切断面に残るように、切
削溝より狭い幅でシリコン基板を個片に切断するので、
個片化された半導体装置は背面、表面および側面が全て
保護膜で覆われることになり、この結果、チップ破損や
露出面からの水分浸透等、信頼性を低下させる要因を除
去でき、信頼性を向上させ得る。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の実
施の一形態について説明する。図１〜図９は、実施の一
形態による半導体装置の構造およびその製造工程を説明
する為の断面図である。これらの図において、上述した
従来例と共通する部分には同一の番号を付してある。本
発明による製造工程では、先ず図１に図示する通り、表
面側に複数の接続パッド２が形成された厚さｔ1のウエ
ハ１について、その背面側を切削研磨して厚さｔ2≒
（１／３〜２／３）ｔ1のウエハ１に成形する。
施の一形態について説明する。図１〜図９は、実施の一
形態による半導体装置の構造およびその製造工程を説明
する為の断面図である。これらの図において、上述した
従来例と共通する部分には同一の番号を付してある。本
発明による製造工程では、先ず図１に図示する通り、表
面側に複数の接続パッド２が形成された厚さｔ1のウエ
ハ１について、その背面側を切削研磨して厚さｔ2≒
（１／３〜２／３）ｔ1のウエハ１に成形する。
【００１３】ウエハ１の表面側に形成された複数の接続
パッド２は、工程の最終過程において切断され個片化さ
れる各半導体チップの周辺部に設けられているものであ
り、各半導体チップの接続パッド２間に形成された、図
示しない集積回路素子に接続されているものである。な
お、ウエハ１の表面側には該ウエハの全面を覆う、酸化
シリコンや窒化シリコン等で形成された保護皮膜Ｐが形
成されており、この保護皮膜Ｐには上記各接続パッド２
の中央部を露出する開口部が形成されている。
パッド２は、工程の最終過程において切断され個片化さ
れる各半導体チップの周辺部に設けられているものであ
り、各半導体チップの接続パッド２間に形成された、図
示しない集積回路素子に接続されているものである。な
お、ウエハ１の表面側には該ウエハの全面を覆う、酸化
シリコンや窒化シリコン等で形成された保護皮膜Ｐが形
成されており、この保護皮膜Ｐには上記各接続パッド２
の中央部を露出する開口部が形成されている。
【００１４】次に、図２に図示するように、切削研磨さ
れたウエハ１の背面側に、所定の膜厚となるよう保護樹
脂（例えば、ポリイミド、エポキシ等の有機樹脂材）を
塗布して裏面側保護膜１１を形成する。裏面側保護膜１
１は、ポリイミドまたはエポキシ等の樹脂の単層であっ
てもよいが、これら複数の樹脂層の積層構造としても良
い。次に、裏面側保護膜１１を硬化させ、この後はレー
ザーによりこの裏面側保護膜１１上にロット番号や製品
番号などをマーキングする（図３参照）。そして、マー
キング完了後には、図４に示すように、ダイシングフレ
ーム（支持部材）２０に装着されたダイシングテープ２
１上に、裏面側保護膜１１が対向するようにウエハ１を
マウントする。ウエハ１をダイシングテープ２１上にマ
ウントしたら、予め定められたカットラインＣＬに沿っ
てウエハ１に切削溝１ａを刻設するダイシング処理を施
す。この際、裏面側保護膜１１はハーフカットしても良
いし、あるいはフルカットする形態としても構わない。
れたウエハ１の背面側に、所定の膜厚となるよう保護樹
脂（例えば、ポリイミド、エポキシ等の有機樹脂材）を
塗布して裏面側保護膜１１を形成する。裏面側保護膜１
１は、ポリイミドまたはエポキシ等の樹脂の単層であっ
てもよいが、これら複数の樹脂層の積層構造としても良
い。次に、裏面側保護膜１１を硬化させ、この後はレー
ザーによりこの裏面側保護膜１１上にロット番号や製品
番号などをマーキングする（図３参照）。そして、マー
キング完了後には、図４に示すように、ダイシングフレ
ーム（支持部材）２０に装着されたダイシングテープ２
１上に、裏面側保護膜１１が対向するようにウエハ１を
マウントする。ウエハ１をダイシングテープ２１上にマ
ウントしたら、予め定められたカットラインＣＬに沿っ
てウエハ１に切削溝１ａを刻設するダイシング処理を施
す。この際、裏面側保護膜１１はハーフカットしても良
いし、あるいはフルカットする形態としても構わない。
【００１５】ダイシング完了後には、図５に図示する通
り、ダイシングテープ２１を介してダイシングフレーム
２０にマウントされた状態のウエハ１に対し、その側面
（周囲面）およびを覆うと共に、表面側に設けられた各
接続パッド２の中央部分を開口させながら、上述した切
削溝１ａを充填するよう表面を覆う表面側保護膜３を形
成する。この表面側保護膜３は、ウエハ１の表面側に形
成された保護皮膜Ｐおよび該保護皮膜Ｐの開口部から露
出する各接続パッド２上に、例えばポリイミド系樹脂材
を塗布してスピンコートすることにより形成する方法が
望ましいが、スピンコートに限らず、スキージを用いる
印刷法やノズルからのインク吐出による塗布法等適宜な
手法を用いることが可能である。
り、ダイシングテープ２１を介してダイシングフレーム
２０にマウントされた状態のウエハ１に対し、その側面
（周囲面）およびを覆うと共に、表面側に設けられた各
接続パッド２の中央部分を開口させながら、上述した切
削溝１ａを充填するよう表面を覆う表面側保護膜３を形
成する。この表面側保護膜３は、ウエハ１の表面側に形
成された保護皮膜Ｐおよび該保護皮膜Ｐの開口部から露
出する各接続パッド２上に、例えばポリイミド系樹脂材
を塗布してスピンコートすることにより形成する方法が
望ましいが、スピンコートに限らず、スキージを用いる
印刷法やノズルからのインク吐出による塗布法等適宜な
手法を用いることが可能である。
【００１６】次に、このようにしてウエハ１の表面に形
成された表面側保護膜３を硬化させた後に、側面および
上面にフォトレジストを塗布し（図示せず）ウエハ１の
表面側については該フォトレジスト（図示せず）パター
ンニングおよび表面側保護膜３を順次パターニングし
て、表面側保護膜３に、前述した従来例と同様、各接続
パッド２の中央部を露出する開口部４を形成する。この
後、フォトレジスト剥離する。
成された表面側保護膜３を硬化させた後に、側面および
上面にフォトレジストを塗布し（図示せず）ウエハ１の
表面側については該フォトレジスト（図示せず）パター
ンニングおよび表面側保護膜３を順次パターニングし
て、表面側保護膜３に、前述した従来例と同様、各接続
パッド２の中央部を露出する開口部４を形成する。この
後、フォトレジスト剥離する。
【００１７】この後、図５中の要部Ａを拡大した図６に
図示するように、表面側保護膜３に形成された開口部４
を介して露出される接続パッド２上に再配線５を形成す
る。再配線５はフォトレジスト剥離後の、表面側保護膜
３の全面にＵＢＭスパッタ処理等によりＵＢＭ層を堆積
し、この後、再配線用のフォトレジスト塗布、硬化し、
フォトリソグラフィ技術により、再配線用のフォトレジ
ストを図６に図示される再配線が形成されるよう、所定
形状の開口を有するパターニングを施した後、このレジ
ストによって開口された部分に電解メッキを施すことで
形成される。なお、この電解メッキにより再配線５を形
成する状態では、表面側保護膜３の全表面上に堆積され
たＵＢＭ層は、ダイシングフレーム２０上に蒸着された
ＵＢＭ層部分も含めてメッキ電極として残されている。
図示するように、表面側保護膜３に形成された開口部４
を介して露出される接続パッド２上に再配線５を形成す
る。再配線５はフォトレジスト剥離後の、表面側保護膜
３の全面にＵＢＭスパッタ処理等によりＵＢＭ層を堆積
し、この後、再配線用のフォトレジスト塗布、硬化し、
フォトリソグラフィ技術により、再配線用のフォトレジ
ストを図６に図示される再配線が形成されるよう、所定
形状の開口を有するパターニングを施した後、このレジ
ストによって開口された部分に電解メッキを施すことで
形成される。なお、この電解メッキにより再配線５を形
成する状態では、表面側保護膜３の全表面上に堆積され
たＵＢＭ層は、ダイシングフレーム２０上に蒸着された
ＵＢＭ層部分も含めてメッキ電極として残されている。
【００１８】このようにして、一端が各接続パッド２に
接続され、他端が表面側保護膜３上を、切断により個片
化される各半導体チップの中央側に延出される各再配線
５を形成した後は、各再配線５上の上記他端上に所定箇
所にポスト（柱状電極）６を設ける。ポスト６は、図示
しないが、例えば１００〜１５０μｍ程度の厚さでポス
ト形成用のフォトレジストを塗布、硬化させた上、各再
配線５の他端の中央部を露出する開口部を形成し、この
開口部内に電解メッキを施すことで形成される。この電
解メッキを施す際、表面側保護膜３の全表面上およびダ
イシングフレーム２０上に蒸着されたＵＢＭ層が一方の
電極として用いられる。なお、このメッキ処理後にはポ
スト形成用のフォトレジストを剥離しておくと共に、不
要部分に蒸着されたＵＢＭ層をエッチングにより除去し
ておく。図６はこの工程が完了した状態の拡大断面図で
ある。
接続され、他端が表面側保護膜３上を、切断により個片
化される各半導体チップの中央側に延出される各再配線
５を形成した後は、各再配線５上の上記他端上に所定箇
所にポスト（柱状電極）６を設ける。ポスト６は、図示
しないが、例えば１００〜１５０μｍ程度の厚さでポス
ト形成用のフォトレジストを塗布、硬化させた上、各再
配線５の他端の中央部を露出する開口部を形成し、この
開口部内に電解メッキを施すことで形成される。この電
解メッキを施す際、表面側保護膜３の全表面上およびダ
イシングフレーム２０上に蒸着されたＵＢＭ層が一方の
電極として用いられる。なお、このメッキ処理後にはポ
スト形成用のフォトレジストを剥離しておくと共に、不
要部分に蒸着されたＵＢＭ層をエッチングにより除去し
ておく。図６はこの工程が完了した状態の拡大断面図で
ある。
【００１９】こうして、図６に図示した構造が形成され
た後は、図７に図示するように、ポスト６を覆うよう
に、ウエハ１の回路面全体をポリイミド、エポキシ等の
樹脂材によってモールドして表面側保護膜７を形成す
る。表面側保護膜７は、ポリイミド、エポキシ等の単層
からなるものでもよいが、これら樹脂層の積層構造とし
てもよい。この場合、上述せる裏面側保護層１１、表面
側保護層３および表面側保護膜７は、環境変化に対応す
る信頼性を確保する上で、主成分が実質的に同一な材料
を含む樹脂層で形成することが望ましい。そして、この
表面側保護膜７を硬化させ、次に、その上面側を研磨し
てポスト６の端面６ａ（図８参照）を露出させる。露出
した端面６ａについては、その表面の酸化膜を取り除
き、そこにハンダ印刷等のメタライズ処理を施す。この
後、図９に示すように、切断面に所定厚の表面側保護膜
３が残るように切削溝１ａの部分を再度ダイシングして
ウエハ１をチップに個片化して半導体装置１０を形成す
る。
た後は、図７に図示するように、ポスト６を覆うよう
に、ウエハ１の回路面全体をポリイミド、エポキシ等の
樹脂材によってモールドして表面側保護膜７を形成す
る。表面側保護膜７は、ポリイミド、エポキシ等の単層
からなるものでもよいが、これら樹脂層の積層構造とし
てもよい。この場合、上述せる裏面側保護層１１、表面
側保護層３および表面側保護膜７は、環境変化に対応す
る信頼性を確保する上で、主成分が実質的に同一な材料
を含む樹脂層で形成することが望ましい。そして、この
表面側保護膜７を硬化させ、次に、その上面側を研磨し
てポスト６の端面６ａ（図８参照）を露出させる。露出
した端面６ａについては、その表面の酸化膜を取り除
き、そこにハンダ印刷等のメタライズ処理を施す。この
後、図９に示すように、切断面に所定厚の表面側保護膜
３が残るように切削溝１ａの部分を再度ダイシングして
ウエハ１をチップに個片化して半導体装置１０を形成す
る。
【００２０】以上のように、本発明の実施の一形態によ
れば、ウエハ１の背面を覆うように裏面側保護膜１１を
形成してからウエハ１を個片化する箇所に予めダイシン
グを施して切削溝１ａを刻設しておき、その後にウエハ
１の表面および側面を覆うと共に、切削溝１ａを充填す
る表面側保護膜３を形成し、続いて再配線５、ポスト６
および表面側保護膜７を設けた後、切断面に所定厚の表
面側保護膜３が残るように切削溝１ａ部分を再度ダイシ
ングして半導体装置１０を形成するので、個片化された
半導体装置１０は背面、表面および側面が全て保護膜
３，１１で覆われることになり、この結果、チップ破損
や露出面からの水分浸透等、信頼性を低下させる要因を
除去でき、信頼性が向上する。
れば、ウエハ１の背面を覆うように裏面側保護膜１１を
形成してからウエハ１を個片化する箇所に予めダイシン
グを施して切削溝１ａを刻設しておき、その後にウエハ
１の表面および側面を覆うと共に、切削溝１ａを充填す
る表面側保護膜３を形成し、続いて再配線５、ポスト６
および表面側保護膜７を設けた後、切断面に所定厚の表
面側保護膜３が残るように切削溝１ａ部分を再度ダイシ
ングして半導体装置１０を形成するので、個片化された
半導体装置１０は背面、表面および側面が全て保護膜
３，１１で覆われることになり、この結果、チップ破損
や露出面からの水分浸透等、信頼性を低下させる要因を
除去でき、信頼性が向上する。
【００２１】また、この発明の実施の形態にあっては、
ダイシングフレーム２０上に蒸着されたＵＢＭ層をメッ
キ電極として残すようにしたので、従来のように、ウエ
ハ１上に別途に電極形成せずとも再配線５やポスト６を
形成する電解メッキ処理を行うことが可能になってい
る。さらに、この発明の実施の形態では、半導体装置１
０の背面、表面および側面の全てを保護膜３，１１で覆
う為、チップに個片化された半導体装置１０をトレイに
移載する時などのハンドリングが極めて容易になる。
ダイシングフレーム２０上に蒸着されたＵＢＭ層をメッ
キ電極として残すようにしたので、従来のように、ウエ
ハ１上に別途に電極形成せずとも再配線５やポスト６を
形成する電解メッキ処理を行うことが可能になってい
る。さらに、この発明の実施の形態では、半導体装置１
０の背面、表面および側面の全てを保護膜３，１１で覆
う為、チップに個片化された半導体装置１０をトレイに
移載する時などのハンドリングが極めて容易になる。
【００２２】なお、上述した実施の形態では、表面側に
接続パッド２が形成されたウエハ１の背面側を切削研磨
した後に、その切削研磨されたウエハ１の背面側に裏面
側保護膜１１を形成し、この裏面側保護膜１１上にロッ
ト番号や製品番号などをレーザーマーキングしてから、
ダイシングフレーム２０にウエハ１をマウントする工程
としたが（図４参照）、これに替えて、図１０に示すよ
うに、切削研磨されたウエハ１の背面側にロット番号や
製品番号などをレーザーマーキングした後、ダイシング
フレーム２０に装着されたダイシングテープ２１上に所
定の膜厚となるよう保護樹脂（例えば、ポリイミド等の
有機樹脂材）を塗布し（図１１参照）、塗布された保護
樹脂の上にウエハ１の背面側を貼り合わせて裏面側保護
膜１１を形成する工程としても良い。
接続パッド２が形成されたウエハ１の背面側を切削研磨
した後に、その切削研磨されたウエハ１の背面側に裏面
側保護膜１１を形成し、この裏面側保護膜１１上にロッ
ト番号や製品番号などをレーザーマーキングしてから、
ダイシングフレーム２０にウエハ１をマウントする工程
としたが（図４参照）、これに替えて、図１０に示すよ
うに、切削研磨されたウエハ１の背面側にロット番号や
製品番号などをレーザーマーキングした後、ダイシング
フレーム２０に装着されたダイシングテープ２１上に所
定の膜厚となるよう保護樹脂（例えば、ポリイミド等の
有機樹脂材）を塗布し（図１１参照）、塗布された保護
樹脂の上にウエハ１の背面側を貼り合わせて裏面側保護
膜１１を形成する工程としても良い。
【００２３】さらに、上述した形態に替えて、表面保護
膜３の材料として感光性樹脂を用いるようにすれば、表
面保護膜３を形成する為のフォトレジストの塗布、硬化
および剥離の各工程を省略することができる。
膜３の材料として感光性樹脂を用いるようにすれば、表
面保護膜３を形成する為のフォトレジストの塗布、硬化
および剥離の各工程を省略することができる。
【００２４】また、裏面側保護膜１１を形成した後のダ
イシング工程（図４参照）において、例えば図１２
（イ）に示すように、ウエハ１をダイシングして個片化
したら、個片化されたチップの内から良品のみを選別し
て同図（ロ）または同図（ハ）に図示する形態で並べ替
え、この後、図５以降に図示した表面保護膜３、再配線
５、ポスト６、第２の表面側保護膜７を形成するように
しても良い。こうした並び替えを行う際にチップ配置間
隔を広げる等、任意に設定することが可能となり、図９
における切削溝１ａの部分を再度ダイシングしてウエハ
１をチップに個片化して半導体装置１０を形成する際
に、各半導体装置１０の側面に形成される表面側保護膜
３の厚さを充分なものとすることができる。
イシング工程（図４参照）において、例えば図１２
（イ）に示すように、ウエハ１をダイシングして個片化
したら、個片化されたチップの内から良品のみを選別し
て同図（ロ）または同図（ハ）に図示する形態で並べ替
え、この後、図５以降に図示した表面保護膜３、再配線
５、ポスト６、第２の表面側保護膜７を形成するように
しても良い。こうした並び替えを行う際にチップ配置間
隔を広げる等、任意に設定することが可能となり、図９
における切削溝１ａの部分を再度ダイシングしてウエハ
１をチップに個片化して半導体装置１０を形成する際
に、各半導体装置１０の側面に形成される表面側保護膜
３の厚さを充分なものとすることができる。
【００２５】また、上述した実施形態では、ウエハ１上
に再配線５を形成し、この再配線５上にポスト６を形成
する半導体装置に関するものとしたため、表面側保護膜
を２層の積層構造としたが、本発明は、ウエハ１の表面
側に再配線５を形成せずに直接、ポスト６を形成する半
導体装置にも適用することが可能であり、その場合に
は、表面側保護膜を単層化することができる。
に再配線５を形成し、この再配線５上にポスト６を形成
する半導体装置に関するものとしたため、表面側保護膜
を２層の積層構造としたが、本発明は、ウエハ１の表面
側に再配線５を形成せずに直接、ポスト６を形成する半
導体装置にも適用することが可能であり、その場合に
は、表面側保護膜を単層化することができる。
【００２６】
【発明の効果】請求項１に記載の半導体装置によれば、
背面が裏面側保護膜で、表面および側面が表面側保護膜
で覆われる為、装置の信頼性を向上することができる。
請求項８に記載の半導体装置の製造方法によれば、シリ
コン基板の背面を覆う裏面側保護膜を形成した後、シリ
コン基板を個片化する箇所に切削溝を刻設しておき、そ
の後に当該シリコン基板の表面および側面を覆うと共
に、切削溝を充填する表面側保護膜を形成してから該表
面側保護膜が切断面に残るように、切削溝より狭い幅で
シリコン基板を個片に切断するので、個片化された半導
体装置は背面、表面および側面が全て保護膜で覆われる
ことになり、この結果、チップ破損や露出面からの水分
浸透等、信頼性を低下させる要因を除去でき、信頼性を
向上させることができる。請求項１６に記載の半導体装
置の製造方法によれば、シリコン基板の背面を覆う裏面
側保護膜を形成してから、このシリコン基板をチップに
個片化する切削溝を設けた後、個片化されたチップを所
定の配置間隔に並び替え、並び替えられた各チップの表
面および側面を覆う表面側保護膜を形成し、この後に表
面側保護膜が切断面に残るように、チップ間を切断する
ので、並び替えを行う際にチップ配置間隔を任意に設定
すれば、最終的に仕上がるチップ寸法を調整することが
できる。
背面が裏面側保護膜で、表面および側面が表面側保護膜
で覆われる為、装置の信頼性を向上することができる。
請求項８に記載の半導体装置の製造方法によれば、シリ
コン基板の背面を覆う裏面側保護膜を形成した後、シリ
コン基板を個片化する箇所に切削溝を刻設しておき、そ
の後に当該シリコン基板の表面および側面を覆うと共
に、切削溝を充填する表面側保護膜を形成してから該表
面側保護膜が切断面に残るように、切削溝より狭い幅で
シリコン基板を個片に切断するので、個片化された半導
体装置は背面、表面および側面が全て保護膜で覆われる
ことになり、この結果、チップ破損や露出面からの水分
浸透等、信頼性を低下させる要因を除去でき、信頼性を
向上させることができる。請求項１６に記載の半導体装
置の製造方法によれば、シリコン基板の背面を覆う裏面
側保護膜を形成してから、このシリコン基板をチップに
個片化する切削溝を設けた後、個片化されたチップを所
定の配置間隔に並び替え、並び替えられた各チップの表
面および側面を覆う表面側保護膜を形成し、この後に表
面側保護膜が切断面に残るように、チップ間を切断する
ので、並び替えを行う際にチップ配置間隔を任意に設定
すれば、最終的に仕上がるチップ寸法を調整することが
できる。
【図１】この発明の第１の実施形態を説明するための図
であり、半導体装置製造工程の最初の状態を示す断面図
である。
であり、半導体装置製造工程の最初の状態を示す断面図
である。
【図２】図１に続く半導体装置の製造工程を説明する為
の断面図である。
の断面図である。
【図３】図２に続く半導体装置の製造工程を説明する為
の断面図である。
の断面図である。
【図４】図３に続く半導体装置の製造工程を説明する為
の断面図である。
の断面図である。
【図５】図４に続く半導体装置の製造工程を説明する為
の断面図である。
の断面図である。
【図６】図５に続く半導体装置の製造工程を説明する為
の断面図である。
の断面図である。
【図７】図６に続く半導体装置の製造工程を説明する為
の断面図である。
の断面図である。
【図８】図８に続く半導体装置の製造工程を説明する為
の断面図である。
の断面図である。
【図９】図９に続く半導体装置の製造工程を説明する為
の断面図であり、本発明の個片化された半導体装置の完
成状態を示すものである。
の断面図であり、本発明の個片化された半導体装置の完
成状態を示すものである。
【図１０】本発明の半導体装置の第１の実施形態の変形
例を説明するための断面図である。
例を説明するための断面図である。
【図１１】本発明の半導体装置の第２の実施形態を説明
するための断面図である。
するための断面図である。
【図１２】本発明の第１及び第２の実施形態の変形例を
説明するための平面図である。
説明するための平面図である。
【図１３】従来例の半導体装置の製造方法を説明するた
めの断面図である。
めの断面図である。
【図１４】図１３に続く工程を説明するための断面図で
ある。
ある。
【図１５】図１４に続く工程を説明するための断面図で
ある。
ある。
【図１６】図１５に続く工程を説明するための断面図で
ある。
ある。
１ ウエハ（シリコン基板） １ａ 切削溝 ２ 接続パッド ３ 表面側保護膜（第１の表面側保護膜） ４ 開口部 ５ 再配線 ６ ポスト（柱状電極） ７ 表面側保護膜（第２の表面側保護膜） １０ 半導体装置 １１ 裏面側保護膜 ２０ ダイシングフレーム ２１ ダイシングテープ（支持部材）
Claims (17)
- 【請求項１】 表面に複数の柱状電極が形成されたシリ
コン基板と、 前記シリコン基板の背面を覆う裏面側保護膜と、 前記シリコン基板の前記各柱状電極を除く表面および側
面を覆うと共に、このシリコン基板を個片に切断した時
の切断面を覆うように形成された表面側保護膜とを具備
することを特徴とする半導体装置。 - 【請求項２】 前記裏面側保護膜と表面側保護膜は主成
分が実質的に同一な材料を含むものであることを特徴と
する請求項１記載の半導体装置。 - 【請求項３】 前記シリコン基板は、前記各柱状電極に
接続された接続パッドを有することを特徴とする請求項
１または２記載の半導体装置。 - 【請求項４】 前記表面側保護膜は、前記各接続パッド
を露出する開口部を有する第１の表面側保護膜と、該第
１の表面側保護膜上に形成された第２の表面保護膜とを
含み、 前記第１の表面側保護膜上に前記各柱状電極に接続され
る再配線が形成されていることを特徴とする請求項３記
載の半導体装置。 - 【請求項５】 前記第２の表面側保護膜は、前記裏面側
保護膜および前記表面側保護膜と主成分が実質的に同一
な材料を含むものであることを特徴とする請求項４記載
の半導体装置。 - 【請求項６】 前記裏面側保護膜の表面に装置属性のマ
ーキングが設けられていることを特徴とする請求項１〜
５記載の半導体装置。 - 【請求項７】 前記第１の表面側保護膜を感光性樹脂を
用いて形成することを特徴とする請求項１〜６記載の半
導体装置。 - 【請求項８】 シリコン基板の背面を覆う裏面側保護膜
を形成する第１の工程と、 前記シリコン基板を個片化する箇所に切削溝を設け、そ
の後に当該シリコン基板の表面および側面を覆うと共
に、前記切削溝を充填する表面側保護膜を形成する第２
の工程と、 前記表面側保護膜が切断面に残るように、前記切削溝よ
り狭い幅でシリコン基板を個片に切断する第３の工程と
を具備することを特徴とする半導体装置の製造方法。 - 【請求項９】 前記シリコン基板の表面に複数の柱状電
極が形成され、前記表面側保護膜は前記各柱状電極を除
く前記シリコン基板の表面を覆って形成することを特徴
とする請求項８記載の半導体装置の製造方法。 - 【請求項１０】 前記裏面側保護膜は、前記シリコン基
板の背面に被着して形成することを特徴とする請求項８
または９記載の半導体装置の製造方法。 - 【請求項１１】 前記第１の工程は、支持部材上に前記
裏面側保護膜を形成し、該裏面側保護膜に前記シリコン
基板の背面を被着する工程を含むことを特徴とする請求
項８または９記載の半導体装置の製造方法。 - 【請求項１２】 前記第１の工程は、前記シリコン基板
をダイシングテープ上に装着する工程を含むことを特徴
とする請求項８記載の半導体装置の製造方法。 - 【請求項１３】 前記第１の工程は、表面側に電極を設
けた前記シリコン基板の背面側を切削研磨してから前記
裏面側保護膜を形成し、この裏面側保護膜上に装置属性
をマーキングすることを特徴とする請求項８〜１２記載
の半導体装置の製造方法。 - 【請求項１４】 前記第１の工程は、切削研磨されたシ
リコン基板の背面側に装置属性をマーキングした後、支
持部材に塗布された樹脂材上に当該シリコン基板の背面
側を貼り合わせて前記裏面側保護膜を形成することを特
徴とする請求項８〜１２に記載の半導体装置の製造方
法。 - 【請求項１５】 前記第２の工程は、前記表面側保護膜
を感光性樹脂を用いて形成することを特徴とする請求項
８〜１４記載の半導体装置の製造方法。 - 【請求項１６】 シリコン基板の背面を覆う裏面側保護
膜を形成する第１の工程と、 前記シリコン基板をチップに個片化する切削溝を設けた
後、個片化されたチップを所定の配置間隔に並び替え、
並び替えられた各チップの表面および側面を覆う表面側
保護膜を形成する第２の工程と、 前記表面側保護膜が切断面に残るように、チップ間を切
断する第３の工程とを具備することを特徴とする半導体
装置の製造方法。 - 【請求項１７】 前記第２の工程は、個片化されたチッ
プの内から良品を選別して並び替えを行うことを特徴と
する請求項１６記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000146012A JP3664432B2 (ja) | 2000-05-18 | 2000-05-18 | 半導体装置およびその製造方法 |
| US09/858,230 US6603191B2 (en) | 2000-05-18 | 2001-05-15 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000146012A JP3664432B2 (ja) | 2000-05-18 | 2000-05-18 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001326299A true JP2001326299A (ja) | 2001-11-22 |
| JP3664432B2 JP3664432B2 (ja) | 2005-06-29 |
Family
ID=18652433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000146012A Expired - Fee Related JP3664432B2 (ja) | 2000-05-18 | 2000-05-18 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3664432B2 (ja) |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004071998A (ja) * | 2002-08-09 | 2004-03-04 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2004095836A (ja) * | 2002-08-30 | 2004-03-25 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2004172587A (ja) * | 2002-10-30 | 2004-06-17 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2004207306A (ja) * | 2002-12-24 | 2004-07-22 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2005120381A (ja) * | 2003-10-15 | 2005-05-12 | Natl Starch & Chem Investment Holding Corp | 半導体ウエハー、ダイ及びデバイスをレーザーマーキングするための噴霧可能な接着性材料 |
| JP2005252173A (ja) * | 2004-03-08 | 2005-09-15 | Toyota Motor Corp | 半導体素子の製造方法及び該方法に利用され得る装置 |
| JP2005277297A (ja) * | 2004-03-26 | 2005-10-06 | Lintec Corp | 半導体デバイスの製造方法及びダイシング用粘着テープ |
| US7042081B2 (en) | 2003-09-19 | 2006-05-09 | Casio Computer Co., Ltd. | Semiconductor device having heat dissipation layer |
| JP2006286808A (ja) * | 2005-03-31 | 2006-10-19 | Furukawa Electric Co Ltd:The | ウエハ加工用テープおよびそれを用いたウエハ加工方法 |
| JP2007012756A (ja) * | 2005-06-29 | 2007-01-18 | Rohm Co Ltd | 半導体装置 |
| US7183639B2 (en) | 2003-01-16 | 2007-02-27 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7294922B2 (en) | 2002-08-09 | 2007-11-13 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7387949B2 (en) | 2004-12-21 | 2008-06-17 | Seiko Epson Corporation | Semiconductor device manufacturing method, semiconductor device, laminated semiconductor device, circuit substrate, and electronic apparatus |
| JP2008235716A (ja) * | 2007-03-22 | 2008-10-02 | Furukawa Electric Co Ltd:The | 半導体デバイス加工用粘着テープ |
| JP2009054965A (ja) * | 2007-08-29 | 2009-03-12 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2010534949A (ja) * | 2007-07-31 | 2010-11-11 | シーメンス アクチエンゲゼルシヤフト | 電子モジュールの製造方法、および電子モジュール |
| US8164201B2 (en) | 2005-06-29 | 2012-04-24 | Rohm Co., Ltd. | Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus |
| EP2521166A1 (de) * | 2011-05-03 | 2012-11-07 | Danfoss Silicon Power GmbH | Verfahren zum Herstellen eines Halbleiterbauelements |
| JP2014033034A (ja) * | 2012-08-02 | 2014-02-20 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| JP2018166177A (ja) * | 2017-03-28 | 2018-10-25 | 株式会社ディスコ | ウエーハ加工システム |
| CN110473792A (zh) * | 2019-09-02 | 2019-11-19 | 电子科技大学 | 一种用于集成电路晶圆级封装的重构方法 |
| JP2021077834A (ja) * | 2019-11-13 | 2021-05-20 | 三井化学東セロ株式会社 | 部品製造方法 |
| WO2021132678A1 (ja) * | 2019-12-27 | 2021-07-01 | リンテック株式会社 | 半導体チップの製造方法 |
| JPWO2021132680A1 (ja) * | 2019-12-27 | 2021-07-01 |
-
2000
- 2000-05-18 JP JP2000146012A patent/JP3664432B2/ja not_active Expired - Fee Related
Cited By (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7618886B2 (en) | 2002-08-09 | 2009-11-17 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7547967B2 (en) | 2002-08-09 | 2009-06-16 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7294922B2 (en) | 2002-08-09 | 2007-11-13 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2004071998A (ja) * | 2002-08-09 | 2004-03-04 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| US7737543B2 (en) | 2002-08-09 | 2010-06-15 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2004095836A (ja) * | 2002-08-30 | 2004-03-25 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2004172587A (ja) * | 2002-10-30 | 2004-06-17 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP4562371B2 (ja) * | 2002-10-30 | 2010-10-13 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US7192805B2 (en) | 2002-12-24 | 2007-03-20 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2004207306A (ja) * | 2002-12-24 | 2004-07-22 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| USRE41369E1 (en) | 2002-12-24 | 2010-06-08 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7183639B2 (en) | 2003-01-16 | 2007-02-27 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7445964B2 (en) | 2003-01-16 | 2008-11-04 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
| CN1322566C (zh) * | 2003-09-19 | 2007-06-20 | 卡西欧计算机株式会社 | 半导体装置 |
| US7042081B2 (en) | 2003-09-19 | 2006-05-09 | Casio Computer Co., Ltd. | Semiconductor device having heat dissipation layer |
| JP2005120381A (ja) * | 2003-10-15 | 2005-05-12 | Natl Starch & Chem Investment Holding Corp | 半導体ウエハー、ダイ及びデバイスをレーザーマーキングするための噴霧可能な接着性材料 |
| JP4561129B2 (ja) * | 2004-03-08 | 2010-10-13 | トヨタ自動車株式会社 | 半導体素子の製造方法及び該方法に利用され得る装置 |
| JP2005252173A (ja) * | 2004-03-08 | 2005-09-15 | Toyota Motor Corp | 半導体素子の製造方法及び該方法に利用され得る装置 |
| JP2005277297A (ja) * | 2004-03-26 | 2005-10-06 | Lintec Corp | 半導体デバイスの製造方法及びダイシング用粘着テープ |
| US7387949B2 (en) | 2004-12-21 | 2008-06-17 | Seiko Epson Corporation | Semiconductor device manufacturing method, semiconductor device, laminated semiconductor device, circuit substrate, and electronic apparatus |
| JP2006286808A (ja) * | 2005-03-31 | 2006-10-19 | Furukawa Electric Co Ltd:The | ウエハ加工用テープおよびそれを用いたウエハ加工方法 |
| JP2007012756A (ja) * | 2005-06-29 | 2007-01-18 | Rohm Co Ltd | 半導体装置 |
| US8164201B2 (en) | 2005-06-29 | 2012-04-24 | Rohm Co., Ltd. | Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus |
| US8664779B2 (en) | 2005-06-29 | 2014-03-04 | Rohm Co., Ltd. | Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus |
| US8723339B2 (en) | 2005-06-29 | 2014-05-13 | Rohm Co., Ltd. | Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus |
| JP2008235716A (ja) * | 2007-03-22 | 2008-10-02 | Furukawa Electric Co Ltd:The | 半導体デバイス加工用粘着テープ |
| JP2010534949A (ja) * | 2007-07-31 | 2010-11-11 | シーメンス アクチエンゲゼルシヤフト | 電子モジュールの製造方法、および電子モジュール |
| JP2009054965A (ja) * | 2007-08-29 | 2009-03-12 | Renesas Technology Corp | 半導体装置の製造方法 |
| EP2521166A1 (de) * | 2011-05-03 | 2012-11-07 | Danfoss Silicon Power GmbH | Verfahren zum Herstellen eines Halbleiterbauelements |
| JP2014033034A (ja) * | 2012-08-02 | 2014-02-20 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| JP2018166177A (ja) * | 2017-03-28 | 2018-10-25 | 株式会社ディスコ | ウエーハ加工システム |
| CN110473792A (zh) * | 2019-09-02 | 2019-11-19 | 电子科技大学 | 一种用于集成电路晶圆级封装的重构方法 |
| CN110473792B (zh) * | 2019-09-02 | 2021-04-02 | 电子科技大学 | 一种用于集成电路晶圆级封装的重构方法 |
| JP2021077834A (ja) * | 2019-11-13 | 2021-05-20 | 三井化学東セロ株式会社 | 部品製造方法 |
| JP7393921B2 (ja) | 2019-11-13 | 2023-12-07 | 三井化学東セロ株式会社 | 部品製造方法 |
| WO2021132678A1 (ja) * | 2019-12-27 | 2021-07-01 | リンテック株式会社 | 半導体チップの製造方法 |
| JPWO2021132680A1 (ja) * | 2019-12-27 | 2021-07-01 | ||
| WO2021132680A1 (ja) * | 2019-12-27 | 2021-07-01 | リンテック株式会社 | キット及び半導体チップの製造方法 |
| JP7033237B2 (ja) | 2019-12-27 | 2022-03-09 | リンテック株式会社 | キット及び半導体チップの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3664432B2 (ja) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3664432B2 (ja) | 半導体装置およびその製造方法 | |
| JP3455948B2 (ja) | 半導体装置およびその製造方法 | |
| US6603191B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8169065B2 (en) | Stackable circuit structures and methods of fabrication thereof | |
| KR100663393B1 (ko) | 반도체패키지 및 그 제조방법 | |
| US7208335B2 (en) | Castellated chip-scale packages and methods for fabricating the same | |
| US7811857B2 (en) | Method of manufacturing semiconductor device | |
| JP3918681B2 (ja) | 半導体装置 | |
| TWI387074B (zh) | 晶粒堆疊結構及其形成方法 | |
| US7459343B2 (en) | Method of manufacturing semiconductor device and support structure for semiconductor substrate | |
| TWI585910B (zh) | 扇出型背對背晶片堆疊封裝構造及其製造方法 | |
| TWI417995B (zh) | 具有晶粒埋入式以及雙面覆蓋重增層之基板結構及其方法 | |
| TWI533412B (zh) | 半導體元件封裝結構及其形成方法 | |
| TWI387014B (zh) | 具有犧牲基板之晶粒重新配置結構及其封裝方法 | |
| DE102008024802A1 (de) | CMOS-Bildsensor-Chip-Packung in Chipgröße mit Chip aufnehmendem Durchgangsloch und Verfahren derselben | |
| TW202025408A (zh) | 封裝方法、面板組件、晶圓封裝體以及晶片封裝體 | |
| KR100618213B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4135390B2 (ja) | 半導体装置およびその製造方法 | |
| US8101470B2 (en) | Foil based semiconductor package | |
| JP2012216601A (ja) | 電子装置の製造方法及び電子装置 | |
| JP3951854B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004128286A (ja) | チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造 | |
| JP3727939B2 (ja) | 半導体装置の製造方法 | |
| JP2004342862A (ja) | 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール | |
| US20100184257A1 (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050325 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |