JP2001318832A

JP2001318832A - ディスクキャッシュ制御システム

Info

Publication number: JP2001318832A
Application number: JP2000139590A
Authority: JP
Inventors: Akio Otani; 明雄大谷
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-05-12
Filing date: 2000-05-12
Publication date: 2001-11-16

Abstract

(57)【要約】【課題】情報処理システムの高速化と電源停止時の信
頼性の向上を図る。【解決手段】不揮発半導体メモリディスク４００の内
容は、キャッシュメモリ１２０に読み込まれる。ＣＰＵ
２００が不揮発半導体メモリディスク４００へのリード
要求を発行すると、ディスク制御装置１００は、キャッ
シュメモリ１２０からの読出データをＣＰＵ２００に高
速に応答することができる。ＣＰＵ２００が不揮発半導
体メモリディスク４００へライト要求を発行すると、デ
ィスク制御装置１００は、書込データをキャッシュメモ
リ１２０で預かり、内容が書き換わったこと制御情報Ｃ
ＴＬで管理し、書き換わったデータブロックを自律的な
周期動作で検出して、データブロックを高速に一時待避
するＴＲＫ＿ｂｕｆ１３０を経由して不揮発性半導体メ
モリディスク４００へ書き戻す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高速な揮発性半導
体キャッシュメモリを用いて不揮発性半導体メモリディ
スクのリード、ライト処理を行うディスクキャッシュ制
御システムに関する。

【０００２】

【従来の技術】従来、振動衝撃対策用として、不揮発性
半導体メモリディスクが用いられるようになってきたが
揮発性メモリに比べ、まだまだアクセス速度が遅く、特
にライトアクセス速度が遅いという欠点があった。この
ため、情報処理システム全体の信頼性を低下させるとと
もに、サービス能力の低下を招くという欠点があった。

【０００３】このため、例えば、特開平６−４４１３９
号公報に記載の発明では、外部記憶装置からアクセス頻
度の高いデータをキャッシュメモリに転送格納してお
き、このキャッシュメモリを介して、中央処理装置のデ
ータのアクセス制御を行うディスクキャッシュシステム
において、中央処理装置の読出用のデータを格納する揮
発性の半導体メモリからなる第一のキャッシュメモリ
と、中央処理装置の書込み用のデータを格納する不揮発
性の半導体メモリからなる第二のキャッシュメモリと、
中央処理装置からの読み出し要求に対応してアクセス先
を第一のキャッシュメモリに、また中央処理装置からの
書込み要求に対応してアクセス先を第二のキャッシュメ
モリに振分けるメモリ制御部を設けるように構成し、読
み出し用のデータは、電源断等で消滅してもディスクの
不整合状態に影響を与えないが、書込み用のデータは、
影響を与えるので、キャッシュメモリのデータを保護す
るために、不揮発性の半導体メモリを使用している。ま
た、第二のキャッシュメモリに対して、外部記憶装置の
データと不一致の未書き戻しデータを有する未書戻しペ
ージの置き換えが所定の回数だけ連続した場合に、全て
の未書き戻しページの外部記憶装置への書き戻しをまと
めて行っている。このように、キャッシュメモリを二つ
に分けることにで、性能の劣化を軽減できるとしてい
る。

【０００４】

【発明が解決しようとする課題】しかしながら、特開平
６−４４１３９号公報に記載の発明では、第二のキャッ
シュメモリとして使用される不揮発性メモリが低速なた
め、第二のキャッシュメモリに書き込みを行う毎に性能
の低下を招く低速アクセスが発生するという問題があ
る。

【０００５】更に、電源断時において第二のキャッシュ
メモリとしての不揮発性メモリにデータの保護がされて
いるのものの、外部記憶装置への書き戻しが完了してい
ないため、内容不一致によるデータの不整合状態が残存
しており、システムの信頼性を低下させるという問題が
ある。

【０００６】本発明の目的は、以上の問題点を解決す
る、情報処理システムの高速化と電源停止時の信頼性の
向上を図ることのできるディスクキャッシュ制御システ
ムを提供することにある。

【０００７】

【課題を解決するための手段】本発明によるディスクキ
ャッシュ制御システムは、不揮発性半導体メモリディス
クのリード、ライト処理に、高速な揮発性半導体メモリ
を用いて高速化を図り、また電源断等によるデータ消滅
の回避を、適切な周期で不揮発性半導体メモリディスク
へ部分セーブしておくことにより、電源断時の書き戻し
処理を大幅に短縮することにより、情報システムの信頼
性および性能を向上を図るものである。

【０００８】本発明に係るディスク制御装置に電源が入
ると、不揮発半導体メモリディスクの内容は、ディスク
制御装置内のキャッシュメモリに読み込まれる。キャッ
シュメモリに、有効な全データが読み込まれると、キャ
ッシュの制御情報は、管理するブロック単位でｖａｌｉ
ｄとなり、キャッシュ情報が有効なことを示す。

【０００９】ＣＰＵがホストバスを介して、不揮発半導
体メモリディスクへのリード要求を発行すると、ディス
ク制御装置は、不揮発半導体メモリディスク内の有効な
全データのコピーを、既にキャッシュメモリに有してい
るので、キャッシュメモリからの読出データをホストバ
スに載せてＣＰＵに高速に応答することができる。

【００１０】また、ＣＰＵがホストバスを介して不揮発
半導体メモリディスクへライト要求を発行すると、ディ
スク制御装置は、書込データをキャッシュメモリで預か
り、内容が書き換わったことを示すために、キャッシュ
の制御情報ＣＴＬを管理するブロック単位でｄｉｒｔｙ
とマークする。

【００１１】本発明は、時間のかかる不揮発半導体メモ
リディスク４００への書込みを伴わないので、高速に処
理できる。また、適切な周期で、キャッシュメモリ１２
０内の書込みを示すｄｉｒｔｙをチェックしており、１
トラック単位での書戻しを、ホストバスのアクセスとは
独立したバックグランドでの処理で、トラックバッファ
ＴＲＫ＿ｂｕｆ１３０を用いて行っている。そのため、
電源断予告時のキャッシュメモリ１２０から不揮発半導
体メモリディスクへのコピーバック、データセーブを大
幅に短縮し、効率良く行えるので、高速化を図るととも
に、情報処理システムの信頼性の向上を図っている。

【００１２】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００１３】図１は、本発明のディスクキャッシュ制御
システムの実施の形態を示すブロック図である。図１に
示すディスクキャッシュ制御システムは、ＣＰＵ２０
０、ＭＥＭ３００およびディスク制御装置１００から構
成される。

【００１４】ディスク制御装置１００は、ホストインタ
フェースＨ−ＩＦ１１０、揮発性のキャッシュメモリ１
２０、トラックバッファＴＲＫ＿ｂｕｆ１３０、制御部
１５０、デバイスインタフェースＤＶ−ＩＦ１４０およ
び不揮発性半導体メモリディスク４００から構成されて
いる。

【００１５】キャッシュメモリ１２０は、複数の制御情
報ＣＴＬ１２２、複数のトラックアドレスＴＲＫ１２３
および複数のトラックキャッシュＴＲＫ＿ｃａｃｈｅ１
２４から構成されている。

【００１６】制御部１５０は、制御回路１６０、キャッ
シュコントロールｃａｃｈｅＣＴＬ１９０、表示制御Ｌ
ＥＤ＿ＣＴＬ１８０、電源制御ＰＷＲ＿ＣＴＬ１７０、
状態管理１９５および周期起動１９８から構成されてい
る。

【００１７】ディスク制御装置１００は、ＣＰＵ２００
からの指令をホストインタフェースＨ−ＩＦ１１０で受
け取り解読すると、制御部１５０を起動する。リード命
令であればキュッシュ部１２０の制御情報ＣＴＬ１２２
の内容を見て、ｖａｌｉｄ５１２であれば、既に不揮発
性半導体メモリディスク４００の内容がキャッシュメモ
リ１２０にコピーされているので、トラックアドレスＴ
ＲＫ１２３を引用して該当するデータ群をトラックキャ
ッシュＴＲＫ＿ｃａｃｈｅ１２４内から引き出して、ホ
ストインタフェースＨ−ＩＦ１１０からホストバス２１
０を介して、ＭＥＭ３００へ、指定されたディスクアド
レスから指定された転送量分のデータ群を送り込む。

【００１８】ＣＰＵ２００からの指令がライト命令と解
読されれば、同様に、制御情報ＣＴＬ１２２の内容を見
て、ｖａｌｉｄ５１２であれば不揮発半導体メモリディ
スク４００の内容が、キャッシュメモリ１２０にコピー
されているので、ライト命令で指定されたアドレスに対
応するトラックアドレスＴＲＫ１２３の該当するセクタ
から、指定された転送量分のデータをＭＥＭ３００から
のデータで上書きする。

【００１９】トラックキャッシュＴＲＫ＿ｃａｃｈｅ１
２４内のデータが上書き更新されたので、該当するＴＲ
Ｋ＿ｃａｃｈｅ１２４に対応する制御情報ＣＴＬ１２２
内の状態をｄｉｒｔｙ５２２に更新する。このことは、
不揮発性半導体メモリディスク４００内のデータと不一
致状態になっていることを示し、後でキャッシュメモリ
１２０から不揮発半導体メモリディスクへの書き戻り処
理が保留されていることを示している。

【００２０】情報処理システムにおいては、このような
リード命令とライト命令が常時発行され、ＭＥＭ３００
とディスク制御装置１００内部のキャッシュメモリ１２
０との間で、多量のブロックデータがやり取りされてい
る。

【００２１】ある適切な周期で、周期動作が起動され、
キャッシュメモリ１２０の制御情報ＣＴＬ１２２が調べ
られる。この時、ｄｉｒｔｙ５２２が検出されれば、こ
の時検出されたｄｉｒｔｙに属するトラックキャッシュ
ＴＲＫ＿ｃａｃｈｅ１２４がトラック単位の情報とし
て、まず、トラックバッファＴＲＫ＿ｂｕｆ１３０に高
速に一時待避される。その後、ＴＲＫ＿ｂｕｆ１３０か
ら、不揮発性半導体メモリディスク４００の速度に応じ
て、低速な書き戻し処理が行われる。

【００２２】この書き戻し時に、キャッシュメモリ１２
０はフリー（空き）状態にあるので、上位装置であるＣ
ＰＵ２００からの新しい指令を受け取ることができ、デ
バイスバス４１０側の書き戻し処理と並行して動作でき
る。また、この周期の間に、何回かのアクセスが該当ト
ラックに対して行われることも多々あるので、低速な書
き戻し処理が大幅に軽減できる。

【００２３】書き戻し処理が完了すると、キャッシュ内
のＴＲＫ＿ｃａｃｈｅ１２４と不揮発性半導体メモリデ
ィスク４００の該当トラックの内容が一致するので、キ
ャッシュメモリの制御情報ＣＴＬ１２２は、ｄｉｒｔｙ
からｃｌｅａｎに更新される。書き戻し処理中の並行動
作で上位装置から該当トラックへの書込みがあれば、書
き戻し中の上書きとして、ＣＴＬ１２２にはｏｖｅｒｗ
ｒｉｔｅ表示がなされているので、この場合の書き戻し
処理完了時には、制御情報ＣＴＬ１２２の状態はｏｖｅ
ｒｗｒｉｔｅからｄｉｒｔｙに更新される。

【００２４】このような状態が、電源停止まで繰り返し
実行されている。電源停止に際しては、制御部１５０内
の電源制御ＰＷＲ＿ＣＴＬ１７０の電源監視機能により
電源断予告が検出される。電源断予告信号が制御回路１
６０に送られると、制御回路１６０は、ホストインタフ
ェースＨ−ＩＦ１１０を切り離し、キャッシュメモリ１
２０に保留されているデータの退避を最優先処理で行う
ためにＣｏｐｙＢａｃｋモードに入り、キャッシュメモ
リ１２０と不揮発性半導体メモリディスク４００との間
で緊急の書き戻し処理を行う。書き戻し完了後、電源停
止となる。

【００２５】次に、図１に示すディスクキャッシュ制御
システムの動作について、図２、図３、図４、図５およ
び図６を参照して詳細に説明する。

【００２６】ディスク制御装置１００の電源が投入され
ると、電源投入を検出した電源制御ＰＷＲ＿ＣＴＬ１７
０は、制御信号１７１を出力して、制御回路１６０を起
動する（図６の時刻ｔ１、図４の遷移Ａ１）。制御回路
１６０は、制御信号１６４を出力して、デバイスインタ
フェースＤＶ−ＩＦ１４０を介し、デバイスバス４１０
を経て、初期化ＩＮＺ動作の制御指令を不揮発性半導体
メモリディスク４００へ送り込む。

【００２７】不揮発性半導体メモリディスク４００は、
この制御指令を受け取ると、デバイスバス４１０を介し
て、デバイスインタフェースＤＶ−ＩＦ１４０へ、記憶
されている有効な全データを送出し始める。ＤＶ−ＩＦ
１４０で、受け取られたデータは、内部のデータバス１
４１を経て、キャッシュメモリ１２０へと流れていく。

【００２８】制御回路１６０は、制御信号１６２をキャ
ッシュコントロールｃａｃｈｅＣＴＬ１９０へ出力す
る。キャッシュコントロールｃａｃｈｅＣＴＬ１９０
は、制御信号１９１を制御して、トラックアドレスＴＲ
Ｋ１２３で管理されるトラック単位のデータブロックと
して、トラックキャッシュＴＲＫ＿ｃａｃｈｅ１２４
に、不揮発性半導体メモリディスク４００に記録されて
いる有効な全てのデータを、次々と格納して行く。この
動作は不揮発性半導体メモリディスク４００に記録され
ている有効な全てのデータが、ＴＲＫ＿ｃａｃｈｅ１２
４に転写され終わるまで続く。

【００２９】この動作の間、ディスク制御装置１００
は、未だ準備段階にあることを外部の保守者に注意を喚
起するために、緑のＬＥＤ（Ｇ）で知らせる（図２のス
テップＡ１）。

【００３０】不揮発性半導体メモリディスク４００内に
記憶されている有効な全データが、キャッシュメモリ１
２０に転写され終わると（図６の時刻ｔ２）、キャッシ
ュコントロールｃａｃｈｅＣＴＬ１９０は、キャッシュ
メモリ１２０にある制御情報ＣＴＬ１２２を次のように
更新する。制御情報ＣＴＬ１２２は、管理情報５１０、
キャッシュ状態５２０、キャッシュ動作５３０から構成
されており（図７参照）、データの存在するトラック単
位で、管理情報５１０は、データの存在を示すｖａｌｉ
ｄ５１２に、キャッシュ状態５２０は、不揮発性半導体
メモリディスク４００内のデータと同一であることを示
すｃｌｅａｎ５２１に、それぞれ更新される。そして状
態管理１９５内にある動作状態５４０は、空き、フリー
を示すｉｄｌｅ５４１（図４の遷移Ａ２）となる。ま
た、外部表示のＬＥＤ（Ｇ）は、初期化動作の完了とし
て滅灯する。その後、処理要求待ちに入る（図２のステ
ップＡ２）。

【００３１】上位装置ＣＰＵ２００からの指令がホスト
バス２１０を経て、ホストインタフェースＨ−ＩＦ１１
０で受け取られ、解読されると（図２のステップＡ
２）、解読結果が制御信号１６３により制御回路１６０
へ送られる。

【００３２】指令の解読結果がリード命令（図２のステ
ップＡ３，図４の遷移Ａ３）であれば、制御回路１６０
は、制御信号１６２を出力してｃａｃｈｅＣＴＬ１９０
を起動する。制御回路１６０は、制御信号１６１を、状
態管理１９５に出力して、動作状態５４０をｉｄｌｅ５
４１からｂｕｓｙ５４２に変更する（図６の時刻ｔ３、
図４の遷移Ａ３）。

【００３３】続いて、指定されたトラックキャッシュＴ
ＲＫ＿ｃａｃｈｅ１２４の中の指定されたアドレスに対
応するセクタアドレスから、指定された長さのデータブ
ロックを、ｃａｃｈｅＣＴＬ１９０からの制御信号１９
１の指示に基づき読み出して、ホストインタフェースＨ
−ＩＦ１１０へ送出する。リード動作中、キャッシュ動
作５３０は、Ｒｅａｄ５３１に更新されている。

【００３４】ホストインタフェースＨ−Ｆ１１０は、制
御回路１６０から出力された制御信号１６３の指示に基
づいて、指定されたデータブロックをホストバス２１０
を介して主記憶装置ＭＥＭ３００へ転送し続ける。この
間、ＬＥＤの表示は、外部へ動作中を示すためにＬＥＤ
（Ｇ）の点灯となる（図２のステップＡ３）。転送が、
終了すると（図６の時刻ｔ４）、状態管理１９５内にあ
る動作状態５４０は、ｉｄｌｅ５４１に戻り（図４の遷
移Ａ２）、外部への動作を表示するＬＥＤ（Ｇ）の表示
は、滅灯する。

【００３５】その後、処理要求待ちに入る（図２のステ
ップＡ２）。

【００３６】また、指令の解読結果がライト命令（図２
のステップＡ４）であれば、主記憶装置ＭＥＭ３００
は、ホストバス２１０を介してホストインタフェースＨ
−ＩＦ１１０に、指定されたデータブロックを流して来
る。制御回路１６０から出力される制御信号１６３によ
ってホストインタフェースＨ−ＩＦ１１０で受信された
データブロックが、キャッシュメモリ１２０へと流され
る。制御回路１６０から出力された制御信号１６２によ
って起動されたｃａｃｈｅＣＴＬ１９０の制御信号１９
１の働きにより、指定されたアドレスに対応するトラッ
クキャッシュＴＲＫ＿ｃａｃｈｅ１２４内の相当するセ
クタアドレスから書き込み動作を開始する。

【００３７】ライト動作中、キャッシュ動作５３０は、
Ｗｒｉｔｅ５３２に更新されている。この時、制御回路
１６０は、制御信号１６１を状態管理１９５に出力し
て、動作状態５４０をｂｕｓｙ５４２に更新している。
また、制御情報ＣＴＬ１２２内にあるキャッシュ状態５
２０は、書き戻しを必要とするｄｉｒｔｙ５２２に更新
されている（図６の時刻ｔ５、図４の遷移Ａ３）。

【００３８】この制御情報ＣＴＬ１２２の更新は、指定
されたデータ長分の書き込みが完了するまで繰り返され
る。この間のＬＥＤ表示は、外部へ動作中を示すために
ＬＥＤ（Ｇ）の点灯となる（図２のステップＡ４）。指
定されたデータ長分の書き込みが完了すると（図６の時
刻ｔ６）、制御部１５０内の状態管理１９５の動作状態
５４０は、ｉｄｌｅ５４１に戻り（図４の遷移Ａ２）、
外部への動作を表示するＬＥＤ（Ｇ）は、滅灯する。

【００３９】その後、処理要求待ちに入る（図２のステ
ップＡ２）。

【００４０】制御部１５０内の周期起動１９８により、
適切な周期で制御信号１９９が出力されることにより、
周期動作が開始される。処理要求待ち（図２のステップ
Ａ２）にある制御部１５０内の制御回路１６０は、周期
動作モードに移行する（図２のステップＡ５，図４の遷
移Ａ３）。周期動作モードに移行すると動作状態５４０
は、キャッシュビジーを示すｂｕｓｙ５４２に変わる。
外部表示はＬＥＤ（Ｇ）の点灯となる（図６の時刻ｔ
７）。キャッシュメモリ１２０にある制御情報ＣＴＬ１
２２の情報が調べられる。前回の周期動作で調べられた
トラックアドレスの次トラックアドレスに相当するＴＲ
Ｋ１２３から調べ始める（図３のステップＢ１）。

【００４１】制御情報ＣＴＬ１２２にある管理情報５１
０がｖａｌｉｄ５１２で、かつキャッシュ状態５２０が
ｄｉｒｔｙ５２２であれば（図３のステップＢ２）、該
当のトラックキャッシュＴＲＫ＿ｃａｃｈｅ１２４の内
容をＴＲＫ＿ｂｕｆ１３０へ高速でコピーを開始する
（図４の遷移Ａ４）。コピー中、キャッシュ動作５３０
は、ｃｏｐｙＴＲＫ５３３に更新されている。コピーが
終わると動作状態５４０をｉｄｌｅ５４１に戻してキャ
ッシュビジー状態を解除する（図４の遷移Ａ５）。

【００４２】外部表示のＬＥＤ（Ｇ）は滅灯し、続いて
コピーされたＴＲＫ＿ｂｕｆ１３０の内容を不揮発性半
導体メモリディスク４００の対応するトラックアドレス
に、キャッシュ動作とは独立して、書き戻し動作を開始
する（図３のステップＣ２，図６の時刻ｔ８、図４の遷
移Ａ５）。書き戻し中、キャッシュ動作５３０は、Ｗｒ
ｉｔｅＢａｃｋ５３４に更新されている。不揮発半導体
メモリディスク４００への書き戻し動作中を示すため
に、外部表示はＬＥＤ（Ｙ）の点灯となる。

【００４３】キャッシュメモリ１２０内の指定されたト
ラックアドレスＴＲＫ１２３に、有効な書込み済みＴＲ
Ｋ＿ｃａｃｈｅ１２４が無ければ、ホストからのリード
またはライトが、来ていないか調べる（図３のステップ
Ｂ３）。有れば、処理要求待ち処理へ移行する（図２の
ステップＡ２）。無ければ、更に検索を続ける。全トラ
ックの検索が終了してなければ、ＴＲＫ１２３のアドレ
スを更新して、更に、検索を続ける（図３のＢ５）。全
トラックの検索が終われば（図３のステップＢ４）、外
部表示のＬＥＤ（Ｇ）を滅灯し、処理要求待ちに戻る
（図２のステップＡ２）。

【００４４】書き戻し動作が終了すると（図６の時刻ｔ
９）、対応するトラックアドレスのＴＲＫ＿ｃａｃｈｅ
１２４と不揮発性半導体メモリディスク４００のトラッ
クの内容は同一となり、整合のとれた状態となるので、
制御情報ＣＴＬ１２２内にあるキャッシュ状態５２０
は、ｄｉｒｔｙ５２２からｃｌｅａｎ５２１に更新さ
れ、外部表示のＬＥＤ（Ｙ）を滅灯する（図２のステッ
プＤ１）。

【００４５】その後、処理要求待ちに入る（図２のステ
ップＡ２）。

【００４６】動作状態５４０がキャッシュビジーである
ｂｕｓｙ５４２の時、例えば、ＴＲＫ＿ｃａｃｈｅ１２
４をＴＲＫ＿ｂｕｆ１３０へコピー中（図３のステップ
Ｃ１）に、ホストからリードまたはライト要求が来ると
（図６の時刻ｔａ）、キャッシュビジー状態のため、ホ
ストからの処理要求は待機状態に入る（図４の遷移Ａ
６）。

【００４７】実行中のＴＲＫ＿ｃａｃｈｅ１２４からＴ
ＲＫ＿ｂｕｆ１３０へのコピーが完了すると、直ちにＴ
ＲＫ＿ｂｕｆ１３０からデバイスバス４１０を介して不
揮発性半導体メモリディスク４００へのライトバック動
作が開始される（図６の時刻ｔ８、図４の遷移Ａ５）と
同時に、待機状態にあったホスト側の処理要求であるリ
ード動作またはライト動作が可能となり、並行して動作
が開始される（図６の時刻ｔ８、図４の遷移Ａ３）。

【００４８】ライト動作が開始された時、制御情報ＣＴ
Ｌ１２２内にあるキャッシュ動作５３０がＷｒｉｔｅＢ
ａｃｋ５３４にあれば、キャッシュ状態５２０のｄｉｒ
ｔｙ５２２をｏｖｅｒｗｒｉｔｅ５２３に更新する（図
５の遷移Ａ３、図６のｔ８）。並行して走っていた書き
戻し動作が、終了したとき、キャッシュ動作５３０のｏ
ｖｅｒｗｒｉｔｅ５２３をｄｉｒｔｙ５２２に更新し
て、該当のトラックキャッシュＴＲＫ＿ｃａｃｈｅ１２
４に新たなデータの書き込みがあったことを示す（図６
のｔ９、図５の遷移Ａ２）。

【００４９】ＴＲＫ＿ｂｕｆ１３０からデバイスバス４
１０を介して不揮発性半導体メモリディスク４００への
書き戻し動作時に、ホスト側からのリードまたはライト
処理要求があると、キャッシュメモリ１２０の動作状態
５４０は、キャッシュビジー状態でなく、フリーなｉｄ
ｌｅ５４１状態（図３の遷移Ａ５）にあるので、リード
動作またはライト動作は直ちに受け付けられ、開始され
る。ライト動作であれば、該当のトラックアドレスＴＲ
Ｋ１２３に対応するキャッシュ状態５２０は、ｄｉｒｔ
ｙ５２２に更新される（図５の遷移Ａ２，図６の時刻ｔ
ｂ）。

【００５０】また、ライト動作の対象が現在書き戻し動
作中にあるトラックアドレスＴＲＫ１２３であれば、キ
ャッシュ状態５２０をｄｉｒｔｙ５２２からｏｖｅｒｗ
ｒｉｔｅ５２３に更新して、現在のトラックキャッシュ
ＴＲＫ＿ｃａｃｈｅ１２４に新たなデータの書き込みが
発生したことを示す（図５の遷移Ａ３）。並行して走っ
ていた書き戻し動作が、終了したとき、キャッシュ動作
５３０のｏｖｅｒｗｒｉｔｅ５２３をｄｉｒｔｙ５２２
に更新して、該当のトラックキャッシュＴＲＫ＿ｃａｃ
ｈｅ１２４に新たなデータの書き込みがあったことを示
す（図６のｔ９、図５の遷移Ａ２）。

【００５１】その後、処理要求待ちに入る（図２のステ
ップＡ２）。

【００５２】電源断予告が、制御部１５０にあるＰＷＲ
＿ＣＴＬ１７０で検出されると、制御信号１７１が、制
御回路１６０に出力され、最優先処理で電源断動作が開
始される。制御回路１６０は、制御信号１６２をｃａｃ
ｈｅＣＴＬ１９０に出力する。ｃａｃｈｅＣＴＬ１９０
が、制御信号１９１をキャッシュメモリ１２０に出力す
ると、キャッシュメモリ１２０内に取り残されているキ
ャッシュ状態ｄｉｒｔｙ５２２を有するＴＲＫ＿ｃａｃ
ｈｅ１２４の検索を開始する。

【００５３】ｄｉｒｔｙ５２２を有するＴＲＫ＿ｃａｃ
ｈｅ１２４を検出すると、制御回路１６０は、制御信号
１６４を出力して、ＴＲＫ＿ｃａｃｈｅ１２４の内容
を、データ線１２５を通して、デバイスインタフェース
ＤＶ−ＩＦ１４０およびデバイスバス４１０を介して、
不揮発性半導体メモリディスク４００の対応するトラッ
クアドレスへ、データ退避としてのコピーバック動作を
開始する。この時の外部表示は、保守者に注意を喚起す
るためにＬＥＤ（Ｙ）の点滅動作を開始する（図２のス
テップＡ６，図４の遷移Ａ７，図６の時刻ｔ１０）。

【００５４】キャッシュメモリ１２０内に取り残されて
いるｄｉｒｔｙ５２２を有する全てのＴＲＫ＿ｃａｃｈ
ｅ１２４に対し、コピーバック動作を行う。全てのコピ
ーバック動作が完了すると、外部表示としての全ＬＥＤ
は滅灯し（図２のステップＡ７）、その後、電源停止動
作に入って全ての動作を終える（図２のステップＡ８、
図６の時刻ｔ１１）。

【００５５】なお、上述した実施の形態では不揮発性半
導体メモリディスクについて説明してきたが、本発明
は、不揮発性半導体メモリディスクを磁気ディスク装置
に置き換えても、同種の効果が得られる。磁気ディスク
装置は、機構部品を持つ回転体装置であり、ヘッドの移
動を伴うため、不揮発性半導体メモリディスクより、更
に低速な記憶デバイスのため、大幅な高速化が図れる。
また、キャッシュメモリの書き戻し処理もトラックアド
レスのシーケンシャルな処理で実行されるので、ヘッド
の移動は最適な効率の良い移動量で行われる。

【００５６】

【発明の効果】以上説明したように、本発明は、低速な
不揮発性半導体メモリディスクへのアクセスを切り離
し、高速なキャッシュメモリに書き込んだ時点で書き込
み応答を返すことができるため、また、ホストからのラ
イトアクセスと書き戻し動作が並行して動作可能なた
め、上位装置からのライトアクセスに対し高速に応答で
きる。

【００５７】また、本発明は、適切な周期動作でホスト
処理と並行して、事前に大部分のデータを書き戻してい
るため、また、電源断時は、データ全てでなく、残りの
データについてのみ退避を行うため、不揮発性半導体メ
モリディスクへの電源断時のデータ退避時間を大幅に短
縮できる。

【００５８】さらに、本発明は、低速な不揮発性半導体
メモリディスクにアクセスすることなく、ディスクのデ
ータがコピーされた高速なキャッシュから直接に応答で
きるため、また、ホストからのライトアクセスと書き戻
し動作が並行して動作可能なため、上位装置からのリー
ドアクセスに対し高速に応答できる。

【図面の簡単な説明】

【図１】本発明のディスクキャッシュ制御システムの実
施の形態を示すブロック図である。

【図２】本発明の実施の形態の動作を説明するフローチ
ャートである。

【図３】周期動作を説明するフローチャートである。

【図４】キャッシュメモリの動作状態を説明する状態遷
移図である。

【図５】キャッシュメモリのキャッシュ状態を説明する
状態遷移図である。

【図６】本発明の実施の形態の動作を説明するタイミン
グチャートである。

【図７】管理情報、キャッシュ状態、キャッシュ動作、
動作状態を説明する図である。

【符号の説明】

１００ディスク制御装置１１０ホストインタフェース１２０キャッシュメモリ１２２制御情報ＣＴＬ１２３トラックアドレスＴＲＫ１２４トラックキャッシュＴＲＫ＿ｃａｃｈｅ１２５データ線１３０トラックバッファＴＲＫ＿ｂｕｆ１４０デバイスインタフェースＤＶ−ＩＦ１４１データバス１５０制御部１６０制御回路１６１，１６２，１６３，１６４，１７１，１９１，１
９９制御信号１７０電源制御ＰＷＲ＿ＣＴＬ１８０表示制御ＬＥＤ＿ＣＴＬ１９０キャッシュコントロールｃａｃｈｅＣＴＬ１９５状態管理１９８周期起動２００ＣＰＵ２１０ホストバス３００ＭＥＭ４００不揮発性半導体メモリディスク４１０デバイスバス５１０管理情報５１１ｉｎｖａｌｉｄ５１２ｖａｌｉｄ５２０キャッシュ状態５２１ｃｌｅａｎ５２２ｄｉｒｔｙ５２３ｏｖｅｒｗｒｉｔｅ５３０キャッシュ動作５３１Ｒｅａｄ５３２Ｗｒｉｔｅ５３３ｃｏｐｙＴＲＫ５３４ＷｒｉｔｅＢａｃｋ５４０動作状態５４１ｉｄｌｅ５４２ｂｕｓｙ５４３ｗａｉｔ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０６Ｆ 3/06 ３０２Ｇ０６Ｆ 3/06 ３０２Ａ 3/08 3/08 Ｈ

Claims

【特許請求の範囲】

【請求項１】電源投入を検出して前記不揮発性半導体メ
モリディスクの内容を高速な揮発性半導体キャッシュメ
モリにトラック単位で、有効なデータブロックのみを全
てコピーする手段と、前記データブロックの有効、無効をトラック単位で管理
する手段と、前記データブロックの内容とコピー元の不揮発性半導体
メモリディスクとの内容の同一性を管理する手段と、上位装置からのリード指令を受け付けて、前記揮発性半
導体キャッシュメモリの対応するエリアからブロックデ
ータを読み出して主記憶装置へ返送する手段と、上位装置からのライト指令を受けて、主記憶装置から転
送されるブロックデータを前記揮発性半導体キャッシュ
メモリの対応するエリアに書込み保持する手段と、を備
えることを特徴とするディスクキャッシュ制御システ
ム。
【請求項２】前記コピー中に、外部に注意を喚起するＬ
ＥＤの点滅制御を行う手段を備えることを特徴とする請
求項１に記載のディスクキャッシュ制御システム。
【請求項３】上位装置からのライト指令による前記揮発
性半導体キャッシュメモリへの前記書込みにより、前記
不揮発性半導体メモリディスクとの間でデータブロック
の同一性が崩れたことを管理する手段を備えることを特
徴とする請求項１または２に記載のディスクキャッシュ
制御システム。
【請求項４】同一性が崩れた前記データブロックを自律
的な周期動作で検出して、前記不揮発性半導体メモリデ
ィスクへ書き戻す手段を備えることを特徴とする請求項
３に記載のディスクキャッシュ制御システム。
【請求項５】前記データブロックを前記不揮発性半導体
メモリディスクへ書き戻す時、前記揮発性半導体キャッ
シュメモリの占有時間を短縮するために一時的にブロッ
クデータを格納するトラックバッファ手段を備えること
を特徴とする請求項４に記載のディスクキャッシュ制御
システム。
【請求項６】前記トラックバッファ手段から前記不揮発
性半導体メモリディスクに書き戻す動作と上位装置から
のリード動作またはライト動作とを並行してできる手段
を備えることを特徴とする請求項５に記載のディスクキ
ャッシュ制御システム。
【請求項７】前記トラックバッファ手段から前記不揮発
性半導体メモリディスクへの書き戻し中に、上位装置か
ら対応するトラックアドレスに再書込みあったことを管
理する手段を備えることを特徴とする請求項６に記載の
ディスクキャッシュ制御システム。
【請求項８】前記揮発性半導体キャッシュメモリから前
記トラックバッファ手段へのコピー中に上位装置からリ
ード要求またはライト要求が来ると、トラックバッファ
手段へのコピーが終わるまで、上位装置からの要求を待
機させる手段を備えることを特徴とする請求項６または
７に記載のディスクキャッシュ制御システム。
【請求項９】前記不揮発性半導体メモリディスクへの書
き戻しが終わった時、前記揮発性半導体キャッシュメモ
リの対応するトラック単位のデータブロックが内容の同
一性が確立できたことを管理する手段を備えることを特
徴とする請求項４〜８のいずれかに記載のディスクキャ
ッシュ制御システム。
【請求項１０】電源断予告を検出して、前記揮発性半導
体キャッシュメモリに滞留している、同一性の確立され
ていない書込み済みデータブロックを全て前記不揮発性
半導体メモリディスクに最優先でコピーバックする手段
を備えることを特徴とする請求項１〜９のいずれかに記
載のディスクキャッシュ制御システム。
【請求項１１】前記不揮発性半導体メモリディスクへの
前記コピーバックが完了してから電源を停止する手段を
備えることを特徴とする請求項１０に記載のディスクキ
ャッシュ制御システム。
【請求項１２】前記不揮発性半導体メモリディスクに最
優先で前記コピーバックを行っていることを外部に、注
意を喚起するためにＬＥＤの点滅を行う手段を備えるこ
とを特徴とする請求項１０または１１に記載のディスク
キャッシュ制御システム。