JP2001308040A - 侵食およびディッシングが低減された高スループット銅cmp - Google Patents

侵食およびディッシングが低減された高スループット銅cmp

Info

Publication number
JP2001308040A
JP2001308040A JP2000389237A JP2000389237A JP2001308040A JP 2001308040 A JP2001308040 A JP 2001308040A JP 2000389237 A JP2000389237 A JP 2000389237A JP 2000389237 A JP2000389237 A JP 2000389237A JP 2001308040 A JP2001308040 A JP 2001308040A
Authority
JP
Japan
Prior art keywords
substrate surface
polishing
computer
polishing pad
instructions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000389237A
Other languages
English (en)
Other versions
JP4936590B2 (ja
Inventor
Shijian Li
リー シジアン
Fred C Redeker
シー. レデカー フレッド
M White John
エム. ホワイト ジョン
Ramin Emami
エマニ ラミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2001308040A publication Critical patent/JP2001308040A/ja
Application granted granted Critical
Publication of JP4936590B2 publication Critical patent/JP4936590B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B57/00Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents
    • B24B57/02Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents for feeding of fluid, sprayed, pulverised, or liquefied grinding, polishing or lapping agents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 マルチステップ研磨技術による、侵食および
ディッシングが低減された銅の研磨方法を提供する。 【解決手段】 第1プラテン上で第1除去速度で基板表
面を研磨し、銅層または銅合金層面を研磨し、銅層また
は銅合金層を低減するステップと、第2プラテン上で第
1除去速度よりも遅い第2除去速度で基板を研磨し、銅
層または銅合金層を低減するステップとを備えて、バリ
ア層上に堆積された銅層または銅合金層を含有する基板
表面138を平坦化する。さらにコンピュータ可読媒体
100が備えられ命令を保持し、命令は1つ以上のプロ
セッサにより命令が実行されるときに、研磨システムが
基板表面を第1プラテン上で第1除去速度で研磨し、そ
の後、第2プラテン上で第1除去速度よりも遅い第2除
去速度で研磨するように、1つ以上のプロセッサに研磨
システムを制御させる。

Description

【発明の詳細な説明】
【0001】
【発明の背景】関連出願 本出願は、1999年12月21日に提出され、ここに
参照して具体化されている、同時係属する米国特許出願
番号09/469,709[AMAT/3786]の一
部継続出願である。
【0002】発明の分野 本発明は、平坦性が改善された半導体デバイスにおけ
る、銅(Cu)および/または銅合金のメタライゼーシ
ョンに関係する。
【0003】関連技術の背景 超大規模集積回路半導体の配線に関する、高密度化およ
び高性能化への要求の高まりにより、相互接続技術にお
ける敏感な変化が求められている。このような要求の高
まりに対し、RC(抵抗と静電容量)の低い相互接続パ
ターンを提供するという観点から要求を満たすことは困
難であることがわかっており、特に、サブミクロンのバ
イア、コンタクト、トレンチが、小型化によって高アス
ペクト比とされるような適用においては困難である。
【0004】従来の半導体デバイスは、通常ドープされ
た単結晶シリコンである半導体基板と、複数の連続形成
された誘電層および導電パターンを備える。集積回路
は、相互配線スペースにより隔てられた導電ラインから
なる複数の導電パターンと、複数の相互接続ラインを含
有して形成される。通常、異なる層の導電パターンは、
すなわちバイアホールを充填する導電プラグにより電気
的に接続され、一方、コンタクトホールを充填する導電
プラグが、ソース/ドレイン領域などの半導体基板上の
能動領域との電気的接触を確立する。導電性ラインは、
半導体基板に対して通常ほぼ水平に広がるトレンチ中に
形成される。5つ以上のメタライゼーションのレベルを
備える半導体「チップ」は、デバイス幾何がサブミクロ
ンレベルに縮小されるにつれ、さらに一般的になってい
る。
【0005】バイアホールを充填する導電性プラグは通
常、少なくとも1つの導電パターンを備える導電層上に
誘電層を堆積し、従来の露光とエッチング技術によって
誘電層を貫く開口を形成し、開口を、タングステン
(W)などの導電性物質により充填することによって形
成される。中間誘電層表面上の余分な、あるいは堆積し
すぎた導電物質は、通常、化学機械研磨(CMP)によ
って除去される。このような方法の1つがダマシンとし
て知られており、基本的に中間誘電層中に開口を形成
し、開口を金属で充填することを含有する。デュアル・
ダマシン技術には、下コンタクトあるいは、上トレンチ
部と連絡するバイアホール部を備える開口を形成するこ
とを包含する。開口全体が、通常は金属である導電性物
質により充填され、導電ラインと電気的に接触する導電
性プラグが同時に形成される。
【0006】銅(Cu)および銅合金は、相互接続メタ
ライゼーションにおけるアルミニウム(Al)の交換候
補として非常に注目されている。銅および銅合金は比較
的安価であり、処理が容易で、アルミニウムよりも抵抗
が低い。さらに銅および銅合金はタングステン(W)に
対する電気的特性が向上していることから、銅および銅
合金は、導電配線としても導電プラグとしても使用に望
ましい金属となっている。
【0007】銅および銅合金のプラグおよび配線を形成
する接近法は、ダマシン構造の使用を備える。しかし、
酸化シリコンなど誘電層物質中を銅が拡散するため、銅
相互接続構造に対する拡散バリア層が、銅または銅合金
の相互接続構造と、周囲の誘電物質との間に備えられ
る。典型的な拡散バリア金属として、銅および銅合金用
には、タンタル(Ta)、タンタル窒化物(TaN)、
チタン窒化物(TiN)、チタン−タングステン(Ti
W)、タングステン(W)、タングステン窒化物(W
N)、チタン−チタン窒化物(Ti−TiN)、チタン
・シリコン窒化物(TiSiN)、タングステン・シリ
コン窒化物(WSiN)、タンタル・シリコン窒化物
(TaSiN)およびシリコン窒化物が含まれる。これ
らの、銅を包むバリア金属の使用は、銅と中間誘電層間
の境界に限られるものではなく、他の金属との境界も含
まれる。
【0008】従来の研磨技術において、基板キャリア・
アセンブリは、研磨装置中の研磨パッドに接触しながら
回転される。研磨パッドは回転する回転台またはプラテ
ン上に取り付けられるか、あるいは静止した研磨台の上
で、外部駆動力により駆動されて移動する。基板は通
常、制御可能な圧力を提供するキャリア上に取り付けら
れ、その圧力により、基板が研磨パッドに向けて促され
る。このようにCMP装置は、各薄い半導体基板と研磨
パッドの間に研磨または摩擦の動作をもたらし、一方で
基板と研磨パッド間に力を加えている間、化学的および
機械的両方に活性をもたらすために、反応性溶液中に砥
粒粒子入りもしくは砥粒粒子フリーの研磨化学薬品を分
散させる。
【0009】研磨スラリー処理に採用される従来の研磨
パッドは、通常ポリウレタンなどの溝付きの多孔性ポリ
マー表面と研磨スラリーを備えており、研磨スラリーは
研磨を受ける特定の物質に応じて異なる。基本的に、研
磨スラリーはポリマー表面の微細孔に含浸され、一方で
溝が研磨スラリーを、研磨を受けている基板へ運ぶ。C
MPスラリー処理に使用する研磨パッドが、Krywa
nczykらにより米国特許5,842,910中に開
示されている。
【0010】上述の研磨スラリータイプの研磨パッドと
は極めて異なるタイプの砥粒用品は、たとえば固定砥粒
研磨パッドなどの固定砥粒用品である。そのような固定
砥粒用品は、通常、複数の幾何学的な砥粒構成要素が付
着された支持シートを備える。砥粒要素は通常、たとえ
ばポリマー製バインダなどのバインダ中に複数の砥粒粒
子を備える。固定砥粒用品を採用して研磨する間に、基
板、あるいはCMPを受けている基板が固定砥粒用品を
磨耗するため、持続して砥粒粒子が露出される。したが
って固定砥粒用品を採用する研磨中、化学的活性を与え
るために化学薬品が分散され、一方、固定砥粒要素およ
び、研磨を受けている基板との磨耗により露出した砥粒
粒子によって、機械的活性が備えられる。固定砥粒用品
は、Rutherfordらにより米国特許番号5,6
92,950に、Calhounにより米国特許番号
5,820,450に、Haasらにより米国特許番号
5,453,312に、およびHibbardらにより
米国特許番号5,454,844に開示されている。
【0011】ダマシン埋め込みの研磨によるように、銅
または銅合金の表面を平坦化して高度の表面平坦性を実
現することは極めて困難であり、特に、銅または銅合金
特徴の高密度配列と基板表面フィールドにわたって広が
る表面を横切る場合に困難である。銅または銅合金の特
徴の高密度配列は、一般に酸化シリコン層などの誘電層
中に、始めにトレンチを形成するダマシン技術により形
成される。次に、たとえばタンタル(Ta)、タンタル
窒化物(Ta)など、タンタル含有層などのバリア層
が、トレンチの露出表面上と誘電層の上面に正角に堆積
される。次に銅または銅合金が、電気めっき、無電解め
っき、物理気相成長法(PVD)または化学気相成長法
(CVD)などにより、バリア層上に通常約8,000
Å〜約18,000Åの膜厚で堆積される。
【0012】その後、研磨が行なわれ、銅または銅合金
の過剰分を除去してバリア層の上で止まり、続いて化学
薬品と砥粒粒子の混合物を採用してバリア層が除去さ
れ、銅または銅合金とバリア層が除去されて誘電層が出
される。銅または銅合金の過剰分は、基板表面上に形成
された特徴を充填するのに必要な量よりも多く、基板上
に堆積された材料である。
【0013】銅のメタライゼーション処理後、基板表面
の平坦化においては、一般に侵食やディッシングを受け
る。ディッシングとは、基板表面上に形成された特徴の
銅および銅合金層中に、くぼみや陥没など、地形的な欠
陥が形成されることである。さらにディッシングの結
果、表面が平坦でなくなり、続く露光ステップ中、高解
像度の線を印刷する能力が損なわれ、その後の基板の表
面幾何およびデバイス形成に悪影響を及ぼす。ディッシ
ングはまた、銅のような高伝導性物質を使用する利点に
反し、デバイスのコンダクタンスを下げ、抵抗を上げる
ことによりデバイス性能に悪影響を及ぼす。ディッシン
グはさらに、続く研磨ステップにおけるバリア層の除去
を不均一に導き得る。侵食とは、基板表面上に形成され
た特徴を囲む誘電物質を、余計に除去してしまうことで
ある。
【0014】基板表面の侵食やディッシングを最小限に
するか低減させ、それにより高度の表面平坦性を実現す
る、高い生産スループットの、銅または銅合金を研磨す
ることが必要とされている。
【0015】
【発明の概要】発明の態様は一般に、表面欠陥や表面腐
食の低減された、銅および銅合金などの金属の平坦化を
含む、基板表面の平坦化の方法および構成を提供する。
【0016】1態様において、本発明は基板表面の平坦
化方法を提供し、該方法は第1プラテン上の基板表面を
研磨して、ここに堆積された銅層または銅合金層を第1
除去速度で低減することと、第2プラテン上の基板を研
磨して、第1除去速度よりも低い第2除去速度で銅層ま
たは銅合金層を除去することを備える。
【0017】別の態様において、コンピュータ可読媒体
が備えられ命令を保持し、命令は、1つ以上のプロセッ
サにより命令が実行されるときに、1つ以上のプロセッ
サに、研磨システムを、第1プラテン上で第1除去速度
で基板表面を研磨するよう制御させ、次に第2プラテン
上で第1除去速度よりも低い第2除去速度で基板表面を
研磨するよう制御させるように、取り決められている。
【0018】好適実施形態の詳細な説明 ここに記述される本発明の実施形態は、サブミクロン領
域の特徴寸法を持つ、信頼性ある相互接続パターンへの
要求の高まりに応じて、銅または銅合金含有の特徴を持
つ基板表面を、高い生産スループットで、侵食やディッ
シングを低減または最小限にして効果的に平坦化するこ
とが可能である。本開示全体に使用されるように、銅
(Cu)は、高純度元素の銅と共に、たとえば少なくと
も80重量.%の銅を含有する銅ベース合金のような、
銅ベース合金も網羅するものとする。
【0019】ここに記述される発明の実施形態は、最小
限または低減されたディッシングおよび侵食で、連続研
磨ステップを含むマルチステップ処理に有利に使用可能
である。研磨ステップはバリア層上で停止でき、また固
定砥粒研磨技術において使用されてよい。その後、バリ
ア層を除去する研磨ステップで、研磨スラリーを使用で
きる。
【0020】本発明のマルチステップ方法論は、銅また
は銅合金の特徴、たとえばオープン・フィールドに隣接
するラインなどの密な配列を平坦化する際の、侵食やデ
ィッシングに強い影響を与える因子の研究から由来して
いる。「密な配列」という表現には、約100ミクロン
未満の様々な距離により隔てられた金属特徴を網羅する
ものとし、一方「オープン・フィールド」という表現に
は、約100ミクロンを超えて広がる金属特徴のないフ
ィールドを網羅するものとする。
【0021】本発明の実施形態は、銅または銅合金の過
剰分の大部分を除去するために、第1除去速度で基板表
面を研磨し、第1除去速度よりも低い第2除去速度で基
板表面を研磨することを備える、マルチステップ処理を
含む。第2除去速度を持つ研磨技術は、後のバリア層に
対して高い選択性を持ち、バリア層上で停止できる。
【0022】研磨ステップは第1および第2の、回転プ
ラテン、静止プラテン、またはリニア・プラテンのそれ
ぞれの上で遂行され、 両方の研磨処理で固定砥粒研磨
パッドか、砥粒入りまたは砥粒フリーの化学薬品を使用
した従来の非固定砥粒研磨パッドを採用している。ここ
に記述された処理にしたがって、基板表面を研磨できる
適切な化学機械研磨装置の例が図5に示され、また以下
により詳細に記述される。
【0023】タンタルやタンタル窒化物などのバリア層
物質は、第3の回転研磨パッド、静止研磨パッド、また
は研磨スラリーを用いたリニア研磨パッド上で除去され
得る。適したバリア除去技術が、1999年9月22日
提出の同時係属する米国特許出願連番09/401,6
43と、2000年5月11日に提出の同時係属する米
国特許出願連番09/569,968に開示されてお
り、開示全体がここに、発明に矛盾しない範囲で参照し
て具体化されている。誘電層は、基板表面のスクラッチ
や欠陥を低減、もしくはなくすために、バフ研磨されて
よい。
【0024】ここに記述されている処理の実施形態を、
マルチステップ処理によって銅または銅合金の金属膜を
平坦化するために使用して、基板表面の侵食およびディ
ッシングを最小限にするまたは低減することができる。
基板表面の侵食やディッシングを最小限にするまたは低
減することにより、従来の露光方法を使用して深くはサ
ブミクロン領域、すなわち約0.1ミクロンなどの約
0.2ミクロン未満の寸法を持つ金属特徴を形成するこ
とが可能となる。
【0025】典型的な銅のメタライゼーションまたは相
互接続システムには、基板を覆う誘電層の堆積し、開口
すなわちダマシン開口を誘電層中へ形成し、タンタル含
有物質すなわちTaNまたはTaなど拡散バリアを堆積
し、および銅または銅合金による開口を充填することが
含まれる。誘電層中の開口は、最初にシード層を堆積
し、次に銅層または銅合金層を、通常約8,000Å〜
約18,000Åの膜厚で電気めっきまたは無電解めっ
きすることにより、有利に充填することができる。ダマ
シン開口はまた、銅または銅合金で約50℃〜約150
℃の温度におけるPVD、または約200℃未満の温度
におけるCVDにより充填することも可能である。
【0026】従来の基板および誘電物質は、本発明によ
り網羅される。たとえば、基板はドープされた単結晶シ
リコンまたはガリウムヒ素でありうる。誘電層は、従来
半導体デバイスの製造に採用されている様々な誘電物質
のいずれかを備えることができる。たとえば、二酸化珪
素、リン珪酸塩ガラス(PSG)、ホウ素燐ケイ酸ガラ
ス(BPSG)、およびテトラエチル・オルトシリケー
ト(TEOS)から誘導された二酸化珪素またはプラズ
マCVD(PECVD)によるシランなどの誘電物質が
採用可能である。本発明による誘電層はまた低誘電率の
物質を備えてよく、ポリイミドなどのポリマーや、たと
えばカリフォルニア州、サンタクララに位置するApp
lied Materials, Inc.社から市販
のBlack DiamondRなどの炭素含有二酸化
珪素が含まれる。開口は従来の露光技術およびエッチン
グ技術により誘電層中に形成される。
【0027】銅または銅合金がメタライズされた基板表
面は、まず第1除去速度で研磨されて大部分の銅または
大部分の銅合金の除去がもたらされる。基板は回転プラ
テン、静止プラテンまたはリニアプラテン上に取り付け
られた研磨パッドの上で研磨される。第1除去速度は、
スループットを速くするために、比較的高速の、たとえ
ば1分間に約5,000Åよりも速い除去速度である。
銅または銅合金がメタライズされた表面は、約500Å
〜約3,000Åの膜厚まで薄く研磨される。基本的に
CMPは化学作用または機械研磨の組み合わせを包含す
る。
【0028】研磨処理は金属表面、すなわち銅または銅
合金の金属表面を酸化する化学作用を含み、金属表面は
その後、研磨パッド、たとえば研磨パッド中に配列され
た固定砥粒要素あるいは砥粒ポストにより機械的に研磨
され得る。ここに開示される手引きおよび開示される方
針を仮定すれば、特定の状況で適切な研磨条件および化
学薬品を容易に決定することができる。
【0029】適切な化学薬品は、Carpioにより米
国特許番号5,840,629に開示されるようにクロ
ム酸ナトリウム四水化物を、および/またはWatts
らにより米国特許番号5,897,375に開示されて
いるように、クエン酸アンモニウムなどのカルボン酸塩
を含むことができる。たとえば1,2,4−トリアゾー
ルやベンゾトリアゾールといった、トリアゾールまたは
トリアゾール誘導体などの抑制剤を有利に採用可能であ
る。化学薬品には、純水やアルコールなどの溶媒も含ま
れる。
【0030】たとえば、二酸化珪素誘電層とTaNバリ
ア層を含む銅のメタライゼーションでは、第1の研磨処
理の化学薬品には、約0.5重量%〜約10重量%の酸
化剤、たとえば約6重量%の過酸化水素など、約0.0
5重量%〜約0.20重量%の抑制剤、たとえば約0.
15重量%の5−メチル・ベンゾトリアゾール、約0.
5重量%〜約5.0重量%の間の、たとえば約3.0重
量%のイミノ2酢酸などのキレート剤、および約3.0
重量%〜約15.0重量%の間、たとえば9.0重量%
のリン酸水素アンモニウムなど別のキレート剤、バラン
スの純水を含み得る。圧力は通常約3psiであるが、
組成や所望の除去速度によって変化しうる。第1の研磨
ステップにおいて、銅層または銅合金層の大部分を研磨
する際、研磨組成がCuのパシベーション・ドメインの
pHと酸化還元電位を持つよう、研磨組成を定式化する
のが適当であることが分かった。いくつかの組成の態様
においては、約5〜約8のpHなど、約3〜約10の間
のpHが使用される。その他の適した化学薬品が、20
00年4月5日に提出の、同時係属する米国特許出願連
番09/543,777、および2000年4月6日に
提出の、同時係属する米国特許出願連番09/544,
281に記述されている。
【0031】抑制剤の濃度は、発明の研磨ステップにわ
たり、静的除去速度を制御するために効果的に調節され
得る。たとえば、抑制剤の量を増やして、銅または銅合
金の化学薬品中のキレート剤化合物による化学的な錯体
化反応を低減することにより、静的除去速度を減らすこ
とができる。
【0032】バリア層を覆う大部分の銅または銅合金の
残余、または残りの銅または銅合金は、通常約500Å
〜約3,000Åの膜厚を含んでいる。残りの銅または
銅合金は、回転研磨パッドや、固定砥粒研磨パッドなど
の静止またはリニア研磨パッド上で基板を研磨し、タン
タルやタンタル窒化物などの、タンタル含有バリア層に
対して高い選択性を持つ化学薬品を採用し、それによっ
てタンタル含有バリア層の上で研磨を停止させることに
よる、第2の研磨処理によって除去される。
【0033】第2の研磨処理は、第1の研磨ステップよ
りも低い第2除去速度で実施される。第2除去速度は毎
分約250Å〜約3,000Åの間である。第2除去速
度は、たとえば約3psi以下の圧力を採用するなどし
て減圧する等、適切な条件調整によって第1除去速度か
ら低減することも可能である。第2除去速度は化学薬品
を採用することによって第1除去速度よりも低くするこ
とができ、化学薬品には約0.3重量%〜約6.0重量
%の、たとえば約3重量%の過酸化水素などの酸化剤、
約0.03重量%〜約0.5重量%の、たとえば約0.
06重量%のたとえば5−メチル・ベンゾトリアゾール
などの抑制剤、約0.25重量%〜約5.0重量%の、
たとえば約1.0重量%のたとえばイミノ2酢酸などの
キレート剤、約1.0重量%〜約6.0重量%の、たと
えば約3.0重量%のリン酸水素アンモニウムなど別の
キレート剤、バランスの純水を含む。圧力は通常約2p
siであるが、組成と所望の除去速度によって変化し得
る。第2の研磨ステップにおける銅層または銅合金層の
研磨では、研磨組成がCuのパシベーション・ドメイン
のpHと酸化還元電位を持つよう、研磨組成を定式化す
るのが適当であることが分かった。いくつかの組成の態
様においては、約5〜約8のpHなど、約3〜約10の
間のpHが使用される。その他の適した化学薬品が、2
000年4月5日に提出の、同時係属する米国特許出願
連番09/543,777、および2000年4月6日
に提出の、同時係属する米国特許出願連番09/54
4,281に記述されている。
【0034】第2除去速度のために使用される化学薬品
は、TaまたはTaNバリア金属層に対して選択性が高
く、銅または銅合金を完全に除去し、またバリア層の除
去を最小限に抑えるよう、TaまたはTaNバリア層の
上で停止する。銅または銅合金、およびタンタルの選択
性は、タンタルに対する銅の除去速度比が約10:1
(Cu:Ta)よりも大きく、通常、約100:1(C
u:Ta)よりも大きくできる。
【0035】TaまたはTaNバリア層へ達する研磨終
点は、米国特許番号5,893,796に開示の、ここ
に参照により具体化されているレーザー干渉計技術のよ
うな、従来の光学システムを採用して正確に決定され得
る。カリフォルニア州、サンタクララのApplied
Materials, Inc.社により市販のIn
Situ Ray Monitor(ISRMR)シ
ステムを終点決定に採用すれば、過剰研磨をきわめて最
小限に抑えることが可能である。
【0036】TaまたはTaNバリア層などのバリア層
はその後、酸化シリコン誘電層、バリア層、および銅ま
たは銅合金の間の選択性を逆転した条件下で除去され
る。タンタルなどバリア層の除去速度比、あるいは選択
性は、誘電層(DL)に対するタンタルの除去速度比を
約10:1(Ta:DL)よりも大きくできる。適切な
バリア層除去処理の例が、1999年9月22日提出の
係属する米国特許出願連番09/401,643と、2
000年5月11日提出の同時係属する米国特許出願連
番09/569,968に開示されている。
【0037】本発明の実施形態は、ディッシングおよび
侵食を最小限に抑えるためのさらなる改良点を備える。
第1および/または第2の研磨ステップ中、1つ以上の
処理の特徴あるいはパラメータを制御することによって
ディッシングを制御できることが分かった。
【0038】たとえば本発明の実施形態は、プラテンの
回転速度を60rpm以下に、あるいはリニア・パッド
速度を毎秒30インチ以下に下げるなどして、研磨パッ
ド表面を約50℃以下、たとえば約44℃などの温度に
制御することを備えており、それによって静的除去を低
減させ、したがってディッシングが低減する。研磨中に
生成された研磨副生成物を除去、たとえば溶解できない
程度まで、静的除去速度を低減してはいけないことは理
解されるべきである。
【0039】研磨中に生成された研磨副生成物は、消耗
品のコストを低減するために再利用または再循環可能な
化学薬品の高速流によって洗い流すことができる。化学
薬品は研磨パッドおよび/または基板表面に、毎分約3
00ミリリットル以上の流速で供給される。
【0040】銅または銅合金のくぼみ、したがってディ
ッシングを、銅または銅合金の表面に接触する砥粒研磨
パッドの平らなポスト上端の、化学薬品の不足を低減す
ることによって低減できることも分かった。従来の固定
砥粒研磨パッドは複数の固定砥粒合成要素を備え、備え
ている砥粒粒子はポリマーバインダ中に分散されてお
り、しばしばポストと呼ばれる。このようなポストは通
常、高さ約30ミクロン〜約40ミクロンを有し、円柱
形の場合には直径約200ミクロンで、約10%〜約2
5%の接触面積比を与える。ポストは、多角形、円、楕
円など、様々な幾何学構成の形状に形成することができ
る。本開示にわたって使用されるように、直径という用
語は、研磨を受ける表面に向かい合う、ポスト上部の作
業面の最大断面寸法を意味するものである。
【0041】化学薬品の不足は、ポストの直径を低減す
る一方で、ポストの数を増やすことによって、約10%
〜約25%のほぼ同じ接触面積比を維持することにより
低減できることが分かった。したがって本発明の実施形
態は、約75ミクロン〜約150ミクロン、たとえば約
100ミクロン〜約150ミクロンの直径を持つ砥粒ポ
ストを備える固定砥粒研磨パッドを使用して、それによ
り化学薬品の不足を低減し、したがってディッシングを
低減する、第1および第2の研磨ステップの実施を備え
る。
【0042】砥粒ポストが付着している支持シートの堅
さ、すなわち剛性を増すことにより、第1および第2の
研磨ステップ中のディッシングを低減できることも分か
った。これは、適切なヤング率(弾性係数)を持つ支持
シートを選択することによって実現される。あるいは従
来の支持シート、たとえばポリカーボネート支持シート
の厚さを増やして、パッドの柔軟性を低減することによ
り、密な配列内の圧力を低減してディッシングを低減す
ることもできる。適切なパッドの例は、約40ミクロン
以下の厚さを持つ支持シートに砥粒ポストが付着してい
るパッドである。
【0043】さらにディッシングは、第2の研磨ステッ
プにおいて、化学薬品中の抑制剤の量を増やすことによ
り、約600Å以下に減少できることが分かった。した
がって、本発明の実施形態は、約0.2重量%〜約1.
0重量%の抑制剤、たとえば5−メチル・ベンゾトリア
ゾールと、その他少なくとも1つのアゾール基を含有す
る化合物を含む化学薬品により、第2の研磨ステップを
実施することを備える。
【0044】化学薬品の活性成分、たとえば酸化剤やキ
レート剤の濃度を、約3倍まで増やすことによって、デ
ィッシングにさらに改善が見られた。
【0045】本発明の実施形態は、基板および/または
研磨パッドに、化学薬品を、毎分約300ミリリットル
の流速で流し、その化学薬品を再利用することによっ
て、研磨ステップ(a)および(b)中に生成された粒
子を効果的に除去することを備える。そのような粒子の
除去は、毎分約150Å以下などの毎分約200Å以下
で静的除去速度を維持することによっても実現され得
る。
【0046】ディッシングや侵食を低減するさらなる改
善が、本発明の実施形態中、1つのプラテン上での第1
の研磨ステップ完了時で、第2プラテン上での第2の研
磨ステップ開始前と、第2プラテン上での第2の研磨ス
テップ完了点で、別のプラテン上でのバリア層除去の開
始前に、基板表面および/または研磨パッドを、ベンゾ
トリアゾールなどの抑制剤に適用、あるいはさらすこと
によって実現され、それにより静的除去を避ける一方で
研磨岩屑を効果的に除去される。したがって、約0.2
重量%〜約1.0重量%の抑制剤、たとえば5−メチル
・ベンゾトリアゾールと、その他少なくとも1つのアゾ
ール基を含有する化合物、および純水を含む溶剤が適用
され得る。各研磨ステップを終了する際に、純水に対し
て抑制剤を使用することにより、過度の静的除去を効果
的に防ぎ、続くステップを開始する前に比較的きれい
な、欠陥の少ない基板が提供される。
【0047】本発明の実施形態が、図1〜図4に模式的
に図示されており、ここで類似の特徴は類似の参照番号
をもっている。図1に言及すると、たとえば酸化シリコ
ンなどの誘電層10が基板(示されない)を覆って形成
される。複数の開口11が指定区域Aに形成され、指定
区域Aにはオープン・フィールドBに隣接して導電線の
密な配列が形成されることになる。TaNなどのバリア
層12が、酸化シリコン誘電層10の上面に、開口11
に沿って堆積される。通常、開口11は約1ミクロン未
満で、たとえば約0.1ミクロンなど、約0.2ミクロ
ン未満の距離Cで隔てられている。次に銅層13が、約
8,000Å〜約18,000Åの膜厚Dで堆積され
る。
【0048】図2に言及すると、第1の研磨ステップ
が、銅層13を約500Å〜約3,000Åの膜厚Eま
で低減するように、毎分約5,000Åを越す除去速度
で実施される。
【0049】図3に示されるように、第2の研磨ステッ
プがTaNバリア層12に対して高い選択性をもって実
施され、TaNバリア層12上で停止する。
【0050】図4に示されるように、TaN層12を除
去し、酸化シリコン表面をバフ研磨してスクラッチや欠
陥を除去したり低減したりするために、逆転した選択性
をもってバフ研磨が実施され、それにより平坦化が完了
する。結果形成された銅の相互接続構造は、オープン・
フィールドBに隣接した銅線13の密な配列Aを備え
る。上面40は、侵食やディッシングが実質上ない、非
常に高度の平坦性を示す。
【0051】本発明の1態様は、基板平坦化のためにC
MPシステムを制御する、コンピュータ・システムの使
用に関連する。図5は、CMPシステム122を制御す
るためのソフトウェアを実行するよう構成された、汎用
コンピュータ・システム100を描いている。コンピュ
ータ・システム100は、コンピュータ102、1つ以
上のディスプレイ・デバイス104、および1つ以上の
入力デバイス106を含有する。コンピュータ102は
Intel486マイクロプロセッサなどの中央演算処
理装置(CPU)108、メモリ110および、数値計
算コプロセッサ、電源その他の各種支持回路112を含
有する。そのようなコンピュータ・システムは一般にパ
ーソナル・コンピュータとして知られているが、本発明
はパーソナル・コンピュータに限られるものではなく、
実際にはワークステーション、ミニコンピュータ、メイ
ンフレームやスーパコンピュータ上で履行され得る。そ
のようなコンピュータと共に用いられる入力デバイス1
06には、キーボード、マウス、トラックボールなどが
含まれる。ディスプレイ・デバイス104はコンピュー
タ・モニタ、プリンタおよびプロッタを含む。
【0052】コンピュータ・システム100はまた、情
報やCPU108によって実行されるべき命令を格納す
るために、ランダム・アクセス・メモリ(RAM)や、
その他の動的記憶デバイスなどのメモリ110を含む。
メモリ110は、CPU108によって実行されるべき
命令の実行中、一時変数やその他の中間非情報を格納す
るためにも使用される。メモリ110はさらに、静的情
報やCPU108のための命令を格納する、読出専用記
憶素子(ROM)またはその他の静的記憶デバイスを含
む。メモリ110はまた、情報や命令を格納するために
備えられる、磁気ディスクや光ディスクなどの記憶デバ
イスを含んでもよい。
【0053】インタフェース124はコンピュータ・シ
ステム100がCMPシステム122と、特にCMPシ
ステム・コントローラ154と通信できるようにする。
CMPシステム122は小さいパッド・システムにも、
大きいパッド・システムにも、あるいはリニア・ベルト
研磨システムにもすることができる。例として、小さい
パッド・システムが描かれている。小さいパッド・シス
テムは通例、回転板128を回転可能に支持する土台1
26と、回転板128の上に吊るされ、腕木132に支
持される可動管状研磨アーム130を含む。腕木は土台
上に回転板越しに、土台から上に延びて向き合った直立
材134、134aによって維持される。回転板は、好
ましくは、適合パッドをその上面に固定されて含む。研
磨される上面138を持つ基板136は、基板が研磨さ
れるときに基板を研磨アームの下位置に維持するため
に、研磨パッド上に設置される。管状研磨アーム130
は、その下の開放端142に位置する研磨パッド140
を持ち、通例基板の上面全体を、放射状に移動して研磨
を行なう。研磨パッドは、好ましくは、回転する基板全
体に直線状に、端から中央へ、研磨終点(たとえばあら
かじめ定めた表面の非均一性の度合い)に到達するまで
連続して移動される。
【0054】CMPシステム・コントローラ154は、
回転板(または直線的に移動するベルト)の動きと研磨
アームの動きを制御する。具体的には、制御システムは
回転板128に連結するモータ152の回転速度を制御
する。また、腕木132に連結されるモータ150によ
ってリニアの動きが提供される。コントローラ154の
制御によるリニア位置決め機構144が、負荷機構14
8を通してパッドの基板表面への圧力を制御し、またモ
ータ146を通してパッドの回転を制御する。このよう
に、コントローラ154が、この小さいパッドのCMP
研磨システムの、すべての態様を制御する。
【0055】本発明の実施形態によれば、基板表面の平
坦化がコンピュータ・システム100によって提供さ
れ、コンピュータ・システム100はCPU108に応
じてCMPシステム122を制御し、CPU108はメ
モリ110内のプログラム120に含有される1つ以上
の命令の、1つ以上の手順を実行する。たとえば、命令
は格納デバイスなど別のコンピュータ可読媒体から、主
メモリに読み込まれ得る。メモリ110に含有される命
令の手順を実行することによって、CPU108がそこ
に記述されている処理ステップを遂行する。マルチプロ
セッシング構成された1つ以上のプロセッサも、メモリ
110に含有される命令の手順を実行するために採用さ
れてよい。別の実施形態では、ハード配線された回路が
ソフトウェアの命令に代わって、またはそれと共に、本
発明を実施するために使用され得る。このように、本発
明の実施形態は、特定のハードウェア回路とソフトウェ
アの組み合わせに制限されるものではない。
【0056】ここに使用されているように、「コンピュ
ータ可読媒体」とは、実行のためにCPU108へ命令
を提供することに関わる、いかなる媒体も指す。そのよ
うな媒体は多くの形式をとることができ、不揮発性媒
体、揮発性媒体、および伝送媒体を、それに制限せずに
含む。不揮発性媒体には、たとえば記憶デバイスなどの
光ディスクや磁気ディスクを含む。揮発性媒体には、主
メモリなどの動的メモリを含む。伝送媒体は、同軸ケー
ブル、銅線および光ファイバを含み、これにはシステム
・バスを備えるワイアが含まれる。伝送媒体はまた、無
線(RF)データ通信および赤外線(IR)データ通信
中に発生するような、音波または光波の形をとることも
できる。コンピュータ可読媒体の一般の形式には、たと
えばフロッピー(登録商標)・ディスク、フレキシブル
・ディスク、ハード・ディスク、磁気テープ、その他の
磁気媒体、CD−ROM、DVD、その他の光媒体、パ
ンチ・カード、紙テープ、その他の穴パターンを持つ物
理媒体、RAM、PROM,およびEPROM、FLA
SH−EPROM、その他のメモリ・チップまたはカー
トリッジ、以下記述される搬送波、またはその他のコン
ピュータが可読のいかなる媒体が含まれる。
【0057】コンピュータ可読媒体の様々な形式は、1
つ以上の命令の1つ以上の手順を、実行のためにCPU
108へ運ぶことに関わる。たとえば、命令は最初リモ
ート・コンピュータの磁気ディスク上に保持される。リ
モート・コンピュータは命令をその動的メモリにロード
して、モデムを使用して電話線を通じ命令を送ることが
できる。コンピュータ・システム100にローカルなモ
デム(示されない)が、電話線上のデータを受信し、赤
外線転送処理を使用してデータを赤外線信号に変換でき
る。入力デバイス106のような赤外線検出器により、
データをシステム・バス上に置くことができ、システム
・バスがメモリ110へデータを運び、CPU108は
メモリ110から命令を検索して実行する。メモリ11
0で受信された命令は、CPU108により実行の前、
または後のいずれにも、任意で記憶デバイス上に格納し
てよい。
【0058】本発明は、様々の半導体製造段階中の平坦
化に適用できる。本発明は、深くはサブミクロン範囲の
金属特徴を持つ高密半導体デバイスの製造において、特
に適用性を享受する。
【0059】本開示では、本発明の好適実施形態のみ、
その汎用性のうちのいくつかの例が示され記述されてい
る。本発明は、その他の様々な組み合わせや環境におい
ても使用可能であり、またここに表されている発明の概
念の範囲内で、変更や修正が可能であることは理解され
るべきである。
【図面の簡単な説明】
上に列挙された、本発明の特徴、利点および目的が達成
され、また詳細にわたり理解されるために、添付図面に
図示されたその実施形態を参照して、上に簡潔にまとめ
た発明を、より詳細に記述する。しかしながら、添付図
面は本発明の典型的な実施形態のみを図示し、発明はそ
の他の等しく効果的な実施形態を認め得るものであるた
め、したがって添付図面は発明の範囲を制限するものと
は考えられないことに注意されるべきである。
【図1】本発明の実施形態にしたがう方法の、連続的段
階を図示する。
【図2】本発明の実施形態にしたがう方法の、連続的段
階を図示する。
【図3】本発明の実施形態にしたがう方法の、連続的段
階を図示する。
【図4】本発明の実施形態にしたがう方法の、連続的段
階を図示する。
【図5】発明の1実施形態にしたがうCMPシステムを
制御するため構成された、コンピュータ・システムのブ
ロック図を描く。
【符号の説明】
10…誘電層、11…開口、12…バリア層、13…銅
層、A…指定区域、B…オープン・フィールド、C…距
離、D…膜厚、E…膜厚、40…上面、100…汎用コ
ンピュータ・システム、102…コンピュータ、104
…ディスプレイ・デバイス、106…入力デバイス、1
08…中央演算処理装置(CPU)、110…メモリ、
112…支持回路、120…プログラム、122…CM
Pシステム、124…インタフェース、126…土台、
128…回転板、130…管状研磨アーム、132…腕
木、134および134a…直立材、136…基板、1
38…上面、140…研磨パッド、142…開放端、1
44…リニア位置決め機構、146…モータ、148…
負荷機構、150…モータ、152…モータ、154…
CMPシステム・コントローラ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シジアン リー アメリカ合衆国, カリフォルニア州, サン ノゼ, ドニングトン ドライヴ 1202 (72)発明者 フレッド シー. レデカー アメリカ合衆国, カリフォルニア州, フリーモント, シオックス ドライヴ 1801 (72)発明者 ジョン エム. ホワイト アメリカ合衆国, カリフォルニア州, ヘイワード, コロニー ヴュー プレイ ス 2811 (72)発明者 ラミン エマニ アメリカ合衆国, カリフォルニア州, サン ノゼ, ドゥ ローズ ウェイ 1485 ナンバー124

Claims (44)

    【特許請求の範囲】
  1. 【請求項1】(a)第1プラテン上で基板表面を研磨
    し、第1除去速度で銅層または銅合金層を低減するステ
    ップと、 (b)第2プラテン上で基板を研磨し、第1除去速度よ
    りも遅い第2除去速度で銅層または銅合金層を除去する
    ステップと、を備える、バリア層上に堆積された銅層ま
    たは銅合金層を含有する基板表面の平坦化方法。
  2. 【請求項2】 第3プラテン上でバリア層を除去するこ
    とをさらに備える、請求項1に記載の方法。
  3. 【請求項3】 第1除去速度が毎分約5,000Åより
    も速く、 第2除去速度が毎分約250Å〜毎分約3,000Åの
    間である、請求項1に記載の方法。
  4. 【請求項4】 バリア層がタンタル(Ta)またはタン
    タル窒化物(TaN)を備え、誘電物質の上に堆積され
    る、請求項2に記載の方法。
  5. 【請求項5】 ステップ(b)が、約100:1よりも
    高い、銅:バリア層の選択性をもって遂行される、請求
    項1に記載の方法。
  6. 【請求項6】 ステップ(b)が、密な配列中のディッ
    シングが約600Å以下である条件下で遂行される、請
    求項5に記載の方法。
  7. 【請求項7】 ステップ(a)およびステップ(b)
    が、第1および第2プラテン上にそれぞれ取り付けられ
    た、回転研磨パッド、静止研磨パッド、またはリニア固
    定砥粒研磨パッド上で、砥粒フリーの複数の化学薬品を
    使用して遂行される、請求項6に記載の方法。
  8. 【請求項8】 第1および第2プラテンが、ステップ
    (a)およびステップ(b)中に、約60rpm未満で
    回転されるか、あるいは第1および第2プラテンにそれ
    ぞれ配置された第1および第2ベルトが、毎秒約30イ
    ンチ未満の速度で直線的に移動される、請求項7に記載
    の方法。
  9. 【請求項9】 岩屑を除去し、各基板間の副生成物を研
    磨することにより、研磨パッドを洗浄することをさらに
    備える、請求項7に記載の方法。
  10. 【請求項10】 複数の化学薬品を再利用することをさ
    らに備える、請求項7に記載の方法。
  11. 【請求項11】 複数の化学薬品が研磨パッドまたは基
    板表面に、毎分約300ミリリットル以上の流速で供給
    される、請求項7に記載の方法。
  12. 【請求項12】 基板表面のある静的除去速度が、毎分
    約200Å以下である、請求項7に記載の方法。
  13. 【請求項13】 研磨パッドまたは基板表面を、ステッ
    プ(a)終了後、ステップ(b)開始前に、抑制剤にさ
    らすことをさらに備える、請求項7に記載の方法。
  14. 【請求項14】 研磨パッドまたは基板表面を、ステッ
    プ(b)終了後、バリア層の除去開始前に、抑制剤にさ
    らすことをさらに備える、請求項2に記載の方法。
  15. 【請求項15】 研磨パッドまたは基板表面を、ステッ
    プ(a)終了後、ステップ(b)開始前に、抑制剤にさ
    らし、研磨パッドまたは基板表面を、ステップ(b)終
    了後に、抑制剤にさらし、複数の化学薬品を再循環する
    ことをさらに備える、請求項7に記載の方法。
  16. 【請求項16】 研磨パッドまたは研磨ベルトの温度
    が、約50℃以下である、請求項8に記載の方法。
  17. 【請求項17】 固定砥粒研磨パッドが、約75ミクロ
    ン〜約150ミクロンの間の直径と、基板表面との約1
    0%〜約25%の間の接触面積比を有する砥粒ポストを
    備える、請求項7に記載の方法。
  18. 【請求項18】 砥粒ポストが約40ミクロン以下の厚
    さを持つ支持シートに付着されている、請求項17に記
    載の方法。
  19. 【請求項19】 第2の研磨処理が、約0.2重量%〜
    約1.0重量%の間の抑制剤を有する化学薬品を含む、
    請求項1に記載の方法。
  20. 【請求項20】 バリア層が基板表面から、約10:1
    よりも大きいバリア層対誘電層比で除去される、請求項
    4に記載の方法。
  21. 【請求項21】 ステップ(a)およびステップ(b)
    の間、 第1および第2プラテンを、約60rpm未満でそれぞ
    れ回転するか、あるいは第1および第2ベルトを、毎秒
    約30インチで直線的に移動して、ここで研磨パッドの
    温度を約50℃以下にすることにより、密な配列中のデ
    ィッシングを制御する工程、を更に備える、請求項15
    に記載の方法。
  22. 【請求項22】 ステップ(a)およびステップ(b)
    の間、 少なくとも毎分約300ミリリットルの流速で、研磨パ
    ッドまたは基板表面に化学薬品を供給し、 化学薬品中の抑制剤の量を制御して、毎分約200Å以
    下の基板表面の静的除去速度を提供することにより、粒
    子の除去を制御する工程を更に備える、請求項15に記
    載の方法。
  23. 【請求項23】 ステップ(a)およびステップ(b)
    の間、 第1および第2プラテンを、約60rpm未満でそれぞ
    れ回転するか、あるいは第1および第2ベルトを、毎秒
    約30インチで直線的に移動して、ここで研磨パッドの
    温度を約50℃以下にすることにより、密な配列中のデ
    ィッシングを制御する工程、 ステップ(a)およびステップ(b)の間、 少なくとも毎分約300ミリリットルの流速で、研磨パ
    ッドまたは基板表面に化学薬品を供給し、 化学薬品中の抑制剤の量を制御して、毎分約200Å以
    下の基板表面の静的除去速度を提供することにより、粒
    子の除去を制御する工程を更に備える、請求項15に記
    載の方法。
  24. 【請求項24】 コンピュータに基礎付けられた制御シ
    ステムが使用されて、基板表面の平坦化方法のステップ
    を順序付け及び制御する、請求項1〜23のいずれか一
    項に記載の方法。
  25. 【請求項25】 (a)第1プラテン上で基板表面を研
    磨し、第1除去速度で銅層または銅合金層を低減するス
    テップと、 (b)第2プラテン上で基板を研磨し、第1除去速度よ
    りも遅い第2除去速度で銅層または銅合金層を除去する
    ステップと、を実行する研磨システムを、命令は、1つ
    以上のプロセッサにより命令が実行されるときに、1つ
    以上のプロセッサに制御させるように、取り決められて
    いる、基板表面を平坦化するための命令を保持するコン
    ピュータ可読媒体。
  26. 【請求項26】 前記命令がさらに、第3プラテン上で
    バリア層を除去するように取り決められている、請求項
    25に記載のコンピュータ可読媒体。
  27. 【請求項27】 前記命令が、ステップ(a)を、毎分
    約5,000Åよりも速い第1除去速度で実施し、ステ
    ップ(b)を、毎分約250Å〜毎分約3,000Åの
    間の、第2除去速度で実施するように取り決められてい
    る、請求項25に記載のコンピュータ可読媒体。
  28. 【請求項28】 前記命令が、ステップ(b)を、約1
    00:1よりも大きい銅:バリア層の選択性で遂行する
    ように取り決められている、請求項26に記載のコンピ
    ュータ可読媒体。
  29. 【請求項29】 前記命令が、ステップ(b)を、密な
    配列内のディッシングが約600Å以下であるような条
    件下で遂行するように取り決められている、請求項28
    に記載のコンピュータ可読媒体。
  30. 【請求項30】 前記命令が、ステップ(a)およびス
    テップ(b)を、第1および第2プラテン上にそれぞれ
    取り付けられた、回転研磨パッド、静止研磨パッド、ま
    たはリニア固定砥粒研磨パッドの上で、砥粒フリーの複
    数の化学薬品を用いて遂行するように取り決められてい
    る、請求項29に記載のコンピュータ可読媒体。
  31. 【請求項31】 前記命令が、ステップ(a)およびス
    テップ(b)の間、第1および第2プラテン上を、約6
    0rpm未満で回転するか、あるいは第1および第2プ
    ラテン上にそれぞれ配置された第1および第2ベルト
    を、毎秒約30インチ未満の速度で直線的に移動するよ
    うに取り決められている、請求項30に記載のコンピュ
    ータ可読媒体。
  32. 【請求項32】 前記命令が、複数の基板をCMP処理
    し、また岩屑やCMPによる各基板間の副生成物を除去
    することによって研磨パッドを洗浄するように取り決め
    られている、請求項30に記載のコンピュータ可読媒
    体。
  33. 【請求項33】 前記命令が、毎分約300ミリリット
    ル以上の流速で、研磨パッドまたは基板表面に複数の化
    学薬品を供給するように取り決められている、請求項3
    0に記載のコンピュータ可読媒体。
  34. 【請求項34】 前記命令が、複数の化学薬品を再循環
    するように取り決められている、請求項30に記載のコ
    ンピュータ可読媒体。
  35. 【請求項35】 前記命令が、化学薬品中の抑制剤の量
    を制御して、毎分約200Å以下までに基板表面の静的
    エッチング速度を制御することによって、ステップ
    (a)およびステップ(b)の間、粒子の除去を制御す
    るように取り決められている、請求項30に記載のコン
    ピュータ可読媒体。
  36. 【請求項36】 前記命令が、研磨パッドまたは基板表
    面を、ステップ(a)終了後、ステップ(b)開始前
    に、抑制剤にさらすように取り決められている、請求項
    30に記載のコンピュータ可読媒体。
  37. 【請求項37】 前記命令が、研磨パッドまたは基板表
    面を、ステップ(b)終了後、バリア層の除去開始前
    に、抑制剤にさらすように取り決められている、請求項
    29に記載のコンピュータ可読媒体。
  38. 【請求項38】 前記命令がさらに、 研磨パッドまたは基板表面を、ステップ(a)終了後、
    ステップ(b)開始前に抑制剤にさらし、 研磨パッドまたは基板表面を、ステップ(b)終了後
    に、抑制剤にさらし、また、 複数の化学薬品を再循環する、ように取り決められてい
    る、請求項30に記載のコンピュータ可読媒体。
  39. 【請求項39】 前記命令が、研磨パッドまたは研磨ベ
    ルトの温度を、約50℃以下に維持するように取り決め
    られている、請求項31に記載のコンピュータ可読媒
    体。
  40. 【請求項40】 前記命令が、約10:1よりも大きい
    バリア層対誘電層比で、基板表面からバリア層を除去す
    るように取り決められている、請求項26に記載のコン
    ピュータ可読媒体。
  41. 【請求項41】 前記命令が、 第1および第2プラテンを、約60rpm未満でそれぞ
    れ回転するか、あるいは第1および第2ベルトを、毎秒
    約30インチで直線的に移動して、ここで研磨パッドの
    温度を約50℃以下にすることにより、 ステップ(a)およびステップ(b)の間、密な配列中
    のディッシングを制御するように取り決められている、
    請求項25に記載のコンピュータ可読媒体。
  42. 【請求項42】 前記命令が、 少なくとも毎分約300ミリリットルの流速で、研磨パ
    ッドまたは基板表面に化学薬品を供給し、 化学薬品中の抑制剤の量を制御して、毎分約200Å以
    下の基板表面の静的除去速度を提供することにより、 ステップ(a)およびステップ(b)の間、粒子の除去
    を制御するように取り決められている、請求項25に記
    載のコンピュータ可読媒体。
  43. 【請求項43】 前記命令が、 第1および第2プラテンを、約60rpm未満でそれぞ
    れ回転するか、あるいは第1および第2ベルトを、毎秒
    約30インチで直線的に移動して、ここで研磨パッドの
    温度を約50℃以下にすることにより、 ステップ(a)および(b)の間、密な配列中のディッ
    シングを制御するよう、また、 少なくとも毎分約300ミリリットルの流速で、研磨パ
    ッドまたは基板表面に化学薬品を供給し、 化学薬品中の抑制剤の量を制御して、毎分約200Å以
    下の基板表面の静的除去速度を提供することにより、 ステップ(a)およびステップ(b)の間、粒子の除去
    を制御するように取り決められている、請求項25に記
    載のコンピュータ可読媒体。
  44. 【請求項44】 コンピュータに基礎付けられた制御シ
    ステムが使用されて、基板表面の平坦化のための命令を
    保持するコンピュータ可読媒体のステップを、順序付
    け、および制御する、請求項1〜43のいずれか一項に
    記載のコンピュータ可読媒体。
JP2000389237A 1999-12-21 2000-12-21 侵食およびディッシングが低減された高スループット銅cmp Expired - Fee Related JP4936590B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/469709 1999-12-21
US09/469,709 US7041599B1 (en) 1999-12-21 1999-12-21 High through-put Cu CMP with significantly reduced erosion and dishing

Publications (2)

Publication Number Publication Date
JP2001308040A true JP2001308040A (ja) 2001-11-02
JP4936590B2 JP4936590B2 (ja) 2012-05-23

Family

ID=23864795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000389237A Expired - Fee Related JP4936590B2 (ja) 1999-12-21 2000-12-21 侵食およびディッシングが低減された高スループット銅cmp

Country Status (5)

Country Link
US (2) US7041599B1 (ja)
EP (1) EP1111665A3 (ja)
JP (1) JP4936590B2 (ja)
KR (1) KR100751985B1 (ja)
TW (1) TW478042B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185550A (ja) * 1999-12-24 2001-07-06 Kishimoto Sangyo Co Ltd 半導体装置用の被膜形成剤
JP2009200496A (ja) * 2008-02-22 2009-09-03 Rohm & Haas Electronic Materials Cmp Holdings Inc 銅含有パターン付きウエーハの研磨
EP2478999A2 (en) 2011-01-20 2012-07-25 Ebara Corporation Polishing method and polishing apparatus
US9067296B2 (en) 2011-04-28 2015-06-30 Ebara Corporation Polishing method

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245690B1 (en) * 1998-11-04 2001-06-12 Applied Materials, Inc. Method of improving moisture resistance of low dielectric constant films
JP3356126B2 (ja) * 1999-08-10 2002-12-09 日本電気株式会社 半導体装置の製造方法及び化学的機械研磨装置
US6432826B1 (en) * 1999-11-29 2002-08-13 Applied Materials, Inc. Planarized Cu cleaning for reduced defects
US6228771B1 (en) * 2000-03-23 2001-05-08 Infineon Technologies North America Corp. Chemical mechanical polishing process for low dishing of metal lines in semiconductor wafer fabrication
US6943113B1 (en) * 2000-05-11 2005-09-13 Infineon Technologies Ag Metal chemical polishing process for minimizing dishing during semiconductor wafer fabrication
US20020068454A1 (en) * 2000-12-01 2002-06-06 Applied Materials, Inc. Method and composition for the removal of residual materials during substrate planarization
US6790768B2 (en) * 2001-07-11 2004-09-14 Applied Materials Inc. Methods and apparatus for polishing substrates comprising conductive and dielectric materials with reduced topographical defects
US6800218B2 (en) * 2001-08-23 2004-10-05 Advanced Technology Materials, Inc. Abrasive free formulations for chemical mechanical polishing of copper and associated materials and method of using same
US20030109204A1 (en) * 2001-12-06 2003-06-12 Kinik Company Fixed abrasive CMP pad dresser and associated methods
JP4076131B2 (ja) * 2002-06-07 2008-04-16 富士通株式会社 半導体装置の製造方法
US7063597B2 (en) 2002-10-25 2006-06-20 Applied Materials Polishing processes for shallow trench isolation substrates
US20040175942A1 (en) * 2003-01-03 2004-09-09 Chang Song Y. Composition and method used for chemical mechanical planarization of metals
US7300602B2 (en) * 2003-01-23 2007-11-27 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Selective barrier metal polishing solution
US7141502B1 (en) * 2003-09-29 2006-11-28 Advanced Micro Devices, Inc. Slurry-less polishing for removal of excess interconnect material during fabrication of a silicon integrated circuit
US20050252547A1 (en) * 2004-05-11 2005-11-17 Applied Materials, Inc. Methods and apparatus for liquid chemical delivery
US7210988B2 (en) * 2004-08-24 2007-05-01 Applied Materials, Inc. Method and apparatus for reduced wear polishing pad conditioning
US7422983B2 (en) 2005-02-24 2008-09-09 International Business Machines Corporation Ta-TaN selective removal process for integrated device fabrication
US20070068902A1 (en) * 2005-09-29 2007-03-29 Yasushi Matsunami Polishing composition and polishing method
CN100414666C (zh) * 2005-10-14 2008-08-27 联华电子股份有限公司 复合式化学机械抛光法
WO2007094869A2 (en) * 2005-10-31 2007-08-23 Applied Materials, Inc. Electrochemical method for ecmp polishing pad conditioning
US20070158207A1 (en) * 2006-01-06 2007-07-12 Applied Materials, Inc. Methods for electrochemical processing with pre-biased cells
US20070227902A1 (en) * 2006-03-29 2007-10-04 Applied Materials, Inc. Removal profile tuning by adjusting conditioning sweep profile on a conductive pad
JP5015696B2 (ja) * 2006-09-04 2012-08-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び製造装置
US20090001370A1 (en) * 2007-06-28 2009-01-01 Lin Wallace W Method and apparatus for extracting properties of interconnect wires and dielectrics undergoing planarization process
KR101481573B1 (ko) * 2008-02-12 2015-01-14 삼성전자주식회사 화학적 기계적 연마용 슬러리 조성물 및 이를 이용한화학적 기계적 연마 방법
US20110070811A1 (en) * 2009-03-25 2011-03-24 Applied Materials, Inc. Point of use recycling system for cmp slurry
CN102079063B (zh) * 2009-12-01 2013-09-18 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法
CN102615584A (zh) * 2011-01-31 2012-08-01 中芯国际集成电路制造(上海)有限公司 一种化学机械研磨的方法
KR101363890B1 (ko) 2012-06-07 2014-02-19 에이엠테크놀로지 주식회사 웨이퍼 양면 연마장치의 정반 페이싱 장치
KR102229556B1 (ko) 2013-01-11 2021-03-18 어플라이드 머티어리얼스, 인코포레이티드 화학 기계적 폴리싱 장치 및 방법
JP6345489B2 (ja) * 2014-06-02 2018-06-20 株式会社荏原製作所 研磨液の研磨性能判定方法及び装置
US20160027668A1 (en) * 2014-07-25 2016-01-28 Applied Materials, Inc. Chemical mechanical polishing apparatus and methods
US9530737B1 (en) 2015-09-28 2016-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN115056131A (zh) * 2022-03-21 2022-09-16 康劲 多层铜布线cmp中通过螯合剂修复d坑和蚀坑的方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255773A (ja) * 1995-03-15 1996-10-01 Toshiba Corp 研磨方法および研磨装置並びにそれに用いる研磨砥石
JPH09174420A (ja) * 1995-10-27 1997-07-08 Applied Materials Inc ケミカルメカニカルポリシングの連続処理システム
JPH09326392A (ja) * 1996-06-04 1997-12-16 Nec Corp 多層配線の研磨方法
JPH10233374A (ja) * 1997-02-19 1998-09-02 Hitachi Ltd 半導体装置の製造方法およびそのシステム
WO1998049723A1 (en) * 1997-04-30 1998-11-05 Minnesota Mining And Manufacturing Company Method of planarizing the upper surface of a semiconductor wafer
JPH1140526A (ja) * 1997-07-22 1999-02-12 Hitachi Ltd 配線形成方法及び半導体装置の製造方法
JPH11121408A (ja) * 1997-10-15 1999-04-30 Kurita Water Ind Ltd 研磨剤スラリ回収装置
JPH11238709A (ja) * 1997-10-20 1999-08-31 Motorola Inc 銅のための化学的機械的研磨(cmp)スラリおよびその使用方法
JPH11330026A (ja) * 1998-05-20 1999-11-30 Nec Corp 半導体ウェハ研磨装置及びその研磨方法
JP2002538284A (ja) * 1999-03-10 2002-11-12 スリーエム イノベイティブ プロパティズ カンパニー 半導体の製造に適した構造化ウェハを修正するための加工液およびその方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014468A (en) 1989-05-05 1991-05-14 Norton Company Patterned coated abrasive for fine surface finishing
US5437754A (en) 1992-01-13 1995-08-01 Minnesota Mining And Manufacturing Company Abrasive article having precise lateral spacing between abrasive composite members
US5540810A (en) 1992-12-11 1996-07-30 Micron Technology Inc. IC mechanical planarization process incorporating two slurry compositions for faster material removal times
US5453312A (en) 1993-10-29 1995-09-26 Minnesota Mining And Manufacturing Company Abrasive article, a process for its manufacture, and a method of using it to reduce a workpiece surface
US5454844A (en) 1993-10-29 1995-10-03 Minnesota Mining And Manufacturing Company Abrasive article, a process of making same, and a method of using same to finish a workpiece surface
US5340370A (en) 1993-11-03 1994-08-23 Intel Corporation Slurries for chemical mechanical polishing
US5893796A (en) 1995-03-28 1999-04-13 Applied Materials, Inc. Forming a transparent window in a polishing pad for a chemical mechanical polishing apparatus
JP3686126B2 (ja) * 1995-07-10 2005-08-24 株式会社クラレ 漁網
KR970023786A (ko) * 1995-10-20 1997-05-30 김광호 실리콘 온 인슐레이터(soi) 웨이퍼의 연마방법
US5840629A (en) 1995-12-14 1998-11-24 Sematech, Inc. Copper chemical mechanical polishing slurry utilizing a chromate oxidant
US5693563A (en) 1996-07-15 1997-12-02 Chartered Semiconductor Manufacturing Pte Ltd. Etch stop for copper damascene process
US5692950A (en) 1996-08-08 1997-12-02 Minnesota Mining And Manufacturing Company Abrasive construction for semiconductor wafer modification
US5842910A (en) 1997-03-10 1998-12-01 International Business Machines Corporation Off-center grooved polish pad for CMP
US6194317B1 (en) 1998-04-30 2001-02-27 3M Innovative Properties Company Method of planarizing the upper surface of a semiconductor wafer
US6068879A (en) 1997-08-26 2000-05-30 Lsi Logic Corporation Use of corrosion inhibiting compounds to inhibit corrosion of metal plugs in chemical-mechanical polishing
US6001730A (en) 1997-10-20 1999-12-14 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for polishing copper interconnects which use tantalum-based barrier layers
US6096652A (en) 1997-11-03 2000-08-01 Motorola, Inc. Method of chemical mechanical planarization using copper coordinating ligands
US5985748A (en) * 1997-12-01 1999-11-16 Motorola, Inc. Method of making a semiconductor device using chemical-mechanical polishing having a combination-step process
US5897426A (en) 1998-04-24 1999-04-27 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
US6113465A (en) 1998-06-16 2000-09-05 Speedfam-Ipec Corporation Method and apparatus for improving die planarity and global uniformity of semiconductor wafers in a chemical mechanical polishing context
US6217416B1 (en) * 1998-06-26 2001-04-17 Cabot Microelectronics Corporation Chemical mechanical polishing slurry useful for copper/tantalum substrates
US6863593B1 (en) 1998-11-02 2005-03-08 Applied Materials, Inc. Chemical mechanical polishing a substrate having a filler layer and a stop layer
US6276996B1 (en) 1998-11-10 2001-08-21 Micron Technology, Inc. Copper chemical-mechanical polishing process using a fixed abrasive polishing pad and a copper layer chemical-mechanical polishing solution specifically adapted for chemical-mechanical polishing with a fixed abrasive pad
WO2000030154A2 (en) 1998-11-16 2000-05-25 Rodel Holdings, Inc. Method to control film removal rates for improved polishing in metal cmp
US6184141B1 (en) 1998-11-24 2001-02-06 Advanced Micro Devices, Inc. Method for multiple phase polishing of a conductive layer in a semidonductor wafer
US6083840A (en) 1998-11-25 2000-07-04 Arch Specialty Chemicals, Inc. Slurry compositions and method for the chemical-mechanical polishing of copper and copper alloys
US6261158B1 (en) * 1998-12-16 2001-07-17 Speedfam-Ipec Multi-step chemical mechanical polishing
US6555466B1 (en) 1999-03-29 2003-04-29 Speedfam Corporation Two-step chemical-mechanical planarization for damascene structures on semiconductor wafers
US6261157B1 (en) * 1999-05-25 2001-07-17 Applied Materials, Inc. Selective damascene chemical mechanical polishing
US6274478B1 (en) 1999-07-13 2001-08-14 Motorola, Inc. Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process
JP4264781B2 (ja) * 1999-09-20 2009-05-20 株式会社フジミインコーポレーテッド 研磨用組成物および研磨方法
EP1093161A1 (en) 1999-10-12 2001-04-18 Applied Materials, Inc. Method and composite arrangement inhibiting corrosion of a metal layer following chemical mechanical polishing

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255773A (ja) * 1995-03-15 1996-10-01 Toshiba Corp 研磨方法および研磨装置並びにそれに用いる研磨砥石
JPH09174420A (ja) * 1995-10-27 1997-07-08 Applied Materials Inc ケミカルメカニカルポリシングの連続処理システム
JPH09326392A (ja) * 1996-06-04 1997-12-16 Nec Corp 多層配線の研磨方法
JPH10233374A (ja) * 1997-02-19 1998-09-02 Hitachi Ltd 半導体装置の製造方法およびそのシステム
WO1998049723A1 (en) * 1997-04-30 1998-11-05 Minnesota Mining And Manufacturing Company Method of planarizing the upper surface of a semiconductor wafer
JPH1140526A (ja) * 1997-07-22 1999-02-12 Hitachi Ltd 配線形成方法及び半導体装置の製造方法
JPH11121408A (ja) * 1997-10-15 1999-04-30 Kurita Water Ind Ltd 研磨剤スラリ回収装置
JPH11238709A (ja) * 1997-10-20 1999-08-31 Motorola Inc 銅のための化学的機械的研磨(cmp)スラリおよびその使用方法
JPH11330026A (ja) * 1998-05-20 1999-11-30 Nec Corp 半導体ウェハ研磨装置及びその研磨方法
JP2002538284A (ja) * 1999-03-10 2002-11-12 スリーエム イノベイティブ プロパティズ カンパニー 半導体の製造に適した構造化ウェハを修正するための加工液およびその方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185550A (ja) * 1999-12-24 2001-07-06 Kishimoto Sangyo Co Ltd 半導体装置用の被膜形成剤
JP2009200496A (ja) * 2008-02-22 2009-09-03 Rohm & Haas Electronic Materials Cmp Holdings Inc 銅含有パターン付きウエーハの研磨
EP2478999A2 (en) 2011-01-20 2012-07-25 Ebara Corporation Polishing method and polishing apparatus
US9067296B2 (en) 2011-04-28 2015-06-30 Ebara Corporation Polishing method

Also Published As

Publication number Publication date
KR100751985B1 (ko) 2007-08-28
KR20020010440A (ko) 2002-02-04
EP1111665A2 (en) 2001-06-27
JP4936590B2 (ja) 2012-05-23
US20010004538A1 (en) 2001-06-21
EP1111665A3 (en) 2004-01-02
US7041599B1 (en) 2006-05-09
TW478042B (en) 2002-03-01

Similar Documents

Publication Publication Date Title
JP4936590B2 (ja) 侵食およびディッシングが低減された高スループット銅cmp
US6638143B2 (en) Ion exchange materials for chemical mechanical polishing
US6524167B1 (en) Method and composition for the selective removal of residual materials and barrier materials during substrate planarization
US6656842B2 (en) Barrier layer buffing after Cu CMP
US6790768B2 (en) Methods and apparatus for polishing substrates comprising conductive and dielectric materials with reduced topographical defects
US6709316B1 (en) Method and apparatus for two-step barrier layer polishing
US6750128B2 (en) Methods of polishing, interconnect-fabrication, and producing semiconductor devices
US7104869B2 (en) Barrier removal at low polish pressure
US7022608B2 (en) Method and composition for the removal of residual materials during substrate planarization
US8586481B2 (en) Chemical planarization of copper wafer polishing
US7012025B2 (en) Tantalum removal during chemical mechanical polishing
US6783432B2 (en) Additives for pressure sensitive polishing compositions
US20060144825A1 (en) Dual reduced agents for barrier removal in chemical mechanical polishing
KR20030078002A (ko) 반도체 장치의 제조 방법
US6872329B2 (en) Chemical mechanical polishing composition and process
JP2000183003A (ja) 銅系金属用研磨組成物および半導体装置の製造方法
US20030022801A1 (en) Selective removal of tantalum-containing barrier layer during metal CMP title
US6719920B2 (en) Slurry for polishing a barrier layer
WO2006042466A1 (en) The system, method and abrasive slurry for chemical mechanical polishing
US6653242B1 (en) Solution to metal re-deposition during substrate planarization
US20020173221A1 (en) Method and apparatus for two-step polishing
US6620027B2 (en) Method and apparatus for hard pad polishing
JP2004128112A (ja) 半導体装置の製造方法
TWI408739B (zh) 化學機械拋光系統、方法以及研磨劑
JP2001326198A (ja) 銅系金属用研磨組成物、銅拡散防止材料用研磨組成物および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101210

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110415

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110420

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110516

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110519

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees