KR100751985B1 - 부식 및 디싱이 감소되는 고수율 구리 화학 기계적 연마(cmp) 방법 - Google Patents

부식 및 디싱이 감소되는 고수율 구리 화학 기계적 연마(cmp) 방법 Download PDF

Info

Publication number
KR100751985B1
KR100751985B1 KR1020000079687A KR20000079687A KR100751985B1 KR 100751985 B1 KR100751985 B1 KR 100751985B1 KR 1020000079687 A KR1020000079687 A KR 1020000079687A KR 20000079687 A KR20000079687 A KR 20000079687A KR 100751985 B1 KR100751985 B1 KR 100751985B1
Authority
KR
South Korea
Prior art keywords
polishing
substrate surface
copper
delete delete
removal rate
Prior art date
Application number
KR1020000079687A
Other languages
English (en)
Other versions
KR20020010440A (ko
Inventor
시지안 리
프레드씨. 레데커
존엠. 화이트
라민 에마니
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20020010440A publication Critical patent/KR20020010440A/ko
Application granted granted Critical
Publication of KR100751985B1 publication Critical patent/KR100751985B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B57/00Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents
    • B24B57/02Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents for feeding of fluid, sprayed, pulverised, or liquefied grinding, polishing or lapping agents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

다단계 연마 기술에 의하여 마모 및 디싱(dishing)이 감소되는 구리 연마 방법이 제공된다. 본 발명의 일 특징에서, 구리층은 제 1제거율로 연마되고 다음에 상기 제 1제거율보다 낮은 제 2제거율로 연마된다. 다른 특징으로서, 하나 이상의 프로세서에 의하여 수행될 때, 하나 이상의 프로세서가 연마 시스템을 제어하여 제 1제거율로 제 1플래튼 상의 기판 표면을 연마하고, 제 1제거율보다 작은 제 2제거율로 제 2플래튼상의 기판 표면을 연마하도록 설정된 명령을 가진 컴퓨터 판독가능 매체가 제공된다. 본 발명의 다른 실시예는 플래튼 회전 속도를 제어하고; 활성 화학제의 농도를 증가시키고; 그리고 기판사이의 연마 패드를 세정함으로써 디싱을 감소시킨다. 실시예는 또한 화학 작용제의 유속을 증가시키거나 또는 분당 최고 약 200Å로 정적 제거율을 제어하고 그리고 화학 작용제를 재순환시킴으로써 CMP 중에 입자를 제거하는 것을 포함한다. 실시예는 또한 정적 제거율을 감소시키기 위하여 각각의 연마 단계 후에 연마 패드 및/또는 기판 표면을 억제제에 노출시키는 것을 포함한다.

Description

부식 및 디싱이 감소되는 고수율 구리 화학 기계적 연마(CMP) 방법 {HIGH THROUGH-PUT COPPER CMP WITH REDUCED EROSION AND DISHING}
도 1-도 4는 본 발명의 실시예에 따른 방법의 순차적인 단계를 나타낸 도면.
도 5는 본 발명의 실시예에 따른 CMP 시스템을 제어하기 위한 컴퓨터 시스템의 블록도.
본 발명은 평탄화된 반도체 장치에서 구리(Cu) 및/또는 구리합금 금속화(metalization)에 관한 것이다.
초대규모 집적회로와 연관된 고밀도 및 고성능에 대한 점차적인 요구는 상호접속(interconnection) 기술의 변화를 민감하게 요구한다. 이러한 점차적인 요구는 특히 마이크론 이하의 비아(via), 접촉부(contact) 및 트렌치가 최소화에 의해 제공된 높은 종횡비를 가지는 응용에서, 낮은 RC(저항 및 커패시턴스) 상호접속 패턴을 제공한다는 점에서 만족시키기가 곤란하다.
종래의 반도체 장치는 반도체 기판, 전형적으로 도핑된 단결정 실리콘 및 다수의 순차적으로 형성된 유전체층 및 도전 패턴을 포함한다. 집적회로는 내부배선 공간에 의하여 분리된 도전 라인 및 다수의 상호접속 라인을 포함하는 다수의 도전 패턴을 포함하도록 형성된다. 전형적으로, 다른 층상의 도전 패턴은 비아 홀을 충전하는 도전 플러그에 의해 전기적으로 접속되는 반면에, 접촉 홀을 충전하는 도전 플러그는 소스/드레인 영역과 같은 반도체 기판상의 활성영역과 전기 접촉을 형성한다. 도전 라인은 반도체 기판에 대하여 거의 수평으로 연장되는 트렌치내에 형성된다. 5 레벨 이상의 금속화를 포함하는 반도체 "칩"은 마이크론이하의 레벨로 장치의 기하학적 구조가 수축됨에 따라 일반적으로 널리 사용된다.
비아 홀을 충전하는 도전 플러그는 적어도 하나의 도전 패턴을 포함하는 도전층상에 유전체층을 증착하고, 종래의 포토리소그라피 및 에칭 기술에 의하여 유전체층의 개구부를 형성하며, 텅스텐(W)과 같은 도전재료로 개구부를 충전함으로써 형성된다. 유전체 내부층의 표면상의 과잉 도전재료는 화학기계적 연마(CMP)에 의해 제거된다. 이러한 방법중 한 방법은 다마신으로서 공지되어 있으며 유전체 내부층내에 개구부를 형성하는 단계와 이 개구부내에 금속을 충전하는 단계를 포함한다. 듀얼 다마신 기술은 상부 트렌치부와 연결되어 있는 하부 접촉부 또는 비아 홀부를 포함하는 개구부를 형성하는 단계를 포함한다. 전체 개구부는 도전 라인과의 전기접촉으로 도전 플러그를 동시에 형성하기 위하여 도전 금속, 전형적으로 금속으로 충전된다.
구리(Cu) 및 구리합금은 상호접속 금속화에서 알루미늄(Al)을 대체하기 위한 후보로써 고려할만한 대상이다. 구리 및 구리합금은 저가로 용이하게 처리할 수 있으며 알루니늄보다 낮은 저항성을 가진다. 더욱이, 구리 및 구리합금은 텅스텐보다 개선된 전기적 특성을 가지며, 이에 따라 도전 플러그 뿐만 아니라 도전 배선으로써 사용하기에 적합하다.
구리 및 구리 합금 플러그 및 배선을 형성하기 위한 방법은 다마신 구조의 사용을 포함한다. 그러나, 이산화실리콘과 같은 유전체층 재료를 통한 구리의 확산으로 인하여, 구리 상호접속 구조에 대한 확산 장벽층은 구리 또는 구리합금 상호접속 구조 및 주변 유전체 재료층 사이에 제공된다. 전형적인 확산 장벽금속은 탄탈(Ta), 탄탈 질화물(TaN), 티타늄 질화물(TiN), 티타늄-텅스텐(TiW), 텅스텐(W), 텅스텐 질화물(WN), 티타늄-티타늄 질화물(Ti-TiN), 티타늄 실리콘 질화물(TiSiN), 텅스텐 실리콘 질화물(WSiN), 탄탈 실리콘 질화물(TaSiN) 및 구리 및 구리합금을 위한 실리콘 질화물을 포함한다. 구리를 캡슐화하기 위한 장벽층의 사용은 구리 및 유전체 내부층 사이의 인터페이스에 제한되지 않고 다른 금속과의 인터페이스를 포함한다.
종래의 연마 기술에 있어서, 기판 캐리어 어셈블리는 연마 장치에서 연마 패드와의 접촉시 회전된다. 연마 패드는 회전 턴테이블(turntable) 또는 플래튼(platen) 상에 증착되어, 외부 구동력에 의하여 구동되는 회전 연마 테이블 위에서 이동한다. 기판은 전형적으로 연마 패드에 대하여 기판을 이동시키는 제어가능한 압력을 제공하는 캐리어 상에 장착된다. 따라서, CMP 장치는 기판 및 연마 패드 사이에 힘을 가하는 동안 화학적 활동도 및 기계적 활동도 양자에 영향을 미치기 위하여 연마제 입자를 함유하거나 함유하지 않는 반응성 용액의 연마 화학 작용제를 분산시키면서 각각의 박막 반도체 기판 및 연마 패드 사이에 연마 또는 마찰 운동을 수행한다.
연마 슬러리 처리에 사용되는 종래의 연마 패드는 폴리우레탄과 같은 다공 중합표면을 포함하며, 연마 슬러리는 연마를 위하여 이용되는 특정 재료에 따라 변화한다. 기본적으로, 연마 슬러리는 중합 표면의 구멍내에 통합되는 반면에, 홈은 연마되는 기판에 연마 슬러리를 이동시킨다. CMP 슬러리 처리에 사용하기 위한 연마 패드는 Krywanczylk등의 미국특허 제5,842,910호에 개시되어 있다.
전술한 연마 슬러리형 연마 패드로부터의 다른 형태의 물품은 고정된 연마 물품, 예컨대 고정된 연마 패드이다. 이러한 고정된 연마 물품은 그에 부착된 다수의 기하학적 구조의 마찰 합성 엘리먼트를 가진 지지 시트(backing sheet)를 포함한다. 연마 엘리먼트는 전형적으로 바인더, 예컨대 중합 바인더로 다수의 연마 입자를 포함한다. 고정 연마 물품을 사용하여 연마하는 동안, CMP에 의해 처리되는 기판은 고정된 연마 엘리먼트에 의하여 마멸되어, 연마 입자의 노출을 유지한다. 따라서, 고정된 연마 입자를 사용하여 연마하는 동안, 화학 작용제는 화학적 활동도를 제공하기 위하여 분산되는 반면에, 기계적 활동도는 연마되는 기판을 연마하기 위하여 사용되는 연마 입자 및 고정된 연마 엘리먼트에 의하여 제공된다. 고정된 연마 물품은 Rutherford 등의 미국특허 제5,692,950호, Calhoun의 미국특허 제5,820,450호, Haas 등의 미국특허 제 5,453,312호 및 Hibbard 등의 미국특허 제5,454,844호에 개시되어 있다.
구리 또는 구리합금 피쳐(feature)가 조밀한(dense) 어레이 상에서 연장되는 표면과 기판 표면의 필드 전반에 걸쳐 높은 표면 평탄화를 달성도록 다마신 상감의 연마에 의해 구리 또는 구리합금 표면을 평탄화하는 것은 매우 어렵다. 구리 또는 구리합금의 조밀한 어레이는 트렌치가 초기에 형성되는 다마신 기술에 의하여 실리콘 산화물층과 같은 유전체층 내에 형성된다. 탄탈함유층, 예컨대 탄탈(Ta) 또는 탄탈 질화물(TaN)과 같은 장벽층은 트렌치의 노출된 표면과 유전체층의 상부면 상에 컨포멀(conformal)하게 증착된다. 구리 또는 구리합금은 약 8000Å 내지 약 18000Å의 두께로 전기도금, 무전해 도금, 물리 기상증착(PVD) 또는 화학 기상증착(CVD)에 의하여 증착된다.
구리 또는 구리합금 및 장벽층을 유전체층으로부터 제거하기 위하여 화학 작용제 및 연마입자의 혼합물을 사용함으로써, 연마는 과잉 구리 또는 구리합금을 제거하고 장벽층 상에서 중지된 후 장벽층을 제거한다. 과잉 구리 또는 구리합금은 기판표면 상에 형성된 피쳐를 충전하는데 필요한 양을 초과하여 기판 상에 증착된 재료이다.
부식 및 디싱은 구리 금속화 공정 후에 기판 표면을 평탄화할 때 발생한다. 디싱은 기판표면 상에 형성된 구리 및 구리합금층의 피쳐에서 오목 또는 함몰부와 같은 기하학적인 결함의 형성이다. 디싱은 다음의 포토리소그라피 단계동안 고해상도 라인을 인쇄하는 능력에 손상을 입히는 비평탄화 표면을 유발하여 기판 및 장치 피쳐의 다음 표면의 기하학적인 피쳐에 결정적으로 영향을 미친다. 디싱은 구리와 같은 높은 도전재료를 사용하는 장점과 대조적으로 도전성을 감소시키고 장치의 저항을 증가시킴으로써 장치의 성능에 영향을 미친다. 디싱은 다음 연마 단계에서 장벽층의 비균일한 제거를 유발한다. 부식은 기판표면 상에 형성된 유전체 재료 주변 피쳐를 초과 제거한 것이다.
따라서, 본 발명의 목적은 기판의 부식 및 디싱을 최소화하여 높은 표면 평탄화를 달성하는 구리 또는 구리합금의 고생산 스루폿 연마를 수행하는데 있다.
본 발명의 일 특징은 표면결함 및 표면 부식을 감소시키면서 구리 및 구리합금과 같은 평탄화 금속을 포함하는 기판 표면을 평탄화하기 위한 방법 및 장치를 제공한다.
본 발명의 일특징에 있어서, 본 발명은 제 1제거율로 증착된 구리 또는 구리합금층을 감소시키기 위하여 제 1 플래튼 상의 기판 표면을 연마하는 단계와 제 1 제거율보다 낮은 제 2 제거율로 구리 또는 구리합금층을 제거하기 위하여 제 2플래튼 상의 기판을 연마하는 단계를 포함하는 기판 평탄화 방법을 제공한다.
본 발명의 다른 특징에 있어서, 컴퓨터 판독가능 매체는 하나 이상의 프로세서에 의하여 실행될 때 하나 이상의 프로세서가 제 1 플래튼 상에서 제 1 제어율로 기판표면을 연마하고 제 2 플래튼상에서의 제 1 제거율보다 낮은 제 2 제어율로 기판표면을 연마하기 위하여 연마 시스템을 제어하도록 설정된 명령이 제공된다.
여기에 기술된 본 발명의 실시예는 서브마이크론 범위의 피쳐 크기를 가진 신뢰성 있는 상호접속 패턴에 대한 요구를 증가시키고 부식 및 디싱을 감소시키면서 고생산 수율으로 피쳐를 포함하는 구리 또는 구리합금을 가진 기판표면을 효율적으로 평탄화할 수 있다. 본 명세서 전반에 걸쳐 사용되는 바와 같이, 구리(Cu)는 고순도 성분의 구리 뿐만 아니라 구리계 합금, 예컨대 적어도 약 80 wt% 구리를 포함하는 구리계 합금을 포함하도록 한다.
여기에 기술된 본 발명의 실시예는 부식 및 디싱을 최소화 또는 감소시키는 순차적인 연마 단계를 포함하는 다단계 공정에서 유리하게 사용될 수 있다. 연마 단계는 장벽층상에서 중지될 수 있으며 고정된 연마 기술에서 사용될 수 있다. 연마 슬러리는 장벽층을 제거하기 위한 연마 공정에서 사용될 수 있다.
본 발명의 다단계 방법은 구리 또는 구리합금의 조밀한 어레이, 예컨대 개방 필드에 의해 구분된 라인을 평탄화할 때 부식 및 디싱 손상을 유발하는 인자에 대한 연구로부터 발생하였다. 용어 " 조밀한 어레이"는 약 100마이크론 이하의 다양한 거리 만큼 이격된 금속 피쳐를 포함하도록 하며, 용어 "개방 필드"는 금속 피쳐없이 약 100 마이크론을 초과하여 연장되는 필드를 포함하도록 의도된다.
본 발명의 일 실시예는 지나친 벌크 구리 또는 구리합금의 대부분을 제거하기 위하여 제 1 제거율로 기판 표면을 연마하는 단계와 제 1 제거율보다 낮은 제 2 제거율로 기판표면을 연마하는 단계를 포함한다. 제 2 제거율을 가진 연마 기술은 장벽에서 중지된다.
연마 단계는 제 1 및 제 2회전, 정지 또는 선형 플래튼 상에서 수행되며, 양 연마 공정은 고정된 연마 패드를 사용하거나 또는 연마제 또는 무연마제 화학 작용제를 사용하는 종래의 비고정 연마 패드를 사용한다. 여기에 기술된 방법에 따른 기판 표면을 연마할 수 있는 적절한 화학 기계적 연마 장치의 예가 이하에서 상세히 기술될 것이다.
탄탈 또는 탄탈 질화물과 같은 장벽층 재료는 연마 슬러리를 사용하여 제 3 회전, 순환 또는 선형 연마 패드 상에서 제거될 수 있다. 적정 장벽 제거기술은 1999년 9월 22일에 출원된 미국특허 출원번호 제 09/401,643호와 2000년 5월 11일에 출원된 미국특허 출원번호 제 09/569,968호에 개시되어 있으며, 이 특허출원의 전체 내용은 여기에 참조에 의하여 통합된다. 유전체층은 기판 표면상의 긁힘 및 결함을 감소 또는 제거하는 완충 역할을 한다.
여기에 기술된 방법의 실시예는 기판 표면의 부식 및 디싱을 최소 또는 감소시키기 위하여 다단계 공정에 의하여 구리 또는 구리합금 금속막을 평탄화하기 위하여 사용될 수 있다. 기판 표면의 부식 및 디싱에 대한 최소화 또는 감소는 마이크론 이하의 범위, 즉 약 0.1 마이크론과 같은 약 0.2 마이크론 이하의 범위의 크기를 가지는 금속 피쳐를 형성하기 위하여 종래의 포토리소그라피 기술을 사용하여 달성된다.
전형적인 구리 금속화 또는 상호접속 시스템은 기판상에 유전체층을 증착하는 단계, 유전체층 내에 개구부, 즉 다마신 개구부를 형성하는 단계, 재료, 즉 TaN 또는 Ta을 포함하는 탄탈과 같은 확산장벽을 증착하는 단계 및 구리 또는 구리합금으로 개구부를 충전하는 단계를 포함한다. 유리하게, 유전체층의 개구부는 시드층을 초기에 증착한 다음에, 약 8,000Å 내지 약 18,000Å의 두께에서 구리 또는 구리합금층을 전기도금 또는 무전해 도금함으로써 충전될 수 있다. 다마신 개구부는 약 50℃ 내지 약 150℃ 사이의 온도에서 PVD를 수행하고 약 200℃의 온도에서 CVD를 수행함으로써 구리 또는 구리합금이 충전될 수 있다.
종래의 기판 및 유전체 재료는 본 발명에서 사용된다. 예컨대, 기판은 단결정 실리콘 또는 갈륨 비화물로 도핑될 수 있다. 유전체층은 반도체 장치의 제조시 사용되는 다양한 유전체 재료 중 일부를 포함할 수 있다. 예컨대, 이산화실리콘, 인-실리케이트-유리(PSG), 붕소 도핑 인-실리케이트-유리(BPSG) 및 테트라틸 오소실리케이트(TEOS)로부터 유도된 이산화실리콘 또는 플라즈마 강화 화학기상증착(PECVD)에 의한 실란이 사용될 수 있다. 본 발명에 따른 유전체층은 폴리이미드와 같은 중합체와 예컨대 캘리포니아 산타클라라에 위치한 어플라이드 머티어리얼스로부터 판매되는 상표명 블랙 다이아몬드와 같은 탄소 함유 이산화실리콘을 포함할 수 있다. 개구부는 종래의 포토리소그라피 및 에칭 기술에 의해 유전체층 내에 형성된다.
구리 또는 구리합금 금속화된 기판표면은 우선 벌크 구리 또는 벌크 구리합금의 제거를 위하여 제 1 제거율로 연마된다. 기판은 회전, 순환 및 선형 플래튼상에 장착된 연마 패드상에서 연마된다. 제 1 제거율은 고속 수율을 위한 고속 제거율, 예컨대 분당 약 5,000Å보다 큰 제거율이다. 구리 또는 구리합금 금속화 표면은 약 500Å 내지 약 3,000Å의 두께로 연마된다. CMP는 화학적 반응 및 기계적 연마의 결합을 포함한다.
연마 공정은 연마 패드, 예컨대 연마 패드 내에 배치된 고정 연마 엘리먼트 또는 포스트에 의하여 기계적으로 문질러서 벗겨지는 금속, 즉 구리 또는 구리합금의 표면을 산화시키는 화학 반응을 포함한다. 적절한 연마조건 및 화학 작용제는 특정 위치에 용이하게 결정될 수 있다.
적절한 화학 작용제는 US 특허 5,840,629호에서 Carpio에 의해 개시된 것으 로 나트륨 크로메이트 테트라히드레이트, 및/또는 US 특허 5,897,375호에서 Watts 등에 의해 개시된 것으로 암모늄 시트레이트와 같은 카르복실레이트 염을 포함할 수 있다. 바람직하게는, 트리아졸 또는 트리아졸 유도체와 같은 억제제, 예를 들어, 1,2,4-트리아졸 또는 벤조트리아졸을 사용할 수 있다. 또한 화학 작용제는 탈이온수 또는 알콜과 같은 용매를 포함할 수 있다.
예를 들어, 이산화 실리콘 유전체층 및 TaN 장벽층을 포함하는 구리 금속화에서, 제 1 연마 공정의 화학 작용제는 0.5wt% 내지 10wt% 사이, 예를 들어 약 6 wt%의 과산화수소와 같은 산화제, 약 0.05wt% 내지 약 0.20wt%, 예를 들어 약 0.15wt%의 5-메틸 벤조트리아졸과 같은 억제제, 약 0.5wt% 내지 약 5.0wt%, 예를 들어 약 3wt%의 이미노디아세트산(iminodiaetic acid)과 같은 킬레이트화제(chelating agent), 및 약 3.0wt% 내지 약 15.0wt% 사이, 예를 들어 9.0wt%의 암모늄 하이드로겐 포스페이트(ammonium hydrogen phosphate)와 같은 또다른 킬레이트화제, 및 그 나머지로는 밸런스 탈이온수(deionized water)를 포함할 수 있다. 전형적으로 압력은 약 3psi이나 조성물 및 원하는 제거율에 따라 변할 수 있다. 제 1 연마 단계에서 벌크 구리 또는 구리 합금층을 연마시에, Cu의 보호 영역에서 pH 및 산화-환원 전위를 갖도록 연마 조성물을 공식화하는 것이 바람직하다. 약 3 내지 약 10 사이의 pH, 바람직하게는 약 5 내지 약 8 사이의 pH가 조성물의 일면으로 사용된다. 다른 적절한 화학 작용제는 2000년 4월 5일 출원된 공동 계류중인 미국 출원 번호 09/543,777호 및 2000년 4월 6일 출원된 공동 계류중인 미국 출원 번호 09/544,281호에 개시되어 있다.
억제제 농도는 정적 제거율을 제어하기 위해 본 발명의 전체 연마 단계를 통해 전략적으로 조절될 수 있다. 예를 들어, 정적 제거율은 억제제 양을 증가시킴으로써 감소될 수 있고, 그에 의해 화학 작용제의 킬레이트화제 성분에 의해 구리 또는 구리 합금의 화학적 합성물을 감소시킨다.
장벽층 위에 있는 벌크 구리 또는 구리 합금의 나머지, 또는 잔재하는 구리 또는 구리 합금은, 전형적으로 약 500Å 내지 약 3,000Å 사이의 두께를 포함한다. 잔재하는 구리 또는 구리 합금은 회전, 정지에 따라 기판을 연마하거나 또는 고정 연마제 연마 패드와 같은 선형 연마 패드, 및 탄탈 또는 탄탈 질화물과 같은 탄탈을 함유한 장벽층에 대해 높은 선택성을 갖는 화학 작용제를 사용하여 장벽층에서 중지가 이루어지게 함으로써 제 2 연마 공정에 의해 제거된다.
제 2 연마 공정의 제 2 제거율은 제 1 연마 단계에서 보다 작게 행해진다. 또한 제 2 제거율은 분당 약 250Å 내지 분당 약 3,000Å 사이이다. 또한 제 2 제거율은 압력 감소처럼 조건을 적절하게 조절함으로써, 예를 들어 약 3psi를 넘지 않는 압력을 사용함으로써 제 1 제거율보다 감소될 수 있다. 제 2 제거율은 약 0.3wt 내지 약 6.0wt% 사이, 예를 들어 약 3wt%의 과산화수소와 같은 산화제, 약 0.03wt% 내지 약 0.5wt% 사이, 예를 들어 약 0.06wt%의 5-메틸-벤조트리아졸과 같은 억제제, 약 0.25wt% 내지 약 5.0wt% 사이, 예를 들어 약 1.0wt%의 이미노디아세트산과 같은 킬레이트화제, 약 1.0wt% 내지 약 6wt%, 예를 들어 약 3wt%의 암모늄 하이드로겐 포스페이트(ammonium hydrogen phosphate)와 같은 또다른 킬레이트화제, 및 그 나머지로는 밸런스 탈이온수(deionized water)를 사용함으로써, 제 1 제거율보다 작게 할 수 있다. 압력은 전형적으로 약 2psi 이나, 조성물 및 원하는 제거율에 따라 변할 수 있다. 제 2 연마 공정 단계에서 구리 또는 구리 합금층의 연마시에, Cu의 보호 영역에서 pH 및 산화-환원 전위를 갖는 연마 조성물을 공식화하는 것이 바람직하다. 약 3 내지 약 10 사이의 pH, 바람직하게는 약 5 내지 약 8 사이의 pH가 조성물의 일면에서 사용된다. 다른 적절한 화학 작용제는 2000년 4월 5일 출원된 공동 계류중인 미국 출원 번호 09/543,777호 및 2000년 4월 6일 출원된 공동 계류중인 미국 출원 번호 09/544,281호에 개시되어 있다.
제 2 제거율을 위해 사용되는 화학 작용제는 구리 또는 구리 합금의 완벽한 제거 및 장벽층 제거가 최소화되도록 Ta 또는 TaN 장벽층 상에서 중지가 이루어질 수 있도록 Ta 또는 TaN 장벽 금속층에 대해 높은 선택성을 가질 수 있다. 구리 또는 구리 합금 및 탄탈의 선택성은 구리 대 탄탈의 제거율이 약 10:1(Cu:Ta), 전형적으로는 약 100:1(Cu:Ta) 이상일 수 있다.
Ta 또는 TaN 장벽층에 도달할 때의 연마 엔드포인트는 본 명세서에서 참조로 하는 미국 특허 5,893,796호에 개시된 레이저 간섭계 기술과 같은 종래의 광학 시스템을 사용하여 정확하게 측정할 수 있다. 캘리포니아 산타클라라에 있는 Applied Materials, Inc.에서 판매하는 In Situ Ray Minitor(ISRM®)시스템이 엔드 포인트를 측정하여, 과도한 연마를 상당히 최소화시키는데 사용될 수 있다.
다음 Ta 또는 TaN 장벽층과 같은 장벽층은 산화실리콘 유전체층, 장벽층 및 구리 또는 구리 합금들 사이에서는 역선택성(reversed selectivity)을 갖는 조건하에서 제거된다. 제거율 또는 탄탈과 같은 장벽층의 선택성은 탄탈 대 유전체층(DL)의 제거율이 약 10:1(Ta:DL) 이상일 수 있다. 적절한 장벽 제거 공정의 예는 1999년 9월 22일 출원된 계류중인 미국 특허 출원 번호 09/401,643호, 및 2000년 5월 11일 출원된 공동 계류중인 미국 특허 출원 번호 09/569,968호에 개시되어 있다.
본 발명의 실시예는 디싱(dishing) 및 부식을 최소화시키기 위한 추가의 정련(refinement)을 포함한다. 디싱은 1개 이상의 처리 공정 피쳐 또는 변수를 제어함으로써 제 1 및/또는 제 2 연마 단계 동안 제어될 수 있음이 발견되었다.
예를 들어, 본 발명의 실시예는 약 50℃ 이하, 바람직하게는 약 44℃의 온도에서 연마 패드 표면을 제어하는 단계를 포함하며, 60rpm 이하로 플래튼 회전 속도, 또는 초당 30인치 이하로 선형 패드 회전 속도를 감소시킴으로써, 정적 제거 및, 디싱을 감소시키게 된다. 정적 제거율은 연마과정 동안 발생된 연마 부산물이 제거될 수 없는, 예를 들어 분해될 수 없는 범위로는 감소되지 않는 것이 바람직하다.
연마과정 동안 발생된 연마 부산물은 소비되는 비용을 감소시키기 위해 재활용 또는 재순환될 수 있는 화학 작용제의 빠른 흐름으로 방출될 수 있다. 화학 작용제는 분당 300 밀리미터 이상의 흐름속도로 연마 패드 및/또는 기판 표면으로 유도될 수 있다.
또한 구리 또는 구리 합금 리세스, 즉 디싱은 구리 또는 구리 합금 표면에 접하는 연마제 연마 패드의 평탄 포스트의 상부 상에서 화학적 결핍(starvation)을 감소시킴으로써 감소될 수 있다. 종래의 고정 연마제 연마 패드는 고정된 다수의 연마제 복합 부재를 포함하며, 각각은 중합 바인더(polymeric binder)로 분산되는 연마제 입자를 포함하며, 종종 포스트(post)로 간주된다. 이러한 포스트는 일반적으로 약 30 내지 약 40 마이크론의 높이를 갖고, 실린더 형태인 경우에는, 약 200 마이크론의 직경을 갖고, 약 10% 내지 약 25%의 콘택 영역비를 갖는다. 포스트는 다각형, 원형 및 타원형과 같은 다양한 기학학적 구조의 형상으로 형성될 수 있다. 본 출원에서 사용되는 것처럼, 직경이란 용어는 연마 처리되는 표면을 면하는 포스트의 상부 작업 표면의 가장 큰 단면 치수를 나타낸 것이다.
화학적 결핍(starvation)은 포스트 수를 증가시킴으로써 약 10% 내지 약 25%의 거의 동일한 콘택 영역비를 유지하면서 포스트의 직경을 감소시킴으로써 감소될 수 있다. 따라서, 본 발명의 실시예는 약 75 마이크론 내지 약 150 마이크론, 예를 들어 약 100 마이크론 내지 약 150 마이크론의 직경을 갖는 연마제 포스트를 포함하는 고정 연마제 연마 패드를 사용하여 제 1 및 제 2 연마 단계를 행하여 화학적 결핍, 즉 디싱이 감소되는 것을 포함한다.
또한 제 1 및 제 2 연마 단계 동안 디싱은 연마제 포스트가 부착되는 지지 시트의 단단함 또는 강성을 증가시킴으로써 감소될 수 있다. 이는 적절한 영률(Young's Modulus)(탄성 모듈)을 갖는 지지 시트 물질을 선택함으로써 달성될 수 있다. 다른 방안으로, 종래의 지지 시트, 예를 들면 폴리탄산에스테르 지지 시트의 두께는 패드 연성을 감소시키기 위해 증가될 수 있어, 조밀한 어레이 내에서 압력이 감소되어 디싱이 감소된다. 예를 들어 적절한 패드는 약 40 마이크론 이하의 두께를 갖는 지지 시트에 부착된 연마제 포스트를 갖는 패드이다.
또한 디싱은 제 1 및 제 2 연마 단계 동안 화학 작용제에서의 억제제 양을 증가시킴으로써 약 600Å 이하로 감소될 수 있다. 따라서, 본 발명의 실시예는 약 0.2 내지 약 1.0wt%의 억제제, 예를 들면 5-메틸 벤조트리아졸 및 1개 이상의 아졸기를 함유한 다른 성분을 포함하는 화학 작용제를 사용하여 제 2 연마 단계를 수행하는 단계를 포함한다.
또한 디싱에서의 개선은 화학 작용제의 활성 성분의 농도를 증가시킴으로써, 예를 들면 약 3배로 증가시킴으로써 달성될 수 있다.
본 발명의 실시예는 분당 약 300 밀리미터 이상의 흐름속도로 기판 및/또는 연마 패드에 화학 작용제를 흘려보냄으로써 연마 단계 (a) 및 (b) 동안 발생된 입자를 효과적으로 제거하고, 화학 작용제를 재순환시키는 단계를 포함한다. 이러한 입자의 제거는 분당 약 200Å 이하, 바람직하게는 분당 약 150Å 이하로 정적 제거율을 유지함으로써 달성될 수 있다.
디싱 및 부식을 감소시키는 또다른 이점은, 제 2 플래튼 상에 제 2 연마단계를 시작하기 전에 제 1 플래튼 상에 제 1 연마 단계를 완료할 때 그리고 다른 플래튼상에 배리어층 제거를 시작하기 전에 제 2 연마 단계를 완료할 때, 벤조트리아졸과 같은 반응 억제제에 기판 표면 및/또는 연마 패드를 적용하거나 노출시킴으로써, 정적 제거를 피하면서 연마 부스러기를 효과적으로 제거하는 본 발명의 실시예에서 달성된다. 따라서, 예를 들면 5-메틸 벤조트라이졸과, 적어도 하나의 탈이온수와 적어도 하나의 아졸 그룹을 함유하는 다른 합성물을 포함하는 0.2 wt.% 내지 1.0wt.% 사이의 반응 억제제를 포함하는 용액이 적용될 수 있다. 연마 단계의 종료시에 탈이온수에 대한 반응 억제제의 사용은 다음 단계를 시작하기에 앞서 비교적 청결하고 낮은 결함 기판을 제공하기 위하여 부적절한 정적 제거를 효과적으로 방지한다.
본 발명의 실시예는 유사한 특징들이 유사한 동일 부호로 지지되어 있는 도 1-4에 개략적으로 도시되어 있다. 도 1을 참조하면, 유전층(10), 예를 들면 실리콘 산화물은 기판(도시하지 않음) 위에 형성되어 있다. 복수의 개구(11)는 도전 라인의 조밀한 어레이가 개방 필드(B)에 인접한 지정된 영역(A)에 형성된다. 배리어층(12), 예를 들면 TaN이 실리콘 산화물 유전층(10)의 상부면과 개구부상에 라이닝으로 증착된다. 전형적으로, 개구(11)는 약 1마이크론 이하, 예를 들면 0.2 마이크론 이하로 약 0.1마이크론 정도의 간격 C로 이격되어 있다. 구리층(13)은 약 8,000 내지 18,000 Å 사이의 두께 D로 증착된다.
도 2를 참조하면, 제1 연마 단계는 분당 5,000Å을 초과하는 제거율로 약 500Å 내지 3,000Å 사이의 두께로 구리층(13)을 감소시키기 위하여 수행된다.
도 3에 도시된 바와 같이, 제 2 연마 단계는 TaN 배리어층(12)에 대해 높은 선택도로 수행되어, TaN 배리어층(12) 상에서 중지된다.
도 4에 도시된 바와 같이, 스크래칭이나 결함을 제거하거나 감소시키기 위하여 TaN층(12)을 제거하고 실리콘 산화물 표면을 버핑(buffing)하기 위하여, 역선택도로, 버핑이 행해지고, 그로 인해 평탄화가 완료된다. 그 결과로 형성된 구리 상호접속 구조는 개방 필드B에 의해 경계진 구리 라인(13)의 조밀한 어레이(A)를 포함한다. 상부면(40)은 사실상 디싱이나 부식없이 아주 높은 평탄화 정도를 나타낸다.
본 발명의 일 특징은 기판을 평탄화하기 위한 CMP를 제어하기 위한 컴퓨터 시스템의 사용에 관한 것이다. 도 5는 CMP 시스템(122)을 제어하기 위한 소프트웨어를 실행하도록 구성된 범용 컴퓨터 시스템(100)을 도시한다. 컴퓨터 시스템(100)은 컴퓨터(102), 하나 이상의 디스플레이 장치(104), 및 하나 이상의 입력 장치(106)를 포함한다. 컴퓨터(102)는 인텔 486 마이크로프로세서와 같은 중앙 처리 장치(CPU)(108), 메모리(110) 및 수치연산 코프로세서, 파워 서플라이 등과 같은 분류된 지지회로(112)를 포함한다. 이러한 컴퓨터 시스템은 퍼스날 컴퓨터로서 널리 알려져 있으나; 본 발명은 퍼스날 컴퓨터에 한정되는 것은 아니며, 실제로 워크스테이션, 미니컴퓨터, 메인프레임, 및 슈퍼컴퓨터상에서 실행될 수 있다. 이러한 컴퓨터에 사용된 입력 장치(106)는 키보드, 마우스, 트랙볼 등을 포함한다. 디스플레이 장치(104)는 컴퓨터 모니터, 프린터 및 플로터를 포함한다.
컴퓨터 시스템(100)은 랜덤 액세스 메모리(RAM)이나 CPU(108)에 의해 실행되는 정보 및 명령을 저장하기 위한 다른 동적 저장 장치를 포함한다. 메모리(110)는 CPU(108)에 의해 실행되는 명령의 실행 동안 일시적인 변수나 다른 중간 정보를 저장하는데 사용될 수 있다. 메모리(110)는 판독 전용 메모리(ROM)나 또는 CPU(108)에 대한 정적 정보 및 명령을 저장하기 위한 다른 정적 저장 장치를 더 포함한다. 메모리(110)는 또한 정보 및 명령을 저장하기 위해 제공된 자기 디스크나 광 디스크와 같은 저장 장치를 포함할 수 있다.
인터페이스(124)는 컴퓨터 시스템(100)이 CMP 시스템(122), 특히 CMP 시스템 제어기(154)와 통신하는 것을 허용한다. CMP 시스템(122)은 소형 패드나 대형 패드 시스템, 또는 선형 벨트 연마 시스템일 수 있다. 설명을 위해, 소형 패드 시스템이 도시된다. 소형 패드 시스템은 일반적으로 그 안에 회전판(128)을 회전가능하게 지지하기 위한 베이스(126), 및 회전판(128) 위로 현수되고 크로스 아암(132)상에 지지되는 관형 연마 아암(130)을 포함한다. 회전판은 바람직하게는 그 상부면에 고정된 대응 패드를 포함한다. 연마될 상부면(138)을 가지는 기판(136)은 기판이 연마될 때 연마 아래에 적절히 기판을 유지하기 위하여 연마 패드 상에 놓여진다. 그 하부 개방 단부(142) 위에 연마 패드(140)가 위치되어 있는 관형 연마 아암(130)은 연마를 수행하기 위하여 기판을 상부면에 걸쳐 방사상으로 이동된다. 연마 패드는 연마 종료 시점이 얻어질 때 까지(예를 들면, 표면 불균일성의 사전한정된 정도) 에지로부터 중심으로 회전 기판을 가로질러 연속적으로 선형 이동된다.
CMP 시스템 제어기(154)는 회전판(또는 선형적으로 이동하는 벨트)의 움직임 및 연마 아암의 움직임을 제어한다. 특히, 제어 시스템은 판(128)에 결합되어 있는 모터(152)의 회전 속도를 제어한다. 또한, 선형 움직임은 크로스 아암(132)을 크로스하기 위해 결합된 모터(150)에 의해 제공된다. 선형 위치설정 메카니즘(144)은 제어기(154)의 제어하에서 부하 메카니즘(148)을 통해 기판 표면상에 패드의 압력을 제어하고 모터(146)를 통해 패드의 회전을 제어한다. 이와 같이, 제어기(154)는 이 소형 패드 CMP 연마 시스템의 모든 특징을 제어한다.
본 발명의 실시예에 따르면, 기판 표면을 평탄화하는 것은 메모리(110)에서 프로그램(120)에 포함된 하나 이상의 명령의 하나 이상의 시퀀스를 실행하는 CPU에 응답하여 CMP 시스템(122)을 제어하는 컴퓨터 시스템(100)에 의해 제공된다. 예를 들면, 명령은 저장 장치와 같은 다른 컴퓨터 판독 가능 매체로부터 메인 메모리내로 판독될 수 있다. 메모리(110)에 포함된 명령의 시퀀스의 실행은 CPU가 그 안에 기술된 처리 단계들을 수행하도록 한다. 다중 처리 장치에서 하나 이상의 처리기들은 메모리(110)에 포함된 명령의 시퀀스를 실행하기 위해 사용될 수 있다. 다른 실시예에서, 배선(hard-wired) 회로는 발명을 실시하기 위해 소프트웨어 명령과 결합하여 또는 그 대신에 사용될 수 있다. 그러므로, 본 발명의 실시예는 배선 회로 및 소프트웨어의 임의의 특정 결합에 한정되지 않는다.
여기에 개시된 용어 "컴퓨터 판독 가능 매체"는 실행을 위해 CPU(108)에 명령을 제공하는데 참여하는 임의의 매체를 언급한다. 이러한 매체는 비휘발성 매체, 휘발성 매체, 및 전송 매체를 포함하고 그것에 한정되지는 않는 많은 형태를 취할 수 있다. 비휘발성 매체는 예를 들면 저장 장치와 같은 광 또는 자기 디스크를 포함한다. 휘발성 매체는 메인 메모리와 같은 동적 메모리를 포함한다. 전송 매체는 시스템 버스를 포함하는 와이어를 포함하여 동축 케이블, 구리 와이어 및 광섬유를 포함한다. 전송 매체는 또한 무선 주파수(RF) 및 적외선(IR) 데이터 통신 동안 발생된 것과 같은 음향 또는 광파의 형태를 취할 수 있다. 컴퓨터 판독가능 매체의 공통 형태는 예를 들면 플로피디스크, 플렉시블 디스크, 하드디스크, 자기 테이프, 임의의 다른 자기 매체, CD-ROM, DVD, 임의의 다른 광학 매체, 펀치 카드, 페이퍼 테이프, 홀의 패턴을 갖는 임의의 다른 물리적 매체, RAM, PROM, 및 EPROM, FLASH-EPROM, 임의의 다른 메모리 칩이나 카트리지, 이후에 기술되는 반송파, 또는 컴퓨터가 판독할 수 있는 임의의 다른 매체를 포함한다.
다양한 형태의 판독가능 매체는 실행을 위해 CPU(108)에 하나 이상의 명령의 하나 이상의 시퀀스를 반송하는 것을 포함한다. 예를 들면, 명령은 원격 컴퓨터의 자기 디스크 상에서 초기에 지지될 수 있다. 원격 컴퓨터는 명령을 동적 메모리내로 로드시키고 모뎀을 이용하여 전화 라인을 통해 명령을 전송한다. 컴퓨터 시스템(100)에 대한 모뎀(도시하지 않음) 로컬은 전화 라인 상에 데이터를 수신할 수 있으며 데이터를 적외선 신호로 변환하기 위하여 적외선 전송을 사용한다. 입력 장치(106)로서 적외선 검출기는 데이터를 시스템 버스 상에 놓을 수 있으며, 시스템 버스는 데이터를 메모리(110)로 반송하고, 그것으로부터 CPU(108)는 명령을 검색하고 실행한다. 메모리(110)에서 수신된 명령은 CPU(108)에 의한 실행 전후에 선택적으로 저장 장치 상에 저장될 수 있다.
본 발명은 반도체 제조의 여러가지 단계동안에 평탄화하는 것에 적용가능하다. 본 발명은 깊은 서브마이크론 범위에서 금속 피쳐를 갖는 고밀도 반도체 디바이스의 제조에 특별히 적용가능하다.
본 발명의 바람직한 실시예가 도시되고 기술되었다. 본 발명은 여러가지 다른 결합 및 환경에서 사용가능하며 발명 사상의 범위내에서 변경 및 수정이 가능하다.
따라서, 본 발명은 기판의 부식 및 디싱을 최소화하여 높은 표면 평탄화를 달성하는 구리 또는 구리합금의 고생산 스루폿 연마를 수행할 수 있는 효과를 가진다.

Claims (52)

  1. 배리어층 상에 배치된 구리 또는 구리 합금층을 포함하는 기판 표면을 평탄화하는 방법에 있어서,
    (a) 제 1 제거율로 구리 또는 구리 합금층을 감소시키기 위하여 제 1 연마 조성으로 제 1 플래튼 상에서 상기 기판 표면을 연마하는 단계 - 상기 제 1 연마 조성은,
    약 1wt% 내지 약 10wt%의 산화제;
    약 0.05wt% 내지 약 0.20wt%의 억제제;
    약 1.0wt% 내지 약 5.0wt%의 제 1 킬레이트화제(chelating agent);
    약 3.0wt% 내지 약 15.0wt%의 제 2 킬레이트화제; 및
    물을 포함함 - ; 및
    (b) 상기 제 1 제거율보다 작은 제 2 제거율로 상기 구리 또는 구리 합금층을 제거하기 위하여 제 2 연마 조성으로 제 2 플래튼상에서 상기 기판을 연마하는 단계 - 상기 제 2 연마 조성은 산화제를 포함함-
    를 포함하는 기판 표면 평탄화 방법.
  2. 제 1항에 있어서, 제 3플래튼 상에서 상기 배리어층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 기판 표면 평탄화 방법.
  3. 제 1항에 있어서,
    상기 제 1 제거율는 분당 약 5,000Å보다 크며,
    상기 제 2 제거율는 분당 약 250Å 내지 약 3,000Å사이인 것을 특징으로 하는 기판 표면 평탄화 방법.
  4. 제 2항에 있어서, 상기 배리어층은 탄탈(Ta) 또는 탄탈 질화물(TaN)을 포함하며 유전물질 상에 배치되는 것을 특징으로 하는 기판 표면 평탄화 방법.
  5. 제 1항에 있어서, 상기 단계(b)는 약 100:1 이상의 구리:배리어층의 선택도로 수행되는 것을 특징으로 하는 기판 표면 평탄화 방법.
  6. 제 5항에 있어서, 상기 단계(b)는 조밀한 어레이 내의 디싱(dishing)이 약 600Å이하가 되도록 하는 조건 하에서 수행되는 것을 특징으로 하는 기판 표면 평탄화 방법.
  7. 제 6항에 있어서, 단계(a) 및 (b)는 무연마제 화학 작용제를 사용하여 상기 제 1 및 제 2플래튼 상에 각각 장착된 회전, 정지 또는 선형 고정 마모 연마 패드 상에서 수행되는 것을 특징으로 하는 기판 표면 평탄화 방법.
  8. 제 7항에 있어서, 상기 제 1 및 제 2플래튼은 단계(a) 및 (b) 도중에 약 60rpm이하로 회전되거나 상기 제 1 및 제 2플래튼 상에 각각 배치된 제 1 및 제 2벨트가 초당 약 30인치 이하의 속도로 선형으로 이동되는 것을 특징으로 하는 기판 표면 평탄화 방법.
  9. 제 7항에 있어서, 각각의 기판 사이의 부스러기(debris) 및 연마 부산물을 제거함으로써 연마 패드를 세정하는 단계를 더 포함하는 것을 특징으로 하는 기판 표면 평탄화 방법.
  10. 제 7항에 있어서, 상기 화학 작용제를 재활용(recycling)시키는 단계를 더 포함하는 것을 특징으로 하는 기판 표면 평탄화 방법.
  11. 제 7항에 있어서, 상기 화학 작용제는 분당 약 300밀리미터 또는 그 이상의 흐름속도로 연마 패드 또는 기판 표면에 전달되는 것을 특징으로 하는 기판 표면 평탄화 방법.
  12. 제 7항에 있어서, 상기 기판 표면의 정적 제거율은 분당 약 200Å 또는 그 이하인 것을 특징으로 하는 기판 표면 평탄화 방법.
  13. 제 7항에 있어서, 단계(a)를 완료한 후에 그리고 단계(b)를 시작하기 전에 연마 패드 또는 기판 표면을 억제제에 노출시키는 단계를 더 포함하는 것을 특징으로 하는 기판 표면 평탄화 방법.
  14. 제 2항에 있어서, 단계(b)를 완료한 후에 그리고 배리어층을 제거하기 전에 연마 패드 또는 기판 표면을 억제제에 노출시키는 단계를 더 포함하는 것을 특징으로 하는 기판 표면 평탄화 방법.
  15. 제 7항에 있어서,
    단계(a)를 완료한 후에 그리고 단계(b)를 시작하기 전에 연마 패드 또는 기판 표면을 억제제에 노출시키는 단계;
    단계(b)를 완료한 후에 연마 패드 또는 기판 표면을 억제제에 노출시키는 단계; 및
    상기 화학 작용제를 재순환시키는 단계를 더 포함하는 것을 특징으로 하는 기판 표면 평탄화 방법.
  16. 제 8항에 있어서, 상기 연마 패드 또는 벨트 온도는 약 50℃ 이하인 것을 특징으로 하는 기판 표면 평탄화 방법.
  17. 제 7항에 있어서, 상기 고정 마모 연마 패드는 약 75마이크론과 약 150마이크론 사이의 직경 및 상기 기판 표면과의 약 10%와 25%사이의 콘택 영역비를 가진 연마제 포스트(post)를 포함하는 것을 특징으로 하는 기판 표면 평탄화 방법.
  18. 제 17항에 있어서, 상기 연마제 포스트는 약 40마이크론 이하의 두께를 가지는 지지 시트에 부착되는 것을 특징으로 하는 기판 표면 평탄화 방법.
  19. 제 1항에 있어서, 상기 제 2연마 처리는 약 0.2중량% 내지 약 1.0중량% 사이의 억제제를 가진 화학 작용제를 포함하는 것을 특징으로 하는 기판 표면 평탄화 방법.
  20. 제 4항에 있어서, 상기 배리어층은 약 10:1 이상의 배리어층 대 유전층 비율로 기판 표면으로부터 제거되는 것을 특징으로 하는 기판 표면 평탄화 방법.
  21. 제 15항에 있어서, 각각 약 60rpm이하로 상기 제 1 및 제 2플래튼을 회전시키거나 초당 약 30인치로 상기 제 1 및 제 2벨트를 선형으로 이동시킴으로써 단계 (a) 및 (b) 중에 조밀한 어레이 내의 디싱을 제어하는 단계를 포함하며, 상기 연마 패드 온도는 약 50℃이하인 것을 특징으로 하는 기판 표면 평탄화 방법.
  22. 제 15항에 있어서, 적어도 분당 약 300밀리리터의 유량으로 연마 패드 또는 기판 표면에 화학 작용제를 전달하고 그리고 분당 약 200Å이하의 기판 표면의 정적 제거율을 제공하도록 화학 작용제의 억제제 양을 제어함으로써 단계(a) 및 (b)도중에 입자 제거를 제어하는 단계를 포함하는 것을 특징으로 하는 기판 표면 평탄화 방법.
  23. 제 15항에 있어서,
    각각 약 60rpm이하로 상기 제 1 및 제 2플래튼을 회전시키거나 초당 약 30인치로 상기 제 1 및 제 2벨트를 선형으로 이동시킴으로써 단계 (a) 및 (b) 중에 조밀한 어레이 내의 디싱을 제어하는 단계 - 여기서, 상기 연마 패드 온도는 약 50℃이하임 -; 및
    적어도 분당 약 300밀리리터의 유량으로 연마 패드 또는 기판 표면에 화학 작용제를 전달하고 그리고 분당 약 200Å 이하의 기판 표면의 정적 제거율을 제공하도록 화학 작용제의 억제제 양을 제어함으로써 단계(a) 및 (b)중에 입자 제거를 제어하는 단계를 포함하는 것을 특징으로 하는 기판 표면 평탄화 방법.
  24. 제 1항 내지 23항중 어느 한 항에 있어서, 컴퓨터를 이용한 제어 시스템이 상기 기판 표면 평탄화 방법의 단계들을 배열하고 제어하기 위하여 이용되는 것을 특징으로 하는 기판 표면 평탄화 방법.
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 배리어층 상에 배치된 구리 또는 구리 합금층을 포함하는 기판 표면을 평탄화하는 방법에 있어서,
    제 1 연마 압력으로 구리 또는 구리 합금층을 감소시키기 위하여 제 1 연마 조성으로 상기 기판 표면을 연마하는 단계;
    상기 제 1 연마 압력보다 작은 제 2 연마 압력으로 상기 구리 또는 구리 합금층을 제거하기 위하여 제 2 연마 조성으로 상기 기판을 연마하는 단계를 포함하며,
    상기 제 2 연마 조성은,
    약 0.05wt% 내지 약 6.0wt%의 산화제;
    약 0.03wt% 내지 약 0.15wt%의 억제제;
    약 0.5wt% 내지 약 2.0wt%의 제 1 킬레이트화제;
    약 1.0wt% 내지 약 6wt%의 제 2 킬레이트화제; 및
    물을 포함하는 기판 표면 평탄화 방법.
  46. 제 46항에 있어서, 상기 제 2 연마 조성은,
    약 3wt%의 과산화수소;
    약 0.06wt%의 5-메틸-벤조트리아졸;
    약 1.0wt%의 이미노디아세트산;
    약 3wt%의 암모늄 하이드로젠 포스페이트; 및
    탈이온수를 포함하는 기판 표면 평탄화 방법.
  47. 제 1 항에 있어서, 상기 제 1 플래튼 상에서 상기 기판을 연마하는 것은 제 1 연마 압력에서 수행되고 상기 제 2 플래튼 상에서 상기 기판을 연마하는 것은 상기 제 1 연마 압력보다 낮은 제 2 연마 압력에서 수행되는 것을 특징으로 하는 기판 표면 평탄화 방법.
  48. 제 47항에 있어서, 상기 제 1 연마 압력은 약 3psi 이상인 것을 특징으로 하는 기판 표면 평탄화 방법.
  49. 제 47항에 있어서, 상기 제 2 연마 압력은 약 3psi 이하인 것을 특징으로 하는 기판 표면 평탄화 방법.
  50. 제 47항에 있어서, 상기 제 1 연마 압력은 3psi이고 상기 제 2 연마 압력은 2psi인 것을 특징으로 하는 기판 표면 평탄화 방법.
  51. 제 7항에 있어서, 상기 제1 연마 패드 및 상기 제 2 연마 패드는 상기 기판 표면 연마 도중에 약 50℃ 이하의 온도로 유지되는 것을 특징으로 하는 기판 표면 평탄화 방법.
  52. 제 1 항에 있어서, 상기 제 1 무마모제 연마 조성은 약 0.05wt% 내지 약 0.20wt% 사이의 부식 억제제 농도를 포함하고 상기 제 2 고정 마모제 연마 조성은 약 0.5wt% 내지 약 1.0wt% 사이의 부식 억제제 농도를 갖는 것을 특징으로 하는 기판 표면 평탄화 방법.
KR1020000079687A 1999-12-21 2000-12-21 부식 및 디싱이 감소되는 고수율 구리 화학 기계적 연마(cmp) 방법 KR100751985B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/469,709 US7041599B1 (en) 1999-12-21 1999-12-21 High through-put Cu CMP with significantly reduced erosion and dishing
US09/469,709 1999-12-21

Publications (2)

Publication Number Publication Date
KR20020010440A KR20020010440A (ko) 2002-02-04
KR100751985B1 true KR100751985B1 (ko) 2007-08-28

Family

ID=23864795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000079687A KR100751985B1 (ko) 1999-12-21 2000-12-21 부식 및 디싱이 감소되는 고수율 구리 화학 기계적 연마(cmp) 방법

Country Status (5)

Country Link
US (2) US7041599B1 (ko)
EP (1) EP1111665A3 (ko)
JP (1) JP4936590B2 (ko)
KR (1) KR100751985B1 (ko)
TW (1) TW478042B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101363890B1 (ko) 2012-06-07 2014-02-19 에이엠테크놀로지 주식회사 웨이퍼 양면 연마장치의 정반 페이싱 장치

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245690B1 (en) * 1998-11-04 2001-06-12 Applied Materials, Inc. Method of improving moisture resistance of low dielectric constant films
JP3356126B2 (ja) * 1999-08-10 2002-12-09 日本電気株式会社 半導体装置の製造方法及び化学的機械研磨装置
US6432826B1 (en) * 1999-11-29 2002-08-13 Applied Materials, Inc. Planarized Cu cleaning for reduced defects
JP2001185550A (ja) * 1999-12-24 2001-07-06 Kishimoto Sangyo Co Ltd 半導体装置用の被膜形成剤
US6228771B1 (en) * 2000-03-23 2001-05-08 Infineon Technologies North America Corp. Chemical mechanical polishing process for low dishing of metal lines in semiconductor wafer fabrication
US6943113B1 (en) * 2000-05-11 2005-09-13 Infineon Technologies Ag Metal chemical polishing process for minimizing dishing during semiconductor wafer fabrication
US20020068454A1 (en) * 2000-12-01 2002-06-06 Applied Materials, Inc. Method and composition for the removal of residual materials during substrate planarization
US6790768B2 (en) * 2001-07-11 2004-09-14 Applied Materials Inc. Methods and apparatus for polishing substrates comprising conductive and dielectric materials with reduced topographical defects
US6800218B2 (en) * 2001-08-23 2004-10-05 Advanced Technology Materials, Inc. Abrasive free formulations for chemical mechanical polishing of copper and associated materials and method of using same
US20030109204A1 (en) * 2001-12-06 2003-06-12 Kinik Company Fixed abrasive CMP pad dresser and associated methods
JP4076131B2 (ja) * 2002-06-07 2008-04-16 富士通株式会社 半導体装置の製造方法
US7063597B2 (en) 2002-10-25 2006-06-20 Applied Materials Polishing processes for shallow trench isolation substrates
US20040175942A1 (en) * 2003-01-03 2004-09-09 Chang Song Y. Composition and method used for chemical mechanical planarization of metals
US7300602B2 (en) * 2003-01-23 2007-11-27 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Selective barrier metal polishing solution
US7141502B1 (en) * 2003-09-29 2006-11-28 Advanced Micro Devices, Inc. Slurry-less polishing for removal of excess interconnect material during fabrication of a silicon integrated circuit
US20050252547A1 (en) * 2004-05-11 2005-11-17 Applied Materials, Inc. Methods and apparatus for liquid chemical delivery
US7210988B2 (en) * 2004-08-24 2007-05-01 Applied Materials, Inc. Method and apparatus for reduced wear polishing pad conditioning
US7422983B2 (en) * 2005-02-24 2008-09-09 International Business Machines Corporation Ta-TaN selective removal process for integrated device fabrication
US20070068902A1 (en) * 2005-09-29 2007-03-29 Yasushi Matsunami Polishing composition and polishing method
CN100414666C (zh) * 2005-10-14 2008-08-27 联华电子股份有限公司 复合式化学机械抛光法
WO2007094869A2 (en) * 2005-10-31 2007-08-23 Applied Materials, Inc. Electrochemical method for ecmp polishing pad conditioning
US20070158207A1 (en) * 2006-01-06 2007-07-12 Applied Materials, Inc. Methods for electrochemical processing with pre-biased cells
US20070227902A1 (en) * 2006-03-29 2007-10-04 Applied Materials, Inc. Removal profile tuning by adjusting conditioning sweep profile on a conductive pad
JP5015696B2 (ja) * 2006-09-04 2012-08-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び製造装置
US20090001370A1 (en) * 2007-06-28 2009-01-01 Lin Wallace W Method and apparatus for extracting properties of interconnect wires and dielectrics undergoing planarization process
KR101481573B1 (ko) * 2008-02-12 2015-01-14 삼성전자주식회사 화학적 기계적 연마용 슬러리 조성물 및 이를 이용한화학적 기계적 연마 방법
US20090215266A1 (en) 2008-02-22 2009-08-27 Thomas Terence M Polishing Copper-Containing patterned wafers
US20110070811A1 (en) * 2009-03-25 2011-03-24 Applied Materials, Inc. Point of use recycling system for cmp slurry
CN102079063B (zh) * 2009-12-01 2013-09-18 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法
JP2012148376A (ja) 2011-01-20 2012-08-09 Ebara Corp 研磨方法及び研磨装置
CN102615584A (zh) * 2011-01-31 2012-08-01 中芯国际集成电路制造(上海)有限公司 一种化学机械研磨的方法
JP5695963B2 (ja) 2011-04-28 2015-04-08 株式会社荏原製作所 研磨方法
WO2014109929A1 (en) 2013-01-11 2014-07-17 Applied Materials, Inc Chemical mechanical polishing apparatus and methods
JP6345489B2 (ja) * 2014-06-02 2018-06-20 株式会社荏原製作所 研磨液の研磨性能判定方法及び装置
US20160027668A1 (en) * 2014-07-25 2016-01-28 Applied Materials, Inc. Chemical mechanical polishing apparatus and methods
US9530737B1 (en) * 2015-09-28 2016-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN115056131A (zh) * 2022-03-21 2022-09-16 康劲 多层铜布线cmp中通过螯合剂修复d坑和蚀坑的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0923786A (ja) * 1995-07-10 1997-01-28 Kuraray Co Ltd 漁 網
KR970023786A (ko) * 1995-10-20 1997-05-30 김광호 실리콘 온 인슐레이터(soi) 웨이퍼의 연마방법
US5985748A (en) * 1997-12-01 1999-11-16 Motorola, Inc. Method of making a semiconductor device using chemical-mechanical polishing having a combination-step process

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014468A (en) 1989-05-05 1991-05-14 Norton Company Patterned coated abrasive for fine surface finishing
US5437754A (en) 1992-01-13 1995-08-01 Minnesota Mining And Manufacturing Company Abrasive article having precise lateral spacing between abrasive composite members
US5540810A (en) 1992-12-11 1996-07-30 Micron Technology Inc. IC mechanical planarization process incorporating two slurry compositions for faster material removal times
US5454844A (en) 1993-10-29 1995-10-03 Minnesota Mining And Manufacturing Company Abrasive article, a process of making same, and a method of using same to finish a workpiece surface
US5453312A (en) 1993-10-29 1995-09-26 Minnesota Mining And Manufacturing Company Abrasive article, a process for its manufacture, and a method of using it to reduce a workpiece surface
US5340370A (en) 1993-11-03 1994-08-23 Intel Corporation Slurries for chemical mechanical polishing
JP3305911B2 (ja) * 1995-03-15 2002-07-24 株式会社東芝 研磨方法および研磨装置並びにそれに用いる研磨砥石
US5893796A (en) 1995-03-28 1999-04-13 Applied Materials, Inc. Forming a transparent window in a polishing pad for a chemical mechanical polishing apparatus
US5738574A (en) * 1995-10-27 1998-04-14 Applied Materials, Inc. Continuous processing system for chemical mechanical polishing
US5840629A (en) 1995-12-14 1998-11-24 Sematech, Inc. Copper chemical mechanical polishing slurry utilizing a chromate oxidant
JP3076244B2 (ja) * 1996-06-04 2000-08-14 日本電気株式会社 多層配線の研磨方法
US5693563A (en) 1996-07-15 1997-12-02 Chartered Semiconductor Manufacturing Pte Ltd. Etch stop for copper damascene process
US5692950A (en) 1996-08-08 1997-12-02 Minnesota Mining And Manufacturing Company Abrasive construction for semiconductor wafer modification
JPH10233374A (ja) * 1997-02-19 1998-09-02 Hitachi Ltd 半導体装置の製造方法およびそのシステム
US5842910A (en) 1997-03-10 1998-12-01 International Business Machines Corporation Off-center grooved polish pad for CMP
US6194317B1 (en) 1998-04-30 2001-02-27 3M Innovative Properties Company Method of planarizing the upper surface of a semiconductor wafer
CA2287404C (en) 1997-04-30 2007-10-16 David A. Kaisaki Method of planarizing the upper surface of a semiconductor wafer
JPH1140526A (ja) 1997-07-22 1999-02-12 Hitachi Ltd 配線形成方法及び半導体装置の製造方法
US6068879A (en) 1997-08-26 2000-05-30 Lsi Logic Corporation Use of corrosion inhibiting compounds to inhibit corrosion of metal plugs in chemical-mechanical polishing
JP4253048B2 (ja) * 1997-10-15 2009-04-08 栗田工業株式会社 研磨剤スラリ回収装置
US6001730A (en) 1997-10-20 1999-12-14 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for polishing copper interconnects which use tantalum-based barrier layers
US5897375A (en) * 1997-10-20 1999-04-27 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for copper and method of use in integrated circuit manufacture
US6096652A (en) 1997-11-03 2000-08-01 Motorola, Inc. Method of chemical mechanical planarization using copper coordinating ligands
US5897426A (en) 1998-04-24 1999-04-27 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
JP3132468B2 (ja) * 1998-05-20 2001-02-05 日本電気株式会社 半導体ウェハ研磨装置及びその研磨方法
US6113465A (en) 1998-06-16 2000-09-05 Speedfam-Ipec Corporation Method and apparatus for improving die planarity and global uniformity of semiconductor wafers in a chemical mechanical polishing context
US6217416B1 (en) * 1998-06-26 2001-04-17 Cabot Microelectronics Corporation Chemical mechanical polishing slurry useful for copper/tantalum substrates
US6863593B1 (en) 1998-11-02 2005-03-08 Applied Materials, Inc. Chemical mechanical polishing a substrate having a filler layer and a stop layer
US6276996B1 (en) 1998-11-10 2001-08-21 Micron Technology, Inc. Copper chemical-mechanical polishing process using a fixed abrasive polishing pad and a copper layer chemical-mechanical polishing solution specifically adapted for chemical-mechanical polishing with a fixed abrasive pad
WO2000030154A2 (en) 1998-11-16 2000-05-25 Rodel Holdings, Inc. Method to control film removal rates for improved polishing in metal cmp
US6184141B1 (en) 1998-11-24 2001-02-06 Advanced Micro Devices, Inc. Method for multiple phase polishing of a conductive layer in a semidonductor wafer
US6083840A (en) 1998-11-25 2000-07-04 Arch Specialty Chemicals, Inc. Slurry compositions and method for the chemical-mechanical polishing of copper and copper alloys
US6261158B1 (en) 1998-12-16 2001-07-17 Speedfam-Ipec Multi-step chemical mechanical polishing
US6238592B1 (en) * 1999-03-10 2001-05-29 3M Innovative Properties Company Working liquids and methods for modifying structured wafers suited for semiconductor fabrication
US6555466B1 (en) 1999-03-29 2003-04-29 Speedfam Corporation Two-step chemical-mechanical planarization for damascene structures on semiconductor wafers
US6261157B1 (en) * 1999-05-25 2001-07-17 Applied Materials, Inc. Selective damascene chemical mechanical polishing
US6274478B1 (en) 1999-07-13 2001-08-14 Motorola, Inc. Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process
JP4264781B2 (ja) * 1999-09-20 2009-05-20 株式会社フジミインコーポレーテッド 研磨用組成物および研磨方法
EP1093161A1 (en) 1999-10-12 2001-04-18 Applied Materials, Inc. Method and composite arrangement inhibiting corrosion of a metal layer following chemical mechanical polishing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0923786A (ja) * 1995-07-10 1997-01-28 Kuraray Co Ltd 漁 網
KR970023786A (ko) * 1995-10-20 1997-05-30 김광호 실리콘 온 인슐레이터(soi) 웨이퍼의 연마방법
US5985748A (en) * 1997-12-01 1999-11-16 Motorola, Inc. Method of making a semiconductor device using chemical-mechanical polishing having a combination-step process

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
미국특허공보 5985748호
한국공개특허 1997-23786호

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101363890B1 (ko) 2012-06-07 2014-02-19 에이엠테크놀로지 주식회사 웨이퍼 양면 연마장치의 정반 페이싱 장치

Also Published As

Publication number Publication date
JP2001308040A (ja) 2001-11-02
KR20020010440A (ko) 2002-02-04
TW478042B (en) 2002-03-01
EP1111665A3 (en) 2004-01-02
US7041599B1 (en) 2006-05-09
JP4936590B2 (ja) 2012-05-23
US20010004538A1 (en) 2001-06-21
EP1111665A2 (en) 2001-06-27

Similar Documents

Publication Publication Date Title
KR100751985B1 (ko) 부식 및 디싱이 감소되는 고수율 구리 화학 기계적 연마(cmp) 방법
US6656842B2 (en) Barrier layer buffing after Cu CMP
US6638143B2 (en) Ion exchange materials for chemical mechanical polishing
US6561873B2 (en) Method and apparatus for enhanced CMP using metals having reductive properties
TW529978B (en) Abrasive-free metal CMP in passivation domain
US6743268B2 (en) Chemical-mechanical planarization of barriers or liners for copper metallurgy
US6435944B1 (en) CMP slurry for planarizing metals
US7022608B2 (en) Method and composition for the removal of residual materials during substrate planarization
US6524167B1 (en) Method and composition for the selective removal of residual materials and barrier materials during substrate planarization
US6561875B1 (en) Apparatus and method for producing substrate with electrical wire thereon
US7012025B2 (en) Tantalum removal during chemical mechanical polishing
US20020031985A1 (en) Chemical mechanical polishing composition and process
US20010000497A1 (en) Method and apparatus for removing a material layer from a substrate
US6653242B1 (en) Solution to metal re-deposition during substrate planarization
US20020148169A1 (en) Composition for metal CMP with low dishing and overpolish insensitivity
US20020173221A1 (en) Method and apparatus for two-step polishing
JP2002324772A (ja) 半導体装置の製造方法及び製造装置
US7112125B2 (en) Polishing cloth, polishing apparatus and method of manufacturing semiconductor devices
JP2004128112A (ja) 半導体装置の製造方法
TWI408739B (zh) 化學機械拋光系統、方法以及研磨劑
US20050260855A1 (en) Method and apparatus for planarizing a semiconductor wafer
JP2001144062A (ja) 研磨方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110728

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee