JP2001290796A

JP2001290796A - 行列リオーダリング方法及び装置並びに電子回路シミュレーション方法及び装置

Info

Publication number: JP2001290796A
Application number: JP2000102163A
Authority: JP
Inventors: Kotaro Hachiya; 孝太郎蜂屋
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-04-04
Filing date: 2000-04-04
Publication date: 2001-10-19
Anticipated expiration: 2020-04-04
Also published as: US20010029441A1; EP1143346A2; JP3768375B2; US7089159B2

Abstract

(57)【要約】【課題】ガウス消去処理を複数のプロセッサを用いて並
列実行する場合に、従来に比べガウス消去処理の高速化
を図る。【解決手段】ガウス消去法を電子計算機によって並列実
行して解を求める線形連立方程式の係数に対応する構造
を有する係数行列の行列順序を決定する行列リオーダリ
ングを行う際に、Ｎ行×Ｎ列の係数行列中の第ｉ番目
（ｉは１〜Ｎ）から第Ｎ番目までのピボットにおける非
ゼロの要素の数に対応する次数degが、最小値mindegに
所定の値α（αは１〜３）を加えたもの以下であって、
かつ、第ｉ番目から第Ｎ番目までのピボットのうちでク
リティカルパス長が最小の第ｐ番目のピボットを求め
（Ｓ３０６）、第ｐピボットと第ｉピボットを入れ替え
る処理を行う（Ｓ３０８）。これを繰り返してすべての
ピボットの入れ替えを行うことで行列のリオーダリング
を終了する（Ｓ３０４〜Ｓ３１６）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、線形連立方程式の
係数行列の行列順序を決定する際に用いて好適な行列リ
オーダリング方法及び装置、並びにそれを用いた電子回
路シミュレーション方法及び装置に関する。

【０００２】

【従来の技術】コンピュータを利用したシステムのシミ
ュレーション方法には、システムを構成する複数の要素
を線形連立方程式として記述し、これを繰り返し解くこ
とで、システムの動作を解析するものがある。このよう
なシミュレーション方法において、線形連立方程式の解
を求める方法の１つとしてよく利用されるものにガウス
消去法がある。ガウス消去法では、ｎ元１次連立方程式
の各係数で構成される係数行列と定数項とを横に並べた
形のｎ行ｎ＋１列の行列を、上三角行列に変換する前進
消去処理と、変換した行列の最下行から順次解を求める
後退代入処理とによって、解が求められるようになって
いる。ここで、連立方程式の各係数で構成される係数行
列内の各要素すなわち各元（特に非ゼロの元）を、所定
の方法であらかじめ整理すること（行列リオーダリング
あるいは行列オーダリングすること）で、解を求める際
に必要となる乗算や除算の回数を減らすことができるこ
とが知られている。

【０００３】図１４は、電子回路シミュレーションシス
テム等において用いられる従来の行列リオーダリング部
の処理の流れを示す流れ図である。一般に、従来の行列
リオーダリングにおいては、「最小次数法」と呼ばれて
いる方法が採用されている（小国力編著、「行列計算ソ
フトウェア」、丸善株式会社等参照）。図１４におい
て、Ｎ行×Ｎ列の係数行列のリオーダリングを行う場
合、変数ｉに１を代入した後（Ｓ１０１）、次に、与え
られた係数行列のうちまだ順番が決定されていないピボ
ットの中から最小次数のピボットを一つ選択し、その番
号を変数ｐに代入する（Ｓ１０２）。ここで、第ｋ番目
のピボットとは、第ｋ行の各元と第ｋ列の各元をまとめ
て指すものであり（ｋは１〜Ｎの整数）、次数とはピボ
ット内の対角線上の要素を除き、対角線よりも列方向で
下側または行方向で右側にある非ゼロ要素の個数を示
し、そして、最小次数のピボットとは、ｉ番目以降のピ
ボットの次数で最小のものを有するピボットを指してい
る。次に、選択した第ｐ番目のピボットと第ｉ番目のピ
ボットとを交換することによって、第ｉ番目のピボット
を決定し（Ｓ１０３）、第ｉピボットに対するガウス消
去処理を行った時に発生する非ゼロ要素を係数行列に追
加する（Ｓ１０４）。ここで、第ｐ番目のピボットと第
ｉ番目のピボットの交換とは、第ｐ行の各元と第ｉ行の
各元をすべて交換するとともに、第ｐ列の各元と第ｉ列
の各元をすべて交換すること、つまり行と列を同時に入
替えることを意味する。これら一連の処理を、すべての
ピボットの順序が決定するまで繰り返す（Ｓ１０５，Ｓ
１０６）。「最小次数法」によれば、係数行列内で非ゼ
ロ要素がより少ないピボットがより上側へと整理される
ので、ガウス消去における乗算や除算の演算の総数を減
少させることが可能となる。

【０００４】

【発明が解決しようとする課題】ところで、上述したよ
うな従来の行列リオーダリング方法によって整理した係
数行列を用いて、複数のプロセッサを用いてガウス消去
処理を並列実行する場合、単独のプロセッサで逐次実行
した場合と比べて十分に高速化されないことがある。ガ
ウス消去処理では、ある行の演算を行う場合に、他の行
の演算結果を使用（参照）することになる。したがっ
て、ガウス消去処理を並列実行する場合に、演算処理を
行単位で複数のプロセッサに分けて並列処理するときに
は、演算の総数を減少させることと共に、各行の演算数
と、各行で参照する他の行およびさらにその行で参照さ
れる他の行での演算数とを加えたものを減少させること
を考慮することが、高速化を図る上での重要な課題とな
る。しかしながら従来の行列リオーダリング方法では、
ガウス消去処理における総演算数の低減のみを行ってい
たため、ガウス消去処理を並列実行した場合に、必ずし
も並列実行による高速化の効果を得ることはできなかっ
た。

【０００５】本発明は、上記の事情を考慮し、ガウス消
去処理を複数のプロセッサを用いて並列実行する場合
に、従来に比べてガウス消去処理の高速化を図ることが
できる係数行列を生成する行列リオーダリング方法及び
装置並びに電子回路シミュレーション方法及び装置を提
供することを目的とする。

【０００６】

【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、ガウス消去法を電子計算機
によって並列実行して解を求める線形連立方程式の係数
に対応する構造を有する係数行列の行列順序を決定する
行列リオーダリング方法であって、係数行列中の非ゼロ
の要素の数と、ガウス消去法における累積的な処理時間
に対応する値とに基づいて、第１の行及び列と、入れ替
えるべき第２の行及び列を決定する第１の過程と、第１
の過程で決定された第１の行及び列と第２の行及び列と
を入れ替える第２の過程とを有することを特徴とする。
請求項２記載の発明は、ガウス消去法を電子計算機によ
って並列実行して解を求める線形連立方程式の係数に対
応する構造を有する係数行列の行列順序を決定する行列
リオーダリング方法であって、係数行列中の非ゼロの要
素の数と、ガウス消去法におけるクリティカルパスの長
さに基づいて、第１の行及び列と、入れ替えるべき第２
の行及び列を決定する第１の過程と、第１の過程で決定
された第１の行及び列と第２の行及び列とを入れ替える
第２の過程とを有することを特徴とする。請求項３記載
の発明は、入れ替える行列の対称性に基づいて行列順序
を入れ替える第３の過程と、所定の条件で、前記第１及
び第２の過程による行列順序の入れ替えと、第３の過程
による行列順序の入れ替えとを選択する第４の過程とを
さらに有することを特徴とする。請求項４記載の発明
は、前記係数行列が非対称な構造を有する場合に、前記
第３の過程に対して、行列の構造を対称にする変換を行
った後、入れ替えるべき行列を供給する第５の過程をさ
らに有することを特徴とする。

【０００７】請求項５記載の発明は、ガウス消去法を電
子計算機によって並列実行して解を求める線形連立方程
式の係数に対応する構造を有する係数行列の行列順序を
決定する行列リオーダリング装置であって、係数行列中
の非ゼロの要素の数と、ガウス消去法における累積的な
処理時間に対応する値とに基づいて、第１の行及び列
と、入れ替えるべき第２の行及び列を決定する第１の手
段と、第１の手段によって決定された第１の行及び列と
第２の行及び列とを入れ替える第２の手段とを備えるこ
とを特徴とする。請求項６記載の発明は、ガウス消去法
を電子計算機によって並列実行して解を求める線形連立
方程式の係数に対応する構造を有する係数行列の行列順
序を決定する行列リオーダリング装置であって、係数行
列中の非ゼロの要素の数と、ガウス消去法におけるクリ
ティカルパスの長さに基づいて、第１の行及び列と、入
れ替えるべき第２の行及び列を決定する第１の手段と、
第１の手段によって決定された第１の行及び列と第２の
行及び列とを入れ替える第２の手段とを備えることを特
徴とする。請求項７記載の発明は、電子回路に基づいて
作成された線形連立方程式を解く過程を含んで電子回路
のシミュレーションを行う電子回路シミュレーション方
法において、請求項１〜４のいずれか１項に記載の行列
リオーダリング方法によって係数行列の行列順序を決定
し、その行列順序を決定した線形連立方程式に対して、
ガウス消去法を並列実行することで解を求める過程を有
することを特徴とする。請求項８記載の発明は、電子回
路に基づいて作成された線形連立方程式を解く手段を有
して電子回路のシミュレーションを行う電子回路シミュ
レーション装置において、請求項５又は６項に記載の行
列リオーダリング装置によって係数行列の行列順序を決
定し、その行列順序を決定した線形連立方程式に対し
て、ガウス消去法を並列実行することで解を求める手段
を備えることを特徴とする。

【０００８】

【発明の実施の形態】以下、図面を参照して本発明によ
る行列リオーダリング方法およびそれを用いるシミュレ
ーション方法の実施形態の一例について説明する。図１
は、本発明を電子回路のシミュレーションシステムに適
用する場合の電子回路シミュレーション方法の全体の処
理の流れを示す流れ図である。本実施の形態における電
子回路のシミュレーションシステムは、線形連立方程式
を解く過程を複数のプロセッサを並列稼働することによ
って行う電子計算機と、その電子計算機によって実行さ
れるソフトウェアプログラムとによって実現されている
ものとする。また、そのプログラムはコンピュータ読み
とり可能な記録媒体あるいはネットワークを介して頒布
することが可能である。

【０００９】まず、シミュレーション対象の電子回路を
示す回路記述を、所定の入力装置から入力する（Ｓ２０
１）。次に、入力された回路記述に基づいて、回路を構
成する各電子素子を示す線形方程式（１次方程式）を、
全素子に対応する連立方程式として構成する。そして、
連立方程式の各変数の係数のうち、非ゼロである要素の
位置を、行列Ａに登録する（Ｓ２０２）。ここで、行列
Ａは、電子回路に対応する連立方程式がＮ元線形連立方
程式である場合に、Ｎ行×Ｎ列型の行列となる。ステッ
プＳ２０２では、この行列Ａの各元（各要素）に、連立
方程式の対応する係数が設定される。次に、行列リオー
ダリング処理ステップ（Ｓ２０３）では、行列Ａ内の各
要素の値を示す行列構造情報を用いて、行列Ａの行の順
序と列の順序を入替えることによって、ステップＳ２０
６の線形連立方程式の求解処理の処理時間が最小となる
ように行列順序を決定する。一般には、行列の第ｉ行と
第ｉ列をまとめて第ｉピボットと呼ぶが、ここでは、こ
のピボットを交換する処理を行う。つまり行と列を同時
に入替えることによって行列順序を変更する。

【００１０】次に、電子回路シミュレーションにおける
最適な時間刻み幅Δｔを求め、次のタイムポイントｔn+
1を、現在の時刻ｔnからΔｔだけ進めた（ｔn+1＝ｔn＋
Δｔ）として決定する（Ｓ２０４）。そして、ステップ
Ｓ２０３で並べ替えが終了した行列Ａの行列構造情報
（行と列の順序）に基づき、その時刻における各素子の
非線形特性を線形化してニュートン方程式（線形連立方
程式）を作成する（Ｓ２０５）。

【００１１】次に、ステップＳ２０５で作成したニュー
トン方程式をガウス消去法を適用して解く処理を行う
（Ｓ２０６）。本実施形態では、このニュートン方程式
をガウス消去法を適用して解く処理を、複数のプロセッ
サを並列動作させることによって行う。次に、解が収束
したかどうかを判定し（Ｓ２０７）、収束しなかった場
合には、ステップＳ２０５へ戻って再度ニュートン方程
式を作成し直してステップＳ２０６の求解処理を行う。
一方、ステップＳ２０７で解が収束した場合には、時刻
ｔnが最終時刻に達したかどうかを判定し（Ｓ２０
８）、達したとき（ｔn≧最終時刻の場合）には計算結
果を出力して処理を終了し、まだ達していないときには
現在の時刻ｔnをtn+1に更新した後、ステップＳ２０４
へ戻って、上述したステップＳ２０４〜Ｓ２０７の処理
を繰り返し実行する。

【００１２】なお、上記のような電子回路のシミュレー
ション方法については、例えば、特開平１０−１１４７
５号公報「回路シミュレーション方法」、特開平７−１
２９６３７号公報「回路シミュレーション方法」等に記
載されている。

【００１３】図１に示すガウス消去処理（Ｓ２０６）
は、連立方程式の変数を一つずつ消去していく過程とみ
なすことができる。変数１つを消去する処理を１つのタ
スクとして定義すると、各タスクの間には実行順序の制
約がある。この制約は、例えば図１１に示すような「タ
スクグラフ」と呼ばれる有向グラフによって示すことが
できる。図１１に示す「タスクグラフ」では、「タスク
ｉはタスクｊの終了後に実行しなければならない」とい
う制約を、「頂点ｊから頂点ｉに向かう辺がある」こと
で表現している。図１１において、頂点とは、番号（数
字）を丸で囲ったものであり、辺は矢印で示している。
また、タスクｉの「処理に要する時間」を頂点ｉの「重
み」として与えている。頂点の横の数字が頂点の「重
み」を表している。

【００１４】ガウス消去処理（Ｓ２０６）の並列実行時
間は、このタスクグラフ内の任意の頂点から任意の頂点
への経路のうち最も長い経路（クリティカルパス）の長
さで決まる。ここでいう「長さ」とは、「経路に含まれ
るすべての頂点の重みの総和」である。したがって、本
実施の形態が特徴とする行列リオーダリング処理（Ｓ２
０３）では、このクリティカルパスをできるだけ短くす
るように行列のリオーダリングを行う。

【００１５】ここで、図１に示される行列リオーダリン
グ処理を説明するのに必要な「行列グラフ」、「ピボッ
トの次数」、および「ピボットのクリティカルパス」に
ついて説明する。「行列グラフ」とは、行列Ａの第ｉ
行、第ｊ列の要素ａ（ｉ，ｊ）がゼロでない時、および
その時に限って、頂点ｉと頂点ｊの間に辺があるような
無向グラフである。例えば、図６の行列の行列グラフは
図７のようになる。グラフの頂点に繋がる辺の数は、一
般に「次数」と呼ばれるが、行列グラフの頂点は行列の
ピボットに対応することから、頂点の次数を「ピボット
の次数」とも呼ぶ。なお、図６において、×印と○印は
非ゼロ要素を示し、対角線上に配置された○印で示す非
ゼロ要素内の番号はリオーダリング前のピボットの番号
を示している。また、空白はゼロ要素を示し、記号
「Ｆ」はガウス消去処理（Ｓ２０６）において各ピボッ
トの消去処理を行う際に追加される非ゼロ要素を示して
いる。

【００１６】Ｎ×Ｎの正方行列に対する行列リオーダリ
ング処理の途中で、１番目からｉ番目までのピボットの
みの順序が決定され、ｉ＋１番目からＮ番目までのピボ
ットの順序は決定されていない時、ガウス消去処理では
１番目からｉ番日の変数の消去処理は可能であり、した
がってタスク１からタスクｉのｉ個のタスクからなるタ
スクグラフを作成することができる。このタスクグラフ
内のタスクｋに至る任意の経路のうちで最長のものを
「タスクｋのクリティカルパス」と呼び、これを「第ｋ
番目のピボットのクリティカルパス」とも呼ぶことにす
る。また、タスクｋのクリティカルパスに含まれるすべ
ての頂点の重みの総和をタスクｋあるいはピボットｋの
「クリティカルパス長」と呼ぶことにする。

【００１７】図２は、図１に示す電子回路シミュレーシ
ョンの流れ図における処理（Ｓ２０３）である行列リオ
ーダリング処理の一例を示す流れ図である。まず、変数
ｉに１を代入するとともに、変数Ｎに行列Ａの行列サイ
ズを代入する（Ｓ３００）。次に、全ての変数ｋ（１≦
ｋ≦Ｎ）について、配列変数ｌｅｎ（ｋ）をｌｅｎ
（ｋ）：＝０と初期化する（Ｓ３０２）。ここで、配列
変数ｌｅｎ（ｋ）は、各時点で変化するピボットｋのク
リティカルパス長を記憶する変数である。次に、第ｉ番
目から第Ｎ番目のピボットの次数のうち、最小の次数ｍ
ｉｎｄｅｇを求める（Ｓ３０４）。次に、第ｉ番目から
第Ｎ番目のピボットのうち、次数がｍｉｎｄｅｇ＋α以
下でかつクリティカルパス長が最小のピボットｐを求め
る（Ｓ３０６）。ここで、αは０以上の所定の定数値で
あり、例えばαの推奨値は１から３の値となる。すなわ
ち、ステップＳ３０６では、次数が最小値ｍｉｎｄｅｇ
から所定の範囲内にある近最小次数を有する１または複
数のピボットのうちで、最もクリティカルパス長の小さ
い１つの第ｐ番目のピボットを求めることになる。そし
て、第ｐピボットと第ｉピボットを入れ替える処理が行
われる（Ｓ３０８）。

【００１８】次に、入れ替え後の第ｉピボットの消去処
理で値が更新される全ての要素ｅについて、要素ｅが属
するピボットｊのクリティカルパス長ｌｅｎ（ｊ）を、
ｌｅｎ（ｊ）：＝ｍａｘ｛ｌｅｎ（ｉ）＋ｗ（ｉ），ｌ
ｅｎ（ｊ）｝となるように更新する（Ｓ３１０）。すな
わち、ステップＳ３１０では、ステップＳ３０８で第ｐ
ピボットと第ｉピボットを入れ替えたことに影響される
他のピボットのクリティカルパス長が最新の値に更新さ
れる。ここで、ｍａｘ（ｘ，ｙ）は変数ｘ、ｙのうちで
大きい方の値を示す関数であり、ｗ（ｉ）はピボットｉ
の「重み」を与える関数である。そして、第ｉピボット
の消去処理で発生する非ゼロ要素を係数行列Ａに追加す
る（Ｓ３１２）。次に、変数ｉに１を加えることで更新
し（Ｓ３１４）、変数ｉが変数Ｎを越えているかどうか
を判定して（Ｓ３１６）、Ｎを越えるまでステップＳ３
０４〜Ｓ３１２の処理を繰り返し行う。以上の処理で、
Ｎ×Ｎの行列Ａすべてのピボットに対するリオーダリン
グの処理が終了する。

【００１９】なお、上記では、関数ｗ（ｉ）がピボット
ｉの「重み」（処理に要する時間）を与える関数である
と説明したが、関数ｗ（ｉ）は、図１におけるガウス消
去法（Ｓ２０６）において、そのピボットｉを消去する
際に行われる例えば乗算および除算の数を加えたものに
対応する値を得るものとして定義することができる。例
えば、ガウス消去処理を図５に示すようなプログラムで
行う場合、ｋ番目の変数を消去する処理では、重みｗ
（ｋ）が、（ｄｅｇ（ｋ）＋１）・ｄｅｇ（ｋ）、すな
わち第ｋピボットの次数（＝ｄｅｇ（ｋ））に１を加え
たものに次数（ｄｅｇ（ｋ））を掛けたものに対応する
値（ｗ（ｉ）＝（ｄｅｇ（ｉ）＋１）・ｄｅｇ（ｉ））
として求めることができる。なお、ガウス消去処理を行
うためのプログラムの記述方法には、上記のもののほか
にも種々のものがあり、異なるものを用いる場合には、
上記の重みを求める関数ｗ（ｉ）も異なる記述による処
理時間を反映するように適宜変更する。

【００２０】次に、図３を参照して、図２におけるステ
ップＳ３０４とステップＳ３０６の処理についてより詳
細に説明する。図３は、図２におけるステップＳ３０４
とステップＳ３０６の処理の流れを示す流れ図であり、
ステップＳ４０２〜Ｓ４１２がステップＳ３０４内の処
理に対応し、ステップＳ４１４〜Ｓ４２６がステップＳ
３０６内の処理に対応している。図３では、まず、最小
次数を記憶する変数ｍｉｎｄｅｇを初期化し（Ｓ４０
２）、次に、変数ｊに変数ｉの値を設定する（Ｓ４０
４）。そして、ステップＳ４０６〜Ｓ４１２の処理を、
変数ｊが変数Ｎに達するまで繰り返し行う。ステップＳ
４０６では、第ｊ番目のピボットの次数ｄｅｇ（ｊ）が
変数ｍｉｎｄｅｇより小さいか否かを判定し、小さい場
合には変数ｍｉｎｄｅｇを次数ｄｅｇ（ｊ）で更新した
後（Ｓ４０８）、ステップＳ４１０で変数ｊをｊ：＝ｊ
＋１によって１だけ増加させる。そして、ステップＳ４
１２で変数ｊが変数Ｎより大きいか否かを判定し、大き
くない場合には再びステップ４０６以降の処理を実行す
る。以上の処理によって変数ｍｉｎｄｅｇに最小の次数
の値が格納される。

【００２１】次に、図２のステップＳ３０６に対応する
処理では、まず、最短クリティカルパス長を記憶する変
数ｍｉｎｌｅｎを初期化し（Ｓ４１４）、次に、変数ｊ
に変数ｉの値を設定する（Ｓ４１６）。そして、ステッ
プＳ４１８〜Ｓ４２６の処理を、変数ｊが変数Ｎに達す
るまで繰り返し行う。ステップＳ４１８では、第ｊ番目
のピボットの次数ｄｅｇ（ｊ）が（変数ｍｉｎｄｅｇ＋
α）より小さいか否かを判定し、小さい場合にはさらに
第ｊ番目のピボットのクリティカルパス長ｌｅｎ（ｊ）
が変数ｍｉｎｌｅｎより小さいか否かを判定し（Ｓ４２
０）、小さいときには変数ｍｉｎｌｅｎをクリティカル
パス長ｌｅｎ（ｊ）で更新するとともに、変数ｐに変数
ｊを代入する（Ｓ４２２）。そして、ステップＳ４１８
〜Ｓ４２２のいずれかの処理が終了した後、ステップＳ
４２４で変数ｊをｊ：＝ｊ＋１によって１だけ増加させ
る。そして、ステップＳ４２６で変数ｊが変数Ｎより大
きいか否かを判定し、大きくない場合には再びステップ
４１８以降の処理を実行する。以上の処理によって、変
数ｐに第ｉ番目から第Ｎ番目のピボットのうち、次数が
ｍｉｎｄｅｇ＋α以下でかつクリティカルパス長が最小
のピボット番号が格納されるとともに、変数ｍｉｎｌｅ
ｎに最小のクリティカルパス長が格納される。

【００２２】次に、本発明の行列リオーダリング（図１
のステップＳ２０３）内の処理を図２に示す処理の流れ
に従って行う場合の具体的な動作について、図８〜図１
１を参照して説明する。なお、図８はシミュレーション
しようとする電子回路の例、図９は図８の電子回路に対
応する連立方程式の係数行列の例、図１０は図９の行列
のリオーダリング後の行列の例、図１１は図１０に対応
するタスクグラフをそれぞれ示している。

【００２３】例えば図８に示すような９個の素子Ｄ１〜
Ｄ９からなる電子回路を考える場合、電子回路内の各ノ
ードＮ１〜Ｎ７の電圧等の値を変数とする線形連立方程
式の係数行列は、図９のように構成することができる。
この場合、図９の係数行列は、第ｉ番目のピボットがｉ
番目のノード番号に対応するように構成されている。図
９では非ゼロ要素を×、ゼロ要素を空白で表現し、各要
素の数値は省略してある。数字を囲んだ丸も非ゼロ要素
を表しており、丸の中の番号は、リオーダリング前のピ
ボット番号を表す。第ｉ変数のガウス消去処理（タスク
ｉ）の重み（ｗ（ｉ））は、（第ｉ番目のピボットの次
数＋１）に（第ｉ番目のピボットの次数）を掛けたもの
とする（ｗ（ｉ）＝（ｄｅｇ（ｉ）＋１）・ｄｅｇ
（ｉ））。以降では、α＝０としたときの動作を説明す
る。

【００２４】図２の流れ図において、まずｉ＝１とし、
次数が最小（α＝０なので最小となる）のピボットで、
かつそのピボットを第ｉ番目のピボットと決定した時に
そのピボットのクリティカルパス長が最小となるピボッ
トを探す。図９において、第１ピボットと第７ピボット
の次数は１で最小であり、かつこれらのクリティカルパ
ス長はいずれも２で最小である。これらのうち番号の小
さい第１ピボットを選択し、ｐ＝１とする（Ｓ３０
６）。ｉ＝ｐであるので、ステップＳ３０８でのピボッ
ト入れ替えは実際には行われない。また、第１ピボット
についてガウス消去処理を行っても新たな非ゼロ要素は
発生しない（Ｓ３１２）。

【００２５】続いてｉ＝２として、まだ順序の決定され
ていない行列部分に対して上記処理を繰り返す。最小次
数かつ最短クリティカルパスのピボットは第７ピボット
でありｐ＝７となる。第２ピボットと第７ピボットが交
換される（Ｓ３０８）。新たな非ゼロ要素は発生しない
（Ｓ３１２）。

【００２６】ｉ＝３に対しては、最小次数・最短クリテ
ィカルパスのピボットとしてｐ＝３が選択される（次数
は２、クリティカルパス長は６）。第３ピボットを消去
すると新たな非ゼロ要素ａ（４，７），ａ（７，４）が
追加される（Ｓ３１２）。

【００２７】ｉ＝４に対しては、最小次数・最短クリテ
ィカルパスのピボットとしてｐ＝５が選択される（次数
は２、クリティカルパス長は６）。第５ピボットを消去
すると新たな非ゼロ要素ａ（４，６），ａ（６，４）が
追加される（Ｓ３１２）。

【００２８】ｉ＝５に対しては、最小次数・最短クリテ
ィカルパスのピボットとしてｐ＝４が選択される（次数
は２、クリティカルパス長は６＋６＝１２）。第４ピボ
ットを消去するときに新たな非ゼロ要素は発生しない
（Ｓ３１２）。

【００２９】ｉ＝６に対しては、最小次数・最短クリテ
ィカルパスのピボットとしてｐ＝６が選択される（次数
は１、クリティカルパス長は６＋６＋２＝１４）。第６
ピボットを消去するときに新たな非ゼロ要素は発生しな
い（Ｓ３１２）。

【００３０】以上の処理によって、図９に示す係数行列
が、図１０に示すようにリオーダリングされる。また、
タスクグラフは図１１に示すようになる。このとき、実
行順序が最も遅いタスク２の次数は０であり、クリティ
カルパス長は１４であり、すべての重みの合計は２４で
ある。

【００３１】一方、従来の行列リオーダリング（図１
４）を図９の行列に適用すると、図１５のような順序に
並び替えられ、対応するタスクグラフは図１６のように
なる。この場合の実行順序が最も遅いタスク２のクリテ
ィカルパス長は２０であり、すべての重みの合計は２４
である。

【００３２】以上のように、図１の行列リオーダリング
（Ｓ２０３）において、図２および図３を参照して説明
したような、ピボットの近最小次数（近最小次数＝最小
次数＋α）と、クリティカルパス長とを考慮した行列の
リオーダリングを行うことによって、本実施形態では、
従来に比べて各タスクを複数のプロセッサによって並列
実行した場合の処理時間をより短縮することが可能とな
る。

【００３３】次に、図１の行列リオーダリング処理（Ｓ
２０３）の他の実施形態、すなわち図２に示す構成の変
形例について、図４を参照して説明する。図４は電子回
路シミュレーションの流れ図（図１）の処理ステップ
（Ｓ２０３）である行列リオーダリング処理の流れ図で
ある。おおまかには、図２ものと同様の近最小次数・最
短クリティカルパス法（Ｓ８）および従来の行列リオー
ダリング方法の１つであるネステッド・デイセクション
（nested dissection）法（Ｓ１０）の２つのリオーダ
リング方法を選択可能な形で組み合わせたものとなって
いる。

【００３４】「近最小次数・最短クリティカルパス法」
による行列リオーダリング部（Ｓ８）は、変数ｉを１に
初期化した後（Ｓ１）、与えられた係数行列Ａのうちま
だ順番が決定されていないピボットの中から近最小次数
（次数が最小次数＋α以下、αの推奨値は１から３）か
つ最短クリティカルパスを持つピボット（番号ｐ）を一
つ選択し（Ｓ２）、選択した第ｐ番目のピボットと第ｉ
番目のピボットとを交換することによって第ｉ番目のピ
ボットを決定し（Ｓ３）、第ｉピボットに対するガウス
消去処理を行った時に発生する非ゼロ要素を係数行列Ａ
に追加する（Ｓ４）。これら一連の処理を、第ｉピボッ
トの次数が定数βを超えるか（Ｓ５）、全てのピボット
の順序が決定する（Ｓ７）まで繰り返す。

【００３５】上記の近最小次数・最短クリティカルパス
法（Ｓ８）は、与えられた行列の平均次数が約３以下の
時には、ネステッド・ディセクション法よりもクリティ
カルパス長を短くすることができるが、平均次数がそれ
より大きくなると、得られるクリティカルパス長はネス
テッド・ディセクション法によるものより長くなってし
まう傾向がある。したがって、近最小次数・最短クリテ
ィカルパス法実行中に、選択されたピボットの次数が定
数β（βは自然数）より大きくなった場合には、ネステ
ッド・ディセクション法へと切り替える。βの値は３か
ら１０の範囲が適当である。

【００３６】近最小次数・最短クリティカルパス法（Ｓ
８）による行列リオーダリング部の処理が終了してもま
だ全てのピボットの順序が決定されていない場合には、
係数行列Ａ内のまだ消去されていない部分行列Ｒの行列
グラフを作成し（Ｓ９）、この行列グラフを用いてネス
テッド・ディセクション法により部分行列Ｒのみのリオ
ーダリングを行う（Ｓ１０）。「ネステッド・ディセク
ション法」は、行列グラフの２分割を再帰的に繰り返
し、分割境界上の頂点に対応するピボットが最後にくる
ように順序付けを行う。すべてのピボットが順序付けら
れるまで、２分割を再帰的に繰り返す処理が行われる。
そして、部分行列Ｒに対するガウス消去処理で発生する
非ゼロ要素を係数行列Ａに追加する処理を実行して（Ｓ
１１）、係数行列Ａの利オーダリングの処理が終了す
る。

【００３７】次に、本発明の行列リオーダリング（図１
のステップＳ２０３）内の処理を図４に示す処理の流れ
によって行う場合の具体的な動作について、図６〜図９
および図１２、図１３を参照して説明する。この場合
も、上記と同様に、図８に示すような９個の素子Ｄ１〜
Ｄ９からなる電子回路と、リオーダリングの対象として
図９に示すその線形連立方程式の係数行列を用いること
とする。第ｉ変数のガウス消去処理（タスクｉ）の重み
（ｗ（ｉ））は、上記と同様に、（第ｉ番目のピボット
の次数＋１）に（第ｉ番目のピボットの次数）を掛けた
ものとする。以降では、α＝０、β＝１としたときの動
作を説明する。

【００３８】図４の近最小次数・最短クリティカルパス
法（Ｓ８）において、まずｉ＝１とし、次数が最小（α
＝０なので最小となる）のピボットで、かつそのピボッ
トを第ｉ番目のピボットと決定した時にそのピボットの
クリティカルパス長が最小となるピボットを探す。図９
において、第１ピボットと第７ピボットの次数は１で最
小であり、かつこれらのクリティカルパス長はいずれも
２で最小である。これらのうち番号の小さい第１ピボッ
トを選択し、ｐ＝１とする（Ｓ２）。ｉ＝ｐであるの
で、ステップＳ３でのピボット入れ替えは実際には行わ
れない。また、第１ピボットについてガウス消去処理を
行っても新たな非ゼロ要素は発生しない（Ｓ４）。

【００３９】続いてｉ＝２として、まだ順序の決定され
ていない行列部分に対して上記処理を繰り返す。最小次
数かつ最短クリティカルパスのピボットは第７ピボット
でありｐ＝７となる。第２ピボットと第７ピボットが交
換される（Ｓ３）。新たな非ゼロ要素は発生しない（Ｓ
４）。

【００４０】ｉ＝３に対しては、最小次数・最短クリテ
ィカルパスのピボットとしてｐ＝３が選択される（次数
は２、クリティカルパス長は６）。第３ピボットを消去
すると新たな非ゼロ要素ａ（４，７），ａ（７，４）が
追加される。第３ピボットの次数は２でありβ＝１より
大きいため、近最小次数・最短クリティカルパス法によ
るリオーダリングは終了される（Ｓ５）。

【００４１】このとき、まだピボットの順番が決定され
ていない部分の行列Ｒは図６のようになっており、この
行列グラフは図７のように生成される（Ｓ９）。ネステ
ッド・ディセクション法では、このグラフの２分割を行
い、分割境界上のノードに対応するピボットが最後にく
るように順序付けられる。すべてのピボットが順序付け
られるまで２分割が再帰的に繰り返されるが、この例の
場合は１度の２分割で十分であり、例えば頂点４と６が
分割境界Ｐ１上の頂点となり、５，２，４，６の順番で
順序付けられる。最終的に得られる行列は図１２とな
り、この行列に対するガウス消去処理のタスクグラフは
図１３のようになる。このタスクグラフの頂点の番号は
図１２のピボット番号に対応している。このタスクグラ
フのクリティカルパス長は１４である。図４に示す行列
リオーダリングの方法によっても、従来の行列リオーダ
リング（図１４）に比べてクリティカルパス長が減少し
ていることがわかる。

【００４２】なお、図２および図４を参照して説明した
行列リオーダリング（図１のステップＳ２０３）の処理
方法については、対称行列を対象とするものとして説明
を行ったが、非対称行列に適用する場合には、次のよう
な変更を行うようにすればよい。第１番目の変更点は、
図２および図４の処理に共通するものであり、クリティ
カルパス長の最小のピボットを選択する際の必要条件で
ある「次数ｄｅｇ（ｉ）が所定の値（α）以下」という
条件を、次数ｄｅｇ（ｉ）の代わりに、√｛ＮＺＬＣ
（ｉ）・ＮＺＵＲ（ｉ）｝をパラメータとして用いて、
「√｛ＮＺＬＣ（ｉ）・ＮＺＵＲ（ｉ）｝が所定の値
（α）以下」とする点である。ここで、ＮＺＬＣ（ｉ）
は、図１７に示すような対角線上の要素を含まない下三
角行列Ｌの第ｉ列中の非ゼロ要素の数であり、ＮＺＵＲ
（ｉ）は、同じく対角線上の要素を含まない上三角行列
Ｕの第ｉ行中の非ゼロ要素の数である。

【００４３】第２の変更点と第３の変更点は、図４に示
す本発明による近最小次数・最小クリティカルパス法
と、ネステッドディセクション法を組み合わせて所定の
条件に基づいて選択する場合の処理においてのみ適用さ
れる変更点である。図２に示す近最小次数・最小クリテ
ィカルパス法のみを用いる場合には、上記第１の変更点
のみで非対称行列に対応可能である。第２の変更点は、
図４に示す近最小次数・最小クリティカルパス法（Ｓ
８）と、ネステッドディセクション法（Ｓ１０）との切
り替えを行う条件を、次数ｄｅｇ（ｉ）＞β（Ｓ５）に
代えて、第１の変更点と同様に、√｛ＮＺＬＣ（ｉ）・
ＮＺＵＲ（ｉ）｝＞βと変更することである。そして、
第３の変更点は、ネステッドディセクション法（Ｓ１
０）を、非対称の行列Ｒの行列グラフにではなく、行列
（Ｒ＋ＲT）のように対称行列に変換し後の行列（Ｒ＋
ＲT）の行列グラフに適用することである。ここで、ＲT
は、行列Ｒ行と列を入れ替えた転置行列である。これら
の第２および第３の変更点を導入することで、図４に示
す処理を非対称行列に適用することができる。

【００４４】また、上記の変形例として、図４に示す処
理において、非対称行列のリオーダリングを行う場合に
は、あらかじめ、リオーダリングの対象となる非対称係
数行列Ａとその転置行列ＡTとから対称行列（Ａ＋ＡT）
を作成して、これに対して、近最小次数・最小クリティ
カルパス法（Ｓ８）と、ネステッドディセクション法
（Ｓ１０）とによる並べ替え行うようにすることもでき
る。

【００４５】なお、本発明の行列リオーダリング方法の
適用は、電子回路のシミュレーション方法に限定される
ものではなく、１次連立方程式をガウス消去法によって
並列実行して解く過程を含むデータ処理方法であれば、
それに適用することができる。

【００４６】

【発明の効果】以上説明したように、本発明によれば、
従来に比べて、ガウス消去処理のタスクグラフのクリテ
ィカルパス長を低減しているため、ガウス消去処理を並
列実行した際の実行時間を短縮することができる。

【図面の簡単な説明】

【図１】本発明による電子回路シミュレーション方法の
一実施形態を示す流れ図。

【図２】図１に示す電子回路シミュレーション方法にお
ける行列リオーダリング処理（Ｓ２０３）の流れの一実
施形態を示す流れ図。

【図３】図２のステップＳ３０４，Ｓ３０６の処理の流
れを示す流れ図。

【図４】図１に示す電子回路シミュレーション方法にお
ける行列リオーダリング処理（Ｓ２０３）の流れの他の
実施形態を示す流れ図。

【図５】図１のガウス消去法（Ｓ２０６）の計算方法を
記述したプログラムの一例を示す説明図。

【図６】まだ順序づけされていない部分行列Ｒを示す
図。

【図７】図６の行列に対するガウス消去処理のタスクグ
ラフ。

【図８】入力される回路例を示す回路図。

【図９】図８の回路図に対応するリオーダリング前の行
列を示す図。

【図１０】図９の行列を、図２に示す行列リオーダリン
グ処理（近最小次数・最小（最短）クリティカルパス
法）によってリオーダリングした後の行列を示す図。

【図１１】図１０の行列リオーダリング後の行列につい
てのタスクグラフ。

【図１２】図９の行列を、図４に示す行列リオーダリン
グ処理によってリオーダリングした後の行列を示す図。

【図１３】図１２の行列リオーダリング後の行列につい
てのタスクグラフ。

【図１４】従来の行列リオーダリング処理（最小次数
法）によるリオーダリング処理の流れを示す流れ図。

【図１５】図９の行列を、図１４に示す従来の行列リオ
ーダリング処理によってリオーダリングした後の行列を
示す図。

【図１６】図１５の行列リオーダリング後の行列につい
てのタスクグラフ。

【図１７】上下三角行列を説明するための図。

【符号の説明】

Ｓ２０３行列リオーダリング処理Ｓ２０６ガウス消去法を適用する線形連立方程式の求
解処理

Claims

【特許請求の範囲】

【請求項１】ガウス消去法を電子計算機によって並列
実行して解を求める線形連立方程式の係数に対応する構
造を有する係数行列の行列順序を決定する行列リオーダ
リング方法であって、係数行列中の非ゼロの要素の数と、ガウス消去法におけ
る累積的な処理時間に対応する値とに基づいて、第１の
行及び列と、入れ替えるべき第２の行及び列を決定する
第１の過程と、第１の過程で決定された第１の行及び列と第２の行及び
列とを入れ替える第２の過程とを有することを特徴とす
る行列リオーダリング方法。
【請求項２】ガウス消去法を電子計算機によって並列
実行して解を求める線形連立方程式の係数に対応する構
造を有する係数行列の行列順序を決定する行列リオーダ
リング方法であって、係数行列中の非ゼロの要素の数と、ガウス消去法におけ
るクリティカルパスの長さに基づいて、第１の行及び列
と、入れ替えるべき第２の行及び列を決定する第１の過
程と、第１の過程で決定された第１の行及び列と第２の行及び
列とを入れ替える第２の過程とを有することを特徴とす
る行列リオーダリング方法。
【請求項３】入れ替える行列の対称性に基づいて行列
順序を入れ替える第３の過程と、所定の条件で、前記第１及び第２の過程による行列順序
の入れ替えと、第３の過程による行列順序の入れ替えと
を選択する第４の過程とをさらに有することを特徴とす
る請求項１又は２記載の行列リオーダリング方法。
【請求項４】前記係数行列が非対称な構造を有する場
合に、前記第３の過程に対して、行列の構造を対称にす
る変換を行った後、入れ替えるべき行列を供給する第５
の過程をさらに有することを特徴とする請求項３記載の
行列リオーダリング方法。
【請求項５】ガウス消去法を電子計算機によって並列
実行して解を求める線形連立方程式の係数に対応する構
造を有する係数行列の行列順序を決定する行列リオーダ
リング装置であって、係数行列中の非ゼロの要素の数と、ガウス消去法におけ
る累積的な処理時間に対応する値とに基づいて、第１の
行及び列と、入れ替えるべき第２の行及び列を決定する
第１の手段と、第１の手段によって決定された第１の行及び列と第２の
行及び列とを入れ替える第２の手段とを備えることを特
徴とする行列リオーダリング装置。
【請求項６】ガウス消去法を電子計算機によって並列
実行して解を求める線形連立方程式の係数に対応する構
造を有する係数行列の行列順序を決定する行列リオーダ
リング装置であって、係数行列中の非ゼロの要素の数と、ガウス消去法におけ
るクリティカルパスの長さに基づいて、第１の行及び列
と、入れ替えるべき第２の行及び列を決定する第１の手
段と、第１の手段によって決定された第１の行及び列と第２の
行及び列とを入れ替える第２の手段とを備えることを特
徴とする行列リオーダリング装置。
【請求項７】電子回路に基づいて作成された線形連立
方程式を解く過程を含んで電子回路のシミュレーション
を行う電子回路シミュレーション方法において、請求項１〜４のいずれか１項に記載の行列リオーダリン
グ方法によって係数行列の行列順序を決定し、その行列
順序を決定した線形連立方程式に対して、ガウス消去法
を並列実行することで解を求める過程を有することを特
徴とする電子回路シミュレーション方法。
【請求項８】電子回路に基づいて作成された線形連立
方程式を解く手段を有して電子回路のシミュレーション
を行う電子回路シミュレーション装置において、請求項５又は６項に記載の行列リオーダリング装置によ
って係数行列の行列順序を決定し、その行列順序を決定
した線形連立方程式に対して、ガウス消去法を並列実行
することで解を求める手段を備えることを特徴とする電
子回路シミュレーション装置。