JP3391262B2 - 記号計算システム及び方法、並びに並列回路シミュレーションシステム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、線形連立方程式の
解を求めるための記号計算を行う記号計算システム及び
方法、並びに線形連立方程式の解を求めることにより回
路のシミュレーションを行う並列回路シミュレーション
システムに関する。

【０００２】

【従来の技術】線形連立方程式の解を求めるための処理
は、一般に、記号計算処理と数値計算処理とからなる。
この線形連立方程式の求解処理における記号計算処理の
一例が、"Foudamentals of Computer-Aided Circuit Si
mulation" （William J. McCalla著、１９８８年刊）の
第３章 "Sparse Matrix Methods" に記載されている。

【０００３】図９は、上記従来例の線形連立方程式の求
解処理における記号計算処理を示すフローチャートであ
る。まず、求解の対象となる線形連立方程式を表す係数
行列全体に対して１つのエントリ集合Ｅを用意し、係数
行列中の値が「０」でない要素のエントリをエントリ集
合Ｅに順次追加していく。ここで、第ｋ行に含まれるエ
ントリ数及び第ｋ列に含まれるエントリ数を示す配列Ｒ
（ｋ）、Ｃ（ｋ）も係数行列全体に対して１つずつ用意
して、エントリ登録時に値を更新していく（ステップＳ
４１０）。

【０００４】次に、何番目の変数を消去するかを示す変
数ｉに「１」を代入し、初期化する（ステップＳ４２
０）。次に、Ｒ（ｗ）×Ｃ（ｗ）が最小となるｗの値を
求める。ここで、Ｒ（ｗ）、Ｃ（ｗ）の値を求めるとき
に、既に消去された変数と式に対応する行列部分のエン
トリや、対角要素となるエントリ数はカウントされない
（ステップＳ４３０）。

【０００５】ｗの値が求められると、エントリ集合Ｅの
第ｉ行と第ｗ行とを交換し、また、第ｉ列と第ｗ列とを
交換する（ステップＳ４４０）。次に、第ｉ変数の消去
時に発生するフィルインを求め、エントリ集合Ｅに追加
する（ステップＳ４５０）。

【０００６】ステップＳ４５０の処理が終了すると、変
数ｉの値を「１」だけインクリメントされ（ステップＳ
４６０）、さらに変数ｉの値がｍ−１（ｍ：係数行列の
サイズ）以下であるかどうかが判定される（ステップＳ
４７０）。ステップＳ４７０で変数ｉの値がｍ−１以下
であると判定されているときは、ステップＳ４３０の処
理に戻る。このような処理の繰り返しによって、最適な
ピボット順序とフィルインの発生位置が求められる。

【０００７】一方、ステップＳ４７０で変数ｉの値がｍ
の値に等しくなったと判定されると、ステップＳ４１０
及びステップＳ４５０でエントリが追加されたエントリ
集合Ｅを用いて行列を圧縮し、圧縮した行列データを格
納する（ステップＳ４８０）。そして、このフローチャ
ートの処理を終了する。そして、数値計算処理に進むこ
ととなる。

【０００８】

【発明が解決しようとする課題】しかしながら、上記従
来例には、次のような問題点があった。まず第１に、記
号計算処理を分散メモリ型の並列コンピュータで実行す
る場合に、記号計算処理を単一のノード上で逐次実行し
なければならなかった。このため、ノード内の局所メモ
リの容量によって、扱える係数行列のサイズが制限され
てしまうという問題点があった。

【０００９】また、第２に、係数行列のサイズ（行及び
列のそれぞれの数（行数及び列数は一致する））をｍと
した場合の記号計算処理の時間は、ｍの１乗から３乗程
度のオーダで増加するため、係数行列のサイズが大きく
なり、エントリ集合に追加するエントリ数が膨大になる
と、記号計算処理を実用的な時間内で終了することがで
きなくなってしまうという問題点があった。

【００１０】このような問題点は、線形連立方程式の解
を求めることによって回路のシミュレーションを行う場
合にも生じていた。

【００１１】本発明は、上記従来例の問題点を解消する
ためになされたものであり、扱える行列の規模が大き
く、計算時間が短い記号計算システム及び方法を提供す
ることを目的とする。

【００１２】本発明は、また、大規模な回路のシミュレ
ーションを高速に行うことができる並列回路シミュレー
ションシステムを提供することを目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の実施の形態にかかる記号計算システ
ムは、記号計算と前記記号計算の結果を用いて行う数値
計算とによって行われる線形連立方程式の求解のための
前記記号計算を行う記号計算システムであって、求解の
対象となる線形連立方程式を示す行列を、それぞれ少な
くとも前記行列の１行分からなる複数の行集合に分割す
る行列分割手段と、前記行列分割手段による分割の結果
得られた行集合のそれぞれに対応しており、自己に対応
する行集合に含まれる値が０でない要素のエントリを、
当該行集合に対応するエントリ集合に追加する複数の第
１のエントリ追加手段と、値が１から前記行列の行数ま
で順次変化される第１の変数が示す変数の消去時に必要
となる演算回数が最小となる第２の変数を順次求めるピ
ボット選択手段と、前記行列中の前記第１の変数が示す
行と前記第２の変数が示す行、及び前記行列中の前記第
１の変数が示す列と前記第２の変数が示す列とをそれぞ
れ交換するピボット交換手段と、前記複数の第１のエン
トリ追加手段のそれぞれに対応し、前記ピボット交換手
段によって行及び列が交換された行列について変数の消
去時に発生するフィルインを対応する行集合毎に求め、
該フィルインのエントリを対応する第１のエントリ追加
手段でそれぞれエントリが追加されたエントリ集合にさ
らに追加する複数の第２のエントリ追加手段と、前記第
１、第２のエントリ追加手段によってエントリが追加さ
れた複数のエントリ集合を用いて、前記行列を圧縮する
行列圧縮手段と、を備えることを特徴とする。

【００１４】上記計算システムによれば、エントリ集合
へのエントリの追加を複数の第１、第２のエントリ追加
手段によって並列して行うことができる。このため、線
形連立方程式の解を求める場合の記号計算を高速に行う
ことができる。

【００１５】また、上記計算システムを分散メモリ型の
並列コンピュータで実現する場合には、複数の第１、第
２のエントリ追加手段を実現するためのノードが有する
局所メモリに記憶すべきデータ量が、１つのノードでエ
ントリ集合へのエントリ追加を行った場合に比べて、ほ
ぼ行列の分割数の逆数をかけたものとすることができ
る。このため、各ノードが有する局所メモリの容量によ
って、扱える行列のサイズが制限されることが少なくな
り、大規模な線形連立方程式の求解処理も行えるように
なる。

【００１６】上記記号計算システムにおいて、前記複数
の第１、第２のエントリ追加手段は、対応するもの同士
で同一の手段、例えば、並列コンピュータの同一のノー
ドによって構成されたものとすることができる。この場
合、前記複数の第１、第２のエントリ追加手段はそれぞ
れ、対応する行集合の行内エントリの数を記憶する行内
エントリ数配列を管理する手段と、列内エントリの数を
記憶する列内エントリ数配列を管理する手段とを有する
ものとでき、前記ピボット選択手段は、前記行内エント
リ数配列が記憶する行内エントリ数をそれぞれ配列の添
字が等しいもの同士で加算する手段と、前記列内エント
リ数配列が記憶する列内エントリ数をそれぞれ配列の添
字が等しいもの同士で加算する手段と、これらの手段に
よってそれぞれ加算された行内エントリ数と列内エント
リ数とを添字が等しいもの同士で乗算する手段と、これ
らの乗算結果中の値が最も小さいものの添字を選択する
選択手段とを有し、前記選択手段によって選択された添
字を前記第２の変数とすることができる。

【００１７】また、上記記号計算システムにおいて、前
記ピボット交換手段は、行列中の交換された行及び列を
示す置換配列を記憶する手段と、該手段に記憶された置
換配列を前記複数の第２のエントリ追加手段のそれぞれ
に供給する手段とを備えるものとしてもよい。前記複数
の第２のエントリ追加手段は、前記ピボット交換手段か
ら供給された置換配列、及び、前記交換された行に含ま
れるエントリの位置に従って、行及び列が交換された行
列について変数の消去時に発生するフィルインを対応す
る行集合毎に求めるものとすることができる。

【００１８】このような置換配列を用いることによっ
て、行列或いは行集合のやり取りをしなくても、第２の
エントリ追加手段がフィルインを求めることができる。

【００１９】上記目的を達成するため、本発明の第２の
観点にかかる記号計算方法は、記号計算と前記記号計算
の結果を用いて行う数値計算とによって行われる線形連
立方程式の求解のための前記記号計算を行う記号計算方
法であって、行列分割手段により、求解の対象となる線
形連立方程式を示す行列を表すデータを取得し、当該デ
ータが表す前記行列をそれぞれ少なくとも前記行列の１
行分からなる複数の行集合に分割した結果を表す行集合
データを生成する行列分割ステップと、複数の第１のエ
ントリ追加手段が、前記行列分割ステップで生成された
前記行集合データが表す行集合のそれぞれに応じて並列
して動作し、各々の行集合に含まれる値が０でない要素
のエントリを、当該行集合に対応するエントリ集合に追
加する第１のエントリ追加ステップと、ピボット選択手
段により、値が１から前記行列の行数まで順次変化され
る第１の変数が示す変数の消去時に必要となる演算回数
が最小となる第２の変数を順次求めるピボット選択ステ
ップと、ピボット交換手段により、前記行列中の前記第
１の変数が示す行と前記第２の変数が示す行、及び前記
行列中の当該第１の変数が示す列と当該第２の変数が示
す列とをそれぞれ交換するピボット交換ステップと、複
数の第２のエントリ追加手段が、前記第１のエントリ追
加ステップで並列に行われるそれぞれの処理に対応して
並列に動作し、前記ピボット交換ステップで行及び列が
交換された行列について変数の消去時に発生するフィル
インを対応する行集合毎に求め、該フィルインのエント
リを、第１のエントリ追加ステップでそれぞれエントリ
が追加されたエントリ集合にさらに追加する第２のエン
トリ追加ステップと、行列圧縮手段により、前記第１、
第２のエントリ追加ステップでエントリが追加された複
数のエントリ集合を用いて、前記係数行列を圧縮する行
列圧縮ステップと、を備えることを特徴とする。

【００２０】上記目的を達成するため、本発明の第３の
観点にかかる並列回路シミュレーションシステムは、シ
ミュレーションの対象となる回路を複数の部分回路に分
割する部分回路分割手段と、前記部分回路分割手段で分
割された複数の部分回路のそれぞれに対応し、対応する
部分回路の回路方程式に対応する部分回路行列を求める
複数の部分回路行列計算手段と、前記複数の部分回路行
列計算手段によって計算された部分回路行列のそれぞれ
に記号計算を行う複数の部分回路記号計算手段と、前記
複数の記号計算手段によって記号計算されたそれぞれの
結果にさらに数値計算処理を行い、対応する部分回路の
回路方程式の解を求める複数の部分回路数値計算手段
と、前記複数の部分回路数値計算手段によって求められ
た各部分回路の回路方程式の解に従って、部分回路を結
合した結合回路の回路方程式に対応する結合回路行列を
求める結合回路行列計算手段と、前記結合回路行列計算
手段によって計算された結合回路行列に記号計算を行う
結合回路記号計算手段と、前記結合回路記号計算手段に
よって記号計算された結果に更に数値計算処置を行い、
結合回路の回路方程式の解を求める結合回路数値計算手
段と、を備え、前記結合回路記号計算手段は、前記結合
回路行列計算手段によって求められた結合回路行列を、
それぞれ少なくとも前記行列の１行分からなる複数の行
集合に分割する行列分割手段と、前記行列分割手段によ
る分割の結果得られた行集合のそれぞれに対応してお
り、自己に対応する行集合に含まれる値が０でない要素
のエントリを、当該行集合に対応するエントリ集合に追
加する複数の第１のエントリ追加手段と、値が１から前
記結合回路行列の行数まで順次変化される第１の変数が
示す変数の消去時に必要となる演算回数が最小となる第
２の変数を順次求めるピボット選択手段と、前記結合回
路行列中の前記第１の変数が示す行と前記第２の変数が
示す行、及び前記結合回路行列中の前記第１の変数が示
す列と前記第２の変数が示す列とをそれぞれ交換するピ
ボット交換手段と、前記複数の第１のエントリ追加手段
のそれぞれに対応し、前記ピボット交換手段によって行
及び列が交換された結合回路行列行列について変数の消
去時に発生するフィルインを対応する行集合毎に求め、
該フィルインのエントリを対応する第１のエントリ追加
手段でそれぞれエントリが追加されたエントリ集合にさ
らに追加する複数の第２のエントリ追加手段と、前記第
１、第２のエントリ追加手段によってエントリが追加さ
れた複数のエントリ集合を用いて、前記結合回路行列を
圧縮する行列圧縮手段と、を備えることを特徴とする。

【００２１】

【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態について説明する。

【００２２】［第１の実施の形態］図１は、この実施の
形態に適用される並列コンピュータの構成を示すブロッ
ク図である。

【００２３】図示するように、この並列コンピュータ１
は、相互結合網１０を介して結合された複数のノード１
１〜１ｌから構成されている。ノード１１〜１ｌは、そ
れぞれ要素プロセッサ１１ａ〜１ｌａと、局所メモリ１
１ｂ〜１ｌｂを備える。要素プロセッサ１１ａ〜１ｌａ
と局所メモリ１１ｂ〜１ｌｂとは、それぞれバス１１ｃ
〜１ｌｃを介して接続されており、また、バス１１ｃ〜
１ｌｃは、相互結合網１０に接続されている。

【００２４】要素プロセッサ１１ａ〜１ｌａは、相互結
合網１０を介して互いにメッセージを交換し合う。ま
た、要素プロセッサ１１ａ〜１ｌａは、相互結合網１０
を介して他のノードが有する局所メモリ１１ｂ〜１ｌｂ
に遠隔アクセスする。これらによって、並列コンピュー
タ１は、あるノードから他の１つ以上のノードへ処理を
依頼し、依頼した処理の並列処理を可能としている。

【００２５】局所メモリ１１ｂ〜１ｌｂはそれぞれ、対
応する要素プロセッサ１１ａ〜１ｌａが実行するプログ
ラムを記憶すると共に、要素プロセッサ１１ａ〜１ｌａ
のワークエリアとして使用される。

【００２６】並列コンピュータ１の相互結合網１０に
は、入力装置２１及び外部記憶装置２２を有するワーク
ステーション２が接続されている。ワークステーション
２の入力装置２１は、計算対象となる線形連立方程式
（或いはその係数行列）を入力する。また、ワークステ
ーション１は、係数行列を並列コンピュータ１に渡し、
線形連立方程式の求解処理を依頼する。

【００２７】以下、この実施の形態において、図１の並
列コンピュータで実行される線形連立方程式の求解処理
について、説明する。図２は、この実施の形態にかかる
線形連立方程式の求解処理の概略を示すフローチャート
である。

【００２８】線形連立方程式の求解処理は、エントリ登
録処理（ステップＳ１１０）と、対角ピボッティング処
理（ステップＳ１２０）と、行列の圧縮格納処理（ステ
ップＳ１３０）と、ＬＵ分割処理（ステップＳ１４０）
と、前進代入・後進代入処理（ステップＳ１５０）とを
順次実行することによって行われる。これらのうちで、
ステップＳ１１０〜Ｓ１３０までが記号計算処理であ
り、ステップＳ１４０とＳ１５０とが数値計算処理であ
る。

【００２９】ステップＳ１１０のエントリ登録処理で
は、ワークステーション２から渡された係数行列のうち
の値が「０」でない要素の位置がエントリ集合Ｅに追加
される。この処理は、後述する行集合毎に並列して行わ
れるものであり、初めに行集合毎のエントリ集合Ｅを空
集合とし、係数行列中の値が「０」でない要素の行ｉと
列ｊとのエントリ＜ｉ，ｊ＞をそれぞれのエントリ集合
Ｅに追加するという処理をすべての要素に対して行うも
のである。

【００３０】ステップＳ１２０の対角ピボッティング処
理では、ステップＳ１４０のＬＵ分解処理での演算回数
ができるだけ少なくなるように、係数行列の行交換と列
交換とが行われる。この処理には、元の係数行列では値
が「０」であった要素でＬＵ分解処理の過程で値が
「０」でなくなる要素（フィルイン）のエントリを行集
合毎にエントリ集合Ｅに追加する処理が含まれている。

【００３１】ステップＳ１３０の行列の圧縮格納処理で
は、ステップＳ１２０までの処理で得られたエントリ集
合Ｅを用いて、係数行列及びＬＵ分解後に得られる行列
の値が「０」でない要素の値のみを格納するための領域
が確保され、係数行列の要素の値が格納される。

【００３２】ステップＳ１４０のＬＵ分割処理では、係
数行列を左下三角行列Ｌと右上三角行列Ｕとの積に因数
分解する処理が行われる。ここでは、係数行列が格納さ
れた領域に上書きをしていくことによって処理が進めら
れる。

【００３３】ステップＳ１５０の前進代入・後進代入処
理では、係数行列で表される線形連立方程式の解が求め
られる。この処理では、例えば、係数行列で表される線
形連立方程式がＡｘ＝ｂ（Ａ：係数行列、ｘ：解ベクト
ル、ｂ：右辺ベクトル）としたときに、Ｌｙ＝ｂを解い
てｙの解を求める前進代入処理と、Ｕｘ＝ｙを解いてｘ
の解を求める後進代入処理とが行われる。

【００３４】図３は、図２の記号計算処理（ステップＳ
１１０〜Ｓ１３０）を詳細に示すフローチャートであ
る。このフローチャートにおけるステップＳ２１１〜Ｓ
２１ｌが図２のステップＳ１１０に対応し、ステップＳ
２２０〜Ｓ２７０が図２のステップＳ１２０に対応し、
ステップＳ２８０が図２のステップＳ１３０に対応す
る。

【００３５】ユーザは、ワークステーション２の入力装
置２１を操作して、解を求める対象となる線形連立方程
式を入力する。そして、入力装置２１からワークステー
ション２に入力した線形連立方程式の解を求めるための
指示を入力する。すると、ワークステーション２は、線
形連立方程式の係数行列（行列サイズをｍとする）を求
め、さらに複数の行集合（集合数をｎ（ｎ≦ｌ）とす
る）に分ける。そして、ワークステーション２は、この
係数行列を並列コンピュータ１に渡すと共に、記号計算
処理の依頼をする。

【００３６】並列コンピュータ１のノード１１〜１ｌの
要素プロセッサ１１ａ〜１ｌａうち、記号計算処理の依
頼を受け取ったノード（ノード１１とする）の要素プロ
セッサ１１ａは、渡された係数行列を行集合毎にノード
１１〜１ｌ中のｎ個のノードに相互結合網１０を介して
送信する（但し、１つは自ノード１１内でプロセス間通
信によって送信してもよい）。

【００３７】係数行列中の行集合を受け取ったｎ個のノ
ード（ノード１１〜１ｎとする）は、それぞれが並列に
動作する。これらのノード１１〜１ｎの要素プロセッサ
１１ａ〜１ｎａは、それぞれ行集合毎に要素を空集合と
するエントリ集合Ｅ１〜Ｅｎを用意し、自ノード内の局
所メモリ１１ｂ〜１ｎｂに領域を確保する。また、第ｋ
行に含まれるエントリ数及び第ｋ列に含まれるエントリ
数を示す配列Ｒ１（ｋ）〜Ｒｎ（ｋ）、Ｃ１（ｋ）〜Ｃ
ｎ（ｋ）を行集合毎に用意し、局所メモリ１１ｂ〜１ｎ
ｂに領域を確保する。

【００３８】そして、要素プロセッサ１１ａ〜１ｎａ
は、それぞれ第１〜第ｎ行集合に含まれている値が
「０」でない要素のエントリを、それぞれの局所メモリ
１１ｂ〜１ｎｂに領域を確保したエントリ集合Ｅ１〜Ｅ
ｎに追加していく。また、要素プロセッサ１１ａ〜１ｎ
ａは、エントリの追加時には、配列Ｒ１（ｋ）〜Ｒｎ
（ｋ）、Ｃ１（ｋ）〜Ｃｎ（ｋ）の値を更新していく
（ステップＳ２１１〜Ｓ２１ｎ）。

【００３９】ｎ個のノード１１〜１ｎにおいてステップ
Ｓ２１１〜Ｓ２１ｎの処理が終了すると、並列コンピュ
ータ１のｌ個のノード１１〜１ｌのうちの１つのノード
（ノード１１とする）の要素プロセッサ１１ａは、何番
目の変数を消去するかを示す変数ｉを用意し、「１」を
代入して初期化する。さらに、要素プロセッサ１１ａ
は、後述するステップＳ２４０の処理で交換された行及
び列の数を示す置換配列Ｓ（ｋ）を用意し、局所メモリ
１１ｂに領域を確保する。この時点において、置換配列
Ｓ（ｋ）は行及び列が交換されていない状態で初期化さ
れる（ステップＳ２２０）。

【００４０】次に、要素プロセッサ１１ａは、ノード１
１〜１ｎの局所メモリ１１ｂ〜１ｎｂに遠隔アクセス
し、配列Ｒ１（ｋ）〜Ｒｎ（ｋ）、Ｃ１（ｋ）〜Ｃｎ
（ｋ）を取得し、それぞれの要素を加算した配列Ｒ
（ｋ）、Ｃ（ｋ）を求める。また、要素プロセッサ１１
ａは、ノード１１〜１ｎの局所メモリ１１ｂ〜１ｎｂに
遠隔アクセスし、エントリ集合Ｅ１〜Ｅｎを取得し、そ
の和集合であるエントリ集合Ｅを求める。

【００４１】次に、要素プロセッサ１１ａは、変数を消
去するときに必要となる演算回数が最小となる変数を、
まだ消去していない変数から求める。すなわち、ｋ番目
の変数を消去するときに必要となる演算回数は、Ｒ
（ｋ）×Ｃ（ｋ）によって求められるので、要素プロセ
ッサ１１ａは、Ｒ（Ｓ（ｗ））×Ｃ（Ｓ（ｗ））が最小
となるｗの値を求める。ここで、Ｒ（Ｓ（ｗ））、Ｃ
（Ｓ（ｗ））の値を求めるときに、既に消去された変数
と式に対応する行列部分のエントリや、対角要素となる
エントリ数はカウントされない（ステップＳ２３０）。

【００４２】要素プロセッサ１１ａは、エントリ集合Ｅ
の第ｉ行と第ｗ行とを交換し、第ｉ列と第ｗ列とを交換
する。この交換は、Ｓ（ｉ）の値とＳ（ｗ）の値とを交
換することによって行われる（ステップＳ２４０）。

【００４３】要素プロセッサ１１ａは、次に、ステップ
Ｓ２４０の結果求められた置換配列Ｓ（ｋ）をメッセー
ジとして相互結合網１０を介してノード１１〜１ｎに送
信する。置換配列Ｓ（ｋ）を受け取ったノード１１〜１
ｎは、再びそれぞれが並列に動作する。これらのノード
の要素プロセッサ１１ａ〜１ｎａはそれぞれ、第ｉ変数
を消去するときに発生するフィルインを行集合毎に求
め、そのフィルインに対応するエントリをエントリ集合
Ｅ１〜Ｅｎに追加する。

【００４４】ここで、右上三角行列の第ｉ行に含まれる
すべてのエントリの位置がわかれば、各行集合で発生す
るフィルインの位置は、行集合毎に並列に求めることが
できる。従って、フィルインに対応するエントリをエン
トリ集合Ｅ１〜Ｅｎのそれぞれに追加する処理も並列に
行うことが可能となる（ステップＳ２５１〜Ｓ２５
ｎ）。

【００４５】ノード１１〜１ｎにおいて、ステップＳ２
５１〜Ｓ２５ｎの処理が終了すると、ノード１１の要素
プロセッサ１１ａは、変数ｉの値を「１」だけインクリ
メントする（ステップＳ２６０）。要素プロセッサ１１
ａは、さらに変数ｉの値がｍ−１の値以下であるかどう
かを判定する（ステップＳ２７０）。

【００４６】ステップＳ２７０で変数ｉの値がｍ−１以
下であると判定されているときは、ステップＳ２３０の
処理に戻る。このような処理の繰り返しによって、最適
なピボット順序とフィルインの発生位置が求められる。

【００４７】一方、ステップＳ２７０で変数ｉの値がｍ
の値に等しくなったと判定されると、要素プロセッサ１
１ａは、ノード１１〜１ｎの局所メモリ１１ｂ〜１ｎｂ
に遠隔アクセスし、エントリ集合Ｅ１〜Ｅｎを取得す
る。要素プロセッサ１１ａは、エントリ集合Ｅ１〜Ｅｎ
を用いて行列を圧縮し、圧縮した行列データを局所メモ
リ１１ｂに格納する（ステップＳ２８０）。

【００４８】ここで、行列データの圧縮形式としては、
例えば、"Templates for the Solution of Linear Syst
ems: Building Blocks for Iterative Methods" （R. B
arrett他著、１９９４年刊）に記載されているような行
圧縮形式を用いることができる。

【００４９】ステップＳ２８０の処理が終了すると、記
号計算処理が終了し、次に、数値計算処理が実行され
る。そして、ワークステーション２から並列コンピュー
タ１に係数行列として渡された線形連立方程式の解が求
められる。

【００５０】以下、この実施の形態における線形連立方
程式の求解処理の具体例について、図４〜図７を参照し
て説明する。ここで、ワークステーション２から並列コ
ンピュータ１に渡される係数行列は、図４に示すもので
あり、図中の破線で示すように３つの行集合に分けられ
ているものとする。

【００５１】各行集合を受け取ったノード（ノード１１
〜１３とする）では、ステップＳ２１１〜Ｓ２１３にお
いて行集合毎に値が「０」でないエントリがエントリ集
合Ｅ１〜Ｅ３に追加される。このとき局所メモリ１１ｂ
〜１３ｂに記憶されるエントリ集合Ｅ１〜Ｅ３は、図５
（ａ）に示すように、 Ｅ１＝｛＜１，１＞，＜１，３＞，＜１，５＞，＜２，
２＞，＜２，３＞，＜２，４＞，＜２，６＞｝ Ｅ２＝｛＜３，１＞，＜３，２＞，＜３，３＞，＜４，
２＞，＜４，４＞，＜４，５＞，＜４，６＞｝ Ｅ３＝｛＜５，１＞，＜５，４＞，＜５，５＞，＜６，
２＞，＜６，４＞，＜６，６＞｝ に設定される。

【００５２】また、局所メモリ１１ｂ〜１３ｂに記憶さ
れている、エントリ集合Ｅ１〜Ｅ３へのエントリの追加
時に更新されていく配列Ｒ１〜Ｒ３、Ｃ１〜Ｃ３は、図
５（ａ）に示すように、 Ｒ１＝［２，３，０，０，０，０］ Ｃ１＝［０，０，２，１，１，１］ Ｒ２＝［０，０，２，３，０，０］ Ｃ２＝［１，２，０，０，１，１］ Ｒ３＝［０，０，０，０，２，２］ Ｃ３＝［１，１，０，２，０，０］ となる。

【００５３】そして、ステップＳ２２０において、ノー
ド１１の局所メモリ１１ｂに記憶される変数ｉ及び置換
配列Ｓが初期化され、図５（ａ）に示すように、 ｉ＝１ Ｓ＝［１，２，３，４，５，６］ に設定される。

【００５４】次に、ステップＳ２３０において、ピボッ
ト選択処理が行われる。ここで、 Ｒ＝［２，３，２，３，２，２］ Ｃ＝［２，３，２，３，２，２］ であるので、Ｒ（Ｓ（ｗ））×Ｃ（Ｓ（ｗ））を最小に
するｗの値は、１となる。

【００５５】次に、ステップＳ２４０において、Ｓ
（ｉ）とＳ（ｗ）とを入れ替える処理が行われるが、ｉ
＝ｗであるので、実際には変化はない。もっとも、置換
配列Ｓをノード１１〜１３のすべてにメッセージとして
送信する処理は行われる。

【００５６】次に、ステップＳ２５１〜Ｓ２５３におい
て、元の係数行列におけるＳ（ｉ）番目の変数を消去す
るときに生じるフィルインに対応するエントリが、ノー
ド１１〜１３のそれぞれでエントリ集合Ｅ１〜Ｅ３に追
加される。このとき、局所メモリ１１ｂ〜１３ｂに記憶
されるエントリ集合Ｅ１〜Ｅ３は、図５（ｂ）に示すよ
うに、 Ｅ１＝｛＜１，１＞，＜１，３＞，＜１，５＞，＜２，
２＞，＜２，３＞，＜２，４＞，＜２，６＞｝ Ｅ２＝｛＜３，１＞，＜３，２＞，＜３，３＞，＜３，
５＞，＜４，２＞，＜４，４＞，＜４，５＞，＜４，６
＞｝ Ｅ３＝｛＜５，１＞，＜５，３＞，＜５，４＞，＜５，
５＞，＜６，２＞，＜６，４＞，＜６，６＞｝ に設定される。

【００５７】また、配列Ｒ１〜Ｒ３、Ｃ１〜Ｃ３の値も
更新され、図５（ｂ）に示すように、 Ｒ１＝［０，３，０，０，０，０］ Ｃ１＝［０，０，１，１，０，１］ Ｒ２＝［０，０，２，３，０，０］ Ｃ２＝［１，２，０，０，１，１］ Ｒ３＝［０，０，０，０，２，２］ Ｃ３＝［０，１，１，２，０，０］ となる。

【００５８】そして、ステップＳ２６０において変数ｉ
がインクリメントされ、図５（ｂ）に示すように、ｉ＝
２となる。そして、再びステップＳ２３０の処理が実行
される。

【００５９】以上のような処理をｉ＝６−１＝５となる
まで繰り返す。この過程において、ステップＳ２５１〜
Ｓ２５３では、図６に示すようにフィルインに対応する
エントリがエントリ集合Ｅ１〜Ｅ３に追加されていく。
ｉ＝５となったとき、エントリ集合Ｅ１〜Ｅ３、配列Ｒ
１〜Ｒ３、Ｃ１〜Ｃ３、変数ｉ、及び置換配列Ｓは、図
５（ｃ）に示すように、次の通りとなる。

【００６０】Ｅ１＝｛＜１，１＞，＜１，３＞，＜１，
５＞，＜２，２＞，＜２，３＞，＜２，４＞，＜２，５
＞，＜２，６＞｝ Ｅ２＝｛＜３，１＞，＜３，２＞，＜３，３＞，＜３，
５＞，＜４，２＞，＜４，４＞，＜４，５＞，＜４，６
＞｝ Ｅ３＝｛＜５，１＞，＜５，２＞，＜５，３＞，＜５，
４＞，＜５，５＞，＜６，２＞，＜６，４＞，＜６，６
＞｝

【００６１】Ｒ１＝［０，０，０，０，０，０］ Ｃ１＝［０，０，０，０，０，０］ Ｒ２＝［０，０，０，０，０，０］ Ｃ２＝［０，０，０，０，０，０］ Ｒ３＝［０，０，０，０，０，０］ Ｃ３＝［０，０，０，０，０，０］ Ｓ＝［１，３，５，４，２，６］

【００６２】そして、上記の処理で最終的に得られたエ
ントリ集合Ｅ１〜Ｅ３を用いて、ステップＳ２８０にお
いて、図７に示すように行列データが圧縮されて、ノー
ド１１の局所メモリ１１ｂに格納される。

【００６３】上記の処理でエントリ集合Ｅに追加される
エントリ数は、図５（ｃ）に示すように、最終的には２
４個となっているが、行集合毎、すなわちノード毎に８
個ずつに分散されている。従って、各ノード１１〜１３
におけるエントリ集合Ｅ１〜Ｅ３のための局所メモリ１
１ｂ〜１３ｂの使用量が、１つのノードで処理を行う場
合に比べて３分の１で済むことがわかる。また、各ノー
ド１１〜１３は、係数行列全体を保持する必要がなく、
その３分の１のデータ量で済む行集合を保持していれば
よい。従って、１つのノードにおける局所メモリの容量
が従来のほぼ３分の１で済むことになり、また、局所メ
モリの容量が変わらないのであれば、従来よりもサイズ
の大きな係数行列（要素数がほぼ３倍）を扱えることと
なる。

【００６４】また、図６に示すように、ステップＳ２５
１〜Ｓ２５３のエントリの追加登録の処理は、ノード１
１〜１３で並列処理を行っていることにより、全体とし
て９ステップで済んでいる。これに対して、１つのノー
ドで同様の処理を行った場合には、追加登録の総数が１
７個であるので、１７ステップを要することとなる。す
なわち、この部分での計算速度がほぼ２倍になっている
ことがわかる。

【００６５】以上説明したように、この実施の形態によ
れば、線形連立方程式の求解処理の最初の段階として実
行される記号計算処理において、並列コンピュータ１の
複数のノード１１〜１ｎが並列処理を行っている。

【００６６】このとき、各ノード１１〜１ｎは、局所メ
モリ１１ａ〜１ｎａ内に係数行列を分割した行集合のみ
を保持すればよく、局所メモリ１１ａ〜１ｎａに記憶さ
れるまた、エントリ集合Ｅ１〜Ｅ３も行集合に対応する
もののみで足りることとなる。このため、同一の係数行
列に対して計算を行うならば、局所メモリ１１ｂ〜１ｎ
ｃの容量が従来例よりも少なくて済む。また、従来例と
局所メモリ１１ｂ〜１ｎｃの容量が同一であるならば、
従来例よりも大きなサイズの係数行列を扱うことが可能
となる。

【００６７】また、エントリ集合Ｅ１〜Ｅ３へのエント
リへの追加を、複数のノードで分散して行うことができ
る。このため、従来例に比べてエントリの追加に要する
計算時間が短くて済むようになる。

【００６８】また、ノード１１から各ノード１１〜１ｎ
へ置換配列Ｓを送ることによって、ノード間で行列或い
は行集合のやり取りをしなくても、各ノード１１〜１ｎ
でフィルインを求めることが可能となる。

【００６９】［第２の実施の形態］この実施の形態で
は、線形連立方程式の解を求めることによる並列回路の
シミュレーションに、本発明を適用した場合について説
明する。

【００７０】この実施の形態においても、並列回路シミ
ュレーションを行うハードウェアとして、図１に示す並
列コンピュータ１を用いることができる。但し、この実
施の形態において、シミュレーション対象となる並列回
路の回路接続情報は、ワークステーション２の外部記憶
装置２２にライブラリとして登録されており、入力装置
２１からの指示に従って、ライブラリから読み出されて
並列コンピュータ１に投入される。

【００７１】以下、この実施の形態において、図１の並
列コンピュータ１で実行される並列回路シミュレーショ
ンの処理を、図９のフローチャートを参照して説明す
る。

【００７２】処理が開始すると、まず、ユーザは入力装
置２１を操作して、外部記憶装置２２にライブラリとし
て登録されている回路接続情報をワークステーション２
から相互結合網１０を介して並列コンピュータ１に入力
する（ステップＳ３００）。

【００７３】並列コンピュータ１のノード１１〜１ｌの
要素プロセッサ１１ａ〜１ｌａのうち、回路接続情報を
受け取ったノード（ノード１１とする）の要素プロセッ
サ１１ａは、入力された回路接続情報によって示される
回路を、ノード１１〜１ｌの数と同数のｌ個の部分回路
に分割する。この部分回路の分割は、例えば、特開平９
−３１９７８４号公報に記載されている方法によって行
う。そして、ノード１１の要素プロセッサ１１ａは、分
割したｌ個の部分回路に関する情報をそれぞれ、ノード
１１〜１ｌに相互結合網１０を介し（但し、ノード１１
には、プロセス間通信によって）て送信する（ステップ
Ｓ３１０）。

【００７４】部分回路に関する情報を受け取ったノード
１１〜１ｌは、それぞれが並列に動作する。これらのノ
ード１１〜１ｌの要素プロセッサ１１ａ〜１ｌａは、そ
れぞれ部分回路に関する情報を、後述するシミュレーシ
ョン時に効率がよい形式のオブジェクトデータ（部分回
路を示す行列と部分回路内の各素子のパラメータ）に変
換するコンパイル作業を行う（ステップＳ３２１〜Ｓ３
２ｌ）。

【００７５】更に、要素プロセッサ１１ａ〜１ｌａは、
各部分回路毎に線形連立方程式の求解のための記号処理
を行う。この線形連立方程式の求解のための記号処理
は、図９のフローチャートに従って行われる（ステップ
Ｓ３３１〜Ｓ３３ｌ）。更に、要素プロセッサ１１ａ〜
１ｌａは、それぞれステップＳ３３１〜Ｓ３３ｌで記号
処理した結果に対して、数値計算処理を行い、その結果
を１つのノード（ここでは、ノード１１とする）に相互
結合網１０を介して（但し、ノード１１ではプロセス間
通信によって）送信する（ステップＳ３４１〜Ｓ３４
ｌ）。

【００７６】各部分回路の演算結果を受信したノード１
１の要素プロセッサ１１ａは、各部分回路の縮退モデル
のオブジェクトデータと結合回路情報とを用いて、結合
回路のコンパイルを行い、結合回路を示す行列を生成す
る（ステップＳ３５０）。

【００７７】次に、要素プロセッサ１１ａは、生成した
行列を複数の行列集合に分ける。そして、図３のフロー
チャートに示す処理により、複数のノードが並列動作し
て結合回路方程式の求解のための記号計算処理が行われ
る（ステップＳ３６０）。

【００７８】ステップＳ３６０の処理で記号計算処理が
され、行列が圧縮格納されると、その行列を格納してい
る局所メモリ（ここでは、局所メモリ１１ｂとする）を
有するノード１１の要素プロセッサ１１ａは、図２のフ
ローチャートに示すステップＳ１４０及びＳ１５０の処
理を行って、数値計算処理を行う（ステップＳ３７
０）。ノード１１の要素プロセッサ１１ａは、得られた
結果を波形として相互結合網１０を介してワークステー
ション２に出力する（ステップＳ３８０）。そして、こ
のフローチャートの処理を終了する。

【００７９】以上説明したように、この実施の形態で
は、結合回路方程式の求解を行う場合に、複数のノード
１１〜１ｌでの並列処理が可能となる。このため、回路
シミュレーションを従来よりも高速に行うことができ、
また、局所メモリ１１ｂ〜１ｌｃの容量による制限も受
けなくなるため、大規模な回路のシミュレーションを行
うことができる。

【００８０】［実施の形態の変形］本発明は、上記の第
１、第２の実施の形態に限られず、様々な変形が可能で
ある。以下、上記の実施の形態の変形態様について、説
明する。

【００８１】上記の第１の実施の形態では、ワークステ
ーション２から処理を依頼された係数行列は予めｎ個の
行集合に分割されているものとして説明した。しかしな
がら、ワークステーション２から並列コンピュータ１に
処理を依頼する係数行列は、行集合に分割されていない
ものであってもよい。この場合、処理依頼を受け取った
ノードが、並列コンピュータ１のノード１１〜１ｌの数
ｋに応じて係数行列を行集合に分割すればよい。

【００８２】上記の第１、第２の実施の形態では、処理
対象となるデータ（線形連立方程式の係数行列或いは回
路接続情報）の投入以外のすべての処理を図１に示す並
列コンピュータ１で行っていた。しかしながら、例え
ば、記号計算処理を並列コンピュータ１で行い、数値計
算処理を並列コンピュータ１とは別のベクトル計算機で
行うことも可能である。また、並列処理される部分以外
をワークステーション２で実行し、並列処理される部分
の処理をワークステーション２０から並列コンピュータ
１に依頼することも可能である。

【００８３】上記の第２の実施の形態では、部分回路の
線形連立方程式を求解するための記号計算処理は、部分
回路毎に１つのノードで行われていた。しかしながら、
この処理も、図３のフローチャートで示したのと同様に
して複数のノードで並列に実行するものとしてもよい。

【００８４】

【発明の効果】以上説明したように、本発明によれば、
線形連立方程式の解を求める場合の記号計算において、
計算時間を短くしたり、扱える行列の規模を大きくした
りすることができる。

【００８５】また、大規模な回路のシミュレーションを
高速に行うことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に適用される並列コ
ンピュータの構成を示すブロック図である。

【図２】本発明の第１の実施の形態にかかる線形連立方
程式の求解処理の概略を示すフローチャートである。

【図３】図２の記号計算処理を詳細に示すフローチャー
トである。

【図４】本発明の第１の実施の形態における具体例で、
ワークステーションから並列コンピュータに投入される
係数行列を示す図である。

【図５】（ａ）〜（ｃ）は、本発明の第１の実施の形態
における具体例での記号計算処理を説明する図である。

【図６】本発明の第１の実施の形態における具体例での
エントリが追加登録される順序を示す図である。

【図７】本発明の第１の実施の形態における具体例での
行列の圧縮格納用データ構造を示す図である。

【図８】本発明の第２の実施の形態にかかる並列回路シ
ミュレーションの処理を示すフローチャートである。

【図９】従来にかかる記号計算処理を示すフローチャー
トである。

【符号の説明】

１ 並列コンピュータ １０ 相互結合網 １１〜１ｌ ノード １１ａ〜１ｌａ 要素プロセッサ １１ｂ〜１ｌｂ 局所メモリ １１ｃ〜１ｌｃ バス ２ ワークステーション ２１ 入力装置 ２２ 外部記憶装置

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 大谷浩司，外１名，超並列マシン上で の疎行列自動圧縮方式について，情報処 理学会研究報告，社団法人情報処理学 会，1994年12月 ９日，第94巻，第106 号（94−ＯＳ−67），ｐ．137−144 Ａ．ＧＩＴＡ，外１名，Ｓｐａｒｓｅ Ｇａｕｓｓｉａｎ Ｅｌｉｍｉｎａｔ ｉｏｎ ｗｉｔｈ Ｃｏｎｔｒｏｌｌｅ ｄ Ｆｉｌｌ−ｉｎ ｏｎ ａ Ｓｈａ ｒｅｄ Ｍｅｍｏｒｙ Ｍｕｌｔｉｐｒ ｏｃｅｓｓｏｒ，ＩＥＥＥ Ｔｒａｎｓ ａｃｔｉｏｎｓ ｏｎ Ｃｏｍｐｕｔｅ ｒ，1989年11月，第38巻，第11号，ｐ. 1539−1557 小国力，外４名著，行列計算ソフトウ ェア ＷＳ、スーパーコン、並列計算 機，丸善株式会社，1991年11月30日，初 版，ｐ．136−137 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 17/00 - 17/18 G06F 17/50

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】記号計算と前記記号計算の結果を用いて行
   う数値計算とによって行われる線形連立方程式の求解の
   ための前記記号計算を行う記号計算システムであって、 求解の対象となる線形連立方程式を示す行列を、それぞ
   れ少なくとも前記行列の１行分からなる複数の行集合に
   分割する行列分割手段と、 前記行列分割手段による分割の結果得られた行集合のそ
   れぞれに対応しており、自己に対応する行集合に含まれ
   る値が０でない要素のエントリを、当該行集合に対応す
   るエントリ集合に追加する複数の第１のエントリ追加手
   段と、 値が１から前記行列の行数まで順次変化される第１の変
   数が示す変数の消去時に必要となる演算回数が最小とな
   る第２の変数を順次求めるピボット選択手段と、 前記行列中の前記第１の変数が示す行と前記第２の変数
   が示す行、及び前記行列中の前記第１の変数が示す列と
   前記第２の変数が示す列とをそれぞれ交換するピボット
   交換手段と、 前記複数の第１のエントリ追加手段のそれぞれに対応
   し、前記ピボット交換手段によって行及び列が交換され
   た行列について変数の消去時に発生するフィルインを対
   応する行集合毎に求め、該フィルインのエントリを対応
   する第１のエントリ追加手段でそれぞれエントリが追加
   されたエントリ集合にさらに追加する複数の第２のエン
   トリ追加手段と、 前記第１、第２のエントリ追加手段によってエントリが
   追加された複数のエントリ集合を用いて、前記行列を圧
   縮する行列圧縮手段と、を備えることを特徴とする記号
   計算システム。
2. 【請求項２】前記複数の第１、第２のエントリ追加手段
   は、対応するもの同士で同一の手段によって構成され、 前記複数の第１、第２のエントリ追加手段はそれぞれ、
   対応する行集合の行内エントリの数を記憶する行内エン
   トリ数配列を管理する手段と、列内エントリの数を記憶
   する列内エントリ数配列を管理する手段とを有し、 前記ピボット選択手段は、前記行内エントリ数配列が記
   憶する行内エントリ数をそれぞれ配列の添字が等しいも
   の同士で加算する手段と、前記列内エントリ数配列が記
   憶する列内エントリ数をそれぞれ配列の添字が等しいも
   の同士で加算する手段と、これらの手段によってそれぞ
   れ加算された行内エントリ数と列内エントリ数とを添字
   が等しいもの同士で乗算する手段と、これらの乗算結果
   中の値が最も小さいものの添字を選択する選択手段とを
   有し、前記選択手段によって選択された添字を前記第２
   の変数とすることを特徴とする請求項１に記載の記号計
   算システム。
3. 【請求項３】前記ピボット交換手段は、行列中の交換さ
   れた行及び列を示す置換配列を記憶する手段と、該手段
   に記憶された置換配列を前記複数の第２のエントリ追加
   手段のそれぞれに供給する手段とを備え、 前記複数の第２のエントリ追加手段は、前記ピボット交
   換手段から供給された置換配列、及び、前記交換された
   行に含まれるエントリの位置に従って、行及び列が交換
   された行列について変数の消去時に発生するフィルイン
   を対応する行集合毎に求めることを特徴とする請求項１
   または２に記載の記号計算システム。
4. 【請求項４】記号計算と前記記号計算の結果を用いて行
   う数値計算とによって行われる線形連立方程式の求解の
   ための前記記号計算を行う記号計算方法であって、行列分割手段により、 求解の対象となる線形連立方程式
   を示す行列を表すデータを取得し、当該データが表す前
   記行列をそれぞれ少なくとも前記行列の１行分からなる
   複数の行集合に分割した結果を表す行集合データを生成
   する行列分割ステップと、複数の第１のエントリ追加手段が、 前記行列分割ステッ
   プで生成された前記行集合データが表す行集合のそれぞ
   れに応じて並列して動作し、各々の行集合に含まれる値
   が０でない要素のエントリを、当該行集合に対応するエ
   ントリ集合に追加する第１のエントリ追加ステップと、ピボット選択手段により、 値が１から前記行列の行数ま
   で順次変化される第１の変数が示す変数の消去時に必要
   となる演算回数が最小となる第２の変数を順次求めるピ
   ボット選択ステップと、ピボット交換手段により、 前記行列中の前記第１の変数
   が示す行と前記第２の変数が示す行、及び前記行列中の
   当該第１の変数が示す列と当該第２の変数が示す列とを
   それぞれ交換するピボット交換ステップと、複数の第２のエントリ追加手段が、 前記第１のエントリ
   追加ステップで並列に行われるそれぞれの処理に対応し
   て並列に動作し、前記ピボット交換ステップで行及び列
   が交換された行列について変数の消去時に発生するフィ
   ルインを対応する行集合毎に求め、該フィルインのエン
   トリを、第１のエントリ追加ステップでそれぞれエント
   リが追加されたエントリ集合にさらに追加する第２のエ
   ントリ追加ステップと、行列圧縮手段により、 前記第１、第２のエントリ追加ス
   テップでエントリが追加された複数のエントリ集合を用
   いて、前記係数行列を圧縮する行列圧縮ステップと、を
   備えることを特徴とする記号計算方法。
5. 【請求項５】シミュレーションの対象となる回路を複数
   の部分回路に分割する部分回路分割手段と、 前記部分回路分割手段で分割された複数の部分回路のそ
   れぞれに対応し、対応する部分回路の回路方程式に対応
   する部分回路行列を求める複数の部分回路行列計算手段
   と、 前記複数の部分回路行列計算手段によって計算された部
   分回路行列のそれぞれに記号計算を行う複数の部分回路
   記号計算手段と、 前記複数の記号計算手段によって記号計算されたそれぞ
   れの結果にさらに数値計算処理を行い、対応する部分回
   路の回路方程式の解を求める複数の部分回路数値計算手
   段と、 前記複数の部分回路数値計算手段によって求められた各
   部分回路の回路方程式の解に従って、部分回路を結合し
   た結合回路の回路方程式に対応する結合回路行列を求め
   る結合回路行列計算手段と、 前記結合回路行列計算手段によって計算された結合回路
   行列に記号計算を行う結合回路記号計算手段と、 前記結合回路記号計算手段によって記号計算された結果
   に更に数値計算処置を行い、結合回路の回路方程式の解
   を求める結合回路数値計算手段と、を備え、 前記結合回路記号計算手段は、 前記結合回路行列計算手段によって求められた結合回路
   行列を、それぞれ少なくとも前記行列の１行分からなる
   複数の行集合に分割する行列分割手段と、 前記行列分割手段による分割の結果得られた行集合のそ
   れぞれに対応しており、自己に対応する行集合に含まれ
   る値が０でない要素のエントリを、当該行集合に対応す
   るエントリ集合に追加する複数の第１のエントリ追加手
   段と、 値が１から前記結合回路行列の行数まで順次変化される
   第１の変数が示す変数の消去時に必要となる演算回数が
   最小となる第２の変数を順次求めるピボット選択手段
   と、 前記結合回路行列中の前記第１の変数が示す行と前記第
   ２の変数が示す行、及び前記結合回路行列中の前記第１
   の変数が示す列と前記第２の変数が示す列とをそれぞれ
   交換するピボット交換手段と、 前記複数の第１のエントリ追加手段のそれぞれに対応
   し、前記ピボット交換手段によって行及び列が交換され
   た結合回路行列行列について変数の消去時に発生するフ
   ィルインを対応する行集合毎に求め、該フィルインのエ
   ントリを対応する第１のエントリ追加手段でそれぞれエ
   ントリが追加されたエントリ集合にさらに追加する複数
   の第２のエントリ追加手段と、 前記第１、第２のエントリ追加手段によってエントリが
   追加された複数のエントリ集合を用いて、前記結合回路
   行列を圧縮する行列圧縮手段と、を備えることを特徴と
   する並列回路シミュレーションシステム。