JP2001284345A - ５酸化タンタル膜の製造方法 - Google Patents
５酸化タンタル膜の製造方法Info
- Publication number
- JP2001284345A JP2001284345A JP2000090211A JP2000090211A JP2001284345A JP 2001284345 A JP2001284345 A JP 2001284345A JP 2000090211 A JP2000090211 A JP 2000090211A JP 2000090211 A JP2000090211 A JP 2000090211A JP 2001284345 A JP2001284345 A JP 2001284345A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- tantalum pentoxide
- thickness
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 ５酸化タンタル膜の製造方法に関し、５酸化
タンタル膜の膜質向上のための熱処理工程に伴う酸化膜
容量換算膜厚ＥＯＴの増加を抑制する。 【解決手段】 シリコン１の表面を酸化して酸化珪素膜
２を形成したのち、導電体層３を堆積させ、次いで、非
酸化性雰囲気中或いは真空中のいずれかにおいて熱処理
したのち、導電体層３を除去し、次いで、５酸化タンタ
ル膜５を堆積させたのち、酸化性雰囲気中で熱処理す
る。
タンタル膜の膜質向上のための熱処理工程に伴う酸化膜
容量換算膜厚ＥＯＴの増加を抑制する。 【解決手段】 シリコン１の表面を酸化して酸化珪素膜
２を形成したのち、導電体層３を堆積させ、次いで、非
酸化性雰囲気中或いは真空中のいずれかにおいて熱処理
したのち、導電体層３を除去し、次いで、５酸化タンタ
ル膜５を堆積させたのち、酸化性雰囲気中で熱処理す
る。
Description
【０００１】
【発明の属する技術分野】本発明は５酸化タンタル膜の
製造方法に関し、特に、ゲート長が０．１μｍ未満のＭ
ＯＳＦＥＴに対応できる実効酸化膜厚の薄いゲート絶縁
膜を実現するための手法に特徴のある５酸化タンタル膜
の製造方法に関するものである。
製造方法に関し、特に、ゲート長が０．１μｍ未満のＭ
ＯＳＦＥＴに対応できる実効酸化膜厚の薄いゲート絶縁
膜を実現するための手法に特徴のある５酸化タンタル膜
の製造方法に関するものである。
【０００２】
【従来の技術】近年の半導体集積回路装置の集積度の向
上に伴って半導体素子の微細化が求められており、例え
ば、ＭＯＳＦＥＴの微細化に伴ってゲート電極及びゲー
ト絶縁膜の薄層化が進んでいる。
上に伴って半導体素子の微細化が求められており、例え
ば、ＭＯＳＦＥＴの微細化に伴ってゲート電極及びゲー
ト絶縁膜の薄層化が進んでいる。
【０００３】この様なＭＯＳＦＥＴの微細化に伴うゲー
ト絶縁膜の薄層化の限界に対応するために、ゲート絶縁
膜としてＳｉＯ2 より比誘電率の高い５酸化タンタル膜
（Ｔａ2 Ｏ5 膜）を使用することが検討されている。因
に、比誘電率は製造方法にもよるが、ＳｉＯ2 の比誘電
率は約３．９であり、Ｔａ2 Ｏ5 の比誘電率は約２５程
度である。
ト絶縁膜の薄層化の限界に対応するために、ゲート絶縁
膜としてＳｉＯ2 より比誘電率の高い５酸化タンタル膜
（Ｔａ2 Ｏ5 膜）を使用することが検討されている。因
に、比誘電率は製造方法にもよるが、ＳｉＯ2 の比誘電
率は約３．９であり、Ｔａ2 Ｏ5 の比誘電率は約２５程
度である。
【０００４】このＴａ2 Ｏ5 膜で構成したゲート絶縁膜
の膜厚を、同じ特性を得ることができるＳｉＯ2 膜の膜
厚に換算した酸化膜容量換算膜厚ＥＯＴ（Ｅｑｕｉｖａ
ｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）は、理想
的には、 ＥＯＴideal ＝ｔTa2O5 ×３．９／２５ ・・・・（１） で表されることになる。
の膜厚を、同じ特性を得ることができるＳｉＯ2 膜の膜
厚に換算した酸化膜容量換算膜厚ＥＯＴ（Ｅｑｕｉｖａ
ｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）は、理想
的には、 ＥＯＴideal ＝ｔTa2O5 ×３．９／２５ ・・・・（１） で表されることになる。
【０００５】したがって、ＭＯＳＦＥＴのゲート絶縁膜
としてＴａ2 Ｏ5 膜を用いた場合には、同じ膜厚のＳｉ
Ｏ2 膜をゲート絶縁膜として用いたＭＯＳＦＥＴに比べ
てドライバビリティが向上し、ドレイン電流を大きく取
ることができる。また、逆の観点からは、同じ駆動特性
を得るためにはゲート絶縁膜の物理的膜厚をＳｉＯ2 膜
より厚くすることができ、薄層化の限界を回避すること
ができることを意味する。
としてＴａ2 Ｏ5 膜を用いた場合には、同じ膜厚のＳｉ
Ｏ2 膜をゲート絶縁膜として用いたＭＯＳＦＥＴに比べ
てドライバビリティが向上し、ドレイン電流を大きく取
ることができる。また、逆の観点からは、同じ駆動特性
を得るためにはゲート絶縁膜の物理的膜厚をＳｉＯ2 膜
より厚くすることができ、薄層化の限界を回避すること
ができることを意味する。
【０００６】ここで、図５を参照して、従来のＴａ2 Ｏ
5 ゲート絶縁膜の製造工程を説明する。 図５（ａ）参照 まず、シリコン基板３１の表面を熱酸化して薄いＳｉＯ
2 膜３２を形成する。この場合、シリコン基板３１の表
面には洗浄等の前処理によって薄い酸化膜、即ち、１ｎ
ｍ程度のケミカル・オキサイド（Ｃｈｅｍｉｃａｌ Ｏ
ｘｉｄｅ）が形成されているが、この熱酸化によって、
全体としての厚さｔ1 が２ｎｍ程度になるように制御す
る。
5 ゲート絶縁膜の製造工程を説明する。 図５（ａ）参照 まず、シリコン基板３１の表面を熱酸化して薄いＳｉＯ
2 膜３２を形成する。この場合、シリコン基板３１の表
面には洗浄等の前処理によって薄い酸化膜、即ち、１ｎ
ｍ程度のケミカル・オキサイド（Ｃｈｅｍｉｃａｌ Ｏ
ｘｉｄｅ）が形成されているが、この熱酸化によって、
全体としての厚さｔ1 が２ｎｍ程度になるように制御す
る。
【０００７】図５（ｂ）参照 次いで、ＳｉＯ2 膜３２上に、ＣＶＤ法を用いて厚さが
ｔTa2O5 のＴａ2 Ｏ5膜３３を形成する。
ｔTa2O5 のＴａ2 Ｏ5膜３３を形成する。
【０００８】図５（ｃ）参照 次いで、Ｔａ2 Ｏ5 膜３３の膜質を向上するために、例
えば、８００℃の酸化性雰囲気中において熱処理を行
い、以降は、ゲート電極の形成工程等の通常のＭＯＳＦ
ＥＴの形成工程を順次行うことになる。
えば、８００℃の酸化性雰囲気中において熱処理を行
い、以降は、ゲート電極の形成工程等の通常のＭＯＳＦ
ＥＴの形成工程を順次行うことになる。
【０００９】したがって、この様なＭＯＳＦＥＴの酸化
膜容量換算膜厚ＥＯＴは、 ＥＯＴ＝ｔTa2O5 ×３．９／２５＋ｔ1 ・・・（２） となり、最初に設けるＳｉＯ2 膜３２の膜厚ｔ1 を薄く
することによって、 ＥＯＴ≒ｔTa2O5 ×３．９／２５＝ＥＯＴideal にすることができる。
膜容量換算膜厚ＥＯＴは、 ＥＯＴ＝ｔTa2O5 ×３．９／２５＋ｔ1 ・・・（２） となり、最初に設けるＳｉＯ2 膜３２の膜厚ｔ1 を薄く
することによって、 ＥＯＴ≒ｔTa2O5 ×３．９／２５＝ＥＯＴideal にすることができる。
【００１０】
【発明が解決しようとする課題】しかし、実際には、上
述の図５（ｃ）のＴａ2 Ｏ5 膜３３の膜質を向上するた
めの熱処理工程において、酸素がＳｉＯ2 膜３２とシリ
コン基板３１の界面まで拡散してシリコン基板３１の界
面を酸化するので、ＳｉＯ2 膜３２の膜厚はｔ1からｔ
2 に増加する。
述の図５（ｃ）のＴａ2 Ｏ5 膜３３の膜質を向上するた
めの熱処理工程において、酸素がＳｉＯ2 膜３２とシリ
コン基板３１の界面まで拡散してシリコン基板３１の界
面を酸化するので、ＳｉＯ2 膜３２の膜厚はｔ1からｔ
2 に増加する。
【００１１】したがって、この場合の実際の酸化膜容量
換算膜厚ＥＯＴconv. は、 ＥＯＴconv. ＝ｔTa2O5 ×３．９／２５＋ｔ2 ＞ＥＯＴideal ・・・（３） となり、ＳｉＯ2 膜３２の膜厚の増加によってｔ2 が無
視できなくなるので、酸化膜容量換算膜厚ＥＯＴをある
程度以上小さくすることができないという問題がある。
なお、Ｔａ2 Ｏ5 より比誘電率の高いＴｉＯ2 等の絶縁
体を用いた場合には、ＥＯＴを小さくすることができる
が、ピンホールフリーのＴｉＯ2 を形成することが困難
であり、且つ、物理的膜厚が厚くなりすぎるので形状ア
ンバランスが発生する。
換算膜厚ＥＯＴconv. は、 ＥＯＴconv. ＝ｔTa2O5 ×３．９／２５＋ｔ2 ＞ＥＯＴideal ・・・（３） となり、ＳｉＯ2 膜３２の膜厚の増加によってｔ2 が無
視できなくなるので、酸化膜容量換算膜厚ＥＯＴをある
程度以上小さくすることができないという問題がある。
なお、Ｔａ2 Ｏ5 より比誘電率の高いＴｉＯ2 等の絶縁
体を用いた場合には、ＥＯＴを小さくすることができる
が、ピンホールフリーのＴｉＯ2 を形成することが困難
であり、且つ、物理的膜厚が厚くなりすぎるので形状ア
ンバランスが発生する。
【００１２】したがって、本発明は、５酸化タンタル膜
の膜質向上のための熱処理工程に伴う酸化膜容量換算膜
厚ＥＯＴの増加を抑制することを目的とする。
の膜質向上のための熱処理工程に伴う酸化膜容量換算膜
厚ＥＯＴの増加を抑制することを目的とする。
【００１３】
【課題を解決するための手段】図１は本発明の原理的構
成の説明図であり、この図１を参照して本発明における
課題を解決するための手段を説明する。 図１（ａ）乃至（ｄ）参照 （１）本発明は、５酸化タンタル膜の製造方法におい
て、シリコン１の表面を酸化して酸化珪素膜２を形成し
たのち、導電体層３を堆積させる工程〔図１（ａ）〕、
次いで、非酸化性雰囲気中或いは真空中のいずれかにお
いて熱処理したのち〔図１（ｂ）〕、導電体層３を除去
する工程〔図１（ｃ）〕、次いで、５酸化タンタル膜５
を堆積させたのち、酸化性雰囲気中で熱処理する工程
〔図１（ｄ）〕を有することを特徴とする。
成の説明図であり、この図１を参照して本発明における
課題を解決するための手段を説明する。 図１（ａ）乃至（ｄ）参照 （１）本発明は、５酸化タンタル膜の製造方法におい
て、シリコン１の表面を酸化して酸化珪素膜２を形成し
たのち、導電体層３を堆積させる工程〔図１（ａ）〕、
次いで、非酸化性雰囲気中或いは真空中のいずれかにお
いて熱処理したのち〔図１（ｂ）〕、導電体層３を除去
する工程〔図１（ｃ）〕、次いで、５酸化タンタル膜５
を堆積させたのち、酸化性雰囲気中で熱処理する工程
〔図１（ｄ）〕を有することを特徴とする。
【００１４】この様に、５酸化タンタル膜５、即ち、Ｔ
ａ2 Ｏ5 を堆積させる前に、導電体層３を設け、非酸化
性雰囲気中或いは真空中のいずれかにおいて熱処理する
ことによって、シリコン１の表面に形成した酸化珪素膜
２を導電体層３を構成する金属元素の金属酸化膜４に置
換することができ、それによって、Ｔａ2 Ｏ5 の膜質向
上のための熱処理工程における酸化珪素膜２の膜厚の増
加を防止することができる。なお、本発明における「シ
リコン」とは、シリコン基板、シリコン基板上に成長さ
せたシリコンエピタキシャル成長層、ＳＯＳ基板或いは
ＳＯＩ基板上に設けたシリコン層等を意味する。
ａ2 Ｏ5 を堆積させる前に、導電体層３を設け、非酸化
性雰囲気中或いは真空中のいずれかにおいて熱処理する
ことによって、シリコン１の表面に形成した酸化珪素膜
２を導電体層３を構成する金属元素の金属酸化膜４に置
換することができ、それによって、Ｔａ2 Ｏ5 の膜質向
上のための熱処理工程における酸化珪素膜２の膜厚の増
加を防止することができる。なお、本発明における「シ
リコン」とは、シリコン基板、シリコン基板上に成長さ
せたシリコンエピタキシャル成長層、ＳＯＳ基板或いは
ＳＯＩ基板上に設けたシリコン層等を意味する。
【００１５】（２）また、本発明は、上記（１）におい
て、導電体層３の物理的膜厚を、シリコン１の表面を酸
化して形成した酸化珪素膜２の物理的膜厚より厚くする
ことを特徴とする。
て、導電体層３の物理的膜厚を、シリコン１の表面を酸
化して形成した酸化珪素膜２の物理的膜厚より厚くする
ことを特徴とする。
【００１６】この様に、導電体層３の物理的膜厚を、シ
リコン１の表面を酸化して形成した酸化珪素膜２の物理
的膜厚ｔ1 より厚く形成することによって、非酸化性雰
囲気中或いは真空中のいずれかにおける熱処理によって
酸化珪素膜２から酸素を奪い導電体層３を構成する金属
元素の金属酸化膜４に置換する際に、化学量論比からず
れた酸素プアーな金属酸化膜４とすることができ、後の
Ｔａ2 Ｏ5 の膜質向上のための熱処理工程において拡散
してくる酸素を捕らえて化学量論比に近い金属酸化膜６
を生成するので、シリコン１表面の酸化を抑制すること
ができる。
リコン１の表面を酸化して形成した酸化珪素膜２の物理
的膜厚ｔ1 より厚く形成することによって、非酸化性雰
囲気中或いは真空中のいずれかにおける熱処理によって
酸化珪素膜２から酸素を奪い導電体層３を構成する金属
元素の金属酸化膜４に置換する際に、化学量論比からず
れた酸素プアーな金属酸化膜４とすることができ、後の
Ｔａ2 Ｏ5 の膜質向上のための熱処理工程において拡散
してくる酸素を捕らえて化学量論比に近い金属酸化膜６
を生成するので、シリコン１表面の酸化を抑制すること
ができる。
【００１７】（３）また、本発明は、上記（１）または
（２）において、導電体層３として、ＴｉＮ、Ｔｉ、Ｚ
ｒ、或いは、Ｈｆのいずれかひとつを用いたことを特徴
とする。
（２）において、導電体層３として、ＴｉＮ、Ｔｉ、Ｚ
ｒ、或いは、Ｈｆのいずれかひとつを用いたことを特徴
とする。
【００１８】この様に、導電体層３としては、その酸化
物の比誘電率が大きなＴｉＮ、Ｔｉ、Ｚｒ、或いは、Ｈ
ｆのいずれかが好適である。即ち、ＴｉＯ2 、Ｈｆ
Ｏ2 、或いは、ＺｒＯ2 の比誘電率は２５〜１００程度
であり、したがって、金属酸化膜６のＥＯＴは、金属酸
化膜６の物理的膜厚の３．９／２５〜３．９／１００≒
１／６〜１／２５となり、最初に形成した酸化珪素膜２
の膜厚ｔ1 が増大しないどころか、膜厚ｔ1 を実効的に
１／６〜１／２５にすることができるので、酸化膜容量
換算膜厚ＥＯＴをほぼ理想的なＥＯＴidea l にすること
ができる。
物の比誘電率が大きなＴｉＮ、Ｔｉ、Ｚｒ、或いは、Ｈ
ｆのいずれかが好適である。即ち、ＴｉＯ2 、Ｈｆ
Ｏ2 、或いは、ＺｒＯ2 の比誘電率は２５〜１００程度
であり、したがって、金属酸化膜６のＥＯＴは、金属酸
化膜６の物理的膜厚の３．９／２５〜３．９／１００≒
１／６〜１／２５となり、最初に形成した酸化珪素膜２
の膜厚ｔ1 が増大しないどころか、膜厚ｔ1 を実効的に
１／６〜１／２５にすることができるので、酸化膜容量
換算膜厚ＥＯＴをほぼ理想的なＥＯＴidea l にすること
ができる。
【００１９】この場合のＴａ2 Ｏ5 ／金属酸化膜４／シ
リコン１からなる構造のＥＯＴnewは、 ＥＯＴnew ＝ｔTa2O5 ×３．９／２５＋ ｔ1 ×３．９／２５（〜３．９／１００） ＜ＥＯＴconv. ・・・（４） となり、優れたドライバビリティを有する微細なＭＯＳ
ＦＥＴを実現することができる。
リコン１からなる構造のＥＯＴnewは、 ＥＯＴnew ＝ｔTa2O5 ×３．９／２５＋ ｔ1 ×３．９／２５（〜３．９／１００） ＜ＥＯＴconv. ・・・（４） となり、優れたドライバビリティを有する微細なＭＯＳ
ＦＥＴを実現することができる。
【００２０】また、本発明は、上記（１）乃至（３）の
いずれかにおいて、酸化珪素膜２は、酸化性ガス雰囲気
中で形成しても良いし、或いは、シリコン１の表面を薬
液処理することによって形成しても良いものである。な
お、薬液処理する場合には、Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ2 、Ｈ
Ｃｌ＋Ｈ2 Ｏ2 ＋Ｈ 2 Ｏ、ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2
Ｏ、或いは、ＨＮＯ3 を用いれば良い。
いずれかにおいて、酸化珪素膜２は、酸化性ガス雰囲気
中で形成しても良いし、或いは、シリコン１の表面を薬
液処理することによって形成しても良いものである。な
お、薬液処理する場合には、Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ2 、Ｈ
Ｃｌ＋Ｈ2 Ｏ2 ＋Ｈ 2 Ｏ、ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2
Ｏ、或いは、ＨＮＯ3 を用いれば良い。
【００２１】また、本発明は、上記（１）乃至（３）の
いずれかにおいて、非酸化性雰囲気としては、Ａｒガス
雰囲気或いはＮ2 雰囲気が好適である。
いずれかにおいて、非酸化性雰囲気としては、Ａｒガス
雰囲気或いはＮ2 雰囲気が好適である。
【００２２】また、本発明は、上記（１）乃至（３）の
いずれかにおいて、導電体層３を除去する工程におい
て、硫酸と過酸化水素の混合液、即ち、Ｈ2 ＳＯ4 ＋Ｈ
2 Ｏ2を用いることが好適であり、ＴｉＮ、Ｔｉ、Ｚ
ｒ、或いは、Ｈｆのいずれの除去も可能である。
いずれかにおいて、導電体層３を除去する工程におい
て、硫酸と過酸化水素の混合液、即ち、Ｈ2 ＳＯ4 ＋Ｈ
2 Ｏ2を用いることが好適であり、ＴｉＮ、Ｔｉ、Ｚ
ｒ、或いは、Ｈｆのいずれの除去も可能である。
【００２３】また、本発明は、上記（１）乃至（３）の
いずれかにおいて、５酸化タンタル膜５を熱処理する酸
化性雰囲気としては、Ｏ2 、Ｎ2 Ｏ、或いは、ＮＯのい
ずれかが好適である。この場合、酸素比が小さいほど酸
化反応がゆっくり進むので、緻密な５酸化タンタル膜５
の形成が可能になる。
いずれかにおいて、５酸化タンタル膜５を熱処理する酸
化性雰囲気としては、Ｏ2 、Ｎ2 Ｏ、或いは、ＮＯのい
ずれかが好適である。この場合、酸素比が小さいほど酸
化反応がゆっくり進むので、緻密な５酸化タンタル膜５
の形成が可能になる。
【００２４】
【発明の実施の形態】ここで、図２乃至図４を参照し
て、本発明の実施の形態のｎチャネル型ＭＯＳＦＥＴの
製造工程を説明する。なお、各図は、概略的断面図であ
る。 図２（ａ）参照 まず、ｐ型シリコン基板１１の表面をＯ2 を含んだ雰囲
気中で、例えば、８００℃において熱酸化することによ
って、３ｎｍ以下、より好適には２ｎｍ以下、例えば、
ｔ1 ≒１．５ｎｍのＳｉＯ2 膜１２を形成したのち、ス
パッタリング法を用いて、厚さが、例えば、１０ｎｍの
ＴｉＮ膜１３を形成する。なお、この場合のＳｉＯ2 膜
１２は、前処理において、１ｎｍ程度のケミカル・オキ
サイドが形成されているので、このケミカル・オキサイ
ドを含めて全体が１．５ｎｍ程度になるように酸化す
る。
て、本発明の実施の形態のｎチャネル型ＭＯＳＦＥＴの
製造工程を説明する。なお、各図は、概略的断面図であ
る。 図２（ａ）参照 まず、ｐ型シリコン基板１１の表面をＯ2 を含んだ雰囲
気中で、例えば、８００℃において熱酸化することによ
って、３ｎｍ以下、より好適には２ｎｍ以下、例えば、
ｔ1 ≒１．５ｎｍのＳｉＯ2 膜１２を形成したのち、ス
パッタリング法を用いて、厚さが、例えば、１０ｎｍの
ＴｉＮ膜１３を形成する。なお、この場合のＳｉＯ2 膜
１２は、前処理において、１ｎｍ程度のケミカル・オキ
サイドが形成されているので、このケミカル・オキサイ
ドを含めて全体が１．５ｎｍ程度になるように酸化す
る。
【００２５】図２（ｂ）参照 次いで、急速昇降温処理（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅａｌ）装置を用いて、Ａｒ雰囲気中
で、例えば、５００℃で３０秒間アニールする。
ｒｍａｌ Ａｎｎｅａｌ）装置を用いて、Ａｒ雰囲気中
で、例えば、５００℃で３０秒間アニールする。
【００２６】このアニール工程において、ＳｉＯ2 膜１
２中の酸素がＴｉＮ膜１３に吸収されて、ＴｉＮ膜１３
の下部にＴｉＯ2-x 膜１４が形成され、一方、酸素を奪
われたＳｉＯ2 膜１２はＳｉ層となってｐ型シリコン基
板１１の一部となる。この場合のＴｉＯ2-x 膜１４は、
化学量論比の組成のＴｉＯ2 からずれた酸素欠損の酸化
膜、即ち、酸素プアーな酸化膜である。
２中の酸素がＴｉＮ膜１３に吸収されて、ＴｉＮ膜１３
の下部にＴｉＯ2-x 膜１４が形成され、一方、酸素を奪
われたＳｉＯ2 膜１２はＳｉ層となってｐ型シリコン基
板１１の一部となる。この場合のＴｉＯ2-x 膜１４は、
化学量論比の組成のＴｉＯ2 からずれた酸素欠損の酸化
膜、即ち、酸素プアーな酸化膜である。
【００２７】図２（ｃ）参照 次いで、ｐ型シリコン基板１１を硫酸と過酸化水素の混
合液、即ち、Ｈ2 ＳＯ 4 ＋Ｈ2 Ｏ2 中に浸漬することに
よって、未反応のＴｉＮ膜１３を除去する。この結果、
ｐ型シリコン基板１１の表面にはＴｉＯ2-x 膜１４のみ
が存在した状態となり、ＴｉＯ2-x 膜１４の膜厚は最初
に形成したＳｉＯ2 膜１２の膜厚ｔ 1 とほぼ同じとな
る。
合液、即ち、Ｈ2 ＳＯ 4 ＋Ｈ2 Ｏ2 中に浸漬することに
よって、未反応のＴｉＮ膜１３を除去する。この結果、
ｐ型シリコン基板１１の表面にはＴｉＯ2-x 膜１４のみ
が存在した状態となり、ＴｉＯ2-x 膜１４の膜厚は最初
に形成したＳｉＯ2 膜１２の膜厚ｔ 1 とほぼ同じとな
る。
【００２８】図３（ｄ）参照 次いで、ＣＶＤ法を用いて、例えば、４５０℃において
Ｔａ2 Ｏ5 膜１５を６ｎｍ堆積させる。
Ｔａ2 Ｏ5 膜１５を６ｎｍ堆積させる。
【００２９】図３（ｅ）参照 次いで、Ｔａ2 Ｏ5 膜１５を形成したｐ型シリコン基板
１１を、再び、ＲＴＡ装置中に搬入し、酸素雰囲気中に
おいて、例えば、８００℃で３０秒間処理し、Ｔａ2 Ｏ
5 膜１５を結晶化して膜質を向上させる。
１１を、再び、ＲＴＡ装置中に搬入し、酸素雰囲気中に
おいて、例えば、８００℃で３０秒間処理し、Ｔａ2 Ｏ
5 膜１５を結晶化して膜質を向上させる。
【００３０】この酸化工程（ＲＴＯ工程）において、ｐ
型シリコン基板１１方向へ拡散した酸素は酸素プアーな
ＴｉＯ2-x 膜１４に吸収され、酸素を吸収したＴｉＯ
2-x 膜１４は化学量論比に近いＴｉＯ2 膜１６に変換さ
れる。
型シリコン基板１１方向へ拡散した酸素は酸素プアーな
ＴｉＯ2-x 膜１４に吸収され、酸素を吸収したＴｉＯ
2-x 膜１４は化学量論比に近いＴｉＯ2 膜１６に変換さ
れる。
【００３１】この場合の酸化膜容量換算膜厚ＥＯＴは、 ＥＯＴ＝ｔTa2O5 ×３．９／２５＋ｔ1 ×３．９／１００ ＝６×３．９／２５＋１．５×３．９／１００（ｎｍ） ≒１（ｎｍ） となり、ゲート絶縁膜として約１ｎｍのＳｉＯ2 膜を用
いた場合の特性と同等になる。
いた場合の特性と同等になる。
【００３２】図３（ｆ）参照 次いで、ゲート電極を形成するために、再び、スパッタ
リング法を用いて、厚さが、例えば、１５０ｎｍのＴｉ
Ｎ膜１７を堆積させる。なお、ＴｉＮの仕事関数φTiN
とシリコンの仕事関数φSiの差、Δφが、シリコンの禁
制帯幅Ｅg の１／２程度であり、ＴｉＮの伝導帯端がシ
リコンのバンド・ギャップのほぼ中間に位置するため、
ｎチャネル型及びｐチャネル型のいずれのＭＯＳＦＥＴ
もＴｉＮゲート電極によって形成することができる。
リング法を用いて、厚さが、例えば、１５０ｎｍのＴｉ
Ｎ膜１７を堆積させる。なお、ＴｉＮの仕事関数φTiN
とシリコンの仕事関数φSiの差、Δφが、シリコンの禁
制帯幅Ｅg の１／２程度であり、ＴｉＮの伝導帯端がシ
リコンのバンド・ギャップのほぼ中間に位置するため、
ｎチャネル型及びｐチャネル型のいずれのＭＯＳＦＥＴ
もＴｉＮゲート電極によって形成することができる。
【００３３】図４（ｇ）参照 次いで、フォトリソグラフィー工程によりパターニング
することによって、ゲート長が０．１μｍのＴｉＮゲー
ト電極１８を形成したのち、このＴｉＮゲート電極１８
をマスクとしてＡｓイオン１９を注入することによっ
て、ｎ- 型ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒ
ａｉｎ）領域２０を形成する。
することによって、ゲート長が０．１μｍのＴｉＮゲー
ト電極１８を形成したのち、このＴｉＮゲート電極１８
をマスクとしてＡｓイオン１９を注入することによっ
て、ｎ- 型ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒ
ａｉｎ）領域２０を形成する。
【００３４】図４（ｈ）参照 次いで、全面にＳｉＯ2 膜を堆積させたのち、異方性エ
ッチングを施すことによってＴｉＮゲート電極１８の側
部にサイドウォール２１を形成し、次いで、このサイド
ウォール２１をマスクとしてＡｓイオン２２をイオン注
入することによってｎ+ 型ドレイン領域２３及びｎ+ 型
ソース領域２４を形成することによって、ＭＯＳＦＥＴ
の基本構成が完成する。
ッチングを施すことによってＴｉＮゲート電極１８の側
部にサイドウォール２１を形成し、次いで、このサイド
ウォール２１をマスクとしてＡｓイオン２２をイオン注
入することによってｎ+ 型ドレイン領域２３及びｎ+ 型
ソース領域２４を形成することによって、ＭＯＳＦＥＴ
の基本構成が完成する。
【００３５】この様に、本発明の実施の形態において
は、Ｔａ2 Ｏ5 膜の堆積に先だってＴｉＮ膜を形成し、
非酸化性雰囲気中で熱処理することによってｐ型シリコ
ン基板１１の表面に形成したＳｉＯ2 膜１２を酸素プア
ーなＴｉＯ2-x 膜１４に置換しているので、Ｔａ2 Ｏ5
膜１５の緻密化工程において、ｐ型シリコン基板１１方
向に拡散してきた酸素はＴｉＯ2-x 膜１４に吸収される
のでｐ型シリコン基板１１の表面が酸化されることがな
く、したがって、Ｔａ2 Ｏ5 膜以外の付随酸化膜の膜厚
ｔ1 が増大することがない。
は、Ｔａ2 Ｏ5 膜の堆積に先だってＴｉＮ膜を形成し、
非酸化性雰囲気中で熱処理することによってｐ型シリコ
ン基板１１の表面に形成したＳｉＯ2 膜１２を酸素プア
ーなＴｉＯ2-x 膜１４に置換しているので、Ｔａ2 Ｏ5
膜１５の緻密化工程において、ｐ型シリコン基板１１方
向に拡散してきた酸素はＴｉＯ2-x 膜１４に吸収される
のでｐ型シリコン基板１１の表面が酸化されることがな
く、したがって、Ｔａ2 Ｏ5 膜以外の付随酸化膜の膜厚
ｔ1 が増大することがない。
【００３６】また、ＴｉＮ膜の酸化物であるＴｉＯ2 膜
の比誘電率は約１００であり、ＳｉＯ2 の約３．９に比
べて非常に高いので、付随酸化膜の実効的膜厚をｔ1 の
３．９／１００≒１／２５にすることができ、ＥＯＴを
理想的なＥＯＴideal に近づけることができる。
の比誘電率は約１００であり、ＳｉＯ2 の約３．９に比
べて非常に高いので、付随酸化膜の実効的膜厚をｔ1 の
３．９／１００≒１／２５にすることができ、ＥＯＴを
理想的なＥＯＴideal に近づけることができる。
【００３７】以上、本発明の実施の形態を説明してきた
が、本発明は実施の形態に記載された構成・条件に限ら
れるものではなく、各種の変更が可能である。例えば、
ＳｉＯ2 膜を置換するためにＴｉＮを用いているが、Ｔ
ｉＮに限られるものではなく、その酸化膜の比誘電率が
高いＴｉ、Ｈｆ、或いは、Ｚｒを用いても良いものであ
り、ＴｉＮを用いた場合と同様の効果が得られる。
が、本発明は実施の形態に記載された構成・条件に限ら
れるものではなく、各種の変更が可能である。例えば、
ＳｉＯ2 膜を置換するためにＴｉＮを用いているが、Ｔ
ｉＮに限られるものではなく、その酸化膜の比誘電率が
高いＴｉ、Ｈｆ、或いは、Ｚｒを用いても良いものであ
り、ＴｉＮを用いた場合と同様の効果が得られる。
【００３８】また、上記の実施の形態においては、Ｔｉ
Ｎ膜を堆積後の置換のための熱処理をＡｒ雰囲気中で行
っているが、Ｎ2 雰囲気中で行っても良いものであり、
さらには、真空中で行っても良いものである。
Ｎ膜を堆積後の置換のための熱処理をＡｒ雰囲気中で行
っているが、Ｎ2 雰囲気中で行っても良いものであり、
さらには、真空中で行っても良いものである。
【００３９】また、上記の実施の形態においては、Ｔａ
2 Ｏ5 膜の緻密化処理をＯ2 雰囲気中で行っているが、
Ｎ2 Ｏ或いはＮＯ等の他の酸化性雰囲気中で行っても良
いものであり、酸素比率が小さいほど酸化反応がゆっく
り進行するのでより緻密なＴａ2 Ｏ5 膜を形成すること
が可能になる。
2 Ｏ5 膜の緻密化処理をＯ2 雰囲気中で行っているが、
Ｎ2 Ｏ或いはＮＯ等の他の酸化性雰囲気中で行っても良
いものであり、酸素比率が小さいほど酸化反応がゆっく
り進行するのでより緻密なＴａ2 Ｏ5 膜を形成すること
が可能になる。
【００４０】また、上記の実施の形態においては、ｐ型
シリコン基板１１の表面に形成するＳｉＯ2 膜１２を熱
酸化によって形成しているが、薬液処理によってＳｉＯ
2 膜を形成しても良いものである。この場合の薬液とし
ては、Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ2 、ＨＣｌ＋Ｈ2 Ｏ2 ＋Ｈ2
Ｏ、ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ、或いは、ＨＮＯ3
を用いれば良い。
シリコン基板１１の表面に形成するＳｉＯ2 膜１２を熱
酸化によって形成しているが、薬液処理によってＳｉＯ
2 膜を形成しても良いものである。この場合の薬液とし
ては、Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ2 、ＨＣｌ＋Ｈ2 Ｏ2 ＋Ｈ2
Ｏ、ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ、或いは、ＨＮＯ3
を用いれば良い。
【００４１】また、上記の実施の形態においては、ゲー
ト電極としてＴｉＮを用いているが、ＴｉＮに限られる
ものではなく、ＷｉＳｉ2 等の他の導電体を用いても良
いものであり、得ようとするゲート特性或いはプロセス
に応じて適宜選択すれば良いものである。
ト電極としてＴｉＮを用いているが、ＴｉＮに限られる
ものではなく、ＷｉＳｉ2 等の他の導電体を用いても良
いものであり、得ようとするゲート特性或いはプロセス
に応じて適宜選択すれば良いものである。
【００４２】また、上記の実施の形態においてはｎチャ
ネル型ＭＯＳＦＥＴの製造工程として説明しているが、
ｐチャネル型ＭＯＳＦＥＴの製造工程にも適用されるも
のであり、また、ＭＯＳＦＥＴを形成するためのシリコ
ン領域は、シリコン基板自体でも良いし、シリコン基板
上にエピタキシャル成長させたシリコン成長層でも良
く、或いは、ＳＯＩ基板或いはＳＯＳ基板の表面に設け
たシリコン層でも良いものである。
ネル型ＭＯＳＦＥＴの製造工程として説明しているが、
ｐチャネル型ＭＯＳＦＥＴの製造工程にも適用されるも
のであり、また、ＭＯＳＦＥＴを形成するためのシリコ
ン領域は、シリコン基板自体でも良いし、シリコン基板
上にエピタキシャル成長させたシリコン成長層でも良
く、或いは、ＳＯＩ基板或いはＳＯＳ基板の表面に設け
たシリコン層でも良いものである。
【００４３】また、上記の実施の形態においては、ＭＯ
ＳＦＥＴのゲート絶縁膜の製造工程として説明している
が、ＭＯＳＦＥＴのゲート絶縁膜の製造工程に限られる
ものではなく、シリコン基板に接して設けるコンデンサ
等の製造工程にも適用されるものである。
ＳＦＥＴのゲート絶縁膜の製造工程として説明している
が、ＭＯＳＦＥＴのゲート絶縁膜の製造工程に限られる
ものではなく、シリコン基板に接して設けるコンデンサ
等の製造工程にも適用されるものである。
【００４４】
【発明の効果】本発明によれば、Ｔａ2 Ｏ5 膜の緻密化
のための酸化性雰囲気における熱処理を行う前に、シリ
コン基板の表面に形成したＳｉＯ2 膜を酸素プアーな金
属酸化膜に置換しているので、緻密化のための酸化工程
においてシリコン基板の表面が酸化されることがなく、
且つ、金属酸化膜として比誘電率がＳｉＯ2 より大きな
材料を選択することによって、酸化膜容量換算膜厚ＥＯ
Ｔをほぼ理想的なＥＯＴ ideal にすることができ、それ
によって、優れたドライバビリティを有する微細なＭＯ
ＳＦＥＴを実現することができるので、高集積度半導体
集積回路装置のさらなる微細化及び高性能化に寄与する
ところが大きい。
のための酸化性雰囲気における熱処理を行う前に、シリ
コン基板の表面に形成したＳｉＯ2 膜を酸素プアーな金
属酸化膜に置換しているので、緻密化のための酸化工程
においてシリコン基板の表面が酸化されることがなく、
且つ、金属酸化膜として比誘電率がＳｉＯ2 より大きな
材料を選択することによって、酸化膜容量換算膜厚ＥＯ
Ｔをほぼ理想的なＥＯＴ ideal にすることができ、それ
によって、優れたドライバビリティを有する微細なＭＯ
ＳＦＥＴを実現することができるので、高集積度半導体
集積回路装置のさらなる微細化及び高性能化に寄与する
ところが大きい。
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施の形態の途中までの製造工程の説
明図である。
明図である。
【図３】本発明の実施の形態の図２以降の途中までの製
造工程の説明図である。
造工程の説明図である。
【図４】本発明の実施の形態の図３以降の製造工程の説
明図である。
明図である。
【図５】従来のＴａ2 Ｏ5 ゲート絶縁膜の製造工程の説
明図である。
明図である。
１ シリコン ２ 酸化珪素膜 ３ 導電体層 ４ 金属酸化膜 ５ ５酸化タンタル膜 ６ 金属酸化膜 １１ ｐ型シリコン基板 １２ ＳｉＯ2 膜 １３ ＴｉＮ膜 １４ ＴｉＯ2 -x膜 １５ Ｔａ2 Ｏ5 膜 １６ ＴｉＯ2 膜 １７ ＴｉＮ膜 １８ ＴｉＮゲート電極 １９ Ａｓイオン ２０ ｎ- 型ＬＤＤ領域 ２１ サイドウォール ２２ Ａｓイオン ２３ ｎ+ 型ドレイン領域 ２４ ｎ+ 型ソース領域 ３１ シリコン基板 ３２ ＳｉＯ2 膜 ３３ Ｔａ2 Ｏ5 膜
フロントページの続き Ｆターム(参考） 4M104 AA01 AA09 AA10 BB28 BB30 CC05 DD28 DD37 EE03 EE16 EE20 GG09 GG10 GG14 GG19 5F040 DC01 EB12 EC04 ED01 ED03 EF02 FA05 FB02 FC21 5F058 BD01 BD02 BD04 BD05 BE01 BE02 BF02 BH03 BJ01 5F110 AA04 AA07 CC02 DD05 EE02 EE32 EE44 FF01 FF02 FF23 FF28 FF29 FF36 GG02 GG12 GG28 HJ01 HJ12 HM15 QQ11
Claims (3)
- 【請求項１】 シリコンの表面を酸化して酸化珪素膜を
形成したのち、導電体層を堆積させる工程、次いで、非
酸化性雰囲気中或いは真空中のいずれかにおいて熱処理
したのち、前記導電体層を除去する工程、次いで、５酸
化タンタル膜を堆積させたのち、酸化性雰囲気中で熱処
理する工程を有することを特徴とする５酸化タンタル膜
の製造方法。 - 【請求項２】 上記導電体層の物理的膜厚を、上記シリ
コンの表面を酸化して形成した酸化珪素膜の物理的膜厚
より厚くすることを特徴とする請求項１記載の５酸化タ
ンタル膜の製造方法。 - 【請求項３】 上記導電体層として、ＴｉＮ、Ｔｉ、Ｚ
ｒ、或いは、Ｈｆのいずれかひとつを用いたことを特徴
とする請求項１または２に記載の５酸化タンタル膜の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000090211A JP2001284345A (ja) | 2000-03-29 | 2000-03-29 | ５酸化タンタル膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000090211A JP2001284345A (ja) | 2000-03-29 | 2000-03-29 | ５酸化タンタル膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001284345A true JP2001284345A (ja) | 2001-10-12 |
Family
ID=18605847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000090211A Withdrawn JP2001284345A (ja) | 2000-03-29 | 2000-03-29 | ５酸化タンタル膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001284345A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100379020C (zh) * | 2003-09-04 | 2008-04-02 | 株式会社东芝 | 半导体器件 |
| JP2008288227A (ja) * | 2007-05-15 | 2008-11-27 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2000
- 2000-03-29 JP JP2000090211A patent/JP2001284345A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100379020C (zh) * | 2003-09-04 | 2008-04-02 | 株式会社东芝 | 半导体器件 |
| JP2008288227A (ja) * | 2007-05-15 | 2008-11-27 | Renesas Technology Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6727148B1 (en) | ULSI MOS with high dielectric constant gate insulator | |
| US6686245B1 (en) | Vertical MOSFET with asymmetric gate structure | |
| US7479423B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP4002868B2 (ja) | デュアルゲート構造およびデュアルゲート構造を有する集積回路の製造方法 | |
| US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| JP3600476B2 (ja) | 半導体装置の製造方法 | |
| JP2007251066A (ja) | 半導体装置の製造方法 | |
| JP3171673B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3923218B2 (ja) | 半導体装置の製造方法 | |
| TWI236065B (en) | Method for providing an integrated active region on silicon-on-insulator devices | |
| JP2001284345A (ja) | ５酸化タンタル膜の製造方法 | |
| JPH1145995A (ja) | 半導体装置およびその製造方法 | |
| KR20020056261A (ko) | 반도체 소자의 게이트 및 그 제조방법 | |
| JP2000243953A (ja) | 半導体装置及びその製造方法 | |
| JP2002026309A (ja) | 電界効果型トランジスタの製造方法 | |
| JP2001291869A (ja) | 半導体装置及びその製造方法 | |
| KR100806136B1 (ko) | 금속 게이트전극을 구비한 반도체소자의 제조 방법 | |
| JPH0548108A (ja) | 半導体装置およびその製造方法 | |
| KR100702118B1 (ko) | 반도체 소자의 제조방법 | |
| JPH03102875A (ja) | 半導体装置およびその製造方法 | |
| JPS61212067A (ja) | 半導体装置の製法 | |
| JPH01291465A (ja) | Ｍｉｓ電界効果半導体装置及びその製造方法 | |
| KR20030001589A (ko) | 반도체 소자의 제조방법 | |
| JPH06204168A (ja) | 半導体装置 | |
| JPH07161963A (ja) | 量子細線構造の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |