JP2001281305A - 半導体チップ組立体及びこれを用いた半導体チップの裏面解析方法 - Google Patents
半導体チップ組立体及びこれを用いた半導体チップの裏面解析方法Info
- Publication number
- JP2001281305A JP2001281305A JP2000094505A JP2000094505A JP2001281305A JP 2001281305 A JP2001281305 A JP 2001281305A JP 2000094505 A JP2000094505 A JP 2000094505A JP 2000094505 A JP2000094505 A JP 2000094505A JP 2001281305 A JP2001281305 A JP 2001281305A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip assembly
- opening
- teg
- protection plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 ＴＥＧが形成された半導体チップの裏面解析
を信頼性高く手軽に行える安価な半導体チップ組立体及
びそれを用いた裏面解析方法を得る。 【解決手段】 ＴＥＧの形成領域を第１の開口部１ａに
位置決めしてモニター用半導体チップ２を基台１表面に
接着し、第２の開口部３ａでモニター用半導体チップ２
を囲んで第１の保護板３を基台１表面に接着し、第１の
保護板３表面の導電箔４とＴＥＧ用電極２ａとを金属細
線６で接続し、第３の開口部５ａで金属細線６を囲んで
第２の保護板５を第１の保護板３の表面に接着して半導
体チップ組立体７を構成し、暗室内に設置したステージ
８上に半導体チップ組立体７を反転載置して光学顕微鏡
９の対物レンズ９ａの直下にモニター用半導体チップ２
を位置決めし、外部リード１０を介して所要の電圧又は
信号を印加してモニター用半導体チップ２の発光解析を
行う。
を信頼性高く手軽に行える安価な半導体チップ組立体及
びそれを用いた裏面解析方法を得る。 【解決手段】 ＴＥＧの形成領域を第１の開口部１ａに
位置決めしてモニター用半導体チップ２を基台１表面に
接着し、第２の開口部３ａでモニター用半導体チップ２
を囲んで第１の保護板３を基台１表面に接着し、第１の
保護板３表面の導電箔４とＴＥＧ用電極２ａとを金属細
線６で接続し、第３の開口部５ａで金属細線６を囲んで
第２の保護板５を第１の保護板３の表面に接着して半導
体チップ組立体７を構成し、暗室内に設置したステージ
８上に半導体チップ組立体７を反転載置して光学顕微鏡
９の対物レンズ９ａの直下にモニター用半導体チップ２
を位置決めし、外部リード１０を介して所要の電圧又は
信号を印加してモニター用半導体チップ２の発光解析を
行う。
Description
【０００１】
【発明の属する技術分野】この発明は、ＴＥＧ（Ｔｅｓ
ｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）による半導体チップ
の裏面解析に際して手軽に発光解析を行うことができる
半導体チップ組立体及びこれを用いた半導体チップの裏
面解析方法に関するものである。
ｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）による半導体チップ
の裏面解析に際して手軽に発光解析を行うことができる
半導体チップ組立体及びこれを用いた半導体チップの裏
面解析方法に関するものである。
【０００２】
【従来の技術】半導体装置の開発過程で用いられるＴＥ
Ｇとは、製品の開発段階で製品では評価できない特定の
要素部分を抽出して評価するために設計されるテストパ
ターンのことで、現在の超ＬＳＩは、微細化、高集積化
により実際の製品で内部の素子の特性や信頼性を個別に
評価することは不可能な状況にあるため、各開発段階で
の評価目的に合ったＴＥＧパターンを個別に設計して各
要素を効率良く高精度に評価し、その成果はＬＳＩ製造
プロセスの最適化条件の確立、新プロセスの開発、或い
はプロセス制御のため等にフィードバックされる。ここ
で、最近の益々複雑化、高密度化が進んでいる半導体装
置においては、特にウエハ段階での解析による不良部分
の発見と発生原因の把握が重要であり、しかも、半導体
チップの表面側への金属配線の多層配置化やＬＯＣパッ
ケージ使用による内部リード配置等、光を遮る物質が増
えて表面側からの解析が益々困難となっているため、裏
面からの解析が重要となりつつある。
Ｇとは、製品の開発段階で製品では評価できない特定の
要素部分を抽出して評価するために設計されるテストパ
ターンのことで、現在の超ＬＳＩは、微細化、高集積化
により実際の製品で内部の素子の特性や信頼性を個別に
評価することは不可能な状況にあるため、各開発段階で
の評価目的に合ったＴＥＧパターンを個別に設計して各
要素を効率良く高精度に評価し、その成果はＬＳＩ製造
プロセスの最適化条件の確立、新プロセスの開発、或い
はプロセス制御のため等にフィードバックされる。ここ
で、最近の益々複雑化、高密度化が進んでいる半導体装
置においては、特にウエハ段階での解析による不良部分
の発見と発生原因の把握が重要であり、しかも、半導体
チップの表面側への金属配線の多層配置化やＬＯＣパッ
ケージ使用による内部リード配置等、光を遮る物質が増
えて表面側からの解析が益々困難となっているため、裏
面からの解析が重要となりつつある。
【０００３】以上のような目的に供する従来の半導体チ
ップの不良解析装置として、例えば特開平７−１４８９
８号公報に、テスト用パルス信号供給／電流検出手段に
より半導体ウエハの表面の各電極パッドにテスト用パル
ス信号を供給すると共に、半導体ウエハで発生した電流
を電極パッドから検出し、半導体ウエハを実際の動作状
態にして不良箇所の解析を行い、半導体ウエハの光学的
解析は光照射／電流検出手段により半導体ウエハの裏面
から行うようにした半導体ウエハの試験解析装置及び解
析方法が開示されている。
ップの不良解析装置として、例えば特開平７−１４８９
８号公報に、テスト用パルス信号供給／電流検出手段に
より半導体ウエハの表面の各電極パッドにテスト用パル
ス信号を供給すると共に、半導体ウエハで発生した電流
を電極パッドから検出し、半導体ウエハを実際の動作状
態にして不良箇所の解析を行い、半導体ウエハの光学的
解析は光照射／電流検出手段により半導体ウエハの裏面
から行うようにした半導体ウエハの試験解析装置及び解
析方法が開示されている。
【０００４】また、特開平１１−１１１７５９号公報
に、ＴＡＢテープの一方の表面に形成されたリードの一
端に解析すべき半導体チップの端子を接続し、このリー
ドの他端を第１のパッドを介しＴＡＢテープのスルーホ
ールを通じてＴＡＢテープの他方の表面に形成された第
２のパッドに接続した故障集積回路組立体を構成し、こ
の故障集積回路組立体を解析に必要な電源電圧や信号を
ＬＳＩに印加できるようにした専用のソケットに、裏面
解析（エミッション観察）を行うときは半導体チップを
フェイスダウンで取り付け、また、表面からの解析（Ｏ
ＢＩＣ法又はＯＢＩＲＣＨ法）を行うときは半導体チッ
プをフェイスアップで取り付けるようにした集積回路組
立体及び故障解析方法が開示されている。
に、ＴＡＢテープの一方の表面に形成されたリードの一
端に解析すべき半導体チップの端子を接続し、このリー
ドの他端を第１のパッドを介しＴＡＢテープのスルーホ
ールを通じてＴＡＢテープの他方の表面に形成された第
２のパッドに接続した故障集積回路組立体を構成し、こ
の故障集積回路組立体を解析に必要な電源電圧や信号を
ＬＳＩに印加できるようにした専用のソケットに、裏面
解析（エミッション観察）を行うときは半導体チップを
フェイスダウンで取り付け、また、表面からの解析（Ｏ
ＢＩＣ法又はＯＢＩＲＣＨ法）を行うときは半導体チッ
プをフェイスアップで取り付けるようにした集積回路組
立体及び故障解析方法が開示されている。
【０００５】
【発明が解決しようとする課題】ところが、特開平７−
１４８９８号公報記載の半導体ウエハの試験解析装置
は、テスト用パルス信号供給／電流検出手段（ＬＳＩテ
スタ、テストヘッド、パフォーマンスカード、プローブ
カード、金属針、ＯＢＩＣ電流プリアンプ及び制御部
（各種制御器、ＯＲＢＩＣ電流アンプ、光アンプ、コン
ピュータ、ディスプレイ等を含む）等を含んでなる）や
光照射／検出手段（光学顕微鏡、レーザ光源及び制御部
等を含んでなる）など多数の特殊な機器が必要で極めて
高価であり、手軽に行えるものでもない。また、特開平
１１−１１１７５９号公報記載の故障集積回路組立体
は、半導体チップの解析に必要な電源、グランド、信号
を印加するのに必要なパターンが形成され、更に両面に
スルーホールを通してパッドを備えているＴＡＢテープ
を用いて、半導体チップの電極とＴＡＢテープ側のリー
ドを接続してＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａ
ｃｋａｇｅ）を形成するので構造が複雑であり、更に、
故障解析の際に専用のソケットを要し、全体としてコス
ト高であると言う問題点があった。
１４８９８号公報記載の半導体ウエハの試験解析装置
は、テスト用パルス信号供給／電流検出手段（ＬＳＩテ
スタ、テストヘッド、パフォーマンスカード、プローブ
カード、金属針、ＯＢＩＣ電流プリアンプ及び制御部
（各種制御器、ＯＲＢＩＣ電流アンプ、光アンプ、コン
ピュータ、ディスプレイ等を含む）等を含んでなる）や
光照射／検出手段（光学顕微鏡、レーザ光源及び制御部
等を含んでなる）など多数の特殊な機器が必要で極めて
高価であり、手軽に行えるものでもない。また、特開平
１１−１１１７５９号公報記載の故障集積回路組立体
は、半導体チップの解析に必要な電源、グランド、信号
を印加するのに必要なパターンが形成され、更に両面に
スルーホールを通してパッドを備えているＴＡＢテープ
を用いて、半導体チップの電極とＴＡＢテープ側のリー
ドを接続してＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａ
ｃｋａｇｅ）を形成するので構造が複雑であり、更に、
故障解析の際に専用のソケットを要し、全体としてコス
ト高であると言う問題点があった。
【０００６】この発明は、以上のような従来技術のもつ
問題点を解消するためになされたもので、ＴＥＧが形成
された半導体チップの裏面からの光学的顕微鏡による発
光解析を、信頼性高く手軽に行うことのできる安価な半
導体チップ組立体及びそれを用いた半導体チップの裏面
解析方法を提供することを目的としている。
問題点を解消するためになされたもので、ＴＥＧが形成
された半導体チップの裏面からの光学的顕微鏡による発
光解析を、信頼性高く手軽に行うことのできる安価な半
導体チップ組立体及びそれを用いた半導体チップの裏面
解析方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】この発明に係る半導体チ
ップ組立体は、第１の開口部を有する平板状の基台と、
ＴＥＧが形成された領域が第１の開口部上に位置されて
裏面が基台の表面に接合され、表面にＴＥＧ用電極が配
設されたモニター用半導体チップと、第２の開口部内に
モニター用半導体チップを内包して裏面が基台の表面に
接合された第１の保護板と、この第１の保護板の表面に
配設された導電箔と、この導電箔とＴＥＧ用電極間を電
気的に接続した金属細線と、第３の開口部内に金属細線
を内包して裏面が第１の保護板の表面に接合された第２
の保護板とを備えたものである。また、上記半導体チッ
プ組立体における金属細線を、第３の開口部において第
２の保護板の表面を越えない範囲内に設けたものであ
る。
ップ組立体は、第１の開口部を有する平板状の基台と、
ＴＥＧが形成された領域が第１の開口部上に位置されて
裏面が基台の表面に接合され、表面にＴＥＧ用電極が配
設されたモニター用半導体チップと、第２の開口部内に
モニター用半導体チップを内包して裏面が基台の表面に
接合された第１の保護板と、この第１の保護板の表面に
配設された導電箔と、この導電箔とＴＥＧ用電極間を電
気的に接続した金属細線と、第３の開口部内に金属細線
を内包して裏面が第１の保護板の表面に接合された第２
の保護板とを備えたものである。また、上記半導体チッ
プ組立体における金属細線を、第３の開口部において第
２の保護板の表面を越えない範囲内に設けたものであ
る。
【０００８】この発明に係る半導体チップ組立体を用い
た半導体チップの裏面解析方法は、暗室内に設置された
ステージ上に第２の保護板の表面を対向させて上記いず
れかの半導体チップ組立体を載置し、モニター用半導体
チップのＴＥＧが形成された領域を光学顕微鏡の対物レ
ンズの下に位置させる工程と、モニター用半導体チップ
のＴＥＧ用電極に電気的に接続した導電箔に所要の電圧
又は信号を印加して光学顕微鏡によりモニター用半導体
チップの発光解析を行う工程とを含むものである。
た半導体チップの裏面解析方法は、暗室内に設置された
ステージ上に第２の保護板の表面を対向させて上記いず
れかの半導体チップ組立体を載置し、モニター用半導体
チップのＴＥＧが形成された領域を光学顕微鏡の対物レ
ンズの下に位置させる工程と、モニター用半導体チップ
のＴＥＧ用電極に電気的に接続した導電箔に所要の電圧
又は信号を印加して光学顕微鏡によりモニター用半導体
チップの発光解析を行う工程とを含むものである。
【０００９】
【発明の実施の形態】実施の形態１．以下、この発明の
一実施の形態の半導体チップ組立体を図面に基づいて説
明する。図１は、この発明の実施の形態１である半導体
チップ組立体の断面図、図２は、図１の半導体チップ組
立体の平面図である。
一実施の形態の半導体チップ組立体を図面に基づいて説
明する。図１は、この発明の実施の形態１である半導体
チップ組立体の断面図、図２は、図１の半導体チップ組
立体の平面図である。
【００１０】図において、１はガラスエポキシ材やセラ
ミック材などの平坦度が得られる材料で形成された基台
であり、その中央部には第１の開口部１ａが設けられて
いる。２はＴＥＧ（図示せず）が形成された発光解析に
供されるモニター用半導体チップであり、チップ厚さが
３００μｍ以下となるように裏面を研磨し１ｃｍ程度□
に切り出されたものである。そして、基台１には、中央
部に第２の開口部３ａが開口された第１の保護板３が接
着剤で接着されると共に、ＴＥＧが第１の開口部１ａの
中央部上に位置するようにモニター用半導体チップ２の
裏面が両面テープ等の接着部材（図示せず）により接着
されている。第１の保護板３の表面には、Ａｕメッキ膜
をエッチングしてパターン形成した導電箔４が設けられ
ており、導電箔４の内側端部とモニター用半導体チップ
２のＴＥＧ用電極２ａとはＡｕ又はＡｌから成る金属細
線６により電気的に接続（ワイヤボンディング）されて
いる。そして、第１の保護板３の表面には、中央部に第
３の開口部５ａが形成された第２の保護板５が接着され
ており、上記金属細線６によるワイヤボンティングは第
２の保護板５の第３の開口部５ａ内でなされている。即
ち、第２の保護板５の厚さは上記金属細線６によるワイ
ヤボンディング高さよりも大きくして金属細線６が第３
の開口部５ａ内に保護されるので、外部の導電材との接
触を防止できる。以上のように、上記構成要素１〜６に
より半導体チップ組立体７が構成される。
ミック材などの平坦度が得られる材料で形成された基台
であり、その中央部には第１の開口部１ａが設けられて
いる。２はＴＥＧ（図示せず）が形成された発光解析に
供されるモニター用半導体チップであり、チップ厚さが
３００μｍ以下となるように裏面を研磨し１ｃｍ程度□
に切り出されたものである。そして、基台１には、中央
部に第２の開口部３ａが開口された第１の保護板３が接
着剤で接着されると共に、ＴＥＧが第１の開口部１ａの
中央部上に位置するようにモニター用半導体チップ２の
裏面が両面テープ等の接着部材（図示せず）により接着
されている。第１の保護板３の表面には、Ａｕメッキ膜
をエッチングしてパターン形成した導電箔４が設けられ
ており、導電箔４の内側端部とモニター用半導体チップ
２のＴＥＧ用電極２ａとはＡｕ又はＡｌから成る金属細
線６により電気的に接続（ワイヤボンディング）されて
いる。そして、第１の保護板３の表面には、中央部に第
３の開口部５ａが形成された第２の保護板５が接着され
ており、上記金属細線６によるワイヤボンティングは第
２の保護板５の第３の開口部５ａ内でなされている。即
ち、第２の保護板５の厚さは上記金属細線６によるワイ
ヤボンディング高さよりも大きくして金属細線６が第３
の開口部５ａ内に保護されるので、外部の導電材との接
触を防止できる。以上のように、上記構成要素１〜６に
より半導体チップ組立体７が構成される。
【００１１】図３は、半導体チップ組立体を用いた半導
体チップの裏面解析時の構成を示す断面図である。以上
のように構成された半導体チップ組立体７を用いてモニ
ター用半導体チップ２の裏面解析を行うには、暗室内に
設置されたステージ８上に第２の保護板５の上面が対向
して接触するように半導体チップ組立体７を反転させて
載置し、光学顕微鏡９の対物レンズ９ａの中心の直下に
基台１の第１の開口部１ａが配置されるように半導体チ
ップ組立体７の位置を調整し、導電箔４の外側端部に半
田付け等により接続した外部リード１０を介して所要の
電圧又は信号を印加し、ＴＥＧに発生した不良部（ｐｎ
接合部（例えば、トランジスタのベース／エミッタ接合
部、ソース／ドレイン接合部など）やゲード酸化膜な
ど）での高電界によるホットキャリア発光を光学顕微鏡
９で観察して部位を特定する。即ち、ＴＥＧから微弱な
光が放出されると、この光は光学顕微鏡９、波長フィル
タ１１を介してフォトンカウンティングカメラ１２で検
出され、画像処理装置１３を介してディスプレイ１４に
表示されて上記不良部が検出されることになる。なお、
１５はディスプレイ１４のコントローラである。
体チップの裏面解析時の構成を示す断面図である。以上
のように構成された半導体チップ組立体７を用いてモニ
ター用半導体チップ２の裏面解析を行うには、暗室内に
設置されたステージ８上に第２の保護板５の上面が対向
して接触するように半導体チップ組立体７を反転させて
載置し、光学顕微鏡９の対物レンズ９ａの中心の直下に
基台１の第１の開口部１ａが配置されるように半導体チ
ップ組立体７の位置を調整し、導電箔４の外側端部に半
田付け等により接続した外部リード１０を介して所要の
電圧又は信号を印加し、ＴＥＧに発生した不良部（ｐｎ
接合部（例えば、トランジスタのベース／エミッタ接合
部、ソース／ドレイン接合部など）やゲード酸化膜な
ど）での高電界によるホットキャリア発光を光学顕微鏡
９で観察して部位を特定する。即ち、ＴＥＧから微弱な
光が放出されると、この光は光学顕微鏡９、波長フィル
タ１１を介してフォトンカウンティングカメラ１２で検
出され、画像処理装置１３を介してディスプレイ１４に
表示されて上記不良部が検出されることになる。なお、
１５はディスプレイ１４のコントローラである。
【００１２】
【発明の効果】この発明は以上のように構成したので、
以下に示す効果を奏する。半導体チップ組立体を、平板
状の基台の第１の開口部上にＴＥＧが形成された領域を
位置させてモニター用半導体チップを基台の表面に接合
し、第２の開口部内にモニター用半導体チップを内包さ
せて基台の表面に第１の保護板を接合し、この第１の保
護板の表面に導電箔を設けてモニター用半導体チップの
電極と導電箔間を金属細線で電気的に接続し、第３の開
口部内に金属細線を内包した第２の保護板を第１の保護
板表面に接合する構成としたので、ＴＥＧが形成された
半導体チップの裏面解析を手軽く行える安価な半導体チ
ップ組立体が得られる。また、金属細線を第３の開口部
内において第２の保護板の表面を越えない範囲内に設け
たので、半導体チップ組立体をステージ上に反転して配
置したときに外部の導電材との接触が防止され、裏面解
析を信頼性高く行える半導体チップ組立体が得られる。
以下に示す効果を奏する。半導体チップ組立体を、平板
状の基台の第１の開口部上にＴＥＧが形成された領域を
位置させてモニター用半導体チップを基台の表面に接合
し、第２の開口部内にモニター用半導体チップを内包さ
せて基台の表面に第１の保護板を接合し、この第１の保
護板の表面に導電箔を設けてモニター用半導体チップの
電極と導電箔間を金属細線で電気的に接続し、第３の開
口部内に金属細線を内包した第２の保護板を第１の保護
板表面に接合する構成としたので、ＴＥＧが形成された
半導体チップの裏面解析を手軽く行える安価な半導体チ
ップ組立体が得られる。また、金属細線を第３の開口部
内において第２の保護板の表面を越えない範囲内に設け
たので、半導体チップ組立体をステージ上に反転して配
置したときに外部の導電材との接触が防止され、裏面解
析を信頼性高く行える半導体チップ組立体が得られる。
【００１３】半導体チップ組立体を用いた半導体チップ
の解析方法を、暗室内に設置したステージ上に上記半導
体チップ組立体を反転させて載置し、ＴＥＧ用電極に電
気的に接続した導電箔に所要の電圧又は信号を印加して
光学顕微鏡によりモニター用半導体チップの発光解析を
行うようにしたので、半導体チップの裏面解析を信頼性
高く手軽に行える。
の解析方法を、暗室内に設置したステージ上に上記半導
体チップ組立体を反転させて載置し、ＴＥＧ用電極に電
気的に接続した導電箔に所要の電圧又は信号を印加して
光学顕微鏡によりモニター用半導体チップの発光解析を
行うようにしたので、半導体チップの裏面解析を信頼性
高く手軽に行える。
【図１】 この発明の実施の形態１である半導体チップ
組立体の断面図である。
組立体の断面図である。
【図２】 図１の半導体チップ組立体の平面図である。
【図３】 図１の半導体チップ組立体を用いた半導体チ
ップの裏面解析時の構成を示す断面図である。
ップの裏面解析時の構成を示す断面図である。
１；基台 １ａ；第１の開口部 ２；モニター用半導体
チップ ２ａ；ＴＥＧ用電極 ３；第１の保護板 ３ａ；第２の
開口部 ４；導電箔 ５；第２の保護板 ５ａ；第３の開口部 ６；金属細線 ７；半導体チップ組立体 ８；ステージ ９；光学顕微
鏡 ９ａ；対物レンズ １０；外部リード
チップ ２ａ；ＴＥＧ用電極 ３；第１の保護板 ３ａ；第２の
開口部 ４；導電箔 ５；第２の保護板 ５ａ；第３の開口部 ６；金属細線 ７；半導体チップ組立体 ８；ステージ ９；光学顕微
鏡 ９ａ；対物レンズ １０；外部リード
Claims (3)
- 【請求項１】 第１の開口部を有する平板状の基台、Ｔ
ＥＧが形成された領域が上記第１の開口部上に位置され
て裏面が上記基台の表面に接合され、表面に上記ＴＥＧ
用電極が配設されたモニター用半導体チップ、第２の開
口部内に上記モニター用半導体チップを内包して裏面が
上記基台の表面に接合された第１の保護板、この第１の
保護板の表面に配設された導電箔、この導電箔と上記Ｔ
ＥＧ用電極間を電気的に接続した金属細線、第３の開口
部内に上記金属細線を内包して裏面が上記第１の保護板
の表面に接合された第２の保護板を備えたことを特徴と
する半導体チップ組立体。 - 【請求項２】 金属細線は、第３の開口部において第２
の保護板の表面を越えない範囲内に設けられていること
を特徴とする請求項１記載の半導体チップ組立体。 - 【請求項３】 暗室内に設置されたステージ上に第２の
保護板の表面を対向させて請求項１又は請求項２記載の
半導体チップ組立体を載置し、モニター用半導体チップ
のＴＥＧが形成された領域を光学顕微鏡の対物レンズの
下に位置させる工程、上記ＴＥＧ用電極に電気的に接続
された導電箔に所要の電圧又は信号を印加して上記光学
顕微鏡により上記モニター用半導体チップの発光解析を
行う工程を含むことを特徴とする半導体チップ組立体を
用いた半導体チップの裏面解析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000094505A JP2001281305A (ja) | 2000-03-30 | 2000-03-30 | 半導体チップ組立体及びこれを用いた半導体チップの裏面解析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000094505A JP2001281305A (ja) | 2000-03-30 | 2000-03-30 | 半導体チップ組立体及びこれを用いた半導体チップの裏面解析方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001281305A true JP2001281305A (ja) | 2001-10-10 |
Family
ID=18609545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000094505A Pending JP2001281305A (ja) | 2000-03-30 | 2000-03-30 | 半導体チップ組立体及びこれを用いた半導体チップの裏面解析方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001281305A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009168565A (ja) * | 2008-01-15 | 2009-07-30 | Toshiba Corp | サンプルステージ |
| CN116148642A (zh) * | 2023-04-21 | 2023-05-23 | 上海聚跃检测技术有限公司 | 一种芯片失效分析方法及装置 |
-
2000
- 2000-03-30 JP JP2000094505A patent/JP2001281305A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009168565A (ja) * | 2008-01-15 | 2009-07-30 | Toshiba Corp | サンプルステージ |
| CN116148642A (zh) * | 2023-04-21 | 2023-05-23 | 上海聚跃检测技术有限公司 | 一种芯片失效分析方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3020574B2 (ja) | 半導体装置の製造方法 | |
| US5721496A (en) | Method and apparatus for leak checking unpackaged semiconductor dice | |
| US6285036B1 (en) | Endpoint detection for thinning of silicon of a flip chip bonded integrated circuit | |
| US6395580B1 (en) | Backside failure analysis for BGA package | |
| JPH1164443A (ja) | 裏面開放部を有する半導体素子検査用支持体 | |
| JPH10111315A (ja) | プローブカードおよびこれを用いた試験装置 | |
| US6255124B1 (en) | Test arrangement and method for thinned flip chip IC | |
| JP2001281305A (ja) | 半導体チップ組立体及びこれを用いた半導体チップの裏面解析方法 | |
| US6405359B1 (en) | Method for backside failure analysis requiring simple bias conditions | |
| JPH0766252A (ja) | プローブカード | |
| JPH08148533A (ja) | 半導体ウェハの試験装置及び試験方法 | |
| US6500699B1 (en) | Test fixture for future integration | |
| JP2003229533A (ja) | 半導体装置とその製造方法 | |
| JP2737774B2 (ja) | ウェハテスタ | |
| JP4407785B2 (ja) | 半導体装置及びその検査方法 | |
| JP2008171924A (ja) | 半導体ウェハ、テスト装置、半導体ウェハのテスト方法 | |
| JPH09159694A (ja) | Ｌｓｉテストプローブ装置 | |
| JP2956632B2 (ja) | 半導体集積回路装置の解析方法 | |
| JP2592524B2 (ja) | 半導体装置のエージング方法及びエージング用給電ボード並びにエージング装置 | |
| JP3060983B2 (ja) | 半導体集積回路装置の故障解析用パッケージおよびその解析方法 | |
| JP3036486B2 (ja) | 集積回路の故障解析方法および故障集積回路組立体 | |
| JP3330532B2 (ja) | ウェハ一括型測定検査用プローブカード | |
| US7019511B1 (en) | Optical analysis of integrated circuits | |
| JP2839686B2 (ja) | フィルムキャリヤテープおよびこのフィルムキャリヤテープを用いた半導体装置 | |
| JPH08306747A (ja) | 半導体装置の検査方法及びその検査に用いるプローブカード |