JP2592524B2 - 半導体装置のエージング方法及びエージング用給電ボード並びにエージング装置 - Google Patents

半導体装置のエージング方法及びエージング用給電ボード並びにエージング装置

Info

Publication number
JP2592524B2
JP2592524B2 JP1117461A JP11746189A JP2592524B2 JP 2592524 B2 JP2592524 B2 JP 2592524B2 JP 1117461 A JP1117461 A JP 1117461A JP 11746189 A JP11746189 A JP 11746189A JP 2592524 B2 JP2592524 B2 JP 2592524B2
Authority
JP
Japan
Prior art keywords
power supply
aging
electrode
supply board
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1117461A
Other languages
English (en)
Other versions
JPH02297941A (ja
Inventor
亨 吉田
勝 坂口
愛三 金田
弘二 芹沢
宗久 岸本
雅彰 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1117461A priority Critical patent/JP2592524B2/ja
Publication of JPH02297941A publication Critical patent/JPH02297941A/ja
Application granted granted Critical
Publication of JP2592524B2 publication Critical patent/JP2592524B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置のエージング方法、エージング
用給電ボード及びエージング装置に関する。
〔従来の技術〕
LSI等の半導体装置は、通常その製造工程において、
パッケージジング後、即ち組立て後にエージングと呼ば
れる加速寿命試験が行われる。
ここで予め代表的な従来の製造工程について触れてお
くと、先ず、前工程と呼ばれる工程において、所定の回
路機能が作り込まれたLSIチップを多数含むウエハが完
成し、プローブ検査でウエハ内のLSIチップは一個一個
所定の回路機能が正常に動作するか否かを検査される。
その後、後工程と呼ばれる工程に入り、先ずダイシング
工程でウエハ内のLSIチップは一個一個分離され、前記
プローブ検査で良品とされたLSIチップはパッケージン
グされる。パッケージング工程では、LSIチップはリー
ドピンとともに樹脂で封止されたり、セラミックスの容
器に気密封止され、完成品としての形状を整える。また
テープ上に形成されたリード端子にLSIチップの電極を
接続したTAB(Tape Automated Bonding)として完成品
となる。
次に前述したような完成品としての形状を整えたLSI
は、エージング工程に入る。エージングとは、個々の半
導体装置に所定の電圧を印加して所定の雰囲気温度、例
えば125℃で所定時間、例えば4〜96時間動作させる加
速寿命試験である。その目的は、周知のように半導体装
置の回路動作を安定化させるとともに、信頼性的な意味
で寿命の短い半導体装置を不良品として顕在化させるこ
とにある。具体的な方法としては、通常、エージングに
必要な配線、部品を施したエージングボード上のソケッ
トにLSIを収納し、高温恒温槽の中で電気的動作を行な
う。この工程で、前記プローブ検査で良品とされたLSI
であっても、温度ストレス、電気的ストレスを所定時間
加えられることによってある割合で不良となる。このよ
うなLSIは前記した前工程で何らかの不良要因が作り込
まれたにもかかわらず、プローブ検査では特性不良とは
ならず、エージング工程で不良現象が顕在化する。エー
ジング工程で発生した不良品は次の選別工程で除去さ
れ、良品のみが出荷される。従って適切な条件でエージ
ングを行うことにより、実使用において充分な耐用年数
を有する製品のみを出荷できるようになり、エージング
は半導体装置の製造工程において必要不可欠な工程とな
っている。
しかしながら、上述の従来のエージング工程には以下
に述べるような問題がある。先ず前述したように従来エ
ージング工程はパッケージング後に実施されるため、寿
命の短い不良チップをも組立ててしまい、結果的に無駄
な作業を行ったことになる。また、エージング後の選別
工程で大量の不良品が検出された場合、その殆どの原因
はウエハ完成までの前工程にあることが多く、その不良
情報を早く前工程にフィードバックすべきであるにもか
かわらず、パッケージング後にエージングを行うため
に、不良情報のフィードバックが遅れてしまうという問
題がある。更に近年、高密度実装の流れの中で、半導体
装置をチップ状態で実装したいという要求が高まってい
るが、チップ状態ではエージングが実施されておらず、
信頼性的に不安が残るという問題がある。以上の問題を
解決するために最近ウエハが完成した段階で、つまりウ
エハの状態でエージングを行ういわゆるウエハエージン
グの検討がされるようになってきた。例えば、特開昭62
-143436号に見られるように、ウエハは形成された各LSI
チップブロックの電源用及びグランド用電極に対応させ
てガラスエポキシ基板に接触用電極を設け、この基板を
ウエハ上に載置し、相互の電極を接触させるだけでウエ
ハ上の全チップブロックに一括して通電し、全てのチッ
プに対しエージングを施そうという提案がなされてい
る。
また、上記のようにウエハ上の各チップを一括エージ
ングするものではないが、個々のチップ毎に特殊なプロ
ーバを用いて、選択的に125℃程度の高温度でダイナミ
ック試験を行った例が、例えば日経マグロウヒル社発行
の雑誌「日経エレクトロニクス」1984年7月16日号(第
221〜228頁)に記載されている。これによれば、基板材
料として、従来のエポキシ・ガラスより格段にすぐれた
常温〜240℃の範囲で熱膨張係数が殆ど変化しないこと
を特徴とするポリイミド基板の上に、セラミックプロー
ブをマウントしたのをプローブカードとして用い、この
プローブカードを半導体ウエハ上のLSIチップに押し当
てて、LSIチップの電極に電気的接続を行っている。ポ
リイミド基板の熱膨張係数αは45×10-6/℃程度であ
り、25℃から125℃に昇温してエージングを行ったとし
ても、プローブ先端の変位は12.7μm以下であるとして
いる。
〔発明が解決しようとする課題〕
前記ウエハ状態での一括エージングについては、チッ
プのパッケージング前に行うというものであり、最終的
に半導体装置の歩留りを向上させる上で重要な提案をし
ている。しかし、接触用電極の設けられた基板がいわゆ
るガラスエポキシ樹脂であることから熱膨張係数が12〜
16×10-6/℃と大きく、例えば125〜200℃という高温で
の電極同士の位置ずれが大きくなり、信頼性の高いエー
ジングは実現不可能となる。
また、前述の一括エージングではないが、ウエハ上の
各チップをポリイミド樹脂を基板とした特殊なプローバ
を用いて、選択的にダイナミック試験を行った例では、
以下に述べるような理由で、ウエハ全域のチップに一括
して適用することは困難である。何故ならば、前記プロ
ーブカードの熱膨張係数はα=45×10-6/℃であり、
仮に3インチのSiウエハ全領域に一括してプロービング
しようとすると、プローブ先端の最大変位δは次式で表
される。
ここで、Δα=α−α(Si)、α(Si)=3.6×10-6
/℃、ΔT=125-25=100℃、φ=3.1×2.54×104μm
である。一般にLSIチップの電極形状は100μm□であ
り、(1)式で表されるような変位が生じると、プロー
ブ先端中心部は完全にLSIチップの電極領域からはみ出
してしまい、電気的接続が得られなくなってしまうから
である。さらに、このようなウエハ上の1個のLSIチッ
プ毎にエージングを行おうとしても、前述したように4
〜96時間のエージング処理を半導体ウエハ上の全チップ
に行うことは、膨大な時間を要し、実際上不可能であ
る。
したがって、本発明の目的は、上記従来の問題点を解
消することにあり、その第1の目的は、ウエハエージン
グを実現するために、半導体ウエハ上の全領域のLSIチ
ップを一括してエージングする改良された半導体のエー
ジング方法を、第2の目的は、それを実施するための改
良されたエージング用給電ボードを、そして第3の目的
は、エージング装置を、それぞれ提供することにある。
〔課題を解決するための手段〕
上記第1の目的は、(1)半導体ウエハ上に形成され
た複数の集積回路チップを、ウエハの状態で一括してエ
ージングする方法において、前記ウエハ上に形成された
チップの電極位置と同じ位置に給電用電極が配置され、
しかもこの給電用電極に電気的に接続された電流制御用
抵抗体を有すると共に、前記半導体ウエハの熱膨張係数
と同一か、もしくはそれに近い材質からなる給電ボード
の給電用電極面と、前記半導体ウエハ上に形成された集
積回路チップの電極面とを対向させ、前記給電用電極
と、前記チップ電極との位置合わせを行い、かつ前記給
電用電極と前記チップの電極との間に異方性導電材料を
介在させて押圧固定手段により前記給電用電極と前記チ
ップ電極との電気的接続を行い、前記給電ボードより、
前記半導体ウエハ上に形成された集積回路チップに電源
及び信号電圧を供給して、前記集積回路チップを動作さ
せ、ウエハの状態で一括してエージングするようにした
半導体装置のエージング方法により、(2)上記給電ボ
ードの給電用電極と上記ウエハ上に形成されたチップの
電極との位置合わせを行う際に、前記ウエハと前記給電
ボードとのそれぞれに、赤外線不透過性の位置合わせマ
ークを複数個設け、赤外光を用いて位置合わせを行うよ
うにしてなる上記(1)記載の半導体装置のエージング
方法により、(3)上記給電ボードの材質が、13×10-6
/℃以下の熱膨張係数を有するものからなる上記(1)
もしくは(2)記載の半導体装置のエージング方法によ
り、(4)上記給電ボードの材質が、上記半導体ウエハ
と同一物からなる上記(1)〜(3)いずれか一つに記
載の半導体装置のエージング方法により、(5)上記半
導体ウエハがシリコンSiからなる上記(4)記載の半導
体装置のエージング方法により、達成される。
上記第2の目的は、(6)半導体もしくは絶縁物から
なる基板上に、電流制御用抵抗体パターンと、前記電流
制御用抵抗体パターンに接続された第1層配線と、層間
絶縁膜を介して前記第1層配線に電気的に接続された第
2層配線とが順次設けられ、さらに前記第2層配線上の
一部を露出して給電用電極パターンとなし、その他の領
域を絶縁保護膜で被覆形成してなる半導体装置のエージ
ング用給電ボードにより、(7)上記給電用電極パター
ン上に、バリヤーメタル層を介して突起電極を上記絶縁
保護膜面上に突出して設けてなる上記(6)記載の半導
体装置のエージング用給電ボードにより、(8)上記基
板上に設けられた電流制御用抵抗体パターンが、導体薄
膜パターンもしくは厚膜焼結体パターンのいずれかから
なる上記(6)もしくは(7)記載の半導体装置のエー
ジング用給電ボードにより、(9)上記基板が半導体ウ
エハからなり、上記基板上に設けられた電流制御用抵抗
体パターンが前記半導体ウエハと反対導電型の不純物元
素のイオン打ち込み層からなる上記(6)もしくは
(7)記載の半導体装置のエージング用給電ボードによ
り、(10)上記基板に形成された同種の電極パターン同
士が、共通の配線に電気的に接続されて前記基板周縁に
共通化端子電極を形成してなる上記(6)〜(9)いず
れか一つに記載の半導体装置のエージング用給電ボード
により、達成される。
そして、上記抵抗体パターンの形成において、導体薄
膜パターンの場合は、例えば所定のマスクを介して、ス
パッタリングや通常の蒸着法により所望の抵抗値を有す
る金属薄膜を基板上に選択的に形成することができる。
また、基板に抵抗ぺーストを印刷し、これを焼結すれ
ば、厚膜焼結体パターンを形成することもできる。さら
にまた、チップ電極が高密度に形成されている場合に
は、上記のように基板を半導体ウエハで構成し、LSIチ
ップの抵抗形成に用いられているプロセスを用い、例え
ばイオン打ち込みにより、ウエハと反対導電型の不純物
イオンを打ち込み抵抗体を形成することが望ましい。
上記第3の目的は、(11)上、下2枚の押圧固定治具
と、前記押圧固定治具の周縁に設けられた押圧手段と、
半導体ウエハの電極面と給電ボードの電極面との位置合
わせ手段と、給電手段とを有してなり、前記上、下2枚
の押圧固定治具の間に前記半導体ウエハの電極面と上記
(6)〜(10)いずれか一つに記載の半導体装置のエー
ジング用給電ボードの電極面とを対向させて挿入すると
共に、これら両電極面の位置合わせを行い、これらを前
記押圧固定治具の周縁に設けられた押圧手段で押圧固定
し、前記両電極間を電気的に接続した状態で前記給電ボ
ードに前記給電手段により給電するようにした半導体装
置のエージング装置により、(12)上記半導体ウエハの
電極面と上記半導体装置のエージング用給電ボードの電
極面との間に異方性導電材料を介在させてこれら両電極
の位置合わせを行うようにしてなる上記(11)記載の半
導体装置のエージング装置により、(13)上記半導体ウ
エハの電極面と給電ボードの電極面との位置合わせ手段
は、赤外光を用いた位置合わせ手段からなる上記(11)
もしくは(12)記載の半導体装置のエージング装置によ
り、達成される。
〔作用〕
給電ボードは、給電用電極より半導体ウエハの電極へ
電源及び信号電圧を供給し、半導体ウエハ上の集積回路
チップを動作させる。それによってウエハ上に形成され
た多数の半導体装置を、チップに分割される前のウエハ
の状態で一括してエージングすることができる。
半導体ウエハ上に形成される集積回路が高密度化され
るにしたがい、各半導体装置に形成される電極も微小
化、高密度化することになり、このような多数の半導体
装置をウエハ状態で一括してエージングするには、給電
ボードの給電用電極の信頼性が重要な役割を果すことは
前述のとおりである。エージングは、周知のとおり100
〜200℃の高温状態で加速試験を行うため、ウエハと給
電ボードとの熱膨張係数の関係が極めて重要で、給電ボ
ードの熱膨張係数が所定値を超えるとウエハ上の電極と
給電ボードの電極とが位置ずれを起し、ウエハ上の半導
体装置の全数一括エージングは不可能となり、部分的に
エージングが行われない半導体装置が存在する結果とな
る。本発明者らは、この点に着目し、給電ボードの材質
につき、詳細な実験、検討を行ったところ、前述のとお
り、半導体ウエハと同一か、もしくはそれに近い材料、
好ましくは熱膨張係数が13×10-6/℃以下のものが好結
果の得られることを見出したものである。特に半導体ウ
エハと同一材を用いれば、熱膨張の整合がとれ、しかも
電流制御用抵抗体を形成する上では、半導体装置の不純
物拡散による抵抗体の形成やプロセスが採用でき、高密
度化に対応できるもので好ましい。
〔実施例〕
以下、本発明の実施例を第1図〜第7図により説明す
る。
実施例1 第1図はウエハと同様のSi基板を用いた給電ボードの
構造及び製造方法を示す。同図(a)において、給電ボ
ードはSi基板1を用いて製造する。まず、Si基板1に電
流制限用抵抗体を形成するために、マスク2を形成し、
所定領域に半導体の製造プロセスに準じてイオン打込み
を行う。打込まれるイオンは、打込み領域が、Si基板1
の導電型(n型またはp型)と反対の導電型になるもの
を用いる。例えば、Si基板1をn型にすると、BF3(三
沸化ボロン)ガスから放電によって得られるB+を打込
む。B+の打込み量を制御することにより、所望の抵抗値
を有するp型の電流制限用抵抗体3が得られる。次に第
1図(b)に示すように、マスク2を除去してからSi熱
酸化膜4をSi基板1の表面に形成し、更に第1層Al配線
5をスパッタ蒸着法により形成する。なお、第1層Al配
線5と電流制限用抵抗体3は、Si熱酸化膜4のコンタク
トホール41を介して電気的に接続される。次に第1図
(c)に示すように、第1層Al配線5の上に層間絶縁膜
6を形成する。層間絶縁膜6はCVD(Chemical Vaper De
position)法等によって作製されるSiO2等である。その
後同図に示すように、第2層Al配線7をスパッタ蒸着法
により形成し、その上にCVDによるSiO2等を用いた保護
膜8を形成する。保護膜8の一部所定領域は除去され、
第2層Al配線7の一部が露出して、給電用電極9とな
る。給電用電極9の位置は、エージングの対象とするLS
Iチップの電極位置に合致するように配置される。第1
層Al5と第2層Al7とは層間絶縁膜6に設けたコンタクト
ホール42を介して電気的に接続される。
第1図(c)に示した実施例では給電用電極9は第2
層Al配線7の一部であるが、これはエージング対象LSI
ウエハのチップ上の電極が突起状の構造を有している場
合に適用される。即ち、Auバンプを有するTAB用チップ
や、はんだバンプを有するCCB(Control Collapse Bond
ing)用チップのウエハエージングに適用する。
実施例2 第2図は、LSIチップの電極が、ワイヤボンディング
用電極のように平坦な場合に好適な、他の実施例を示し
た工程図である。
同図の(a)で示す工程では、第1図(c)の後で、
拡散バリヤーメタル10として、Ti、Pdの順に全面スパッ
タ蒸着を行う。拡散バリヤーメタル10は後述するAuメッ
キと給電用電極9のAlとの相互拡散を防止するためのも
のである。その後同図(b)に示すようにフォトレジス
ト膜11を全面塗布して、給電用電極9の上のみ写真食刻
により穴開けを行い、拡散バリヤーメッキ10を電極とし
て、Auの電気メッキを行い突起状電極12を施す。フォト
レジスト膜11の厚さは突起状電極12の高さ以上、例えば
30μm程度とする。その後同図(c)に示すように、フ
ォトレジスト膜11を除去し、突起状電極12をマスクとし
て拡散バリヤーメタル10を選択的に食刻する。
かくして得られた同図(c)の給電ボードは、第1図
(c)の構造のものと対比して、給電用電極が突出して
いるかいないかの違いがあるのみで、ボードの基本部分
は同一である。したがって、ウエハ上のLSIチップに形
成された電極が平坦か、突出しているかをみて、第1図
(c)か第2図(c)かを選択すればよい。
実施例3 以上の実施例では、電流制限用抵抗体3の形成方法と
して、イオン打込みを用いたが、薄膜抵抗体を用いた構
造としても良い。その実施例を第3図(a),(b)に
示す。
まず、第3図(a)の構造のものを得るには、Si基板
1上にSi熱酸化膜4が形成され、その上にNi-Crの合金
蒸着または、ポリSiのCVDによる薄膜抵抗体13のパター
ンが形成される。その後第1層Al配線5、層間絶縁膜
6、第2層Al配線7、保護膜8、拡散バリヤーメタル10
及び突起状電極12が順次、第1図、第2図で述べたと同
様にして形成される。また、第3図(b)に示すよう
に、第1図(c)と同様に第2層配線7の一部を露出さ
せた平坦な給電用電極9構造とすることもできる。
以上の実施例における電流制限用抵抗3、13は、エー
ジング対象の半導体ウエハにおいて短絡不良となってい
るチップが存在する場合に、大きな短絡電流による給電
ボードの配線焼損や、電源及び信号電圧の低下を防ぐ役
割を果す。
なお、上記実施例では、給電ボードの基板を、いずれ
もSi基板で構成したが、これは半導体装置を形成するウ
エハがSiから成ることを前提に両者の熱膨張係数を一致
させた最も好ましい例を説明したかったからであり、半
導体ウエハが、その他、例えばGaAsのごとき化合物半導
体から成る場合には、給電ボードの基板も同様に化合物
半導体基板で構成することが望ましい。
実施例4 次に第4図で、前記第1図〜第3図に示した給電ボー
ド上の配線に関る実施例を説明する。給電ボード上に
は、エージングを行うべき半導体ウエハ内のLSIチップ
1個分に対応した給電用電極の単位領域14(図中破線で
囲んだ)が、x、y方向に規則正しく形成される。給電
用電極としての突起状電極12の各々に電流制限用抵抗体
3が接続されるのは前記の通りである。各単位領域14で
の等価な突起状電極に接続された電流制限用抵抗体3を
全て共通化するためのx方向配線を、例えば第1層Al配
線51、52、53、…とする。一方、y方向配線を第2層Al
配線71、72、73、…として、層間絶縁物層6を介して第
1層Al配線51、52、53、…の上部に形成する。層が異な
る部分での接続はコンタクトホール42を介して行われ
る。更にx方向に施した第1層Al配線51、52、53、…
は、第2層Al共通化配線X1、X2、X3、…によって、等価
な配線毎に共通化されるように接続される。同様にy方
向に施した第2層Al配線71、72、73、…は、第1層Al共
通化配線Y1、Y2、Y3、…によって接続される。更に上記
した共通化された配線は共通化端子電極P1、P2、P3、…
に接続される。このようにして、給電ボード上の突起状
電極12は電流制限用抵抗体3を介して、全て共通化端子
電極P1、P2、P3、…に接続される。
実施例5 次に、以上の実施例で示した給電用ボードを用いたウ
エハエージング方法及びその装置の全体構成を第5図〜
第7図に従って説明する。
まず、第5図について説明すると、給電用電極を有す
る給電ボード15と、多数のLSIチップを有する半導体ウ
エハ16は、位置合わせを行って、異方性導電材料17を介
して電気的に接続される。
なお、上記異方性導電材料17とは、一般にテープ状も
しくはシート状からなる導電性に異方性を有するもの
で、相互に圧接している方向にのみ選択的に導通し、圧
接状態にない隣接領域とは導通しないという性質を有す
る材料である。給電ボード15と半導体ウエハ16との平行
度を確保し、電気的接続の安定性を図るために、押圧固
定治具18を用いて、給電ボード1と半導体ウエハ2とに
一定の圧力を与える。給電ボード15には電気配線ケーブ
ル19が接続される。エージング時に半導体ウエハ16のLS
Iチップを動作させるための電源及び信号電圧は、図示
されていない周知の電源及び信号発生器より、電気配線
ケーブル19、給電ボード15、異方性導電材料17を経て、
半導体ウエハ16に伝えられる。第5図に示した全体構成
を複数組、所定の温度で所定時間維持し、エージングを
行う。
次に給電ボード15、半導体ウエハ16及び異方性導電材
料17の接続部の詳細断面を第6図に示す。給電ボード15
の詳細断面は、第1図〜第3図に示したとおりであり、
ここでは省略するが突起状電極12を有する例を用いて説
明する。
多数の突起状電極12の平面的な相対位置は、半導体ウ
エハ16のAl電極20の平面的な相対位置と一致させてあ
り、位置合わせにより、突起状電極12をAl電極20とを対
向させることができる。
なお、ここで用いた異方性導電材料17は熱可塑性樹脂
21の中に導電粒子22を分散させたものである。導電粒子
22は例えば球形プラスチック粒子の表面にAuメッキを施
したものである。また給電ボード15と半導体ウエハ16は
各々2個以上のAlによる位置合わせパターンを有する。
給電ボード15と半導体ウエハ16は、赤外光を用いて突起
状電極12とAl電極20とが一致するように位置合わせを行
う。給電ボード15は、Siウエハであり、赤外光を透過す
るため、赤外光に対して不透明なAlによる位置合わせパ
ターンを検出して位置合わせを行うことができる。また
半導体ウエハ16がSiウエハであれば、給電ボード15が赤
外光不透過の材料であっても赤外光を用いて位置合わせ
ができる。位置合わせした状態で異方性導電材料17を間
に挟んで、熱可塑性樹脂21の粘度が充分低くなるような
温度まで加熱して、給電ボード15と半導体ウエハ16とを
押し合わせる。このようにすることで突起状電極12は導
電粒子22を介して、Al電極20に電気的に接続される。こ
の異方性導電材料17は、導電粒子22がプラスチック粒子
に金メッキを施した弾力性のあるものなので、突起状電
極12の高さばらつきを吸収し、給電ボード15及び半導体
ウエハ16の全領域にわたって安定した電気的接続を与え
る。
次に、第7図において、上記第6図に示した異方性導
電材料17とは別の材料を用いた実施例を示す。この実施
例ではその厚さ方向に貫通させたW線のような導電性物
質23を適宜の間隔で平面的に配置した有機フィルム24を
用いる。有機フィルム24を突起状電極12とAl電極20の間
に挟み、給電ボード15と半導体ウエハ16とを押し合わせ
ることにより、突起状電極12の高さばらつきを吸収し
て、安定した電気的接続が得られる。
以上本実施例では給電ボード15の材料としてSiウエハ
を選んだが、これはエージング温度、例えば125℃で、
給電ボード15と半導体ウエハ16との熱膨張の差により、
給電ボード15上の突起状電極12と半導体ウエハ16上のAl
電極20との位置ずれが発生しないように考慮したためで
ある。従って上記位置ずれを許容範囲に抑えるための材
料として、Siに近い熱膨張係数を有するSiCセラミック
ス、AlNセラミックス、3Al2O3・2SiO2を主成分とするム
ライト系セラミックス等を用いても良い。半導体ウエハ
として、2インチφ以上のSiウエハを考えた場合、給電
ボードの電極とSiウエハとの電極の最大ずれ量を35μm
以下とするためには、(1)式の考え方に従って給電ボ
ードの材料として、熱膨張係数が13×10-6/℃以下のも
のとすることが望ましい。また、セラミックスも給電ボ
ードとして用いる時は、電流制限用抵抗体3、13とし
て、印刷した抵抗ぺーストを焼結させた厚膜抵抗体を用
いても良い。また突起状電極12の高さばらつきを考慮し
て、Al電極20との安定した電気的接続を得るために異方
性導電材料17を用いたが、上記突起状電極12の高さばら
つきが極めて小さいか、突起状電極12自体の弾性変形で
高さばらつきを吸収することによって、上記異方性導電
材料を用いることなく、突起状電極12とAl電極20とを直
接、接触させても良い。
以上に述べた本実施例によれば、半導体装置をウエハ
状態の段階で、ウエハ内の全てのLSIを一括して動作さ
せて、所定の温度、時間でエージングを行い、短寿命チ
ップを劣化させて不良に至らしめることができる。
〔発明の効果〕
本発明によれば、半導体装置をチップに分割する前の
ウエハ状態でエージングするに際し、ウエハ上の全チッ
プに対し、一括して高い精度でエージングすることが可
能になった。これは、上記のとおり半導体ウエハと熱膨
張係数が同一か、もしくはそれに非常に近い材質から成
る基板を用い、しかも給電用電極及び電流制限用抵抗等
の形成を、半導体装置の製造プロセスに準じて行ない高
信頼性のエージング用給電ボードが実現可能となったか
らである。また、このエージング用給電ボードを用いた
改良されたウエハ上のチップ一括エージング方法及びエ
ージング装置が実現されたからでもある。
【図面の簡単な説明】
第1図は本発明の一実施例の給電ボード作製方法と構造
を示す縦断面図、第2図、第3図は他の実施例の給電ボ
ード作製方法と構造を示す縦断面図、第4図は給電用電
極の配線図、第5図はウエハエージングの全体構成図、
第6図及び第7図はそれぞれ第5図の要部詳細断面図で
ある。 符号の説明 1……Si基板、3……電流制限用抵抗体 5……第1層Al配線、7……第2層Al配線 9……給電用電極、10……拡散バリヤーメタル 12……突起状電極、13……薄膜抵抗体 15……給電ボード、16……異方性導電材料 18……押圧固定治具、24……有機フィルム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 芹沢 弘二 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 岸本 宗久 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 武藤 雅彰 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (56)参考文献 特開 昭62−143436(JP,A)

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体ウエハ上に形成された複数の集積回
    路チップを、ウエハの状態で一括してエージングする方
    法において、前記ウエハ上に形成されたチップの電極位
    置 と同じ位置に給電用電極が配置され、しかもこの給電用
    電極に電気的に接続された電流制御用抵抗体を有すると
    共に、前記半導体ウエハの熱膨張係数と同一か、もしく
    はそれに近い材質からなる給電ボードの給電用電極面
    と、前記半導体ウエハ上に形成された集積回路チップの
    電極面とを対向させ、前記給電用電極と、前記チップ電
    極との位置合わせを行い、かつ前記給電用電極と前記チ
    ップの電極との間に異方性導電材料を介在させて押圧固
    定手段により前記給電用電極と前記チップ電極との電気
    的接続を行い、前記給電ボードより、前記半導体ウエハ
    上に形成された集積回路チップに電源及び信号電圧を供
    給して、前記集積回路チップを動作させ、ウエハの状態
    で一括してエージングするようにした半導体装置のエー
    ジング方法。
  2. 【請求項2】上記給電ボードの給電用電極と上記ウエハ
    上に形成されたチップの電極との位置合わせを行う際
    に、前記ウエハと前記給電ボードとのそれぞれに、赤外
    線不透過性の位置合わせマークを複数個設け、赤外光を
    用いて位置合わせを行うようにしてなる請求項1記載の
    半導体装置のエージング方法。
  3. 【請求項3】上記給電ボードの材質が、13×10-6/℃以
    下の熱膨張係数を有するものからなる請求項1もしくは
    2記載の半導体装置のエージング方法。
  4. 【請求項4】上記給電ボードの材質が、上記半導体ウエ
    ハと同一物からなる請求項1乃至3いずれか一つに記載
    の半導体装置のエージング方法。
  5. 【請求項5】上記半導体ウエハがシリコンSiからなる請
    求項4記載の半導体装置のエージング方法。
  6. 【請求項6】半導体もしくは絶縁物からなる基板上に、
    電流制御用抵抗体パターンと、前記電流制御用抵抗体パ
    ターンに接続された第1層配線と、層間絶縁膜を介して
    前記第1層配線に電気的に接続された第2層配線とが順
    次設けられ、さらに前記第2層配線上の一部を露出して
    給電用電極パターンとなし、その他の領域を絶縁保護膜
    で被覆形成してなる半導体装置のエージング用給電ボー
    ド。
  7. 【請求項7】上記給電用電極パターン上に、バリヤーメ
    タル層を介して突起電極を上記絶縁保護膜面上に突出し
    て設けてなる請求項6記載の半導体装置のエージング用
    給電ボード。
  8. 【請求項8】上記基板上に設けられた電流制御用抵抗体
    パターンが、導体薄膜パターンもしくは厚膜焼結体パタ
    ーンのいずれかからなる請求項6もしくは7記載の半導
    体装置のエージング用給電ボード。
  9. 【請求項9】上記基板が半導体ウエハからなり、上記基
    板上に設けられた電流制御用抵抗体パターンが前記半導
    体ウエハと反対導電型の不純物元素のイオン打ち込み層
    からなる請求項6もしくは7記載の半導体装置のエージ
    ング用給電ボード。
  10. 【請求項10】上記基板に形成された同種の電極パター
    ン同士が、共通の配線に電気的に接続されて前記基板周
    縁に共通化端子電極を形成してなる請求項6乃至9いず
    れか一つに記載の半導体装置のエージング用給電ボー
    ド。
  11. 【請求項11】上、下2枚の押圧固定治具と、前記押圧
    固定治具の周縁に設けられた押圧手段と、半導体ウエハ
    の電極面と給電ボードの電極面との位置合わせ手段と、
    給電手段とを有してなり、前記上、下2枚の押圧固定治
    具の間に前記半導体ウエハの電極面と上記請求項6乃至
    10いずれか一つに記載の半導体装置のエージング用給電
    ボードの電極面とを対向させて挿入すると共に、これら
    両電極面の位置合わせを行い、これらを前記押圧固定治
    具の周縁に設けられた押圧手段で押圧固定し、前記両電
    極間を電気的に接続した状態で前記給電ボードに前記給
    電手段により給電するようにした半導体装置のエージン
    グ装置。
  12. 【請求項12】上記半導体ウエハの電極面と上記半導体
    装置のエージング用給電ボードの電極面との間に異方性
    導電材料を介在させてこれら両電極の位置合わせを行う
    ようにしてなる請求項11記載の半導体装置のエージング
    装置。
  13. 【請求項13】上記半導体ウエハの電極面と給電ボード
    の電極面との位置合わせ手段は、赤外光を用いた位置合
    わせ手段からなる請求項11もしくは12記載の半導体装置
    のエージング装置。
JP1117461A 1989-05-12 1989-05-12 半導体装置のエージング方法及びエージング用給電ボード並びにエージング装置 Expired - Fee Related JP2592524B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1117461A JP2592524B2 (ja) 1989-05-12 1989-05-12 半導体装置のエージング方法及びエージング用給電ボード並びにエージング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1117461A JP2592524B2 (ja) 1989-05-12 1989-05-12 半導体装置のエージング方法及びエージング用給電ボード並びにエージング装置

Publications (2)

Publication Number Publication Date
JPH02297941A JPH02297941A (ja) 1990-12-10
JP2592524B2 true JP2592524B2 (ja) 1997-03-19

Family

ID=14712252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1117461A Expired - Fee Related JP2592524B2 (ja) 1989-05-12 1989-05-12 半導体装置のエージング方法及びエージング用給電ボード並びにエージング装置

Country Status (1)

Country Link
JP (1) JP2592524B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2686893B2 (ja) * 1993-03-04 1997-12-08 株式会社日本マイクロニクス 半導体チップソケット
JP2000180469A (ja) 1998-12-18 2000-06-30 Fujitsu Ltd 半導体装置用コンタクタ及び半導体装置用コンタクタを用いた試験装置及び半導体装置用コンタクタを用いた試験方法及び半導体装置用コンタクタのクリーニング方法
JP4658998B2 (ja) * 2007-06-04 2011-03-23 東京エレクトロン株式会社 シェル

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62143436A (ja) * 1985-12-18 1987-06-26 Hitachi Ltd 通電用治具

Also Published As

Publication number Publication date
JPH02297941A (ja) 1990-12-10

Similar Documents

Publication Publication Date Title
US3289046A (en) Component chip mounted on substrate with heater pads therebetween
JP3020574B2 (ja) 半導体装置の製造方法
US6906539B2 (en) High density, area array probe card apparatus
US6687978B2 (en) Method of forming tester substrates
EP0073149B1 (en) Semiconductor chip mounting module
US5723894A (en) Structure for providing an electrical connection between circuit members
US6970005B2 (en) Multiple-chip probe and universal tester contact assemblage
JP2996510B2 (ja) 電子回路基板
EP0213575B1 (en) Method of manufacturing a semiconductor device employing a film carrier tape
US7276919B1 (en) High density integral test probe
US20010040460A1 (en) Method of making a high density integral test probe
JPH0332914B2 (ja)
JPH0357618B2 (ja)
JP2001091543A (ja) 半導体検査装置
JPS62500413A (ja) ウエ−ハ スケ−ル集積アセンブリ
JP4006081B2 (ja) 半導体装置の製造方法
JP2592524B2 (ja) 半導体装置のエージング方法及びエージング用給電ボード並びにエージング装置
US20040135594A1 (en) Compliant interposer assembly for wafer test and "burn-in" operations
JPH0763786A (ja) プローブ構造
JP2847949B2 (ja) 半導体装置
JPH0555327A (ja) 半導体素子のスクリーニング方法
JPH0989981A (ja) チップキャリア
JP3237613B2 (ja) プローブカードの製造方法
JP2989504B2 (ja) 半導体パッケージにおける半導体チップの評価方法
US4916515A (en) Microwave circuit integrating

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees