JP2001267369A - 異方性導電シートおよびこれを用いた半導体装置ならびに異方性導電シートの製造方法 - Google Patents

異方性導電シートおよびこれを用いた半導体装置ならびに異方性導電シートの製造方法

Info

Publication number
JP2001267369A
JP2001267369A JP2000075928A JP2000075928A JP2001267369A JP 2001267369 A JP2001267369 A JP 2001267369A JP 2000075928 A JP2000075928 A JP 2000075928A JP 2000075928 A JP2000075928 A JP 2000075928A JP 2001267369 A JP2001267369 A JP 2001267369A
Authority
JP
Japan
Prior art keywords
anisotropic conductive
sheet
insulating layer
conductive sheet
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000075928A
Other languages
English (en)
Inventor
Takaharu Yonemoto
隆治 米本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2000075928A priority Critical patent/JP2001267369A/ja
Publication of JP2001267369A publication Critical patent/JP2001267369A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】半導体チップの小型化の進行に対応することの
できる異方性導電シートと、これを用いた半導体装置
と、異方性導電シートの製造方法を提供する。 【解決手段】直立して並べられて集積された複数の導通
路13を有し、この導通路13の相互間を絶縁体14で
絶縁したシート状物15の片面に絶縁層17を介して所
定のパターンの配線層16を形成し、配線層16の外部
電極が接続されるべき所定の個所21を、絶縁層17を
貫通して形成された導通ビア22を介して複数の導通路
13のうちの半導体チップ4の電極5が接続されるべき
所定の導通路13aおよび13bに導通させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、異方性導電シート
およびこれを用いた半導体装置ならびに異方性導電シー
トの製造方法に関し、特に、半導体チップの小型化への
対応性に優れた異方性導電シートと、これを用いた半導
体装置と、異方性導電シートを製造するための方法に関
する。
【0002】
【従来の技術】半導体パッケージは、薄型および小型化
の一途をたどっており、最近では、半導体チップと同一
サイズのCSP(Chip Size Packag
e)型半導体パッージが広く使用されている。図5の
(a)および(b)は、代表的なCSPの例を示したも
ので、いずれもポリイミドフィルム等の基板1上に所定
のパターンの配線層2を形成し、この配線層2の上にエ
ラストマ3を介して半導体チップ4を搭載し、半導体チ
ップ4の電極5を配線層2の所定の個所に接続するとと
もに、基板1側より配線層2の半田ボール用ランド6に
外部電極としての半田ボール7を形成した構成を有す
る。
【0003】電極5と配線層2の接続は、図5の(a)
の場合には、ボンディングワイヤ8によって行われ、
(b)の場合には、配線層2のインナリード9を電極5
に圧接することによって行われる。10は絶縁および保
護のための封止樹脂を示す。いずれのパッケージも小型
である点が評価されてきたが、最近の半導体チップの一
層の小型化の趨勢からすると、これらの接続形式では対
応に限界がある。
【0004】ワイヤボンディングおよびインナリードボ
ンディングに変わる接続方式として、フリップチップに
よる接続方式が知られている。図6は、フリップチップ
による接続方式に基づいた半導体装置の構成を示したも
ので、ポリイミドフィルム等の基板1上の配線層2と半
導体チップ4は、半導体チップ4の電極5に設けたバン
プ11を配線層2に接触させることによって接続され
る。10は封止樹脂を示す。
【0005】バンプ11の材質としては、Pb−Sn合
金、Au等が使用され、配線層2との間には、必要によ
っては、接続を確実にするために導電ペースト、In合
金はんだ膜等が介在させられる(エレクトロニクス実装
学会誌Vol.1 No.51998 p423〜42
8参照)。この接続方式は、それ以前の図5の(a)お
よび(b)に示される接続方式に比べると、コンパクト
であり、従って、半導体チップの小型化の趨勢に対応す
る有効な接続方式として評価されている。
【0006】しかし、この接続方式によると、バンプ1
1の形成は、メッキ、ワイヤ接合、転写等によって行わ
れているが、いずれの方法も多数のチップ電極を対象と
した複雑な長時間の作業を必要とするため、コスト的に
不利であり、これに代わるバンプなしでの接続が求めら
れている。
【0007】バンプなしでの接続方式として、異方性導
電シートを使用する方法が注目されている。 図7は、
異方性導電シートを使用した半導体装置の分解図を示し
たもので、基板1と半導体チップ4の間に異方性導電シ
ート12を挟み、基板1、異方性導電シート12および
半導体チップ4を一体に積層させて構成される。
【0008】異方性導電シート12は、直立した多数の
小さな導通路13を縦横に並列させて集積し、各導通路
13の間に薄肉の絶縁体14を介在させて構成されてお
り、導通路13によって配線層2の所定の個所と半導体
チップ4の電極5を導通させる構成のため、小サイズの
半導体チップを対象としたときでも、所定の半導体装置
を容易に組み立てられる特質を有している。
【0009】
【発明が解決しようとする課題】しかし、従来の異方性
導電シートを使用した半導体装置によると、半導体チッ
プ4の電極5の小ピッチ化がさらに進行したとき、多数
のリードを含み、複雑な配線パターンを形成しなければ
ならない配線層2の側が、いずれ対応不能となることは
明らかである。
【0010】従って、本発明の目的は、半導体チップの
小型化の進行に対応することのできる異方性導電シート
と、これを組み込んだ半導体装置と、異方性導電シート
を製造するための製造方法を提供することにある。
【0011】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、直立して並列に集積された複数の導通路
を有し、前記複数の導通路の相互間が絶縁されたシート
状物と、前記シート状物の片面に絶縁層を介して形成さ
れ、その外部電極が接続されるべき所定の個所を、前記
絶縁層を貫通して形成された導通ビアを介して前記複数
の導通路のうちの半導体チップの電極が接続されるべき
所定の導通路に導通させた配線層より構成されることを
特徴とする異方性導電シートを提供するものである。
【0012】また、本発明は、上記の目的を達成するた
め、直立して並列に集積された複数の導通路を有し、前
記複数の導通路の相互間が絶縁されたシート状物と、前
記シート状物の片面に絶縁層を介して形成され、その所
定の個所に有する半田ボール用ランドを、前記絶縁層を
貫通して形成された導通ビアを介して前記複数の導通路
のうちの所定の導通路に導通させた配線層と、前記絶縁
層上に形成され、前記半田ボール用ランドの位置に孔を
有するソルダレジスト層と、 前記シート状物の他面に
搭載され、前記所定の導通路に電極を接続させた半導体
チップと、 前記半田ボール用ランド上に前記孔を通し
て形成された半田ボールより構成されることを特徴とす
る半導体装置を提供するものである。
【0013】さらに、本発明は、上記の目的を達成する
ため、Cu箔等の金属箔の片面に絶縁層を形成するステ
ップと、前記絶縁層上にワニス塗布膜等の軟化あるいは
液状の絶縁膜を形成するステップと、表面に絶縁皮膜を
形成したCu線等の金属線の短片を静電気植毛によって
前記絶縁膜に植毛するステップと、前記静電気植毛後に
前記絶縁膜を固化させるステップと、前記金属箔に所定
のパターンの配線層をフォトエッチングするステップ
と、固化した前記絶縁膜に植毛された前記金属線の短片
のうちの半導体チップの電極が接続されるべき金属線の
短片と前記配線層の外部電極が接続されるべき所定の個
所の間を前記絶縁層に形成された孔を通してメッキ処理
することにより導通させるステップを含むことを特徴と
する異方性導電シートの製造方法を提供するものであ
る。
【0014】上記の異方性導電シートにおいて、外部電
極が接続されるべき所定の個所における外部電極として
は、多くの場合、半田ボールがこれに相当する。従っ
て、外部電極が接続されるべき所定の個所には、半田ボ
ール用ランドが形成され、その場合、配線層上には、半
田ボール用ランドの位置に半田ボールを形成するための
孔を有したソルダレジスト層が設けられる。また、シー
ト状物の他面の側に位置する複数の導通路の端面には、
多くの場合、半導体チップの電極との接合性を良好にす
るためにSn、Pb−Sn合金、Au等の金属メッキが
形成される。
【0015】上記の製造方法において、静電気植毛の具
体的な方法としては、上部電極と下部電極を対向配置す
るとともに、軟化あるいは液状の絶縁膜を下部電極上に
配置し、上部電極の上方より供給した金属線の短片を上
部電極に形成した複数の孔を通過させてから絶縁膜に植
毛する方法が好適である。静電気植毛をこのように行う
ときには、金属線の短片が上部電極の孔を通過する際に
その軸方向を上下に揃えられるため、絶縁膜への直立植
毛が確実となる。
【0016】また、上記の製造方法において、金属箔上
の絶縁層に形成される絶縁膜としては、多くの場合、ワ
ニスの塗布による液状の絶縁膜が使用されるが、ワニス
塗布膜のように溶剤を含まず、従って、液状ではなく、
加熱されて溶融軟化状態とされた樹脂によって形成する
ことも可能であり、さらには、未硬化状態の液状の硬化
型樹脂により形成することも可能である。
【0017】絶縁膜をワニスの塗布により形成するとき
のワニスとしては、常温における弾性率が1000MP
a以下の樹脂分を含むものであることが好ましい。10
00MPaを超える弾性率の樹脂分のワニスを使用する
と、完成した半導体装置にヒートサイクルが作用したと
き、半導体チップと異方性導電シートの熱膨張係数の違
いを原因とした剥離を起こし、半導体チップと異方性導
電シートの間に接続不良を招きやすくなる。1000M
Pa以下の弾性率は、ヒートサイクル作用時に熱応力を
有効に緩和するように働く。
【0018】また、ワニス塗布膜としては、弾性率の調
整を容易にするために、エナメル用樹脂とゴム分の混合
物を樹脂分として含むワニスを使用して形成することが
好ましい。具体的には、エポキシ樹脂、ポリイミド樹
脂、ポリアミドイミド樹脂等のエナメル用樹脂に、アク
リロニトリルブタジエンゴム(SBR)等の微粒子を分
散させたものを樹脂分として調合したワニスが使用され
る。なお、金属線の構成材としては、多くの場合、C
u、Ag、Au等の良導電性金属が使用されるが、半導
体チップとの熱膨張係数の一致を考慮する場合には、4
2Ni合金の使用も考えられる。
【0019】
【発明の実施の形態】次に、本発明による異方性導電シ
ートおよびこれを用いた半導体装置ならびに異方性導電
シートの製造方法の実施の形態を説明する。図1は、異
方性導電シートの断面を示したもので、15は、直立し
て縦横に並べられて集積された複数の導通路13と、導
通路13の相互間に介在させられた絶縁体14より構成
されるシート状物、16はシート状物15の片面に絶縁
層17を介して形成された金属箔より構成される所定の
パターンの配線層を示す。
【0020】絶縁層17には、複数の導通路13のうち
の所定の導通路13aおよび13bの位置に貫通孔19
が形成されており、貫通孔19の内面には、Cuメッキ
膜20が形成されている。このメッキ膜20は、貫通孔
19内に露出したシート状物15と配線層16の表面に
かけて形成されており、これにより配線層16の外部電
極が接続されるべき所定の個所21と導通路13aおよ
び13bを導通する導通ビア22が形成されている。
【0021】23は配線層16上に形成されたソルダレ
ジスト層を示し、配線層16に設定された所定の個所2
1の位置に孔24が設けられている。配線層16の所定
の個所21は、半田ボール用ランドを構成する部分であ
り、孔24は、この半田ボール用ランド25に半田ボー
ルを形成するときの形成孔となる。半田ボール用ランド
25には、Niメッキ膜26とAuメッキ膜27が順に
形成されており、一方、シート状物15の導通路13の
他面の側(図の上方端)の端面には、Snメッキ膜(図
示せず)が形成されている。
【0022】図2は、以上の構成の異方性導電シート2
8を使用して組み立てられたCSP型半導体装置を示し
たものである。4は電極5を導通路13aおよび13b
に接続させた半導体チップを示し、電極5は、図の奥行
き方向に小ピッチで多数形成されている。29は、孔2
4より半田ボール用ランド25上に形成された半田ボー
ルを示す。図においては、説明の便宜上、半田ボール2
9を両サイドにのみ配置して示したが、実際には、ソル
ダレジスト層23の全面を使用してアレイ状に配置され
る。
【0023】以上の半導体装置によれば、シート状物1
5が有する導通路13のうち、半導体チップ4の電極5
が接続されべき導通路13aおよび13bを予め設定す
るとともに、この導通路13aおよび13bと配線層1
6の所定の個所21の間を導通ビア22で導通させた異
方性導電シート28を準備し、これに半導体チップ4を
搭載してその電極5を導通路13aおよび13bに接続
する一方、配線層16の所定の個所21の半田ボール用
ランド25に半田ボール29を形成することで所定の半
導体装置が構成されるため、図7に示される従来の半導
体装置のように配線層16の構成を半導体チップ4の電
極5の形成ピッチに合わせて細密化する必要がなく、従
って、半導体チップの小型化の進行を考慮したとき、そ
の有用性は大である。
【0024】図3は、異方性導電シート28の製造手順
を示したものである。図1および図2と同一部分は同じ
符号を使用し、さらに、図1および図2と対応させるた
めに断面形状をこれらと同じにして図示する。まず、
(a)のように、直径が20μmのCu線31上に2μ
m厚さのポリイミド絶縁皮膜32を形成した絶縁Cu線
33をカッター34で切断して長さが0.17mmの短
片35とする。(b)は、短片15を植毛するための静
電気植毛装置を示し、電源36の正極に接続された上部
電極37と負極に接続されて接地された下部電極38を
上下に対向配置し、下部電極38上に、片面に絶縁層1
7を50μmの厚さに形成した18μmの厚さの電解C
u箔39を載せた構成から成る。
【0025】絶縁層17上には、エポキシ系接着剤にN
BRの微粒子を分散させた混合物を樹脂分として含むワ
ニス塗布膜40が300μmの厚さに形成されている。
なお、絶縁層17は、このワニスの硬化物より構成され
ている。上部電極37には、多数の孔41が格子状に配
置されて形成されており、絶縁Cu線の短片35が上部
電極37の上方より供給されてこの孔41を通過してワ
ニス塗布膜40に向かう。孔41を通過することによっ
て軸方向を上下に揃えられた短片35は、孔41の通過
時に正に帯電させられ、下部電極38によって引き寄せ
られる。
【0026】孔41による整列と下部電極38による引
き寄せの結果、短片15は、その下部を絶縁層17に密
着させた状態でワニス塗布膜40の中に直立することに
なり、直立した短片15が所定の密度に達した時点で植
毛は完了する。(c)は、90℃×4時間の乾燥と15
0℃×4時間の熱硬化処理が施されてワニス塗布膜40
が固化した後の植毛状態であり、42はワニス塗布膜4
0の固化物を示す。(d)は、(c)の短片35の突出
部43を研削することによって表面が平滑にされた状態
を示し、この工程においてシート状物15が現出する。
ワニスの固化物42と同じ高さにされた短片35のCu
線31の端面には、無電解Snメッキ(図示せず)が施
される。
【0027】図4は、図3の続きの手順を示したもの
で、(a)は、フォトレジスト層塗布、露光、現像およ
びエッチング処理を施すことによって、短片35のうち
の半導体チップの電極が接続されるべき所定の短片35
aおよび35bに位置する部分のCu箔39を除去する
エッチング工程、(b)は、短片35aおよび35bの
個所に位置させて絶縁層17に貫通孔19を形成するレ
ーザ加工工程、(c)は、Cu箔39の表面から貫通孔
19の内部にかけてCuメッキ膜20を形成するメッキ
処理工程を示す。22は、これによって形成された導通
ビアである。
【0028】(d)は、フォトレジスト層塗布、露光、
現像およびエッチング処理をCu箔39とCuメッキ膜
20に施すことによって所定のパターンの配線層16を
形成するエッチング工程、(e)は、配線層16上への
ソルダレジスト層23の形成工程を示し、ソルダレジス
ト層23には、配線層16の半田ボール用ランド25の
位置に孔24が形成される。(f)は、ランド25への
Niメッキ膜26とAuメッキ膜27の形成工程を示
し、これにより図示されるような図1と同じ構成の異方
性導電シート28が完成する。
【0029】以上のようにして進行する異方性導電シー
トの製造方法によれば、静電気植毛に基づいて絶縁Cu
線33の短片35をワニス塗布膜40に直立植毛するこ
とを基本としているため、異方性導電シート28を効率
よく製造することができる。表1は、図3および図4の
手順により製造された異方性導電シート28を組み込ん
だ図2の構成の半導体装置を対象に行ったヒートサイク
ル試験(−25℃×30分、125℃×30分)の実施
結果を示したものである。表1には、ワニス塗布膜40
の樹脂分、即ち、絶縁体14の弾性率が、ヒートサイク
ル特性におよぼす影響が示されている。
【0030】半導体装置は、図3および図4より製造さ
れた幅100mm×長さ100mm×厚さ0.15mm
のシートから、幅および長さとも12.5mmの異方性
導電シート28を切り出し、この上に、幅および長さと
も11mmの半導体チップ4を搭載して200℃の温度
と25kgf/cm2 の圧力を20秒間加えることによ
って両者を一体化させ、その後、150℃×90分のキ
ュア処理を行うことによって組み立てた。
【0031】
【表1】
【0032】表1によれば、常温における弾性率が10
00MPa以下の樹脂分のワニス塗布膜40を形成して
製造された異方性導電シートを使用したものが、いずれ
も良好な試験結果を示しているのに比べ、樹脂分の弾性
率が1000MPaを超えるワニス塗布膜による異方性
導電シートを使用した半導体装置の場合には、半導体チ
ップ4と異方性導電シート28の間に接続不良を発生さ
せており、しかも、樹脂分の弾性率が高くなるにしたが
って高不良率となることが示されている。以上の結果よ
り、ワニス塗布膜40における樹脂分の弾性率は、10
00MPa以下に設定することが望ましいといえる。
【0033】
【発明の効果】以上説明したように、本発明による異方
性導電シートおよびこれを用いた半導体装置並びに異方
性導電シートの製造方法によれば、直立して並べられて
集積された複数の導通路を有し、導通路の相互間を絶縁
したシート状物の片面に絶縁層を介して所定のパターン
の配線層を形成し、この配線層の外部電極が接続される
べき所定の個所を、絶縁層を貫通して形成された導通ビ
アを介して、複数の導通路のうちの半導体チップの電極
が接続されるべき所定の導通路に導通させた構成を有す
るため、従来のように配線層の構成を半導体チップの電
極の形成ピッチに合わせて細密化する必要がなく、半導
体チップの小型化の趨勢に充分に対応することのできる
半導体装置を構成することができる。また、本発明は、
異方性導電シートを効率よく製造できる製造方法をも併
せて提供するものであり、その有用性は大である。
【図面の簡単な説明】
【図1】本発明による異方性導電シートの実施の形態を
示す説明図である。
【図2】図1の異方性導電シートを使用した本発明の半
導体装置の実施の形態を示す説明図である。
【図3】本発明による異方性導電シートの製造方法の実
施の形態を示す説明図であり、(a)〜(d)は製造手
順を示す。
【図4】図3に引き続いての製造手順を示す説明図であ
る。
【図5】従来の半導体装置を示す説明図であり、(a)
はワイヤボンディングタイプ、(b)はインナリードボ
ンディングタイプを示す。
【図6】フリップチップ接続方式による従来の半導体装
置を示す説明図である。
【図7】異方性導電シートを使用した従来の半導体装置
を示す説明図である。
【符号の説明】
4 半導体チップ 5 電極 13 導通路 13a、13b 所定の導通路 14 絶縁体 15 シート状物 16 配線層 17 絶縁層 19 貫通孔 20 Cuメッキ膜 21 配線層の所定の個所 22 導通ビア 23 ソルダレジスト層 24 孔 25 半田ボール用ランド 26 Niメッキ膜 27 Auメッキ膜 28 異方性導電シート 29 半田ボール 31 Cu線 32 ポリイミド絶縁皮膜 33 絶縁Cu線 34 カッター 35 絶縁Cu線の短片 35a、35b 所定の短片 36 電源 37 上部電極 38 下部電極 39 電解Cu箔 40 ワニス塗布膜 41 孔 42 ワニス塗布膜の固化物

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】直立して並列に集積された複数の導通路を
    有し、前記複数の導通路の相互間が絶縁されたシート状
    物と、 前記シート状物の片面に絶縁層を介して形成され、その
    外部電極が接続されるべき所定の個所を、前記絶縁層を
    貫通して形成された導通ビアを介して前記複数の導通路
    のうちの半導体チップの電極が接続されるべき所定の導
    通路に導通させた配線層より構成されることを特徴とす
    る異方性導電シート。
  2. 【請求項2】前記配線層は、その表面にソルダレジスト
    層を有し、前記ソルダレジスト層は、前記所定の個所に
    相当する半田ボール用ランドの位置に孔を有することを
    特徴とする請求項1項記載の異方性導電シート。
  3. 【請求項3】前記複数の導通路は、前記シート状物の他
    面の側の端面にSn、Pb−Sn合金、Au等の金属メ
    ッキ膜を有することを特徴とする請求項1項記載の異方
    性導電シート。
  4. 【請求項4】直立して並列に集積された複数の導通路を
    有し、前記複数の導通路の相互間が絶縁されたシート状
    物と、 前記シート状物の片面に絶縁層を介して形成され、その
    所定の個所に有する半田ボール用ランドを、前記絶縁層
    を貫通して形成された導通ビアを介して前記複数の導通
    路のうちの所定の導通路に導通させた配線層と、 前記配線層上に形成され、前記半田ボール用ランドの位
    置に孔を有するソルダレジスト層と、 前記シート状物
    の他面に搭載され、前記所定の導通路に電極を接続させ
    た半導体チップと、 前記半田ボール用ランド上に前記
    孔を通して形成された半田ボールより構成されることを
    特徴とする半導体装置。
  5. 【請求項5】Cu箔等の金属箔の片面に絶縁層を形成す
    るステップと、 前記絶縁層上にワニス塗布膜等の軟化あるいは液状の絶
    縁膜を形成するステップと、 表面に絶縁皮膜を形成したCu線等の金属線の短片を静
    電気植毛によって前記絶縁膜に植毛するステップと、 前記静電気植毛後に前記絶縁膜を固させるステップと、 前記金属箔に所定のパターンの配線層をフォトエッチン
    グするステップと、 固化した前記絶縁膜に植毛された前記金属線の短片のう
    ちの半導体チップの電極が接続されるべき所定の金属線
    の短片と前記配線層の外部電極が接続されるべき所定の
    個所の間を前記絶縁層に形成された孔を通してメッキ処
    理することにより導通させるステップを含むことを特徴
    とする異方性導電シートの製造方法。
  6. 【請求項6】前記静電気植毛は、上下に配置された上部
    電極および下部電極を準備するステップと、前記上部電
    極の上方より供給された前記金属線の短片を前記上部電
    極に設けられた複数の孔を通過させてから、前記金属箔
    および絶縁層を介して前記下部電極上に位置させられた
    前記絶縁膜に植毛するステップを含むことを特徴とする
    請求項5項記載の異方性導電シートの製造方法。
  7. 【請求項7】前記静電気植毛は、前記金属箔上の前記絶
    縁層に常温における弾性率が1000MPa以下の樹脂
    分を含む前記ワニス塗布膜を塗布するステップを含むこ
    とを特徴とする請求項5項記載の異方性導電シートの製
    造方法。
  8. 【請求項8】前記静電気植毛は、前記絶縁層に、エポキ
    シ樹脂等のエナメル用樹脂とアクリロニトリルブタジエ
    ンゴムの微粒子等のゴム分の混合物を樹脂分として含む
    前記ワニス塗布膜を塗布するステップ含むことを特徴と
    する請求項5項記載の異方性導電シートの製造方法。
JP2000075928A 2000-03-17 2000-03-17 異方性導電シートおよびこれを用いた半導体装置ならびに異方性導電シートの製造方法 Pending JP2001267369A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000075928A JP2001267369A (ja) 2000-03-17 2000-03-17 異方性導電シートおよびこれを用いた半導体装置ならびに異方性導電シートの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000075928A JP2001267369A (ja) 2000-03-17 2000-03-17 異方性導電シートおよびこれを用いた半導体装置ならびに異方性導電シートの製造方法

Publications (1)

Publication Number Publication Date
JP2001267369A true JP2001267369A (ja) 2001-09-28

Family

ID=18593743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000075928A Pending JP2001267369A (ja) 2000-03-17 2000-03-17 異方性導電シートおよびこれを用いた半導体装置ならびに異方性導電シートの製造方法

Country Status (1)

Country Link
JP (1) JP2001267369A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009028241A1 (ja) * 2007-08-24 2009-03-05 Sony Chemical & Information Device Corporation 異方性導電フィルム及びそれを用いた接続構造体の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009028241A1 (ja) * 2007-08-24 2009-03-05 Sony Chemical & Information Device Corporation 異方性導電フィルム及びそれを用いた接続構造体の製造方法
JP2009054377A (ja) * 2007-08-24 2009-03-12 Sony Chemical & Information Device Corp 異方性導電フィルム及びそれを用いた接続構造体の製造方法

Similar Documents

Publication Publication Date Title
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
TWI431746B (zh) 半導體元件
WO2001086716A1 (en) Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
JPWO2007043639A1 (ja) プリント配線基板及びプリント配線基板の製造方法
KR20040022202A (ko) 범프레스 적층식 상호 연결 층을 갖는 초소형 전자 패키지
JP3450236B2 (ja) 半導体装置及びその製造方法
JP2006295127A (ja) フリップチップパッケージ構造及びその製作方法
KR20020033522A (ko) 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착
JP2002170921A (ja) 半導体装置およびその製造方法
US20030127725A1 (en) Metal wiring board, semiconductor device, and method for manufacturing the same
JP2004507089A (ja) 非半田フリップチップボンディング用の高信頼性、非伝導性の接着剤及びこれを用いたフリップチップボンディング方法
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TW550768B (en) Flip-chip on film assembly for ball grid array packages
JP2003007921A (ja) 回路装置およびその製造方法
JP2003007916A (ja) 回路装置の製造方法
JP2003007917A (ja) 回路装置の製造方法
JP2003007922A (ja) 回路装置の製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP2004128056A (ja) 半導体装置及びその製造方法
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP2004071946A (ja) 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法
JP2001267369A (ja) 異方性導電シートおよびこれを用いた半導体装置ならびに異方性導電シートの製造方法
JP2002231765A (ja) 半導体装置
JP2017183571A (ja) 半導体装置の製造方法
JP4030220B2 (ja) 半導体チップの実装構造