JP2001257102A - 多連チップ抵抗器 - Google Patents

多連チップ抵抗器

Info

Publication number
JP2001257102A
JP2001257102A JP2000068321A JP2000068321A JP2001257102A JP 2001257102 A JP2001257102 A JP 2001257102A JP 2000068321 A JP2000068321 A JP 2000068321A JP 2000068321 A JP2000068321 A JP 2000068321A JP 2001257102 A JP2001257102 A JP 2001257102A
Authority
JP
Japan
Prior art keywords
resistors
resistor
resistance value
insulating substrate
multiple chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000068321A
Other languages
English (en)
Other versions
JP4389325B2 (ja
JP2001257102A5 (ja
Inventor
Naoki Shibuya
直樹 渋谷
Mitsunari Nakatani
光成 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000068321A priority Critical patent/JP4389325B2/ja
Publication of JP2001257102A publication Critical patent/JP2001257102A/ja
Publication of JP2001257102A5 publication Critical patent/JP2001257102A5/ja
Application granted granted Critical
Publication of JP4389325B2 publication Critical patent/JP4389325B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【課題】 生産効率が高く、低コストで得られ、しかも
高抵抗値領域までの品揃えを可能とした多連チップ抵抗
器を提供することを目的とする。 【解決手段】 絶縁基板11の上面における対向する側
辺に沿って互いに対向するように形成された複数の上面
電極間を電気的に接続する複数の抵抗体14を備え、こ
の複数の抵抗体14は、材料、膜厚を等しくし、かつ占
有面積とパターン形状を異ならせることにより抵抗値を
変えるようにしたものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は各種電子機器に用い
られる多連チップ抵抗器に関するものである。
【0002】
【従来の技術】従来のこの種の多連チップ抵抗器として
は、特開平7−74002号公報に開示されたものが知
られている。
【0003】図9は従来の多連チップ抵抗器における抵
抗体形成後の上面図、図10は同多連チップ抵抗器の完
成後の上面図、図11は図10のA−A線断面図であ
る。
【0004】図9〜図11において、1はアルミナ等か
らなる絶縁基板で、この絶縁基板1の上面にはNiCr
からなる同一の占有面積、同一のパターン形状を有する
抵抗体2を複数設けている。3は複数の抵抗体2毎にそ
の両端部近傍にそれぞれ重畳するように設けられたCr
/Ni/Cuの積層構造からなる複数の上面電極であ
る。4は前記絶縁基板1の下面において前記複数の上面
電極3と略対応する位置に設けられたCr/Ni/Cu
の積層構造からなる複数の下面電極である。5は少なく
とも前記複数の抵抗体2を覆うように設けられたエポキ
シ樹脂等からなる保護膜である。6は前記絶縁基板1の
両端面に位置して上面電極3と下面電極4を電気的に接
続するように設けられたCr/Ni/Cuの積層構造か
らなる複数の端面電極である。7は前記複数の上面電極
3、複数の端面電極6および複数の下面電極4を覆うよ
うに設けられたNi/はんだの積層構造からなる複数の
外部電極である。
【0005】上記のように構成された従来の多連チップ
抵抗器について、次にその製造方法を図面を参照しなが
ら説明する。
【0006】図12は従来の多連チップ抵抗器の製造方
法を示す工程図である。
【0007】まず、図12に示す工程P1で、チップ状
の絶縁基板1が多数個取れるように略長方形のシート状
の絶縁基板の一方の面にレーザ加工により分割溝を形成
する。
【0008】次に工程P2で、シート状の絶縁基板の上
面にスパッタリング等により所定の膜厚のNiCrから
なる抵抗体を形成した後、フォトリソグラフィ法、エッ
チングにより抵抗体の不要部分を除去して図9に示すよ
うな同一の占有面積、同一のパターン形状を有する抵抗
体2を複数形成する。
【0009】次に工程P3で、複数の抵抗体2の両端部
に薄膜形成技術によりCr/Ni/Cuの積層構造から
なる複数の上面電極を形成する。続いて、この上面電極
と同じ工法により、シート状の絶縁基板の下面において
複数の上面電極と略対応する位置に複数の下面電極を形
成する。
【0010】次に工程P4で、必要に応じて抵抗値トリ
ミングを行う。
【0011】次に工程P5で、少なくとも抵抗体2を覆
うように図10,図11に示すような保護膜5を形成す
る。
【0012】次に工程P6で、各保護膜5上に抵抗値の
マーキングを形成する。
【0013】次に工程P7で、シート状の絶縁基板を分
割溝に沿って一次ブレイクすることにより、短冊状に分
割する。
【0014】次に工程P8で、短冊状に分割された絶縁
基板の分割面に、複数の上面電極と複数の下面電極を電
気的に接続するようにCr/Ni/Cuの積層構造から
なる複数の端面電極を形成する。
【0015】次に工程P9で、短冊状に分割された絶縁
基板を分割溝に沿って二次ブレイクすることにより、個
片状に分割する。
【0016】次に工程P10で、前記複数の上面電極、
複数の端面電極および複数の下面電極を覆うようにNi
めっきおよびはんだめっきを施すことによりNi/はん
だの積層構造からなる複数の外部電極を形成する。
【0017】次に工程P11で、検査を行うことによ
り、多連チップ抵抗器が完成するものである。
【0018】
【発明が解決しようとする課題】しかしながら、上記し
た従来の多連チップ抵抗器においては、各抵抗体2の占
有面積、パターン形状が同一であるため、例えば異種抵
抗値、特に複数の抵抗体の最小抵抗値と最大抵抗値の比
が1:2以上のもので、さらに高抵抗値領域までを得よ
うとした場合、非常に困難であるという課題を有してい
た。
【0019】すなわち、任意の抵抗値を得る場合、抵抗
体材料の導電率、抵抗体のパターン形状、つまり抵抗体
の長さと幅、抵抗体の膜厚により抵抗値は決定されるも
ので、概ね抵抗値は下記の式により決定される。
【0020】抵抗値=抵抗体材料の導電率÷抵抗体の膜
厚×(抵抗体の長さ÷幅) したがって、上記した異種抵抗値を得ようとした場合、
上記式の定数を変える必要がある。
【0021】例えば、抵抗体材料あるいは抵抗体の膜厚
を変えて異種抵抗値を得る場合は、抵抗体形成工程を異
種抵抗値の種類だけ別個に設ける必要があるため、生産
効率が悪くなって高コストになるという問題点を有して
いた。また、抵抗体のパターン形状、すなわち抵抗体の
長さと幅を変える場合は、高抵抗値を得ようとすると、
抵抗体のパターン形状として長さを長くし、かつ幅を細
くする必要があり、特に多連チップ抵抗器の小型化が進
む中では、上記のように抵抗体のパターン形状として長
さを長くし、かつ幅を細くした場合、抵抗体の占有面積
が小さくなるため、高抵抗値領域までの品揃えが困難で
あるという課題を有していた。
【0022】本発明は上記従来の課題を解決するもの
で、生産効率が高く、低コストで得られ、しかも高抵抗
値領域までの品揃えを可能とした多連チップ抵抗器を提
供することを目的とするものである。
【0023】
【課題を解決するための手段】上記目的を達成するため
に本発明の多連チップ抵抗器は、絶縁基板と、前記絶縁
基板の上面における対向する側辺に沿って互いに対向す
るように形成された複数の上面電極と、前記互いに対向
する複数の上面電極間を電気的に接続する複数の抵抗体
と、少なくとも前記抵抗体を覆う保護膜とを備え、前記
複数の抵抗体は、材料、膜厚を等しくし、かつ占有面積
とパターン形状を異ならせることにより抵抗値を変える
ようにしたもので、この構成によれば、生産効率が高
く、低コストで得られ、しかも高抵抗値領域までの品揃
えを可能にした多連チップ抵抗器を提供することができ
るものである。
【0024】
【発明の実施の形態】本発明の請求項1に記載の発明
は、絶縁基板と、前記絶縁基板の上面における対向する
側辺に沿って互いに対向するように形成された複数の上
面電極と、前記互いに対向する複数の上面電極間を電気
的に接続する複数の抵抗体と、前記抵抗体を少なくとも
覆う保護膜とを備え、前記複数の抵抗体は、材料、膜厚
を等しくし、かつ占有面積とパターン形状を異ならせる
ことにより抵抗値を変えるようにしたもので、この構成
によれば、複数の抵抗体の抵抗値を変える場合、抵抗体
の材料、膜厚は等しくして、占有面積とパターン形状を
異ならせることにより抵抗値を変えるようにしているた
め、抵抗体材料あるいは抵抗体の膜厚を変えるもののよ
うに、抵抗体形成工程を異種抵抗値の種類だけ別個に設
けるという必要はなく、抵抗体形成工程を一括で行うこ
とができ、これにより、生産効率が高く、低コストで得
られ、しかも高抵抗値領域までの品揃えにおいても、抵
抗体の占有面積、パターン形状を自由に変えることがで
きるため、容易に行えるという作用を有するものであ
る。
【0025】請求項2に記載の発明は、請求項1に記載
の複数の抵抗体の最小抵抗値と最大抵抗値の比を1:2
以上としたもので、この構成によれば、複数の抵抗体の
最小抵抗値と最大抵抗値の比が1:2以上のものでも容
易に作製できるという作用を有するものである。
【0026】請求項3に記載の発明は、請求項1に記載
の複数の抵抗体を薄膜で形成したもので、この構成によ
れば、高精度・高性能の多連チップ抵抗器を作製できる
という作用を有するものである。
【0027】請求項4に記載の発明は、請求項1に記載
の複数の抵抗体が3素子以上であり、かつこれらの素子
の抵抗値比が絶縁基板の両側のどちらからも同じになる
ように構成したもので、この構成によれば、多連チップ
抵抗器の方向性をなくすることができるという作用を有
するものである。
【0028】請求項5に記載の発明は、絶縁基板と、前
記絶縁基板の上面における対向する側辺に沿って互いに
対向するように形成された複数の上面電極と、前記互い
に対向する複数の上面電極間を電気的に接続する複数の
抵抗体と、少なくとも前記抵抗体を覆う保護膜とを備
え、前記複数の抵抗体は、一定の抵抗値を有する抵抗体
を基準にしてその相対値に応じた抵抗値修正を行うこと
により抵抗値を変えるようにしたもので、この構成によ
れば、抵抗値の相対値比を高精度に制御することができ
るという作用を有するものである。
【0029】以下、本発明の一実施の形態における多連
チップ抵抗器について、図面を参照しながら説明する。
【0030】図1は本発明の一実施の形態における多連
チップ抵抗器の抵抗体形成後の上面図、図2は同多連チ
ップ抵抗器の完成後の上面図、図3は図2のA−A線断
面図である。
【0031】図1〜図3において、11はアルミナ等か
らなる絶縁基板で、この絶縁基板11の上面には対向す
る側辺に沿って互いに対向するように複数の上面電極1
2を形成している。そしてこの上面電極12はAu,A
g,Ni,Cr,Cu等の単一金属もしくはその合金で
構成されているものである。13は前記絶縁基板11の
下面において前記複数の上面電極12と略対応する位置
に設けられた複数の下面電極で、この下面電極13は前
記上面電極12と同じ材料で構成されているものであ
る。14は前記互いに対向する複数の上面電極12間を
電気的に接続するように絶縁基板11の上面に設けられ
た複数の抵抗体で、この抵抗体14はNiCr,CrS
i,CrSiO,窒化タンタル等からなり、そして図1
に示すように、各素子毎に、材料、膜厚を等しくし、か
つ占有面積とパターン形状を異ならせた抵抗体14を複
数形成することにより異種抵抗値を得るようにしている
ものである。15は少なくとも前記複数の抵抗体14を
覆うように設けられたエポキシ樹脂等からなる保護膜で
ある。16は前記絶縁基板11の両端面に位置して上面
電極12と下面電極13を電気的に接続するように設け
られたAg,Ni等の導電性樹脂からなる複数の端面電
極である。17は前記複数の上面電極12、複数の端面
電極16および複数の下面電極13を覆うように設けら
れたNi/はんだの積層構造からなる複数の外部電極で
ある。
【0032】上記のように構成された本発明の一実施の
形態における多連チップ抵抗器について、次にその製造
方法を図面を参照しながら説明する。
【0033】図4は本発明の一実施の形態における多連
チップ抵抗器の製造方法を示す工程図である。図5〜図
7は各工程での一例を示したもので、図5はシート状の
絶縁基板の一例を示す上面図、図6は同シート状の絶縁
基板の上面電極形成後の上面図、図7は同シート状の絶
縁基板を一次分割した後の短冊状絶縁基板の上面図であ
る。図8は4素子の抵抗体パターンを形成した多連チッ
プ抵抗器の上面図である。
【0034】まず、図4に示す工程Q1で、図5に一例
を示すような一方の面に横方向の分割溝18、縦方向の
分割溝19、スルーホール20が多数形成された所定製
造単位の大きさを有するアルミナ等からなるシート状の
絶縁基板11aを準備する。
【0035】次に工程Q2で、図6に一例を示すよう
に、シート状の絶縁基板11aの上面に位置して横方向
の分割溝18を跨ぐように複数の上面電極12を形成す
る。続いて、シート状の絶縁基板11aの下面において
複数の上面電極12と略対応する位置に複数の下面電極
13を形成する。なお、上面電極12はAu,Ag,N
i系の金属有機物ペーストをスクリーン印刷し、かつ焼
成することにより形成する方が、コスト的にも安価で、
特性上良好なため、望ましい。しかし、これに限定され
るものではなく、Cr,Ni,Cu,Ti等の材料を用
いて薄膜形成技術により上面電極12を形成しても良い
ものである。この薄膜形成技術で形成する場合は、抵抗
体14の形成後に上面電極12を形成しても良い。ま
た、下面電極13については、上面電極12と同様の方
法で形成しても良く、あるいはAg系の低温硬化形のペ
ーストで形成しても良いものである。
【0036】次に工程Q3で、図1に示すような複数の
抵抗体14を形成する。すなわち、複数の上面電極12
間を電気的に接続するようにシート状の絶縁基板11a
の上面に、例えばスパッタリング等により、所定の厚さ
のNiCrの抵抗体を着膜した後、フォトレジストをロ
ールコートにより塗布し、そしてフォトリソグラフィに
よりレジストをパターニングし、かつ抵抗体をエッチン
グした後、レジストを除去することにより、図1に示す
ようなパターン形状を有する複数の抵抗体14を形成す
る。この複数の抵抗体14は各素子毎に、材料、膜厚を
等しくし、かつ占有面積とパターン形状を異ならせるこ
とにより異種抵抗値を得ているところに特徴を有するも
のである。なお、この抵抗体14の材料はNiCrに限
定されるものではなく、CrSi,CrSiO,窒化タ
ンタルなども使用できるものである。また、この抵抗体
14は薄膜に限定されるものではなく、膜厚の抵抗体、
例えば酸化ルテニウム等によるペーストをスクリーン印
刷し、かつ焼成することにより形成しても良いものであ
る。そしてまた、図1には占有面積とパターン形状を異
ならせた2素子の抵抗体14を示しているが、抵抗体1
4はこの2素子に限定されるものではなく、目的とする
異種多連チップ抵抗器を得るために必要な数の抵抗体1
4を必要な占有面積、パターン形状で形成すればよく、
例えば、図8に示すように4素子の抵抗体14からな
り、かつ2素子ずつが同一の占有面積、パターン形状を
有するようにしても良いものである。
【0037】次に工程Q4で、必要に応じてYAGレー
ザにより抵抗値修正を行い、所望の抵抗値を得る。な
お、抵抗体14を窒化タンタルにより形成した場合は、
陽極酸化法により抵抗値を修正する。
【0038】次に工程Q5で、図2に示すように、少な
くとも複数の上面電極12間を電気的に接続するように
設けられた複数の抵抗体14を覆うようにスクリーン印
刷等により保護膜15を形成する。この保護膜15の材
料としては、エポキシ樹脂、ポリイミド樹脂等が用いら
れる。
【0039】次に工程Q6で、シート状の絶縁基板11
aを横方向の分割溝18に沿って一次ブレイクすること
により、短冊状に分割して図7に示すような短冊状絶縁
基板11bを得る。
【0040】次に工程Q7で、短冊状に分割された短冊
状絶縁基板11bの分割面における凸部11cに、図3
に示すような複数の上面電極12と複数の下面電極13
を電気的に接続する端面電極16を塗布、乾燥により形
成する。この場合、端面電極16の材料としては、A
g,Ni等の導電性樹脂が用いられる。なお、シート状
の絶縁基板11aとして、横方向の分割溝18、縦方向
の分割溝19が形成されているのみで、スルーホール2
0を有していないものを用いる場合は、短冊状絶縁基板
11bの分割面全面に端面電極16を形成し、そして各
素子の上面電極12と下面電極13間をYAGレーザ、
ダイシング等で除去するようにしても良い。この場合の
端面電極16はスパッタ等による薄膜形成技術によって
形成しても良いものである。
【0041】次に工程Q8で、短冊状に分割された短冊
状絶縁基板11bを縦方向の分割溝19に沿って二次ブ
レイクすることにより、個片状に分割する。
【0042】次に工程Q9で、前記複数の上面電極1
2、抵抗体14の電極部(保護膜15で被覆されていな
い部分)、複数の端面電極16および複数の下面電極1
3を覆うように、Niによる下地めっきとはんだめっき
を施すことにより、Ni/はんだの積層構造からなる複
数の外部電極17を形成する。
【0043】最後に工程Q10で、検査を行うことによ
り、抵抗値を異ならせた多連チップ抵抗器が完成するも
のである。
【0044】上記した本発明の一実施の形態において
は、複数の抵抗体14の材料、膜厚を等しくし、かつ占
有面積とパターン形状を異ならせることにより異種抵抗
値を得る、すなわち抵抗値を変えるようにしているた
め、抵抗体材料あるいは抵抗体の膜厚を変えるもののよ
うに、抵抗体形成工程を異種抵抗値の種類だけ別個に設
けるという必要はなく、抵抗体形成工程を一括で行うこ
とができ、これにより、生産効率が高く、低コストの多
連チップ抵抗器が得られる。また高抵抗値領域までの品
揃えにおいても、抵抗体の占有面積、パターン形状を自
由に変えることができるため、容易に行えるという効果
を有するものである。
【0045】また上記本発明の一実施の形態において
は、複数の抵抗体14の最小抵抗値と最大抵抗値の比を
1:2以上としているものである。
【0046】そしてまた上記本発明の一実施の形態にお
いて、複数の抵抗体14を3素子以上とし、かつこれら
の素子の抵抗値比が絶縁基板11の両側のどちらからも
同じになるように構成すれば、多連チップ抵抗器の方向
性をなくすることができるという効果を有するものであ
る。
【0047】さらに上記本発明の一実施の形態における
複数の抵抗体14は、一定の抵抗値を有する抵抗体を基
準にしてその相対値に応じた抵抗値修正を行うことによ
り抵抗値を変えるようにしてもよく、この場合は、抵抗
値の相対値比を高精度に制御することができるという効
果を有するものである。
【0048】さらにまた複数の抵抗体14の各素子毎に
電力が異なる場合にも、大電力が必要な素子部の占有面
積を大きくすることが可能であるため、多連チップ抵抗
器の信頼性向上を図ることができるものである。
【0049】
【発明の効果】以上のように本発明の多連チップ抵抗器
は、絶縁基板と、前記絶縁基板の上面における対向する
側辺に沿って互いに対向するように形成された複数の上
面電極と、前記互いに対向する複数の上面電極間を電気
的に接続する複数の抵抗体と、前記抵抗体を少なくとも
覆う保護膜とを備え、前記複数の抵抗体は、材料、膜厚
を等しくし、かつ占有面積とパターン形状を異ならせる
ことにより抵抗値を変えるようにしたもので、この構成
によれば、複数の抵抗体の抵抗値を変える場合、抵抗体
の材料、膜厚は等しくして、占有面積とパターン形状を
異ならせることにより抵抗値を変えるようにしているた
め、抵抗体材料あるいは抵抗体の膜厚を変えるもののよ
うに、抵抗体形成工程を異種抵抗値の種類だけ別個に設
けるという必要はなく、抵抗体形成工程を一括で行うこ
とができ、これにより、生産効率が高く、低コストで得
られ、しかも高抵抗値領域までの品揃えにおいても、抵
抗体の占有面積、パターン形状を自由に変えることがで
きるため、容易に行えるという効果を有するものであ
る。
【図面の簡単な説明】
【図1】本発明の一実施の形態における多連チップ抵抗
器の抵抗体形成後の上面図
【図2】同多連チップ抵抗器の完成後の上面図
【図3】図2のA−A線断面図
【図4】同多連チップ抵抗器の製造方法を示す工程図
【図5】同製造方法におけるシート状の絶縁基板の一例
を示す上面図
【図6】同シート状の絶縁基板の上面電極形成後の上面
【図7】同シート状の絶縁基板を一次分割した後の短冊
状絶縁基板の上面図
【図8】4素子の抵抗体パターンを形成した多連チップ
抵抗器の上面図
【図9】従来の多連チップ抵抗器における抵抗体形成後
の上面図
【図10】同多連チップ抵抗器の完成後の上面図
【図11】図10のA−A線断面図
【図12】同多連チップ抵抗器の製造方法を示す工程図
【符号の説明】
11 絶縁基板 12 上面電極 14 抵抗体 15 保護膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板と、前記絶縁基板の上面におけ
    る対向する側辺に沿って互いに対向するように形成され
    た複数の上面電極と、前記互いに対向する複数の上面電
    極間を電気的に接続する複数の抵抗体と、少なくとも前
    記抵抗体を覆う保護膜とを備え、前記複数の抵抗体は、
    材料、膜厚を等しくし、かつ占有面積とパターン形状を
    異ならせることにより抵抗値を変えるようにした多連チ
    ップ抵抗器。
  2. 【請求項2】 複数の抵抗体の最小抵抗値と最大抵抗値
    の比を1:2以上とした請求項1記載の多連チップ抵抗
    器。
  3. 【請求項3】 複数の抵抗体を薄膜で形成した請求項1
    記載の多連チップ抵抗器。
  4. 【請求項4】 複数の抵抗体が3素子以上であり、かつ
    これらの素子の抵抗値比が絶縁基板の両側のどちらから
    も同じになるように構成した請求項1記載の多連チップ
    抵抗器。
  5. 【請求項5】 絶縁基板と、前記絶縁基板の上面におけ
    る対向する側辺に沿って互いに対向するように形成され
    た複数の上面電極と、前記互いに対向する複数の上面電
    極間を電気的に接続する複数の抵抗体と、少なくとも前
    記抵抗体を覆う保護膜とを備え、前記複数の抵抗体は、
    一定の抵抗値を有する抵抗体を基準にしてその相対値に
    応じた抵抗値修正を行うことにより抵抗値を変えるよう
    にした多連チップ抵抗器。
JP2000068321A 2000-03-13 2000-03-13 薄膜多連チップ抵抗器 Expired - Fee Related JP4389325B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000068321A JP4389325B2 (ja) 2000-03-13 2000-03-13 薄膜多連チップ抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000068321A JP4389325B2 (ja) 2000-03-13 2000-03-13 薄膜多連チップ抵抗器

Publications (3)

Publication Number Publication Date
JP2001257102A true JP2001257102A (ja) 2001-09-21
JP2001257102A5 JP2001257102A5 (ja) 2007-03-15
JP4389325B2 JP4389325B2 (ja) 2009-12-24

Family

ID=18587389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000068321A Expired - Fee Related JP4389325B2 (ja) 2000-03-13 2000-03-13 薄膜多連チップ抵抗器

Country Status (1)

Country Link
JP (1) JP4389325B2 (ja)

Also Published As

Publication number Publication date
JP4389325B2 (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
TWI394175B (zh) 電阻器及其製造方法
US7334318B2 (en) Method for fabricating a resistor
WO2007029635A1 (ja) チップ抵抗器及びその製造方法
WO2003060929A1 (fr) Procede de fabrication d'un pave resistif
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
US7601920B2 (en) Surface mount composite electronic component and method for manufacturing same
JP4389325B2 (ja) 薄膜多連チップ抵抗器
JPH0774002A (ja) 電子部品の製造方法
JP2002367818A (ja) チップ形抵抗器
JPH08213221A (ja) 角形薄膜チップ抵抗器の製造方法
JP2001068823A (ja) 多数個取り基板及び回路基板
WO1997002579A1 (fr) Dispositif de puce a plusieurs elements et son procede de fabrication
JP2001077507A (ja) 多数個取り基板のキャスタレーション構造の製造方法
JP2007165358A (ja) チップ型コンデンサ
JP3608569B2 (ja) 抵抗器の製造方法
JP2004288808A (ja) 抵抗器の製造方法
JP2003297670A (ja) チップ型複合部品
JP3905030B2 (ja) 抵抗器の製造方法
JP3608570B2 (ja) 抵抗器の製造方法
JPH11111513A (ja) チップ抵抗器の製造方法
JPH11345705A (ja) 厚膜チップ型サーミスタ
JP3846311B2 (ja) 多連チップ抵抗器の製造方法
JPH05190308A (ja) 多連チップ抵抗器
JPH10321403A (ja) 抵抗器の製造方法
JP2004146859A (ja) 抵抗器の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070124

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees