JP2001251282A - 通信ネットワーク - Google Patents
通信ネットワークInfo
- Publication number
- JP2001251282A JP2001251282A JP2001035631A JP2001035631A JP2001251282A JP 2001251282 A JP2001251282 A JP 2001251282A JP 2001035631 A JP2001035631 A JP 2001035631A JP 2001035631 A JP2001035631 A JP 2001035631A JP 2001251282 A JP2001251282 A JP 2001251282A
- Authority
- JP
- Japan
- Prior art keywords
- division
- clock signal
- clock
- division ratio
- local clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0694—Synchronisation in a TDMA node, e.g. TTP
Abstract
(57)【要約】
【課題】 クロックが変更した場合の同期の取り方を変
更可能な動的な同期を有する通信ネットワークを提供す
る。 【解決手段】 通信ネットワークは、メッセージを受信
した時間に基づいてクロック発生器により形成されたロ
ーカルクロック信号からグローバルクロック信号を生成
する同期回路をその各々が備える複数のネットワークノ
ードと、前記同期回路内に設けられ、スケーラ配置によ
り生成された少なくとも１つの分割率と修正期間とに基
づいて前記ローカルクロック信号を分割する分割器配置
と、メッセージの受信時間とローカルクロック信号の受
信時間とを比較することによって前記修正期間を形成す
る比較回路と、を備え、さらに、同期回路は、前記修正
期間が予め定義された第１のしきい値を超えたときに、
少なくとも１つの分割率を変更するための設けられた分
割制御部を備える。
更可能な動的な同期を有する通信ネットワークを提供す
る。 【解決手段】 通信ネットワークは、メッセージを受信
した時間に基づいてクロック発生器により形成されたロ
ーカルクロック信号からグローバルクロック信号を生成
する同期回路をその各々が備える複数のネットワークノ
ードと、前記同期回路内に設けられ、スケーラ配置によ
り生成された少なくとも１つの分割率と修正期間とに基
づいて前記ローカルクロック信号を分割する分割器配置
と、メッセージの受信時間とローカルクロック信号の受
信時間とを比較することによって前記修正期間を形成す
る比較回路と、を備え、さらに、同期回路は、前記修正
期間が予め定義された第１のしきい値を超えたときに、
少なくとも１つの分割率を変更するための設けられた分
割制御部を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、通信ネットワーク
に係り、特に、時間制御通信プロトコルを有する通信ネ
ットワークに関するものである。
に係り、特に、時間制御通信プロトコルを有する通信ネ
ットワークに関するものである。
【０００２】
【従来の技術】通信ネットワークは、例えば、メッセー
ジを受信した時間に基づいてクロック発生器により形成
されたローカル（local ―局所的な／短周期の―）クロ
ック信号からグローバル（global―全体的な／総括的な
―）クロック信号を生成する同期回路をその各々が備え
る複数のネットワークノードと、前記同期回路内に設け
られ、スケーラ（scaler―計数回路／計数用目盛り―）
配置により生成された少なくとも１つの分割率と修正期
間とに基づいて、前記ローカルクロック信号を分割する
分割器配置と、メッセージの受信時間とローカルクロッ
ク信号ＬＴの受信時間とを比較することによって前記修
正期間を形成する比較回路と、を備えている。
ジを受信した時間に基づいてクロック発生器により形成
されたローカル（local ―局所的な／短周期の―）クロ
ック信号からグローバル（global―全体的な／総括的な
―）クロック信号を生成する同期回路をその各々が備え
る複数のネットワークノードと、前記同期回路内に設け
られ、スケーラ（scaler―計数回路／計数用目盛り―）
配置により生成された少なくとも１つの分割率と修正期
間とに基づいて、前記ローカルクロック信号を分割する
分割器配置と、メッセージの受信時間とローカルクロッ
ク信号ＬＴの受信時間とを比較することによって前記修
正期間を形成する比較回路と、を備えている。
【０００３】例えば自動車産業に用いられるこれら通信
ネットワーク（自動車電話網）においては、例えばＴＴ
Ｐプロトコル（ＴＴＰ―Time-Triggered Protocol―は
時間誘発プロトコルのこと）が、定期刊行雑誌「エレク
トロニック（Elektronik）」、Ｎｏ．１４、１９９９、
３６〜４３頁（ステファン・ポレンダ―Stefan Polenda
―博士、 ゲオルグ・クロイス―Georg Kroiss―氏著、
「グライフバーレ・ナーエ―greifbarer Naehe―中のＴ
ＴＰ：『ワイヤによる駆動』」参照）の記載から公知で
ある。
ネットワーク（自動車電話網）においては、例えばＴＴ
Ｐプロトコル（ＴＴＰ―Time-Triggered Protocol―は
時間誘発プロトコルのこと）が、定期刊行雑誌「エレク
トロニック（Elektronik）」、Ｎｏ．１４、１９９９、
３６〜４３頁（ステファン・ポレンダ―Stefan Polenda
―博士、 ゲオルグ・クロイス―Georg Kroiss―氏著、
「グライフバーレ・ナーエ―greifbarer Naehe―中のＴ
ＴＰ：『ワイヤによる駆動』」参照）の記載から公知で
ある。
【０００４】このプロトコルは、同期を実行するために
役に立つ修正期間を表現するものであって、この期間
は、ある特定のメッセージが実時間受信により受信され
るべきである理論的な時間の比較の結果である。この修
正期間がいわゆるクロウリング（crawling―通信の渋滞
―）や（例えば、クロック源の変更による）継続的な偏
差に起因しているとするならば、この修正期間は、それ
ぞれの同期区間の中で繰り返しキャンセルされるべきも
のである。
役に立つ修正期間を表現するものであって、この期間
は、ある特定のメッセージが実時間受信により受信され
るべきである理論的な時間の比較の結果である。この修
正期間がいわゆるクロウリング（crawling―通信の渋滞
―）や（例えば、クロック源の変更による）継続的な偏
差に起因しているとするならば、この修正期間は、それ
ぞれの同期区間の中で繰り返しキャンセルされるべきも
のである。
【０００５】
【発明が解決しようとする課題】上述したように、従来
の通信ネットワークによれば、同期を行なうために修正
時間を設定するということについては対策を講じていた
が、この修正期間は一旦設定すると変更しないものであ
り、このためローカルクロック信号とグローバルクロッ
ク信号との関係は変更することができなかったためにい
わゆる静的な同期を有する通信ネットワークの制御とな
っていた。
の通信ネットワークによれば、同期を行なうために修正
時間を設定するということについては対策を講じていた
が、この修正期間は一旦設定すると変更しないものであ
り、このためローカルクロック信号とグローバルクロッ
ク信号との関係は変更することができなかったためにい
わゆる静的な同期を有する通信ネットワークの制御とな
っていた。
【０００６】この発明の目的は、動的な同期を用いる通
信ネットワークを提供することにあり、ローカルクロッ
クの分割率を可変にすることにより、クロックが遅延し
た場合とクロックが早められた場合と同期の取り方を変
更可能な通信ネットワークを提供することを目的として
いる。
信ネットワークを提供することにあり、ローカルクロッ
クの分割率を可変にすることにより、クロックが遅延し
た場合とクロックが早められた場合と同期の取り方を変
更可能な通信ネットワークを提供することを目的として
いる。
【０００７】
【課題を解決するための手段】修正期間が第１のしきい
値を超えたときに少なくとも１つの分割率を変更するた
めに設けられた分割制御部を前記同期回路が備える冒頭
の段落に定義された通信ネットワークにより、上記目的
が達成されている。
値を超えたときに少なくとも１つの分割率を変更するた
めに設けられた分割制御部を前記同期回路が備える冒頭
の段落に定義された通信ネットワークにより、上記目的
が達成されている。
【０００８】この発明に基礎を置く技術思想は、比較器
回路により生成された修正期間が予め定義された第１の
しきい値を超えたときに、分割回路を制御することによ
って分割率の動的な構成を発生させるものである。この
ように、グローバルクロックからのローカルクロックの
継続的な偏差が、分割率の１回の変更により考慮されて
おり、ローカルクロックの最新の偏差を補償するための
反復的な調整が過剰なくらいに行なわれることになる。
回路により生成された修正期間が予め定義された第１の
しきい値を超えたときに、分割回路を制御することによ
って分割率の動的な構成を発生させるものである。この
ように、グローバルクロックからのローカルクロックの
継続的な偏差が、分割率の１回の変更により考慮されて
おり、ローカルクロックの最新の偏差を補償するための
反復的な調整が過剰なくらいに行なわれることになる。
【０００９】分割率の変更を有効にするために、修正期
間が形成される。修正期間が予め定義された第１のしき
い値を超えたときに、制御ユニットが制御信号を分割制
御部に設けられた分割率生成器に対して送出する。その
後、分割率生成器が分割率の適合化を実行することにな
る。
間が形成される。修正期間が予め定義された第１のしき
い値を超えたときに、制御ユニットが制御信号を分割制
御部に設けられた分割率生成器に対して送出する。その
後、分割率生成器が分割率の適合化を実行することにな
る。
【００１０】修正期間が第１のしきい値ばかりでなくこ
の第１のしきい値を上回る第２のしきい値をも超えたな
らば、校正ユニット内で分割率の校正が行なわれる。こ
の校正ユニットは、例えば、通信システムの部分の動作
区間の後に、おそらく発生するであろうローカルクロッ
クの大きな偏差に対して永続的な修正を行なわせること
を可能としている。
の第１のしきい値を上回る第２のしきい値をも超えたな
らば、校正ユニット内で分割率の校正が行なわれる。こ
の校正ユニットは、例えば、通信システムの部分の動作
区間の後に、おそらく発生するであろうローカルクロッ
クの大きな偏差に対して永続的な修正を行なわせること
を可能としている。
【００１１】
【発明の実施の形態】本発明の上述した構成やその他の
構成は、以下に説明する実施形態から明らかであり、ま
た、実施形態にしたがって理解されるであろう。
構成は、以下に説明する実施形態から明らかであり、ま
た、実施形態にしたがって理解されるであろう。
【００１２】図１は、本発明の実施形態における一具体
例としての通信ネットワーク１の構成を示している。こ
の通信システム１は、上述した定期刊行雑誌「エレクト
ロニック」、Ｎｏ．１４、１９９９、３６〜４３頁（ス
テファン・ポレンダ博士、ゲオルグ・クロイス氏著、
「グライフバーレ・ナーエ中のＴＴＰ：『ワイヤによる
駆動』」参照）の記載によって公知となったＴＴＰプロ
トコルを実行しており、通常の通信媒体３に対するその
アクセスがＴＤＭＡ（時分割多重アクセス―Time- Divi
sion Multiple Access―）により制御されている複数の
ネットワークノード２を備えている。
例としての通信ネットワーク１の構成を示している。こ
の通信システム１は、上述した定期刊行雑誌「エレクト
ロニック」、Ｎｏ．１４、１９９９、３６〜４３頁（ス
テファン・ポレンダ博士、ゲオルグ・クロイス氏著、
「グライフバーレ・ナーエ中のＴＴＰ：『ワイヤによる
駆動』」参照）の記載によって公知となったＴＴＰプロ
トコルを実行しており、通常の通信媒体３に対するその
アクセスがＴＤＭＡ（時分割多重アクセス―Time- Divi
sion Multiple Access―）により制御されている複数の
ネットワークノード２を備えている。
【００１３】この方法は、常時ただ１つのネットワーク
ノード２が予め定義された時間でメッセージの送出を許
容することを保証している。例えばＴＴＰプロトコルの
ような時間制御プロトコルは、各ネットワークノード２
内でローカルクロックＬＴを用いており、このローカル
クロックＬＴは、ネットワークノード２のクロック生成
器４で生成されている。このローカルクロックＬＴは、
同期回路５内でグローバルクロックＧＴを用いて他のノ
ードと大ざっぱに同期している。同期のため、デコーダ
６が同期回路５のクロック生成器４に対して通信媒体３
からのデータを送出しており、このデータはノードに対
して送出されているものである。
ノード２が予め定義された時間でメッセージの送出を許
容することを保証している。例えばＴＴＰプロトコルの
ような時間制御プロトコルは、各ネットワークノード２
内でローカルクロックＬＴを用いており、このローカル
クロックＬＴは、ネットワークノード２のクロック生成
器４で生成されている。このローカルクロックＬＴは、
同期回路５内でグローバルクロックＧＴを用いて他のノ
ードと大ざっぱに同期している。同期のため、デコーダ
６が同期回路５のクロック生成器４に対して通信媒体３
からのデータを送出しており、このデータはノードに対
して送出されているものである。
【００１４】同期回路５について、図２を用いて詳細に
説明する。同期回路５は、ローカルクロックＬＴと修正
期間ＫＴとを受け入れており、分割制御部７およびスケ
ーラ配置９を備える分割部配置８内で、修正期間ＫＴを
用いてローカルクロック信号ＬＴを変形しており、これ
によりグローバルクロックＧＴ用の次のパルスを遅延さ
せたり進めたりしている。
説明する。同期回路５は、ローカルクロックＬＴと修正
期間ＫＴとを受け入れており、分割制御部７およびスケ
ーラ配置９を備える分割部配置８内で、修正期間ＫＴを
用いてローカルクロック信号ＬＴを変形しており、これ
によりグローバルクロックＧＴ用の次のパルスを遅延さ
せたり進めたりしている。
【００１５】修正期間ＫＴは比較器１０内で立ち上げら
れるものであり、この修正時間ＫＴは、ある特定のメッ
セージＤａｔａが受信されるべきである理論的な時間
を、このメッセージＤａｔａを実際に受信した時間と、
比較した比較結果である（ステファン・ポレンダ博士、
ゲオルグ・クロイス氏著、上記刊行物「グライフバー
レ・ナーエ中のＴＴＰ：『ワイヤによる駆動』」と比較
のこと）。
れるものであり、この修正時間ＫＴは、ある特定のメッ
セージＤａｔａが受信されるべきである理論的な時間
を、このメッセージＤａｔａを実際に受信した時間と、
比較した比較結果である（ステファン・ポレンダ博士、
ゲオルグ・クロイス氏著、上記刊行物「グライフバー
レ・ナーエ中のＴＴＰ：『ワイヤによる駆動』」と比較
のこと）。
【００１６】図３は、分割制御部７および分割部配置８
の実施形態における一例を示している。分割制御部７は
しきい値生成回路１１を備えており、このしきい値生成
回路１１の入力は比較器回路１０に接続され、しきい値
生成回路１１の出力は制御ユニット１２に接続されてい
る。制御ユニット１２は、分割率生成器１３，校正ユニ
ット１４または変形装置１５の何れかに制御信号を送出
することができる。比較器回路１０は修正期間ＫＴを分
割率生成器１３に供給し、スケーラ配置９は２つの分割
率を分割率生成器１３および校正ユニット１４に供給し
ている。
の実施形態における一例を示している。分割制御部７は
しきい値生成回路１１を備えており、このしきい値生成
回路１１の入力は比較器回路１０に接続され、しきい値
生成回路１１の出力は制御ユニット１２に接続されてい
る。制御ユニット１２は、分割率生成器１３，校正ユニ
ット１４または変形装置１５の何れかに制御信号を送出
することができる。比較器回路１０は修正期間ＫＴを分
割率生成器１３に供給し、スケーラ配置９は２つの分割
率を分割率生成器１３および校正ユニット１４に供給し
ている。
【００１７】分割率生成器１３および校正ユニット１４
の両方は、スケーラ配置９に対してデータを送ることが
できる。このスケーラ配置９は、変形装置１５およびカ
ウンタ配置１６と一緒に分割部配置８内に設けられてお
り、最新の分割率をカウンタ配置１６に送り出してい
る。カウンタ配置１６は、有用なグローバルクロックＧ
Ｔを送り出すばかりでなく、変形制御信号をも変形装置
１５に提供している。この変形装置１５は、比較器回路
１０とも、またネットワークノードのクロック生成器４
とも接続されている。変形装置１５の出力はカウンタ配
置１６へと導かれている。
の両方は、スケーラ配置９に対してデータを送ることが
できる。このスケーラ配置９は、変形装置１５およびカ
ウンタ配置１６と一緒に分割部配置８内に設けられてお
り、最新の分割率をカウンタ配置１６に送り出してい
る。カウンタ配置１６は、有用なグローバルクロックＧ
Ｔを送り出すばかりでなく、変形制御信号をも変形装置
１５に提供している。この変形装置１５は、比較器回路
１０とも、またネットワークノードのクロック生成器４
とも接続されている。変形装置１５の出力はカウンタ配
置１６へと導かれている。
【００１８】同期区間において、グローバルクロック信
号ＧＴからのローカルクロック信号ＬＴの偏差は、修正
期間ＫＴに基づいて比較器１０内で確立される。もしも
修正期間ＫＴがしきい値生成回路１１内で生成された予
め定義された第１のしきい値を満たしていないならば、
制御ユニット１２は変形装置１５に制御信号を送出す
る。変形装置１５においては、ローカルクロックＬＴが
修正期間ＫＴに基づいて変形される。変形回路１５によ
り生成された補助信号ＨＳは、カウンタ配置１６によっ
て分割される。
号ＧＴからのローカルクロック信号ＬＴの偏差は、修正
期間ＫＴに基づいて比較器１０内で確立される。もしも
修正期間ＫＴがしきい値生成回路１１内で生成された予
め定義された第１のしきい値を満たしていないならば、
制御ユニット１２は変形装置１５に制御信号を送出す
る。変形装置１５においては、ローカルクロックＬＴが
修正期間ＫＴに基づいて変形される。変形回路１５によ
り生成された補助信号ＨＳは、カウンタ配置１６によっ
て分割される。
【００１９】もしも最新の修正期間ＫＴが第１のしきい
値を超えたならば、制御ユニット１２は修正期間ＫＴに
基づいてスケーラ配置９内の分割率を変化させる制御信
号を分割率生成器１３に対して送出する。この修正期間
が第１のしきい値よりも大きい第２のしきい値をも超え
たならば、制御ユニット１２は校正ユニット１４に対し
て制御信号を送出する。校正ユニット１４は修正期間Ｋ
Ｔに基づいてスケーラ配置９のための分割率の新たな値
を決定する。
値を超えたならば、制御ユニット１２は修正期間ＫＴに
基づいてスケーラ配置９内の分割率を変化させる制御信
号を分割率生成器１３に対して送出する。この修正期間
が第１のしきい値よりも大きい第２のしきい値をも超え
たならば、制御ユニット１２は校正ユニット１４に対し
て制御信号を送出する。校正ユニット１４は修正期間Ｋ
Ｔに基づいてスケーラ配置９のための分割率の新たな値
を決定する。
【００２０】ローカルクロック生成器用の基本的な周波
数に関する限定を指令しないため、図４に示されるスケ
ーラ配置９は整数のスケーラ因子１７を有し、また、整
数でないスケーラ因子１８をも付加的に有している。整
数でないスケーラ因子１８を含ませる方法としては、刊
行物「時間誘発多集団実時間システムのための同期戦
略」（ヘルマン・コペッツ、ディツマ・ミリンガー、ア
ントン・スケードル；１９９５年９月にドイツのバッド
・ノイアナ―Bad Neuenahr―の出版による“信頼できる
分散システム”に関する第１４回ＩＥＥＥシンポジウム
の会報参照）により公知である。
数に関する限定を指令しないため、図４に示されるスケ
ーラ配置９は整数のスケーラ因子１７を有し、また、整
数でないスケーラ因子１８をも付加的に有している。整
数でないスケーラ因子１８を含ませる方法としては、刊
行物「時間誘発多集団実時間システムのための同期戦
略」（ヘルマン・コペッツ、ディツマ・ミリンガー、ア
ントン・スケードル；１９９５年９月にドイツのバッド
・ノイアナ―Bad Neuenahr―の出版による“信頼できる
分散システム”に関する第１４回ＩＥＥＥシンポジウム
の会報参照）により公知である。
【００２１】カウンタ１９と、加算器２０および積算レ
ジスタ２１とは、カウンタ配置１６を形成している。整
数のスケーラ因子１７の出力はカウンタ１９に接続さ
れ、整数でないスケーラ因子１８の出力は、加算器２０
に接続されている。加算器２０は、そのデータを変形装
置１５ばかりでなく、積算レジスタ２１にも送出してお
り、この積算レジスタ２１は、その積算結果をそれ自身
の順番に従って加算器２０へと送出している。加算器２
０は、積算レジスタ２１と共に積算器を形成している。
ジスタ２１とは、カウンタ配置１６を形成している。整
数のスケーラ因子１７の出力はカウンタ１９に接続さ
れ、整数でないスケーラ因子１８の出力は、加算器２０
に接続されている。加算器２０は、そのデータを変形装
置１５ばかりでなく、積算レジスタ２１にも送出してお
り、この積算レジスタ２１は、その積算結果をそれ自身
の順番に従って加算器２０へと送出している。加算器２
０は、積算レジスタ２１と共に積算器を形成している。
【００２２】カウンタ配置１６においては、カウンタ１
９が整数のスケーラ因子の値により初期化されている。
このカウンタ１９は、変形装置１５から補助信号ＨＳの
パルスを受信したときに、カウンタ１９内のコンテンツ
（内容）を減少させる。カウンタ１９がゼロ値に到達し
たとき、カウンタ１９はグローバルクロックＧＴを生成
する。
９が整数のスケーラ因子の値により初期化されている。
このカウンタ１９は、変形装置１５から補助信号ＨＳの
パルスを受信したときに、カウンタ１９内のコンテンツ
（内容）を減少させる。カウンタ１９がゼロ値に到達し
たとき、カウンタ１９はグローバルクロックＧＴを生成
する。
【００２３】同様に、加算器２０は、整数でないスケー
ラ因子１８からの出力と積算レジスタ２１からの出力と
の加算を行ない、その合計値がオーバフロー値（値１）
となるまで、合計される。加算器２０は、その合計値が
オーバーフロー値となった丁度その時に、ローカルクロ
ックＬＴのパルスを抑制するために変形装置１５に対し
て信号を送出する。このようにして、カウンタ１９のタ
イミングとさらにグローバルクロックＧＴのタイミング
が遅延される。
ラ因子１８からの出力と積算レジスタ２１からの出力と
の加算を行ない、その合計値がオーバフロー値（値１）
となるまで、合計される。加算器２０は、その合計値が
オーバーフロー値となった丁度その時に、ローカルクロ
ックＬＴのパルスを抑制するために変形装置１５に対し
て信号を送出する。このようにして、カウンタ１９のタ
イミングとさらにグローバルクロックＧＴのタイミング
が遅延される。
【００２４】図５はローカルクロックＬＴ、変形された
補助信号ＨＳおよびグローバルクロックＧＴのそれぞれ
の波形を示している。この波形の表示は、ネットワーク
ノードにおけるグローバルクロックＧＴとローカルクロ
ックＬＴとの間の依存性を明らかにしている。分割率の
影響は、ここでは構成例に従って示されている。整数の
スケーラは“８”として選択され、整数でないのスケー
ラは“１／３”となるようにセットされる。グローバル
クロックの３つ目毎の周期が、ローカルクロックのクロ
ック周期を用いて長くされている。この目的のために、
ローカルクロックからパルスが各回毎に抽出される。
補助信号ＨＳおよびグローバルクロックＧＴのそれぞれ
の波形を示している。この波形の表示は、ネットワーク
ノードにおけるグローバルクロックＧＴとローカルクロ
ックＬＴとの間の依存性を明らかにしている。分割率の
影響は、ここでは構成例に従って示されている。整数の
スケーラは“８”として選択され、整数でないのスケー
ラは“１／３”となるようにセットされる。グローバル
クロックの３つ目毎の周期が、ローカルクロックのクロ
ック周期を用いて長くされている。この目的のために、
ローカルクロックからパルスが各回毎に抽出される。
【００２５】変形された補助信号ＨＳは、グローバルク
ロックＧＴを生成するためのカウンタクロックとして用
いられている。図６および図７は、所定のローカルクロ
ックＬＴ、恒例として補助信号ＨＳ１に同期して生成さ
れた各グローバルクロック信号ＧＴ１、および補助信号
ＨＳ２に同期して分割率の動的な構成の支援により生成
されたグローバルクロック信号ＧＴ２に関して、具体例
を用いて示すものである。図６はクロックが速くなって
いく場合を説明しており、これに対して図７はクロック
が遅延していく場合を示している。
ロックＧＴを生成するためのカウンタクロックとして用
いられている。図６および図７は、所定のローカルクロ
ックＬＴ、恒例として補助信号ＨＳ１に同期して生成さ
れた各グローバルクロック信号ＧＴ１、および補助信号
ＨＳ２に同期して分割率の動的な構成の支援により生成
されたグローバルクロック信号ＧＴ２に関して、具体例
を用いて示すものである。図６はクロックが速くなって
いく場合を説明しており、これに対して図７はクロック
が遅延していく場合を示している。
【００２６】グローバルクロックＧＴ１およびＧＴ２の
同一性に関する両方の場合において明らかに認識される
ように、補助信号は、一方では従来の方法（ＨＳ１）に
従った修正を表し、他方では本発明に従った動的分割率
修正（ＨＳ２）を表している。この動作は、クロックが
速くされるような図６に示される具体例の助けにより説
明される。図６において、信号ＨＳ１は、各グローバル
クロックＧＴ１における変形された分割率の結果として
の、より短い時間スペース内に、８つのパルスを生成す
るための追加的なパルスを有しているのに対して、信号
ＨＳ２にあっては新たなグローバルクロックＧＴ２周期
の開始を示すためには７つのパルスで充分である。次の
周期以降も、信号ＨＳ１が８パルスで信号ＨＳ２が７パ
ルスとなっている。
同一性に関する両方の場合において明らかに認識される
ように、補助信号は、一方では従来の方法（ＨＳ１）に
従った修正を表し、他方では本発明に従った動的分割率
修正（ＨＳ２）を表している。この動作は、クロックが
速くされるような図６に示される具体例の助けにより説
明される。図６において、信号ＨＳ１は、各グローバル
クロックＧＴ１における変形された分割率の結果として
の、より短い時間スペース内に、８つのパルスを生成す
るための追加的なパルスを有しているのに対して、信号
ＨＳ２にあっては新たなグローバルクロックＧＴ２周期
の開始を示すためには７つのパルスで充分である。次の
周期以降も、信号ＨＳ１が８パルスで信号ＨＳ２が７パ
ルスとなっている。
【００２７】また、図７に示すクロックが遅延していく
場合においては、信号ＨＳ１はグローバルクロックＧＴ
１において変形された分割率により９つのパルスを生成
しており、信号ＨＳ２グローバルクロックＧＴ２の最初
の立ち上がりから次の立ち上がりまでの周期の間に、１
０パルスをカウントしている。次の周期以降は、信号Ｈ
Ｓ１が８パルスで、信号ＨＳ２が９パルスとなってい
る。
場合においては、信号ＨＳ１はグローバルクロックＧＴ
１において変形された分割率により９つのパルスを生成
しており、信号ＨＳ２グローバルクロックＧＴ２の最初
の立ち上がりから次の立ち上がりまでの周期の間に、１
０パルスをカウントしている。次の周期以降は、信号Ｈ
Ｓ１が８パルスで、信号ＨＳ２が９パルスとなってい
る。
【００２８】
【発明の効果】以上詳細に説明したように、本発明に係
る通信ネットワークによれば、ローカルクロック分割率
を可変にすることにより、クロックが遅延した場合とク
ロックが早められた場合の同期の取り方を、通常のクロ
ックの場合の同期の取り方とは異ならせることができる
な通信ネットワークを提供することができ、従来のよう
な静的な同期を取るだけの場合の不具合を解消して、動
的な同期を有する通信ネットワークを提供することが可
能となる。
る通信ネットワークによれば、ローカルクロック分割率
を可変にすることにより、クロックが遅延した場合とク
ロックが早められた場合の同期の取り方を、通常のクロ
ックの場合の同期の取り方とは異ならせることができる
な通信ネットワークを提供することができ、従来のよう
な静的な同期を取るだけの場合の不具合を解消して、動
的な同期を有する通信ネットワークを提供することが可
能となる。
【００２９】また、修正期間を第１のしきい値による１
つのしきい値を用いるばかりでなくこの第１のしきい値
を上回る第２のしきい値をも超えたときに、分割率の校
正が校正ユニット内で行なわれるようにしているので、
この校正ユニットによって、例えば通信システムの一部
分の動作区間の後に発生する可能性の高いローカルクロ
ックの大きな偏差に対して永続性のある修正の実施が可
能となるという効果も有する。
つのしきい値を用いるばかりでなくこの第１のしきい値
を上回る第２のしきい値をも超えたときに、分割率の校
正が校正ユニット内で行なわれるようにしているので、
この校正ユニットによって、例えば通信システムの一部
分の動作区間の後に発生する可能性の高いローカルクロ
ックの大きな偏差に対して永続性のある修正の実施が可
能となるという効果も有する。
【図１】複数のネットワークノードを備える本発明の一
実施形態に係る通信ネットワークを示すブロック構成図
である。
実施形態に係る通信ネットワークを示すブロック構成図
である。
【図２】本発明の一実施形態に係るネットワークノード
における同期回路を示すブロック構成図である。
における同期回路を示すブロック構成図である。
【図３】本発明の一実施形態に係る通信システムの同期
回路における分割部配置および分割制御部を示すブロッ
ク構成図である。
回路における分割部配置および分割制御部を示すブロッ
ク構成図である。
【図４】本発明の一実施形態に係る通信システムの分割
部配置におけるスケーラ配置およびカウンタ配置を示す
ブロック構成図である。
部配置におけるスケーラ配置およびカウンタ配置を示す
ブロック構成図である。
【図５】本発明の一実施形態に係る通信システム内で発
生しているクロックを有する信号波形を示す特性図であ
る。
生しているクロックを有する信号波形を示す特性図であ
る。
【図６】本発明の一実施形態に係る通信システム内で発
生しているクロックを有する信号波形を示す特性図であ
る。
生しているクロックを有する信号波形を示す特性図であ
る。
【図７】本発明の一実施形態に係る通信システム内で発
生しているクロックを有する信号波形を示す特性図であ
る。
生しているクロックを有する信号波形を示す特性図であ
る。
１ 通信システム ２ ネットワークノード ４ クロック生成器 ５ 同期回路 ７ 分割制御部 ８ 分割部配置 ９ スケーラ配置 １０ 比較器 １２ 制御ユニット １３ 分割率生成器 １４ 校正ユニット
───────────────────────────────────────────────────── フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 ウォルフガング、ブッデ ドイツ連邦共和国アーヒェン、カンデルフ ェルトシュトラーセ、41 (72)発明者 ロバート、モレス ドイツ連邦共和国ハンブルク、フラスバー ク、104
Claims (3)
- 【請求項１】メッセージを受信した時間に基づいてクロ
ック発生器により形成されたローカルクロック信号から
グローバルクロック信号を生成する同期回路をその各々
が備える複数のネットワークノードと、 前記同期回路内に設けられ、修正期間と、スケーラ配置
により生成された少なくとも１つの分割率と、に基づい
て前記ローカルクロック信号を分割する分割器配置と、 メッセージの受信時間とローカルクロック信号の受信時
間とを比較することによって前記修正期間を形成する比
較回路と、 を備える通信ネットワークを含み、 前記同期回路は、前記修正期間が予め定義された第１の
しきい値を超えたときに、少なくとも１つの分割率を変
更するために設けられた分割制御部を備えることを特徴
とする通信ネットワーク。 - 【請求項２】前記分割制御部は、前記修正期間が前記予
め定義された第１のしきい値を超えたときに、分割率生
成部に対して制御信号を供給するために設けられた制御
ユニットを備えると共に、前記分割率生成部は前記制御
信号が発生したときに、前記分割率を変更するために前
記分割制御部に設けられていることを特徴とする請求項
１に記載の通信ネットワーク。 - 【請求項３】前記同期回路は、前記修正期間が前記第１
のしきい値よりも大きく予め定義された第２のしきい値
を超えたときに、前記分割率を校正するために設けられ
た校正ユニットを備えることを特徴とする請求項２に記
載の通信ネットワーク。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10007070A DE10007070A1 (de) | 2000-02-16 | 2000-02-16 | Kommunikationsnetzwerk mit zeitgesteuertem Kommunikationsprotokoll |
| DE10007070.1 | 2000-02-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001251282A true JP2001251282A (ja) | 2001-09-14 |
Family
ID=7631205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001035631A Withdrawn JP2001251282A (ja) | 2000-02-16 | 2001-02-13 | 通信ネットワーク |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6917656B2 (ja) |
| EP (1) | EP1126645B1 (ja) |
| JP (1) | JP2001251282A (ja) |
| DE (2) | DE10007070A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10147422A1 (de) * | 2001-09-26 | 2003-04-24 | Siemens Ag | Kommunikationssystem und Verfahren zur Synchronisation eines Kommunikationszyklus |
| EP1335520B1 (en) * | 2002-02-11 | 2018-05-30 | Semiconductor Components Industries, LLC | Multiplex bus system with duty cycle correction |
| DE10347381B4 (de) | 2003-10-08 | 2019-05-09 | Volkswagen Ag | Verfahren und Vorrichtung zur fehlerabgesicherten Übertragung von Nutzdaten |
| US7424076B2 (en) * | 2004-01-22 | 2008-09-09 | Nokia Corporation | System and method for providing synchronization information to a receiver |
| DE102004006398B4 (de) * | 2004-02-10 | 2006-06-08 | Atmel Germany Gmbh | Verfahren und Vorrichtung zum Synchronisieren einer Funktionseinheit auf eine vorgegebene Taktfrequenz |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4939753A (en) * | 1989-02-24 | 1990-07-03 | Rosemount Inc. | Time synchronization of control networks |
| EP0718995A1 (en) * | 1994-12-20 | 1996-06-26 | International Business Machines Corporation | Apparatus and method for synchronizing clock signals for digital links in a packet switching mode |
| AU8684098A (en) * | 1997-07-31 | 1999-02-22 | Sapphire Communications, Inc. | Means and method for a synchronous network communications system |
| DE19849458A1 (de) * | 1998-10-28 | 2000-05-04 | Philips Corp Intellectual Pty | Drahtloses Netzwerk mit einer Taktsynchronisation |
-
2000
- 2000-02-16 DE DE10007070A patent/DE10007070A1/de not_active Withdrawn
-
2001
- 2001-02-09 DE DE50114081T patent/DE50114081D1/de not_active Expired - Lifetime
- 2001-02-09 EP EP01200492A patent/EP1126645B1/de not_active Expired - Lifetime
- 2001-02-12 US US09/781,504 patent/US6917656B2/en not_active Expired - Lifetime
- 2001-02-13 JP JP2001035631A patent/JP2001251282A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| DE50114081D1 (de) | 2008-08-21 |
| DE10007070A1 (de) | 2001-08-30 |
| EP1126645A3 (de) | 2005-09-14 |
| EP1126645B1 (de) | 2008-07-09 |
| US20020052707A1 (en) | 2002-05-02 |
| EP1126645A2 (de) | 2001-08-22 |
| US6917656B2 (en) | 2005-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7055050B2 (en) | Network synchronization technique | |
| JP5107704B2 (ja) | バスシステムの制御方法、バスシステムの装置およびバスシステム | |
| EP0503657B1 (en) | Pulse stuffing apparatus and method | |
| JP2001251282A (ja) | 通信ネットワーク | |
| EP1579612A1 (en) | Frame synchronizing device and method | |
| JP3534457B2 (ja) | 信号発生装置 | |
| GB2396084A (en) | Communications system providing media arbitration | |
| JP2693758B2 (ja) | フレームパルス発生方式 | |
| US6885717B2 (en) | Device and method for digitally generating equidistant synchronous frequency-multiplied clock pulses | |
| JP2865115B2 (ja) | デスタッフ回路 | |
| JP2748875B2 (ja) | クロック抽出回路 | |
| JP2535947B2 (ja) | マルチフレ―ム同期回路 | |
| JP2872127B2 (ja) | レーザービームプリンタビデオ信号出力回路 | |
| JP2963194B2 (ja) | ジッタ抑圧回路 | |
| JP3033543B2 (ja) | フレーム同期回路 | |
| JP3102164B2 (ja) | デスタッフ回路 | |
| JPH0548561A (ja) | デスタツフ回路 | |
| JPH0744510B2 (ja) | デスタッフ回路 | |
| JP2983394B2 (ja) | フレーム位相変化通知装置 | |
| JP2953872B2 (ja) | 高速信号伝送装置 | |
| JP2004260448A (ja) | ジッタ抑圧回路 | |
| JP2001292119A (ja) | タイミング抽出回路 | |
| JPH05153080A (ja) | 付加情報多重化装置および方法 | |
| JPH05250138A (ja) | 信号出力方法およびそれを実現する信号出力回路 | |
| JPH07183882A (ja) | 送信装置と受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080212 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080522 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090901 |