JP2001244272A - 半導体デイスク、その製法及びその使用 - Google Patents

半導体デイスク、その製法及びその使用

Info

Publication number
JP2001244272A
JP2001244272A JP2000379297A JP2000379297A JP2001244272A JP 2001244272 A JP2001244272 A JP 2001244272A JP 2000379297 A JP2000379297 A JP 2000379297A JP 2000379297 A JP2000379297 A JP 2000379297A JP 2001244272 A JP2001244272 A JP 2001244272A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor disk
disk
epitaxy
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000379297A
Other languages
English (en)
Other versions
JP3772088B2 (ja
Inventor
Wolfgang Siebert
ジーベルト ヴォルフガング
Peter Storck
シュトルク ペーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Wacker Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker Siltronic AG filed Critical Wacker Siltronic AG
Publication of JP2001244272A publication Critical patent/JP2001244272A/ja
Application granted granted Critical
Publication of JP3772088B2 publication Critical patent/JP3772088B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y15/00—Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Abstract

(57)【要約】 【課題】 前面及び裏面及びこの前面上に析出された半
導性材料からのエピタキシヤル層を有する半導体デイス
ク及びその製法。 【解決手段】 エピタキシヤル層の表面は０.１２μｍ
以上の散乱断面で１ｃｍ ２当たり０.１４散乱光中心の
最大密度を有し、この半導体デイスクの前面は、エピタ
キシヤル層の析出の前に、１μｍ×１μｍの参照面積上
でＡＦＭにより測定された０.０５〜０.２９ｎｍＲＭＳ
の表面粗面度を有する。その製法は、（ａ）唯一の研磨
工程としての除去研磨工程、（ｂ）半導体デイスクの浄
化及び乾燥、（ｃ）エピタキシー反応器中、９５０〜１
２５０℃の温度での半導体デイスク前面の前処理及び
（ｄ）前処理された半導体デイスクの前面上のエピタキ
シヤル層の析出よりなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はエピタキシー層上に
減少された数の光散乱中心を有する、前面上にエピタキ
シヤル被覆を有する半導体デイスク及びコスト的に好適
なその製法に関する。このような半導体デイスクは、半
導体工業での、殊に０.１８μｍ以下の線幅を有する電
子素子（elektronische Bauelemente)を製造するため
の使用に好適である。
【０００２】０.１８μｍ以下の線幅を有する電子素子
の工業的製造のために好適であるべき半導体デイスク
は、多くの特別な性質を有すべきである。半導体デイス
クの特に重要な２つの特性は、その上に半導体素子を得
る表面上の光散乱中心の数（localized light scatter
s：ＬＬＳ）及び粗面度（ヘイズ:haze）であり；特定の
数及び大きさで、ＬＬＳは、素子を故障させることがあ
りうる。
【０００３】同じ結晶方向の単結晶成長層、いわゆるエ
ピタキシー層又はエピタキシヤル成長層（その上に半導
体素子が施与される）を有する単結晶半導体デイスク、
例えば珪素層を有する珪素デイスクは、均一材料製の半
導体デイスクに比べて特定の利点を有する。この場合
に、先ず第一に、例えばＣＭＯＳ−スイッチ回路中で均
一材料上に現れ、トランジスター中に、電荷逆転を可能
にし、当該素子の短絡に作用することができる電力をも
たらし得る、いわゆるラッチ−アップ−問題(Latch-up-
problem)を挙げるべきである。当業者にとって、このラ
ッチ−アップ−問題は、高ドーピング基板デイスク（低
電気抵抗）及び低ドーピングエピタキシー層（高電気抵
抗）製のエピタキシー化(epitaxierte)半導体デイスク
の使用により有効に阻止できることは公知であり、この
ことは、同時に基板の所望のゲッター作用（Getterwirk
ung)に作用し、更に素子の面積利用性を低下させる。更
に、エピタキシー化表面は、極性半導体デイスクと比べ
て低い欠陥密度（ＬＬＳとして表現される）（これは、
例えばいわゆるＣＯＰｓ（crystal-originated particl
es）でありうる）を有し、このことは、通常、無傷の半
導体素子の高収率をもたらす。更に、エピタキシー層
は、言うに値する酸素含有率を有しないので、素子に重
要な範囲内の可能なスイッチ回路障害性酸素沈殿物の危
険は排除されている。
【０００４】技術水準によれば、エピタキシー化半導体
デイスクは、適当な前製品から処理順序：除去研磨（Ab
tragspolier)−最終研磨−浄化−エピタキシーにより製
造され、この際、除去研磨後の原子力−マイクロスコー
プ−法（(Atomic-Force-Microscope-Verfahren：ＡＦ
Ｍ）を用いて測定された１μｍ×１μｍの範囲の表面粗
面度は、処理実施後に約０.５〜３ｎｍＲＭＳ（root-me
an-square)及び最終研磨後に約０.０５〜０.２ｎｍＲＭ
Ｓである。同様に、３工程又は４工程研磨処理が公知で
あり、この際には、この粗面度は順々に低下される。欧
州特許出願ＥＰ６８４６３４Ａ２明細書中には、半導体
デイスクが最終研磨工程に供される前に、除去研磨工程
で順次に、異なる粒度の２つの異なる研磨ゾルを供給す
る処置変法が記載されている。多工程研磨法の欠点は、
それぞれの付加的工程に伴い、半導体デイスクの製造コ
ストが上昇することである。
【０００５】欧州特許出願ＥＰ７１１８５４Ａ１明細書
中には、鋸切断され−ラッピングされ−エッチングされ
た珪素デイスクを除去研磨し、その際に、０.３〜１．
２ｎｍＲＭＳの表面粗面度（ＡＦＭ、１μｍ×１μｍ）
が生じ、コスト削減のために平滑化性最終研磨工程を実
施せずにエピタキシヤル珪素層を析出させる方法よりな
る、エピタキシー化デイスクの製法が記載されている。
このように製造されたエピタキシー層は、最終研磨工程
の先行使用下に慣用法で製造されたエピタキシー層とそ
の電気的特性において匹敵するが、比較的高い出発粗面
度に基因するエピタキシー化表面上の光散乱中心の増加
が、このデイスク上に製造される素子の故障の可能性を
増大させる。
【０００６】
【発明が解決しようとする課題】従って、０.１８μｍ
以下の線幅を有する電子素子を製造するために好適であ
り、エピタキシー化表面上の光散乱中心の数に関する記
載の欠点を有せず、コスト的に好適な製造法により得る
ことのできるエピタキシー化半導体デイスクを提供する
課題が存在した。更に、このエピタキシー化半導体デイ
スクの他の特性は、少なくとも正に、技術水準で製造さ
れたエピタキシー化半導体デイスクのそれと同様に良好
であるべきである。
【０００７】
【課題を解決するための手段】本発明の目的物は、１前
面及び１裏面及びこの前面上に析出された半導性材料か
らの１エピタキシヤル層を有する半導体デイスクであ
り、これは、エピタキシヤル層の表面が０.１２μｍ以
上の散乱断面積で１ｃｍ２当たり０.１４散乱光中心の
最大密度を有し、この半導体デイスクの前面は、エピタ
キシヤル層の析出の前に、１μｍ×１μｍの大きさの参
照面積上でのＡＦＭにより測定された０.０５〜０.２９
ｎｍＲＭＳの表面粗面度を有することを特徴とする。
【０００８】更に、本発明の課題は、前面及び裏面及び
この前面上に析出された半導性材料からのエピタキシヤ
ル層を有する半導体デイスクを製造する方法であり、こ
れは、次の処理工程： （ａ）唯一の研磨工程としての除去研磨工程(Abtragpol
ierschritt)； （ｂ）半導体デイスクの浄化及び乾燥； （ｃ）エピタキシー反応器中、９５０〜１２５０℃の温
度での半導体デイスクの前面の前処理；及び （ｄ）前処理された半導体デイスクの前面上のエピタキ
シヤル層の析出よりなる。
【０００９】方法工程（ａ）〜（ｃ）の組み合わせによ
り、半導体デイスクの前面の表面は、後に成長するエピ
タキシヤル層の品質がこの層の表面上の光散乱中心の最
大数に関して少なくとも技術水準の要求に相当するよう
に調整される。しかし、方法工程（ａ）〜（ｃ）により
製造された半導体デイスクのコストは、技術水準により
製造された比較可能な半導体デイスクのそれよりも低
い。
【００１０】この方法の工程（ｃ）によれば、除去研磨
のみが行われた半導体デイスクを、エピタキシー反応器
中で、第１の工程で、半導体デイスクの前面から自然の
酸化物（自然酸化膜）が除去されるように、ここでは半
導体デイスクを水素雰囲気に露呈させる方法で前処理す
る。第２の工程で、ガス状ＨＣｌをその水素雰囲気中に
導入する方法で、半導体デイスクの前面の表面粗面度を
減少させる。このように前処理された半導体デイスク
は、この方法の工程（ｄ）で、先行工程に基因して、エ
ピタキシー化表面の粗面度及び光散乱中心の数に関して
少なくとも技術水準のものに相当する、即ち、比較可能
な半導体デイスクの特性を有するが、その製造は除去研
磨及び最終研磨（仕上げ）を包含するエピタキシヤル層
を保持する。
【００１１】ＨＣｌ／Ｈ２−雰囲気中での半導体デイス
クの処理は、他との関係で既に記載された（H.M.Liaw u
nd J. W. Rose : Epitaxial Silicon Technology, Acad
emicPress. Inc., Orlando Florida 1986、71−73
頁）。
【００１２】この提案法では、工程（ｃ）により行われ
た水素雰囲気への少量のガス状ＨＣｌの添加が、半導体
デイスクの除去研磨されただけの表面の明白な平滑化に
作用している。珪素が少量のみのＨＣｌの添加の結果と
して最初のエッチングによって除去されるだけではな
く、揮発性クロルシランの再析出及び表面での珪素の再
結晶も起こっていることが推測される。この場合に、珪
素は、高い反応性の位置からエネルギー的に好適な位置
に移動され、表面の粗面度の明白な減少に作用する。高
いＨＣｌ濃度の存在では、エッチングによる珪素の実質
的除去によるこの効果及びそれに結びつく表面の粗面化
はもはや観察されない。
【００１３】本発明による方法は、原則的に、使用され
る化学機械的な片面−又は両面−研磨法で処理され、エ
ピタキシー化され得る材料から成るデイスク形の物体の
製造のために使用することができる。例えばチョクラル
スキー法（Czochralskiprozess)またはゾーン引き抜き
法により結晶化された結晶方位（１００）、（１１０）
又は（１１１）を有する単結晶形の珪素が有利である。
この場合に、この珪素は特定量のドーピング物質を含有
し、この際、元素周期律表第３主族からのドーピング物
質、例えばｐ−型の物質をもたらす硼素と第５主族の元
素、例えばｎ−型の物質をもたらす燐、砒素又はアンチ
モンとの間では区別する。珪素又は珪素／ゲルマニウム
は、エピタキシヤル被覆用の材料として有利である。エ
ピタキシヤル被覆は、通常その電気的特性においてその
ドーピング物質含量によってその半導体デイスクのそれ
とは異なっている。しかしながら、このことは必ずしも
必要ではない。例えば、エピタキシー層を、それぞれの
ドーピング含量なしに成長させることも可能である。本
発明の範囲内では、珪素からのエピタキシヤル被覆を有
する珪素デイスクが特に有利であり、この際、珪素デイ
スク及びエピタキシー層は、双方ともｐ−型であるか又
は双方ともｎ−型である。
【００１４】この方法は、特に２００ｍｍ、３００ｍ
ｍ、４００ｍｍ及び４５０ｍｍの直径及び数１００μｍ
〜数ｃｍ、有利に４００μｍ〜１２００μｍの厚さを有
する珪素デイスクの製造のために好適である。エピタキ
シー化半導体デイスクは、直接、半導体素子の製造用の
出発物質として使用できるか又はそれぞれ技術水準によ
る裏側メッキの施与又は更なる研削、エッチング又は研
磨等による裏側処理の後に、その特定の目的に供するこ
とができる。均一材料から成るデイスクを製造すると共
に、本発明は、勿論、多層に構成された半導体基板、例
えばＳＯＩ−デイスク（silicon-on-insulator)及びい
わゆるボンデッドウエハ（bonded wafers)の製造のため
に使用することもできる。但しこの場合にはコストの利
点は失われることがある。
【００１５】例えば珪素でのエピタキシヤル被覆を前面
に有する珪素デイスクの製造で、この方法の更なる記載
を行う。
【００１６】原則的に、例えば内部穿孔−又は線鋸切断
法により切断された珪素デイスクを直接本発明による方
法に供することが可能である。しかしながら、鋭く限定
され、従って機械的に非常に敏感なデイスク縁部を、適
当に研磨された研削デイスクを用いて丸味付けすること
は有意義かつ従って有利である。更に、破壊された結晶
層の形状の改良及び部分的除去の目的で、研磨工程中で
の材料除去を減少させるために、珪素デイスクを機械的
除去工程、例えばラッピング又は研削に供することが可
能である。珪素デイスクを表面研削工程に供するのが有
利であり、この際、片面を研削するか又は両面を連続的
に又は両面を同時に研削する。デイスク表面又は−縁部
の機械的処理工程で必然的に生じる損傷を除き、かつ場
合により存在する不純物を除くために、この位置でエッ
チング工程を行うことができる。このエッチング工程
は、アルカリ性又は酸性エッチング混合物中でのこの珪
素デイスクの湿式化学処理として又はプラズマ処理とし
て実施することができる。濃硝酸水及び濃フッ化水素酸
水からの混合物を用いる酸性エッチング工程、例えばド
イツ特許出願第１９８３３２５７.２号で請求されてい
る実施形が有利である。
【００１７】本発明による処理順序のための特に有利な
出発物質は、珪素−単結晶の鋸切断により製造され、縁
部丸味付け、片面当たり珪素１０μｍ〜１００μｍの除
去下にデイスク両面が連続的に表面研削され、デイスク
片面当たり珪素５μｍ〜５０μｍの除去下に酸性エッチ
ング混合物中で湿式化学エッチングされた、２００ｍｍ
以上の直径を有する珪素製半導体デイスクである。
【００１８】本発明による処理順序の工程（ａ）：本発
明によるエピタキシー化半導体デイスクの製造のため
に、デイスクを単に１除去研磨工程に供し、この際、研
磨をデイスクの両面上で同時に又は片面上のみで実施す
る。両面が研磨されたデイスクを得るために好適な研磨
法は、例えばドイツ特許出願第１９９０５７３７.０号
明細書中に記載されている。
【００１９】本発明による処理順序の工程（ｂ）：研磨
工程（ａ）の後に、珪素デイスクを研磨機から取り除
き、技術水準による浄化及び乾燥を行う。この浄化は、
バッチ法として浴中での多数のデイスクの同時的浄化に
より、又はスプレー法を用いて又は単一デイスク処理と
して実施することができる。
【００２０】本発明による処理順序の工程（ｃ）：工程
（ａ）及び（ｂ）で処理された珪素デイスクを、次い
で、珪素層の後続のエピタキシヤル析出のためにも使用
される反応器中で前処理し、この際、先ず、自然の酸化
物（自然酸化膜：native Oxide）を表面から除き、その
後、除去研磨の後になお存在する表面粗面性を明らかに
減少させる。この酸化物の除去は、純粋水素雰囲気中、
９５０〜１１５０℃の温度範囲で行われ、この際、１１
００〜１１５０℃の温度範囲が有利である。この水素流
は、１〜１００ＳＬＭ、有利に５０ＳＬＭの範囲内であ
る。表面粗面度の減少は、９５０〜１２００℃、有利に
１１００〜１１８０℃、特に有利に１１４０℃の温度で
の水素雰囲気中へのガス状ＨＣｌの添加により行なわれ
る。この場合に、ガス状ＨＣｌの濃度を、エッチング速
度が０.０１μｍ／ｍｉｎ〜０.１μｍ／ｍｉｎであるよ
うに低く保持し、この際、エッチング除去は０.０１〜
０.２μｍ、有利に０.０１〜０.１μの範囲内である。
【００２１】本発明による処理順序の工程（ｄ）：工程
（ａ）〜（ｃ）により処理された珪素デイスクに、標準
法により、少なくとも前面上に１エピタキシヤル珪素層
を備えさせる。このことは、有利に、ＣＶＤ−法（chem
ical vapor deposition)により行われ、この際、シラン
類、例えばシラン（ＳｉＨ４）、ジクロロシラン（Ｓｉ
Ｈ２Ｃｌ２）、トリクロロシラン（ＳｉＨＣｌ３）又は
テトラクロロシラン（ＳｉＣｌ４）がデイスク表面に供
給され、そこで６００〜１２５０℃の温度で分解され
て、元素状珪素及び揮発性副産物にされ、エピタキシヤ
ルな、即ち単結晶の、半導体デイスクの結晶グラフ的に
方位付けられて成長した珪素デイスクを形成する。厚さ
０.３μｍ〜１０μｍを有する珪素層が有利である。エ
ピタキシー層は、ドープされていないか又は合目的に、
例えば、伝導型及び所望の導電性に調節するために、硼
素、燐、砒素又はアンチモンでドープされていてよい。
【００２２】半導体デイスクの少なくとも前面を特に珪
素でのエピタキシー被覆の実施の後に、疎水性表面を有
し、この形で組み込まれた素子の製造のための更なる加
工に供され得る本発明による半導体デイスクが存在す
る。しかしながら、必ずしも必要ではない場合にも、本
発明の範囲内でデイスク表面を汚染から保護するために
親水性化すること、即ち、これを薄い酸化物層で、例え
ば約１μｍの厚さの酸化物層（これは当業者には自然酸
化膜として周知である）で被覆することが可能である。
このことは、原則的に２つの異なる方式で行うことがで
きる：一方で、エピタキシー化半導体デイスクの表面
を、酸化性ガス、例えばオゾンで処理することができ、
これはエピタキシー室自体内で又は別の装置中で実施す
ることができる。他方で、ＲＣＡ−タイプの浴配列を有
する浴装置中での親水性化に引き続き、デイスクの乾燥
が可能である。
【００２３】本発明による処理工程順序（ａ）〜（ｄ）
の実施の後に、少なくとも前面上にくもりのない（schl
eierfrei)表面を有するエピタキシー化半導体デイスク
が存在し、これは半導体素子の製造のためのその更なる
加工の前にその特性の特徴付けを行うことができる。レ
ーザーベースで作動する光学的表面検査装置を用いる測
定は、エピタキシー化されたデイスク表面積１ｃｍ２当
たり０.１４散乱光中心の最大密度及び０.２ｐｐｍより
小さい表面粗面度（ヘイズ：haze）を示す。
【００２４】必要な場合には、処理連鎖の適当な位置に
デイスク同定のためのレーザーマーキング（Laserbesch
riftung)及び／又は縁部研磨工程を、例えばレーザーマ
ーキングの場合には研削の前又は後に、並びに縁部研磨
の場合には両面研磨の前、間又は後に導入することがで
きる。一連の特定の製品を得るために必要な更なる処理
工程、例えばポリ珪素、二酸化珪素及び／又は窒化珪素
からの裏面被覆の施与は、同様に当業者に公知の方法で
適当な位置でこの処理工程連鎖中に組み入れることがで
きる。更に、半導体デイスクを個々の処理工程の前又は
後に、技術水準によるバッチ浄化又は単一デイスク浄化
に供することが有利であり得る。
【００２５】更なる慣用のデイスク特徴付けのために関
係する当業者に周知のパラメータ、例えばデイスク表面
の金属汚染及び少数電荷キャリア−寿命（Minoritaetsl
adungstraeger-Lebensdauer)並びにナノトポロジー特性
に関して、本発明により製造されたエピタキシー化半導
体デイスクは、技術水準でエピタキシー層の析出の前に
最終研磨工程を用いて製造されるエピタキシー化半導体
デイスクに比べて欠点を有しない。
【００２６】本発明により製造されたエピタキシー化半
導体デイスク、殊にエピタキシヤル珪素被覆を有する珪
素デイスクは、０.１８μｍ以下の線幅を有する半導体
素子の製造のための要件を満足する。本発明の方法は、
記載の特徴を有するエピタキシー化珪素デイスクの製造
のための最適な解決であることが立証された。出発物質
に最小の形状要求が設定され、このことは前処理への要
求を減少する。両面での研磨により得られる良好な形状
は、比較的僅かな材料除去の後に既に現れ、例えばプラ
ズマエッチングによる局所的形状修正のためのコストの
かかる工程なしで、僅かな破断危険性と非常に高い収率
を伴って、高い処理安全性によって現れ、かつ、最終研
磨工程の実施の必要性の省略により、本発明による最終
製品でも完全に保持される。
【００２７】
【実施例】次に記載の例及び比較例の全ては、（３００
±０.２）ｍｍの直径、（６±１）・１０１７原子／ｃ
ｍ３の酸素含分及び５〜ｍ２０Ω・ｃｍの範囲の抵抗を
もたらす硼素ドーピングを有する珪素デイスクの製造お
よび１〜１０ｍΩ・ｃｍの範囲の抵抗をもたらす硼素ド
ーピングを有する前面上のエピタキシヤル珪素層に関す
る。
【００２８】例１ この例のために、工程（ａ）及び（ｂ）に相応して研磨
され、浄化された、両面で研磨された表面を有する３０
０ｍｍ−珪素デイスクを提供した。予備研磨されたデイ
スクの粗面度は０.７ｎｍＲＭＳ（ＡＦＭ、１μｍ×１
μｍ）であった。
【００２９】工程（ｃ）：次いで、この半導体デイスク
の前面をエピタキシー反応器中でのエピタキシヤル被覆
の前に、第１工程で前面上の自然の酸化物を除去し、第
２工程でこの表面上の粗面性を著しく減少させる目的を
有する前処理を行うと、エピタキシヤル被覆の後に表面
粗面性及び光散乱中心の数に関して明確に改善された特
性を有する半導体デイスクが生じる。このことは、先ず
自然の酸化物を１１２０℃の水素雰囲気中で数分間で除
去することにより達成された。その後、なお存在する前
面上の粗面性を明らかに減少させる目的で、１１４０℃
の温度で水素雰囲気にガス状ＨＣｌを１分間添加した。
この場合に、エッチング速度は０.０４μｍ／ｍｉｎよ
り小さく、エッチング除去は０.０４μｍであった。こ
の本発明による前処理の後に、デイスクは約０.１７ｎ
ｍＲＭＳ（ＡＦＭ、１μｍ×１μｍ）の表面粗面度を有
した。
【００３０】工程（ｄ）：工程（ｃ）に相応して前処理
された半導体デイスクを、次に技術水準に相応してエピ
タキシー反応器中で前面上にエピタキシヤル成長する珪
素層を備えさせ、この際、珪素成分としてＳｉＨＣｌ３
を使用し、抵抗をジボランＢ ２Ｈ６のドーピングにより
調節した。１１４０℃の反応室温度で、３μｍ／ｍｉｎ
の析出速度で厚さ３.２μｍの層を析出させた。
【００３１】エピタキシー化珪素デイスクの特徴付け：
前面上で珪素を用いてエピタキシー化された珪素デイス
クを、レーザー原理で作動するFa.KLA−Tencor社のタイ
プＳＰＩの表面検査装置上で、エピタキシー化された前
面のその欠陥に関して特徴付けをする；０.１２μｍ以
上のＬＬＳ−欠陥の総数は、ＤＷＮ−チャンネル（dark
field wide)で２２±１５の平均値（（０.０３±０.０
２）ＬＬＳ／ｃｍ２に相当）を生じ、ヘイズ値は０.０
６±０.０３ｐｐｍであった。
【００３２】比較例１ 両面が（ａ）に記載の方法で研磨されたデイスクを、浄
化及び乾燥の後に０.７ｎｍＲＭＳの粗面度（ＡＦＭ、
１μｍ×１μｍ）を有するように処理した。本発明に記
載の前処理なしでは、前面上のエピタキシヤル被覆の後
に、ＤＷＮ−チャンネルで０.１２μｍ以上のＬＬＳ−
欠陥の平均値３６８±１２４（（０.５２±０.１８）Ｌ
ＬＳ／ｃｍ２に相当）が判明した。ヘイズ値は０.０９
±０.０４ｐｐｍであった。
【００３３】比較例２ 比較例１に記載と同様に両面研磨されたデイスクに、エ
ピタキシー反応器中で前処理を行い、この際、ＨＣｌ−
濃度は、エッチング速度が２μｍ／ｍｉｎであり、合計
２μｍが珪素表面からエッチング除去されるような濃度
であった。エピタキシヤル珪素析出の後に次の測定値が
得られた：ＤＷＮ−チャンネルでの０.１２μｍ以上の
前面の平均ＬＬＳ−欠陥数１５０±４５（（０.２１±
０.０６）ＬＬＳ／ｃｍ２に相当）。ヘイズ値は、１.２
±０.４ｐｐｍであった。
【００３４】製造されたデイスクの更なる特徴付け：前
記の例及び２つの比較例で製造された３００ｍｍ−珪素
デイスクの前面、裏面及び縁部を、当業者に公知の常法
でデイスク表面の金属汚染及び少数電荷キャリア−寿命
並びにナノトポロジー特性に関して特徴付けた。個々の
実験グループの間で統計的に著しい偏差は観察されなか
った。

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 前面及び裏面及びこの前面上に析出され
    た半導性材料からのエピタキシヤル層を有する半導体デ
    イスクにおいて、エピタキシヤル層の表面は０.１２μ
    ｍ以上の散乱断面で１ｃｍ２当たり０.１４散乱光中心
    の最大密度を有し、この半導体デイスクの前面は、エピ
    タキシヤル層の析出の前に、１μｍ×１μｍの参照面積
    上でＡＦＭにより測定された０.０５〜０.２９ｎｍＲＭ
    Ｓの表面粗面度を有することを特徴とする、半導体デイ
    スク。
  2. 【請求項２】 前面及び裏面及びこの前面上に析出され
    た半導性材料からのエピタキシヤル層を有する半導体デ
    イスクを製造する方法において、この方法は、次の処理
    工程： （ａ）唯一の研磨工程としての除去研磨工程； （ｂ）半導体デイスクの浄化及び乾燥； （ｃ）エピタキシー反応器中、９５０〜１２５０℃の温
    度での半導体デイスクの前面の前処理；及び （ｄ）前処理された半導体デイスクの前面上のエピタキ
    シヤル層の析出よりなることを特徴とする、半導体デイ
    スクの製法。
  3. 【請求項３】 除去研磨工程の際に、半導体デイスクの
    前面及び裏面を同時に研磨する、請求項２に記載の方
    法。
  4. 【請求項４】 除去研磨の際に、半導体デイスクの前面
    のみを研磨する、請求項２に記載の方法。
  5. 【請求項５】 工程（ｃ）に記載の前処理を、エピタキ
    シー反応器中でのエピタキシヤル析出の直前に実施す
    る、請求項２から４までのいずれか１項に記載の方法。
  6. 【請求項６】 工程（ｃ）による前処理の第１工程で、
    半導体デイスクを、水素雰囲気中、９５０〜１２５０℃
    の温度で処理する、請求項２から５までのいずれか１項
    に記載の方法。
  7. 【請求項７】 工程（ｃ）による前処理の第２工程で、
    半導体デイスクを、ガス状ＨＣｌが混合されている水素
    雰囲気中、９５０〜１２５０℃の温度で処理し、この
    際、０.０１μｍ／ｍｉｎ〜０.１μｍ／ｍｉｎのエッチ
    ング速度で、半導体デイスクの表面から材料０.０１〜
    ０.２μｍを除去する、請求項２から６までのいずれか
    １項に記載の方法。
  8. 【請求項８】 工程（ｄ）で析出されたエピタキシヤル
    層は０.３μｍ〜１０μｍの厚さを有し、６００〜１２
    ５０℃の温度で析出される、請求項２から７までのいず
    れか１項に記載の方法。
  9. 【請求項９】 工程（ｄ）で析出されたエピタキシヤル
    層を酸化性ガスで親水性化させる、請求項２から８まで
    のいずれか１項に記載の方法。
  10. 【請求項１０】 工程（ｄ）で析出されたエピタキシヤ
    ル層を湿式化学的に親水性化させる、請求項２から９ま
    でのいずれか１項に記載の方法。
  11. 【請求項１１】 集積半導体素子の製造のための、請求
    項２から１０までのいずれか１項に記載の方法で製造さ
    れたエピタキシー化半導体デイスクの使用。
JP2000379297A 1999-12-16 2000-12-13 半導体デイスクの製法 Expired - Fee Related JP3772088B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19960823A DE19960823B4 (de) 1999-12-16 1999-12-16 Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung
DE19960823.7 1999-12-16

Publications (2)

Publication Number Publication Date
JP2001244272A true JP2001244272A (ja) 2001-09-07
JP3772088B2 JP3772088B2 (ja) 2006-05-10

Family

ID=7932972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000379297A Expired - Fee Related JP3772088B2 (ja) 1999-12-16 2000-12-13 半導体デイスクの製法

Country Status (3)

Country Link
US (1) US6995077B2 (ja)
JP (1) JP3772088B2 (ja)
DE (1) DE19960823B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261648A (ja) * 2005-01-31 2006-09-28 Soi Tec Silicon On Insulator Technologies 欠陥クラスタを有する基板内に形成された薄い層を転写する方法
KR100712042B1 (ko) * 2004-06-11 2007-04-27 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 (에스.에이.) 웨이퍼의 제조 방법
JP2008300617A (ja) * 2007-05-31 2008-12-11 Ihi Corp レーザアニール方法及びレーザアニール装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4215447B2 (ja) * 2002-04-17 2009-01-28 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US7332417B2 (en) * 2003-01-27 2008-02-19 Amberwave Systems Corporation Semiconductor structures with structural homogeneity
US20060138681A1 (en) * 2004-12-27 2006-06-29 Asml Netherlands B.V. Substrate and lithography process using the same
US20060138601A1 (en) * 2004-12-27 2006-06-29 Memc Electronic Materials, Inc. Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
DE102005045337B4 (de) * 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045338B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005046726B4 (de) * 2005-09-29 2012-02-02 Siltronic Ag Nichtpolierte monokristalline Siliziumscheibe und Verfahren zu ihrer Herstellung
DE102006020825A1 (de) 2006-05-04 2007-11-08 Siltronic Ag Verfahren zur Herstellung einer Schichtenstruktur
US7651948B2 (en) * 2006-06-30 2010-01-26 Applied Materials, Inc. Pre-cleaning of substrates in epitaxy chambers
DE102009004557B4 (de) 2009-01-14 2018-03-08 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102009010556B4 (de) * 2009-02-25 2013-11-07 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
WO2012102755A1 (en) * 2011-01-28 2012-08-02 Applied Materials, Inc. Carbon addition for low resistivity in situ doped silicon epitaxy
US9595438B2 (en) * 2011-09-12 2017-03-14 Nasp Iii/V Gmbh Method for producing a III/V Si template
FR2995913B1 (fr) * 2012-09-24 2014-10-10 Commissariat Energie Atomique Procede de formation d'une couche de silicium epitaxiee.
US9368415B1 (en) 2015-02-25 2016-06-14 International Business Machines Corporation Non-destructive, wafer scale method to evaluate defect density in heterogeneous epitaxial layers
JP6402703B2 (ja) * 2015-11-17 2018-10-10 信越半導体株式会社 欠陥領域の判定方法
US10544519B2 (en) 2017-08-25 2020-01-28 Aixtron Se Method and apparatus for surface preparation prior to epitaxial deposition
KR20200141931A (ko) * 2019-06-10 2020-12-21 에이에스엠 아이피 홀딩 비.브이. 석영 에피택셜 챔버를 세정하는 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3600242A (en) * 1968-10-03 1971-08-17 Ibm Process for forming electrically stable doped epitaxial layers
US3945864A (en) * 1974-05-28 1976-03-23 Rca Corporation Method of growing thick expitaxial layers of silicon
US4263336A (en) * 1979-11-23 1981-04-21 Motorola, Inc. Reduced pressure induction heated reactor and method
US5219613A (en) * 1990-06-13 1993-06-15 Wacker-Chemitronic Gesellschaft Fur Elektronik-Grundstoffe Mbh Process for producing storage-stable surfaces of polished silicon wafers
US5360509A (en) * 1993-03-08 1994-11-01 Gi Corporation Low cost method of fabricating epitaxial semiconductor devices
US5571373A (en) 1994-05-18 1996-11-05 Memc Electronic Materials, Inc. Method of rough polishing semiconductor wafers to reduce surface roughness
JP3120825B2 (ja) * 1994-11-14 2000-12-25 信越半導体株式会社 エピタキシャルウエーハ及びその製造方法
JP4244411B2 (ja) * 1998-09-14 2009-03-25 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
DE19905737C2 (de) 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712042B1 (ko) * 2004-06-11 2007-04-27 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 (에스.에이.) 웨이퍼의 제조 방법
CN100413028C (zh) * 2004-06-11 2008-08-20 硅绝缘体技术有限公司 制备晶片的方法
JP2006261648A (ja) * 2005-01-31 2006-09-28 Soi Tec Silicon On Insulator Technologies 欠陥クラスタを有する基板内に形成された薄い層を転写する方法
JP2008300617A (ja) * 2007-05-31 2008-12-11 Ihi Corp レーザアニール方法及びレーザアニール装置

Also Published As

Publication number Publication date
JP3772088B2 (ja) 2006-05-10
US6995077B2 (en) 2006-02-07
DE19960823A1 (de) 2001-07-05
US20040115941A1 (en) 2004-06-17
DE19960823B4 (de) 2007-04-12

Similar Documents

Publication Publication Date Title
JP2001244272A (ja) 半導体デイスク、その製法及びその使用
KR100460308B1 (ko) 에피택셜성장 반도체웨이퍼의 제조방법
JP4877628B2 (ja) エピタキシャルシリコンウェハの製造方法
KR100829878B1 (ko) 에피택셜 코팅된 실리콘 웨이퍼의 제조 방법
US6899762B2 (en) Epitaxially coated semiconductor wafer and process for producing it
US7659207B2 (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer
JP3292101B2 (ja) 珪素単結晶基板表面の平滑化方法
JP5018066B2 (ja) 歪Ｓｉ基板の製造方法
KR101101480B1 (ko) 에피택셜 코팅 실리콘 웨이퍼의 제조 방법
JP5719815B2 (ja) エピタキシコーティングされたシリコンウェーハの製造法
KR101364995B1 (ko) 반도체 기판의 제조방법
JP3473654B2 (ja) 半導体鏡面ウェーハの製造方法
TW202022174A (zh) 用於製造磊晶塗覆的半導體晶圓的方法
JP2004363182A (ja) 貼り合わせ誘電体分離ウェーハおよびその製造方法
JPH0513387A (ja) シリコン表面の清浄化方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100217

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees