JP3772088B2 - 半導体デイスクの製法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明はエピタキシー層上に減少された数の光散乱中心を有する、前面上にエピタキシヤル被覆を有する半導体デイスク及びコスト的に好適なその製法に関する。このような半導体デイスクは、半導体工業での、殊に０.１８μｍ以下の線幅を有する電子素子（elektronische Bauelemente)を製造するための使用に好適である。
【０００２】
０.１８μｍ以下の線幅を有する電子素子の工業的製造のために好適であるべき半導体デイスクは、多くの特別な性質を有すべきである。半導体デイスクの特に重要な２つの特性は、その上に半導体素子を得る表面上の光散乱中心の数（localized light scatters：ＬＬＳ）及び粗面度（ヘイズ:haze）であり；特定の数及び大きさで、ＬＬＳは、素子を故障させることがありうる。
【０００３】
同じ結晶方向の単結晶成長層、いわゆるエピタキシー層又はエピタキシヤル成長層（その上に半導体素子が施与される）を有する単結晶半導体デイスク、例えば珪素層を有する珪素デイスクは、均一材料製の半導体デイスクに比べて特定の利点を有する。この場合に、先ず第一に、例えばＣＭＯＳ−スイッチ回路中で均一材料上に現れ、トランジスター中に、電荷逆転を可能にし、当該素子の短絡に作用することができる電力をもたらし得る、いわゆるラッチ−アップ−問題(Latch-up-problem)を挙げるべきである。当業者にとって、このラッチ−アップ−問題は、高ドーピング基板デイスク（低電気抵抗）及び低ドーピングエピタキシー層（高電気抵抗）製のエピタキシー化(epitaxierte)半導体デイスクの使用により有効に阻止できることは公知であり、このことは、同時に基板の所望のゲッター作用（Getterwirkung)に作用し、更に素子の面積利用性を低下させる。更に、エピタキシー化表面は、極性半導体デイスクと比べて低い欠陥密度（ＬＬＳとして表現される）（これは、例えばいわゆるＣＯＰｓ（crystal-originated particles）でありうる）を有し、このことは、通常、無傷の半導体素子の高収率をもたらす。更に、エピタキシー層は、言うに値する酸素含有率を有しないので、素子に重要な範囲内の可能なスイッチ回路障害性酸素沈殿物の危険は排除されている。
【０００４】
技術水準によれば、エピタキシー化半導体デイスクは、適当な前製品から処理順序：除去研磨（Abtragspolier)−最終研磨−浄化−エピタキシーにより製造され、この際、除去研磨後の原子間力顕微鏡法（(Atomic-Force-Microscope-Verfahren：ＡＦＭ）を用いて測定された１μｍ×１μｍの範囲の表面粗面度は、処理実施後に約０.５〜３ｎｍＲＭＳ（root-mean-square)及び最終研磨後に約０.０５〜０.２ｎｍＲＭＳである。同様に、３工程又は４工程研磨処理が公知であり、この際には、この粗面度は順々に低下される。欧州特許出願ＥＰ６８４６３４Ａ２明細書中には、半導体デイスクが最終研磨工程に供される前に、除去研磨工程で順次に、異なる粒度の２つの異なる研磨ゾルを供給する処置変法が記載されている。多工程研磨法の欠点は、それぞれの付加的工程に伴い、半導体デイスクの製造コストが上昇することである。
【０００５】
欧州特許出願ＥＰ７１１８５４Ａ１明細書中には、鋸切断され−ラッピングされ−エッチングされた珪素デイスクを除去研磨し、その際に、０.３〜１．２ｎｍＲＭＳの表面粗面度（ＡＦＭ、１μｍ×１μｍ）が生じ、コスト削減のために平滑化性最終研磨工程を実施せずにエピタキシヤル珪素層を析出させる方法よりなる、エピタキシー化デイスクの製法が記載されている。このように製造されたエピタキシー層は、最終研磨工程の先行使用下に慣用法で製造されたエピタキシー層とその電気的特性において匹敵するが、比較的高い出発粗面度に基因するエピタキシー化表面上の光散乱中心の増加が、このデイスク上に製造される素子の故障の可能性を増大させる。
【０００６】
【発明が解決しようとする課題】
従って、０.１８μｍ以下の線幅を有する電子素子を製造するために好適であり、エピタキシー化表面上の光散乱中心の数に関する記載の欠点を有せず、コスト的に好適な製造法により得ることのできるエピタキシー化半導体デイスクを提供する課題が存在した。更に、このエピタキシー化半導体デイスクの他の特性は、少なくとも正に、技術水準で製造されたエピタキシー化半導体デイスクのそれと同様に良好であるべきである。
【０００７】
【課題を解決するための手段】
本発明の目的物は、１前面及び１裏面及びこの前面上に析出された半導性材料からの１エピタキシヤル層を有する半導体デイスクであり、これは、エピタキシヤル層の表面が０.１２μｍ以上の散乱断面積で１ｃｍ^２当たり０.１４散乱光中心の最大密度を有し、この半導体デイスクの前面は、エピタキシヤル層の析出の前に、１μｍ×１μｍの大きさの参照面積上でのＡＦＭにより測定された０.０５〜０.２９ｎｍＲＭＳの表面粗面度を有することを特徴とする。
【０００８】
更に、本発明の課題は、前面及び裏面及びこの前面上に析出された半導性材料からのエピタキシヤル層を有する半導体デイスクを製造する方法であり、これは、次の処理工程：
（ａ）唯一の研磨工程としての除去研磨工程(Abtragpolierschritt)；
（ｂ）半導体デイスクの浄化及び乾燥；
（ｃ）エピタキシー反応器中、９５０〜１２５０℃の温度での半導体デイスクの前面の前処理；及び
（ｄ）前処理された半導体デイスクの前面上のエピタキシヤル層の析出
よりなる。
【０００９】
方法工程（ａ）〜（ｃ）の組み合わせにより、半導体デイスクの前面の表面は、後に成長するエピタキシヤル層の品質がこの層の表面上の光散乱中心の最大数に関して少なくとも技術水準の要求に相当するように調整される。しかし、方法工程（ａ）〜（ｃ）により製造された半導体デイスクのコストは、技術水準により製造された比較可能な半導体デイスクのそれよりも低い。
【００１０】
この方法の工程（ｃ）によれば、除去研磨のみが行われた半導体デイスクを、エピタキシー反応器中で、第１の工程で、半導体デイスクの前面から自然の酸化物（自然酸化膜）が除去されるように、ここでは半導体デイスクを水素雰囲気に露呈させる方法で前処理する。第２の工程で、ガス状ＨＣｌをその水素雰囲気中に導入する方法で、半導体デイスクの前面の表面粗面度を減少させる。このように前処理された半導体デイスクは、この方法の工程（ｄ）で、先行工程に基因して、エピタキシー化表面の粗面度及び光散乱中心の数に関して少なくとも技術水準のものに相当する、即ち、比較可能な半導体デイスクの特性を有するが、その製造は除去研磨及び最終研磨（仕上げ）を包含するエピタキシヤル層を保持する。
【００１１】
ＨＣｌ／Ｈ_２−雰囲気中での半導体デイスクの処理は、他との関係で既に記載された（H.M.Liaw und J. W. Rose : Epitaxial Silicon Technology, Academic Press. Inc., Orlando Florida 1986、71−73頁）。
【００１２】
この提案法では、工程（ｃ）により行われた水素雰囲気への少量のガス状ＨＣｌの添加が、半導体デイスクの除去研磨されただけの表面の明白な平滑化に作用している。珪素が少量のみのＨＣｌの添加の結果として最初のエッチングによって除去されるだけではなく、揮発性クロルシランの再析出及び表面での珪素の再結晶も起こっていることが推測される。この場合に、珪素は、高い反応性の位置からエネルギー的に好適な位置に移動され、表面の粗面度の明白な減少に作用する。高いＨＣｌ濃度の存在では、エッチングによる珪素の実質的除去によるこの効果及びそれに結びつく表面の粗面化はもはや観察されない。
【００１３】
本発明による方法は、原則的に、使用される化学機械的な片面−又は両面−研磨法で処理され、エピタキシー化され得る材料から成るデイスク形の物体の製造のために使用することができる。例えばチョクラルスキー法（Czochralskiprozess)またはゾーン引き抜き法により結晶化された結晶方位（１００）、（１１０）又は（１１１）を有する単結晶形の珪素が有利である。この場合に、この珪素は特定量のドーピング物質を含有し、この際、元素周期律表第３主族からのドーピング物質、例えばｐ−型の物質をもたらす硼素と第５主族の元素、例えばｎ−型の物質をもたらす燐、砒素又はアンチモンとの間では区別する。珪素又は珪素／ゲルマニウムは、エピタキシヤル被覆用の材料として有利である。エピタキシヤル被覆は、通常その電気的特性においてそのドーピング物質含量によってその半導体デイスクのそれとは異なっている。しかしながら、このことは必ずしも必要ではない。例えば、エピタキシー層を、それぞれのドーピング含量なしに成長させることも可能である。本発明の範囲内では、珪素からのエピタキシヤル被覆を有する珪素デイスクが特に有利であり、この際、珪素デイスク及びエピタキシー層は、双方ともｐ−型であるか又は双方ともｎ−型である。
【００１４】
この方法は、特に２００ｍｍ、３００ｍｍ、４００ｍｍ及び４５０ｍｍの直径及び数１００μｍ〜数ｃｍ、有利に４００μｍ〜１２００μｍの厚さを有する珪素デイスクの製造のために好適である。エピタキシー化半導体デイスクは、直接、半導体素子の製造用の出発物質として使用できるか又はそれぞれ技術水準による裏側メッキの施与又は更なる研削、エッチング又は研磨等による裏側処理の後に、その特定の目的に供することができる。均一材料から成るデイスクを製造すると共に、本発明は、勿論、多層に構成された半導体基板、例えばＳＯＩ−デイスク（silicon-on-insulator)及びいわゆるボンデッドウエハ（bonded wafers)の製造のために使用することもできる。但しこの場合にはコストの利点は失われることがある。
【００１５】
例えば珪素でのエピタキシヤル被覆を前面に有する珪素デイスクの製造で、この方法の更なる記載を行う。
【００１６】
原則的に、例えば内部穿孔−又は線鋸切断法により切断された珪素デイスクを直接本発明による方法に供することが可能である。しかしながら、鋭く限定され、従って機械的に非常に敏感なデイスク縁部を、適当に研磨された研削デイスクを用いて丸味付けすることは有意義かつ従って有利である。更に、破壊された結晶層の形状の改良及び部分的除去の目的で、研磨工程中での材料除去を減少させるために、珪素デイスクを機械的除去工程、例えばラッピング又は研削に供することが可能である。珪素デイスクを表面研削工程に供するのが有利であり、この際、片面を研削するか又は両面を連続的に又は両面を同時に研削する。デイスク表面又は−縁部の機械的処理工程で必然的に生じる損傷を除き、かつ場合により存在する不純物を除くために、この位置でエッチング工程を行うことができる。このエッチング工程は、アルカリ性又は酸性エッチング混合物中でのこの珪素デイスクの湿式化学処理として又はプラズマ処理として実施することができる。濃硝酸水及び濃フッ化水素酸水からの混合物を用いる酸性エッチング工程、例えばドイツ特許出願第１９８３３２５７.２号で請求されている実施形が有利である。
【００１７】
本発明による処理順序のための特に有利な出発物質は、珪素−単結晶の鋸切断により製造され、縁部丸味付け、片面当たり珪素１０μｍ〜１００μｍの除去下にデイスク両面が連続的に表面研削され、デイスク片面当たり珪素５μｍ〜５０μｍの除去下に酸性エッチング混合物中で湿式化学エッチングされた、２００ｍｍ以上の直径を有する珪素製半導体デイスクである。
【００１８】
本発明による処理順序の工程（ａ）：
本発明によるエピタキシー化半導体デイスクの製造のために、デイスクを単に１除去研磨工程に供し、この際、研磨をデイスクの両面上で同時に又は片面上のみで実施する。両面が研磨されたデイスクを得るために好適な研磨法は、例えばドイツ特許出願第１９９０５７３７.０号明細書中に記載されている。
【００１９】
本発明による処理順序の工程（ｂ）：
研磨工程（ａ）の後に、珪素デイスクを研磨機から取り除き、技術水準による浄化及び乾燥を行う。この浄化は、バッチ法として浴中での多数のデイスクの同時的浄化により、又はスプレー法を用いて又は単一デイスク処理として実施することができる。
【００２０】
本発明による処理順序の工程（ｃ）：
工程（ａ）及び（ｂ）で処理された珪素デイスクを、次いで、珪素層の後続のエピタキシヤル析出のためにも使用される反応器中で前処理し、この際、先ず、自然の酸化物（自然酸化膜：native Oxide）を表面から除き、その後、除去研磨の後になお存在する表面粗面性を明らかに減少させる。この酸化物の除去は、純粋水素雰囲気中、９５０〜１１５０℃の温度範囲で行われ、この際、１１００〜１１５０℃の温度範囲が有利である。この水素流は、１〜１００ＳＬＭ、有利に５０ＳＬＭの範囲内である。表面粗面度の減少は、９５０〜１２００℃、有利に１１００〜１１８０℃、特に有利に１１４０℃の温度での水素雰囲気中へのガス状ＨＣｌの添加により行なわれる。この場合に、ガス状ＨＣｌの濃度を、エッチング速度が０.０１μｍ／ｍｉｎ〜０.１μｍ／ｍｉｎであるように低く保持し、この際、エッチング除去は０.０１〜０.２μｍ、有利に０.０１〜０.１μの範囲内である。
【００２１】
本発明による処理順序の工程（ｄ）：
工程（ａ）〜（ｃ）により処理された珪素デイスクに、標準法により、少なくとも前面上に１エピタキシヤル珪素層を備えさせる。このことは、有利に、ＣＶＤ−法（chemical vapor deposition)により行われ、この際、シラン類、例えばシラン（ＳｉＨ_４）、ジクロロシラン（ＳｉＨ_２Ｃｌ_２）、トリクロロシラン（ＳｉＨＣｌ_３）又はテトラクロロシラン（ＳｉＣｌ_４）がデイスク表面に供給され、そこで６００〜１２５０℃の温度で分解されて、元素状珪素及び揮発性副産物にされ、エピタキシヤルな、即ち単結晶の、半導体デイスクの結晶グラフ的に方位付けられて成長した珪素デイスクを形成する。厚さ０.３μｍ〜１０μｍを有する珪素層が有利である。エピタキシー層は、ドープされていないか又は合目的に、例えば、伝導型及び所望の導電性に調節するために、硼素、燐、砒素又はアンチモンでドープされていてよい。
【００２２】
半導体デイスクの少なくとも前面を特に珪素でのエピタキシー被覆の実施の後に、疎水性表面を有し、この形で組み込まれた素子の製造のための更なる加工に供され得る本発明による半導体デイスクが存在する。しかしながら、必ずしも必要ではない場合にも、本発明の範囲内でデイスク表面を汚染から保護するために親水性化すること、即ち、これを薄い酸化物層で、例えば約１μｍの厚さの酸化物層（これは当業者には自然酸化膜として周知である）で被覆することが可能である。このことは、原則的に２つの異なる方式で行うことができる：一方で、エピタキシー化半導体デイスクの表面を、酸化性ガス、例えばオゾンで処理することができ、これはエピタキシー室自体内で又は別の装置中で実施することができる。他方で、ＲＣＡ−タイプの浴配列を有する浴装置中での親水性化に引き続き、デイスクの乾燥が可能である。
【００２３】
本発明による処理工程順序（ａ）〜（ｄ）の実施の後に、少なくとも前面上にくもりのない（schleierfrei)表面を有するエピタキシー化半導体デイスクが存在し、これは半導体素子の製造のためのその更なる加工の前にその特性の特徴付けを行うことができる。レーザーベースで作動する光学的表面検査装置を用いる測定は、エピタキシー化されたデイスク表面積１ｃｍ^２当たり０.１４散乱光中心の最大密度及び０.２ｐｐｍより小さい表面粗面度（ヘイズ：haze）を示す。
【００２４】
必要な場合には、処理連鎖の適当な位置にデイスク同定のためのレーザーマーキング（Laserbeschriftung)及び／又は縁部研磨工程を、例えばレーザーマーキングの場合には研削の前又は後に、並びに縁部研磨の場合には両面研磨の前、間又は後に導入することができる。一連の特定の製品を得るために必要な更なる処理工程、例えばポリ珪素、二酸化珪素及び／又は窒化珪素からの裏面被覆の施与は、同様に当業者に公知の方法で適当な位置でこの処理工程連鎖中に組み入れることができる。更に、半導体デイスクを個々の処理工程の前又は後に、技術水準によるバッチ浄化又は単一デイスク浄化に供することが有利であり得る。
【００２５】
更なる慣用のデイスク特徴付けのために関係する当業者に周知のパラメータ、例えばデイスク表面の金属汚染及び少数電荷キャリア−寿命（Minoritaetsladungstraeger-Lebensdauer)並びにナノトポロジー特性に関して、本発明により製造されたエピタキシー化半導体デイスクは、技術水準でエピタキシー層の析出の前に最終研磨工程を用いて製造されるエピタキシー化半導体デイスクに比べて欠点を有しない。
【００２６】
本発明により製造されたエピタキシー化半導体デイスク、殊にエピタキシヤル珪素被覆を有する珪素デイスクは、０.１８μｍ以下の線幅を有する半導体素子の製造のための要件を満足する。本発明の方法は、記載の特徴を有するエピタキシー化珪素デイスクの製造のための最適な解決であることが立証された。出発物質に最小の形状要求が設定され、このことは前処理への要求を減少する。両面での研磨により得られる良好な形状は、比較的僅かな材料除去の後に既に現れ、例えばプラズマエッチングによる局所的形状修正のためのコストのかかる工程なしで、僅かな破断危険性と非常に高い収率を伴って、高い処理安全性によって現れ、かつ、最終研磨工程の実施の必要性の省略により、本発明による最終製品でも完全に保持される。
【００２７】
【実施例】
次に記載の例及び比較例の全ては、（３００±０.２）ｍｍの直径、（６±１）・１０^１７原子／ｃｍ^３の酸素含分及び５〜ｍ２０Ω・ｃｍの範囲の抵抗をもたらす硼素ドーピングを有する珪素デイスクの製造および１〜１０ｍΩ・ｃｍの範囲の抵抗をもたらす硼素ドーピングを有する前面上のエピタキシヤル珪素層に関する。
【００２８】
例１
この例のために、工程（ａ）及び（ｂ）に相応して研磨され、浄化された、両面で研磨された表面を有する３００ｍｍ−珪素デイスクを提供した。予備研磨されたデイスクの粗面度は０.７ｎｍＲＭＳ（ＡＦＭ、１μｍ×１μｍ）であった。
【００２９】
工程（ｃ）：次いで、この半導体デイスクの前面をエピタキシー反応器中でのエピタキシヤル被覆の前に、第１工程で前面上の自然の酸化物を除去し、第２工程でこの表面上の粗面性を著しく減少させる目的を有する前処理を行うと、エピタキシヤル被覆の後に表面粗面性及び光散乱中心の数に関して明確に改善された特性を有する半導体デイスクが生じる。このことは、先ず自然の酸化物を１１２０℃の水素雰囲気中で数分間で除去することにより達成された。その後、なお存在する前面上の粗面性を明らかに減少させる目的で、１１４０℃の温度で水素雰囲気にガス状ＨＣｌを１分間添加した。この場合に、エッチング速度は０.０４μｍ／ｍｉｎより小さく、エッチング除去は０.０４μｍであった。この本発明による前処理の後に、デイスクは約０.１７ｎｍＲＭＳ（ＡＦＭ、１μｍ×１μｍ）の表面粗面度を有した。
【００３０】
工程（ｄ）：工程（ｃ）に相応して前処理された半導体デイスクを、次に技術水準に相応してエピタキシー反応器中で前面上にエピタキシヤル成長する珪素層を備えさせ、この際、珪素成分としてＳｉＨＣｌ_３を使用し、抵抗をジボランＢ_２Ｈ_６のドーピングにより調節した。１１４０℃の反応室温度で、３μｍ／ｍｉｎの析出速度で厚さ３.２μｍの層を析出させた。
【００３１】
エピタキシー化珪素デイスクの特徴付け：
前面上で珪素を用いてエピタキシー化された珪素デイスクを、レーザー原理で作動するFa.KLA−Tencor社のタイプＳＰＩの表面検査装置上で、エピタキシー化された前面のその欠陥に関して特徴付けをする；０.１２μｍ以上のＬＬＳ−欠陥の総数は、ＤＷＮ−チャンネル（dark field wide)で２２±１５の平均値（（０.０３±０.０２）ＬＬＳ／ｃｍ^２に相当）を生じ、ヘイズ値は０.０６±０.０３ｐｐｍであった。
【００３２】
比較例１
両面が（ａ）に記載の方法で研磨されたデイスクを、浄化及び乾燥の後に０.７ｎｍＲＭＳの粗面度（ＡＦＭ、１μｍ×１μｍ）を有するように処理した。本発明に記載の前処理なしでは、前面上のエピタキシヤル被覆の後に、ＤＷＮ−チャンネルで０.１２μｍ以上のＬＬＳ−欠陥の平均値３６８±１２４（（０.５２±０.１８）ＬＬＳ／ｃｍ^２に相当）が判明した。ヘイズ値は０.０９±０.０４ｐｐｍであった。
【００３３】
比較例２
比較例１に記載と同様に両面研磨されたデイスクに、エピタキシー反応器中で前処理を行い、この際、ＨＣｌ−濃度は、エッチング速度が２μｍ／ｍｉｎであり、合計２μｍが珪素表面からエッチング除去されるような濃度であった。エピタキシヤル珪素析出の後に次の測定値が得られた：ＤＷＮ−チャンネルでの０.１２μｍ以上の前面の平均ＬＬＳ−欠陥数１５０±４５（（０.２１±０.０６）ＬＬＳ／ｃｍ^２に相当）。ヘイズ値は、１.２±０.４ｐｐｍであった。
【００３４】
製造されたデイスクの更なる特徴付け：
前記の例及び２つの比較例で製造された３００ｍｍ−珪素デイスクの前面、裏面及び縁部を、当業者に公知の常法でデイスク表面の金属汚染及び少数電荷キャリア−寿命並びにナノトポロジー特性に関して特徴付けた。個々の実験グループの間で統計的に著しい偏差は観察されなかった。

Claims (7)

1. 前面及び裏面及びこの前面上に析出された半導性材料からのエピタキシヤル層を有する半導体デイスクを製造する方法であって、
   （ａ）唯一の研磨工程として半導体デイスクの前面又は両面を除去研磨し、
   （ｂ）前記除去研磨された前記半導体デイスクを浄化及び乾燥し、
   （ｃ）前記半導体デイスクの表面粗面度を減少させるために、前記浄化及び乾燥された前記半導体デイスクをエピタキシー反応器中、塩化水素及び水素を含有する雰囲気中、９５０〜１２００℃の温度で処理することにより、前記半導体デイスクの表面から材料０ . ０１〜０.２μｍをエッチング除去し、
   （ｄ）前記エッチング除去された前記半導体デイスク上にエピタキシヤル層を析出する
   ことを特徴とする、半導体デイスクの製造方法。
2. 工程（ｃ）に記載の前記エッチング除去を、エピタキシー反応器中でのエピタキシヤル析出の直前に実施する、請求項１に記載の方法。
3. 工程（ｃ）に記載の前記エッチング除去の前処理として、半導体デイスクを、水素雰囲気中、９５０〜１１５０℃の温度で処理する、請求項１又は請求項２に記載の方法。
4. 工程（ｃ）によるエッチング除去を、０．０１μｍ／ｍｉｎ〜０．１μｍ／ｍｉｎのエッチング速度で達成する、請求項１から３までのいずれか１項に記載の方法。
5. 工程（ｄ）で析出されたエピタキシヤル層は０．３μｍ〜１０μｍの厚さを有し、６００℃〜１２５０℃の温度で析出される、請求項１から４までのいずれか１項に記載の方法。
6. 工程（ｄ）で析出されたエピタキシヤル層を酸化性ガスで親水性化させる、請求項１から５までのいずれか１項記載の方法。
7. 工程（ｄ）で析出されたエピタキシヤル層を湿式化学的に親水性化させる、請求項１から５までのいずれか１項記載の方法。