JP2001242225A - マイクロプロセッサのｊｔａｇインターフェイスの駆動方法，当該マイクロプロセッサを有するマイクロコントローラ及び制御装置 - Google Patents
マイクロプロセッサのｊｔａｇインターフェイスの駆動方法，当該マイクロプロセッサを有するマイクロコントローラ及び制御装置Info
- Publication number
- JP2001242225A JP2001242225A JP2001003390A JP2001003390A JP2001242225A JP 2001242225 A JP2001242225 A JP 2001242225A JP 2001003390 A JP2001003390 A JP 2001003390A JP 2001003390 A JP2001003390 A JP 2001003390A JP 2001242225 A JP2001242225 A JP 2001242225A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- interface
- microcontroller
- jtag interface
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000012360 testing method Methods 0.000 claims abstract description 82
- 238000010998 test method Methods 0.000 claims abstract description 29
- 230000006870 function Effects 0.000 claims description 23
- 230000008569 process Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 230000009467 reduction Effects 0.000 description 3
- 238000004378 air conditioning Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000002485 combustion reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 210000004904 fingernail bed Anatomy 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
Abstract
(57)【要約】
【課題】
【解決手段】 ＩＥＥＥ基準１１４９に基づくバウンダ
リスキャンテスト方法を使用して，マイクロコントロー
ラ内のマイクロプロセッサ１のＪＴＡＧインタフェース
２を駆動する方法であって，前記マイクロプロセッサ１
のＪＴＡＧ−インターフェイス２が，前記マイクロプロ
セッサ１上で実行可能なテストルーチンから駆動され
る。
リスキャンテスト方法を使用して，マイクロコントロー
ラ内のマイクロプロセッサ１のＪＴＡＧインタフェース
２を駆動する方法であって，前記マイクロプロセッサ１
のＪＴＡＧ−インターフェイス２が，前記マイクロプロ
セッサ１上で実行可能なテストルーチンから駆動され
る。
Description
【０００１】
【発明の属する技術分野】本発明は，マイクロプロセッ
サのＪＴＡＧインターフェイスの駆動方法，当該マイク
ロプロセッサを有するマイクロコントローラ及び制御装
置に関する。
サのＪＴＡＧインターフェイスの駆動方法，当該マイク
ロプロセッサを有するマイクロコントローラ及び制御装
置に関する。
【０００２】
【従来の技術】従来技術より既知である，ＩＥＥＥ基準
１１４９に基づくバウンダリスキャンテスト方法は，２
つの半導体回路素子間（例えばマイクロコントローラと
マイクロコントローラの外部ドライバとの間）の接続を
検査するために使用される。バウンダリスキャン方法
は，検査する半導体回路素子に対して，例えば測定接触
子（例えばネイルベッドアダプタ）を使用して外部から
直接アクセする必要はなく，半導体回路素子のＪＴＡＧ
（Ｊｏｉｎｔ−Ｅｕｒｏｐｅａｎ−Ｔｅｓｔ−Ａｃｉｔ
ｏｎ−Ｇｒｏｕｐ）インターフェイスを介して半導体回
路素子にアクセスできるという利点がある。
１１４９に基づくバウンダリスキャンテスト方法は，２
つの半導体回路素子間（例えばマイクロコントローラと
マイクロコントローラの外部ドライバとの間）の接続を
検査するために使用される。バウンダリスキャン方法
は，検査する半導体回路素子に対して，例えば測定接触
子（例えばネイルベッドアダプタ）を使用して外部から
直接アクセする必要はなく，半導体回路素子のＪＴＡＧ
（Ｊｏｉｎｔ−Ｅｕｒｏｐｅａｎ−Ｔｅｓｔ−Ａｃｉｔ
ｏｎ−Ｇｒｏｕｐ）インターフェイスを介して半導体回
路素子にアクセスできるという利点がある。
【０００３】かかるバウンダリスキャン方法は，例えば
サン マイクロエレクトロニクス（ＳＵＮ ＭＩＣＲＯ
ＥＬＥＣＴＲＯＮＩＣＳ）の情報紙マウンテンビュー
（Ｍｏｕｎｔａｉｎ Ｖｉｅｗ），ＣＡ，ＵＳＡ，「Ｊ
ＴＡＧバウンダリスキャン概論（Ｉｎｔｒｏｄｕｃｔｉ
ｏｎ ｔｏ ＪＴＡＧ Ｂｏｕｎｄａｒｙ Ｓｃａ
ｎ）」，Ｗｈｉｔｅ Ｐａｐｅｒ，１９９７年１月，Ｐ
ａｒｔ Ｎｏ．ＷＰＲ−００１８−０１，及びインター
ネットのページ ｈｔｔｐ：／ｗｗｗ．ｉｅｅ．ｅｔ．
ｔｕ−ｄｒｅｓｄｅｎ．ｄｅ／ｉｅｅ／ｅｍ／ｗｅｂ−
ｄｏｔ４．ｈｔｍ，”Ａｎａｌｏｇｅｎ Ｂｏｕｎｄａ
ｒｙ Ｓｃａｎ，ＩＥＥＥＰ１１４９．４”に詳細に開
示されている。以下，上記２つの従来技術について説明
する。
サン マイクロエレクトロニクス（ＳＵＮ ＭＩＣＲＯ
ＥＬＥＣＴＲＯＮＩＣＳ）の情報紙マウンテンビュー
（Ｍｏｕｎｔａｉｎ Ｖｉｅｗ），ＣＡ，ＵＳＡ，「Ｊ
ＴＡＧバウンダリスキャン概論（Ｉｎｔｒｏｄｕｃｔｉ
ｏｎ ｔｏ ＪＴＡＧ Ｂｏｕｎｄａｒｙ Ｓｃａ
ｎ）」，Ｗｈｉｔｅ Ｐａｐｅｒ，１９９７年１月，Ｐ
ａｒｔ Ｎｏ．ＷＰＲ−００１８−０１，及びインター
ネットのページ ｈｔｔｐ：／ｗｗｗ．ｉｅｅ．ｅｔ．
ｔｕ−ｄｒｅｓｄｅｎ．ｄｅ／ｉｅｅ／ｅｍ／ｗｅｂ−
ｄｏｔ４．ｈｔｍ，”Ａｎａｌｏｇｅｎ Ｂｏｕｎｄａ
ｒｙ Ｓｃａｎ，ＩＥＥＥＰ１１４９．４”に詳細に開
示されている。以下，上記２つの従来技術について説明
する。
【０００４】上記従来技術は，マイクロプロセッサとし
て形成された半導体回路素子におけるバウンダリスキャ
ンに関する。マイクロプロセッサは，車両の制御装置の
一部を形成するマイクロコントローラの一部である。制
御装置は，車両の所定機能（例えば内燃機関，ブレー
キ，トランスミッション，シャーシ，走行動特性又は車
両室内の暖房／空調）を，開ループ制御／閉ループ制御
する。
て形成された半導体回路素子におけるバウンダリスキャ
ンに関する。マイクロプロセッサは，車両の制御装置の
一部を形成するマイクロコントローラの一部である。制
御装置は，車両の所定機能（例えば内燃機関，ブレー
キ，トランスミッション，シャーシ，走行動特性又は車
両室内の暖房／空調）を，開ループ制御／閉ループ制御
する。
【０００５】従来技術によれば，ＪＴＡＧインターフェ
イスは，ピンを介して接触される。ＪＴＡＧインターフ
ェイスに接続されるＪＴＡＧテスターのハードウェアア
ダプタを介して，ピンを外部から監視及び／又は制御す
ることができる。ＪＴＡＧインターフェイスには，ハー
ドウェアアダプタを介して，バウンダリスキャンテスト
方法の決定されたテストシーケンスに応じて，マイクロ
コントローラあるいはマイクロプロセッサのテストデー
タ電流が供給される。
イスは，ピンを介して接触される。ＪＴＡＧインターフ
ェイスに接続されるＪＴＡＧテスターのハードウェアア
ダプタを介して，ピンを外部から監視及び／又は制御す
ることができる。ＪＴＡＧインターフェイスには，ハー
ドウェアアダプタを介して，バウンダリスキャンテスト
方法の決定されたテストシーケンスに応じて，マイクロ
コントローラあるいはマイクロプロセッサのテストデー
タ電流が供給される。
【０００６】
【発明が解決しようとする課題】このように，従来技術
においてバウンダリスキャンテスト方法を実施するため
には，ＪＴＡＧインターフェイスは，ハードウェアアダ
プタを接続するために外部から自由にアクセスできなけ
ればならない。したがって，ハウジング内に配置されて
いるあるいはＪＴＡＧインターフェイスが使用準備完了
状態において他の理由から自由にアクセスできないマイ
クロコントローラには，バウンダリスキャンテスト方法
を使用することができない。
においてバウンダリスキャンテスト方法を実施するため
には，ＪＴＡＧインターフェイスは，ハードウェアアダ
プタを接続するために外部から自由にアクセスできなけ
ればならない。したがって，ハウジング内に配置されて
いるあるいはＪＴＡＧインターフェイスが使用準備完了
状態において他の理由から自由にアクセスできないマイ
クロコントローラには，バウンダリスキャンテスト方法
を使用することができない。
【０００７】即ち，従来技術によれば，少しでも複雑な
マイクロコントローラを有する車両の制御装置において
は，バウンダリスキャンテスト方法を使用して検査を実
施することができないという問題がある。即ち，制御装
置は使用準備完了状態ではハウジング内に閉成されてい
るので，外部からＪＴＡＧインターフェイスをハードウ
ェアアダプタと接触させることができないからである。
このように，従来技術では，車両の制御装置の機能を検
査するために，比較的長時間要し，高価かつ広範な機能
テストを実施しなければならないという問題がある。
マイクロコントローラを有する車両の制御装置において
は，バウンダリスキャンテスト方法を使用して検査を実
施することができないという問題がある。即ち，制御装
置は使用準備完了状態ではハウジング内に閉成されてい
るので，外部からＪＴＡＧインターフェイスをハードウ
ェアアダプタと接触させることができないからである。
このように，従来技術では，車両の制御装置の機能を検
査するために，比較的長時間要し，高価かつ広範な機能
テストを実施しなければならないという問題がある。
【０００８】したがって，本発明の目的は，マイクロコ
ントローラのＪＴＡＧインターフェイスが自由にアクセ
スできない場合でも，バウンダリスキャンテスト方法に
よりマイクロコントローラの機能を検査することが可能
な新規かつ改良されたマイクロプロセッサのＪＴＡＧイ
ンターフェイスの駆動方法，当該マイクロプロセッサを
有するマイクロコントローラ及び制御装置を提供するこ
とにある。
ントローラのＪＴＡＧインターフェイスが自由にアクセ
スできない場合でも，バウンダリスキャンテスト方法に
よりマイクロコントローラの機能を検査することが可能
な新規かつ改良されたマイクロプロセッサのＪＴＡＧイ
ンターフェイスの駆動方法，当該マイクロプロセッサを
有するマイクロコントローラ及び制御装置を提供するこ
とにある。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め，請求項１に記載の発明では，ＩＥＥＥ基準１１４９
に基づくバウンダリスキャンテスト方法を使用して，マ
イクロコントローラ内のマイクロプロセッサのＪＴＡＧ
インタフェースを駆動する方法であって，前記マイクロ
プロセッサのＪＴＡＧインターフェイスが，前記マイク
ロプロセッサ上で実行可能なテストルーチンから駆動さ
れる，ことを特徴とするマイクロプロセッサのＪＴＡＧ
インターフェイスの駆動方法が提供される。
め，請求項１に記載の発明では，ＩＥＥＥ基準１１４９
に基づくバウンダリスキャンテスト方法を使用して，マ
イクロコントローラ内のマイクロプロセッサのＪＴＡＧ
インタフェースを駆動する方法であって，前記マイクロ
プロセッサのＪＴＡＧインターフェイスが，前記マイク
ロプロセッサ上で実行可能なテストルーチンから駆動さ
れる，ことを特徴とするマイクロプロセッサのＪＴＡＧ
インターフェイスの駆動方法が提供される。
【００１０】本項記載の発明では，マイクロプロセッサ
のＪＴＡＧインターフェイスが外部から自由にアクセス
できない場合でも，マイクロコントローラの機能の検査
を実施することができる。これは，例えば車両内の所定
の機能を開ループ制御／閉ループ制御するために使用さ
れる複雑なマイクロコントローラを有する制御装置を検
査する場合に重要である。また，広範な機能テストなし
で，制御装置の秩序通りの機能を検査することができ
る。さらに，制御装置のマイクロコントローラから外部
のドライバへの接続を検査することができる。制御装置
において実施されるバウンダリスキャンテスト方法によ
り，より高いテストカバリング（品質向上）が達成され
る。さらに，所定の機能テストがバウンダリスキャンテ
スト方法により代用されて省略することができるのでテ
スト時間を短縮することができる（コスト削減）。
のＪＴＡＧインターフェイスが外部から自由にアクセス
できない場合でも，マイクロコントローラの機能の検査
を実施することができる。これは，例えば車両内の所定
の機能を開ループ制御／閉ループ制御するために使用さ
れる複雑なマイクロコントローラを有する制御装置を検
査する場合に重要である。また，広範な機能テストなし
で，制御装置の秩序通りの機能を検査することができ
る。さらに，制御装置のマイクロコントローラから外部
のドライバへの接続を検査することができる。制御装置
において実施されるバウンダリスキャンテスト方法によ
り，より高いテストカバリング（品質向上）が達成され
る。さらに，所定の機能テストがバウンダリスキャンテ
スト方法により代用されて省略することができるのでテ
スト時間を短縮することができる（コスト削減）。
【００１１】また，請求項２に記載の発明のように，前
記マイクロプロセッサの入出力ポートは，前記ＪＴＡＧ
インターフェイスのピンと接続されており，前記ＪＴＡ
Ｇインターフェイスのピンは，テストルーチンにより前
記入出力ポートを介して駆動される，如く構成すれば，
ＪＴＡＧインターフェイスのピンをこのように入出力ポ
ートとして駆動することは，特に簡単な実装となる。
記マイクロプロセッサの入出力ポートは，前記ＪＴＡＧ
インターフェイスのピンと接続されており，前記ＪＴＡ
Ｇインターフェイスのピンは，テストルーチンにより前
記入出力ポートを介して駆動される，如く構成すれば，
ＪＴＡＧインターフェイスのピンをこのように入出力ポ
ートとして駆動することは，特に簡単な実装となる。
【００１２】また，請求項３に記載の発明のように，前
記ＪＴＡＧインターフェイスのピンが，テストルーチン
により，テストルーチン内で決定されたテストシーケン
スに応じてセット及び／又は読まれる，如く構成すれ
ば，入力として接続されている入出力ポートを介して，
ＪＴＡＧインターフェイスのピンに印加されている値を
読み出すことができる。読まれた値は，すぐに処理され
るか，あるいは後に処理するために一時的に格納するこ
とができる。入出力ポートの少なくとも１つが，入力と
して接続されている場合には，テストアダプタによりマ
イクロコントローラのインターフェイスを介して，マイ
クロプロセッサあるいはマイクロコントローラへ所定の
値を印加することができる。ＪＴＡＧインターフェイス
のピン（ＤＯ）に印加されている値は，マイクロコント
ローラのインターフェイスに印加されている値及びマイ
クロコントローラの機能可能性に依存する。
記ＪＴＡＧインターフェイスのピンが，テストルーチン
により，テストルーチン内で決定されたテストシーケン
スに応じてセット及び／又は読まれる，如く構成すれ
ば，入力として接続されている入出力ポートを介して，
ＪＴＡＧインターフェイスのピンに印加されている値を
読み出すことができる。読まれた値は，すぐに処理され
るか，あるいは後に処理するために一時的に格納するこ
とができる。入出力ポートの少なくとも１つが，入力と
して接続されている場合には，テストアダプタによりマ
イクロコントローラのインターフェイスを介して，マイ
クロプロセッサあるいはマイクロコントローラへ所定の
値を印加することができる。ＪＴＡＧインターフェイス
のピン（ＤＯ）に印加されている値は，マイクロコント
ローラのインターフェイスに印加されている値及びマイ
クロコントローラの機能可能性に依存する。
【００１３】また，請求項４に記載の発明のように，前
記バウンダリスキャンテスト方法において，前記テスト
ルーチンでは，前記ＪＴＡＧインターフェイスのテスト
データ電流が使用される，如く構成すれば，テストデー
タ電流により，所定のテストデータパターンをマイクロ
プロセッサあるいはマイクロコントローラへ印加するこ
とができるので，マイクロコントローラの所定の機能を
シミュレートし，マイクロコントローラの機能を検査す
ることができる。
記バウンダリスキャンテスト方法において，前記テスト
ルーチンでは，前記ＪＴＡＧインターフェイスのテスト
データ電流が使用される，如く構成すれば，テストデー
タ電流により，所定のテストデータパターンをマイクロ
プロセッサあるいはマイクロコントローラへ印加するこ
とができるので，マイクロコントローラの所定の機能を
シミュレートし，マイクロコントローラの機能を検査す
ることができる。
【００１４】また，請求項５に記載の発明のように，前
記マイクロプロセッサの入出力ポートが，テストルーチ
ンにより予め設定された期間，出力ポートとして，かつ
ハイに切り換えられ，マイクロプロセッサのインターフ
ェイスに印加されているレベルが測定される，如く構成
すれば，マイクロコントローラのインターフェイスは，
例えばＳＣＩ（Ｓｃａｌａｂｌｅ−Ｃｏｈｅｒｅｎｔ−
Ｉｎｔｅｒｆａｃｅ）−インターフェイスとして形成さ
れている。マイクロコントローラのインターフェイスに
印加されるレベルは，例えばテストアダプタにより測定
される。
記マイクロプロセッサの入出力ポートが，テストルーチ
ンにより予め設定された期間，出力ポートとして，かつ
ハイに切り換えられ，マイクロプロセッサのインターフ
ェイスに印加されているレベルが測定される，如く構成
すれば，マイクロコントローラのインターフェイスは，
例えばＳＣＩ（Ｓｃａｌａｂｌｅ−Ｃｏｈｅｒｅｎｔ−
Ｉｎｔｅｒｆａｃｅ）−インターフェイスとして形成さ
れている。マイクロコントローラのインターフェイスに
印加されるレベルは，例えばテストアダプタにより測定
される。
【００１５】また，請求項６に記載の発明のように，前
記マイクロプロセッサの入出力ポートが，前記テストル
ーチンにより予め設定された期間，入力ポートとして切
り換えられ，決定されたテストシーケンスに応じて定め
られた値が，マイクロコントローラのインターフェイス
に印加される，如く構成すれば，ＪＴＡＧインターフェ
イスのピン（ＤＯ）には，マイクロコントローラのイン
ターフェイスに印加されている値に応じた所定の値が出
力され，入力ポートとして接続されかつＪＴＡＧインタ
ーフェイスのピンと接続されているマイクロプロセッサ
のＩ／Ｏポートにより読まれる。
記マイクロプロセッサの入出力ポートが，前記テストル
ーチンにより予め設定された期間，入力ポートとして切
り換えられ，決定されたテストシーケンスに応じて定め
られた値が，マイクロコントローラのインターフェイス
に印加される，如く構成すれば，ＪＴＡＧインターフェ
イスのピン（ＤＯ）には，マイクロコントローラのイン
ターフェイスに印加されている値に応じた所定の値が出
力され，入力ポートとして接続されかつＪＴＡＧインタ
ーフェイスのピンと接続されているマイクロプロセッサ
のＩ／Ｏポートにより読まれる。
【００１６】また，請求項７に記載の発明のように，Ｊ
ＴＡＧインターフェイスのピンに印加されている値が，
マイクロプロセッサの入出力ポートを介して読み出され
て，マイクロコントローラのメモリ領域に格納される，
如く構成するのが好ましい。なお，かかるメモリ領域と
して，例えばマイクロプロセッサのダイレクトアクセス
を有する内部のリードライトメモリ（ランダムアクセス
メモリ，ＲＡＭ）である。
ＴＡＧインターフェイスのピンに印加されている値が，
マイクロプロセッサの入出力ポートを介して読み出され
て，マイクロコントローラのメモリ領域に格納される，
如く構成するのが好ましい。なお，かかるメモリ領域と
して，例えばマイクロプロセッサのダイレクトアクセス
を有する内部のリードライトメモリ（ランダムアクセス
メモリ，ＲＡＭ）である。
【００１７】また，請求項８に記載の発明のように，メ
モリ領域に格納されている値が，マイクロコントローラ
のインターフェイスを介して読み出される，如く構成す
るのが好ましい。読み出された値は，その後，テスト装
置においてさらに処理することができる。
モリ領域に格納されている値が，マイクロコントローラ
のインターフェイスを介して読み出される，如く構成す
るのが好ましい。読み出された値は，その後，テスト装
置においてさらに処理することができる。
【００１８】また，請求項９に記載の発明のように，前
記マイクロプロセッサのＪＴＡＧインターフェイスの駆
動方法は，車両の制御装置のマイクロコントローラを検
査するために使用される，如く構成することができる。
記マイクロプロセッサのＪＴＡＧインターフェイスの駆
動方法は，車両の制御装置のマイクロコントローラを検
査するために使用される，如く構成することができる。
【００１９】上記課題を解決するため，請求項１０に記
載の発明のように，ＩＥＥＥ基準１１４９に基づくバウ
ンダリスキャンテスト方法の枠内で，マイクロプロセッ
サのＪＴＡＧインターフェイスを介して駆動可能な，少
なくとも１つのマイクロプロセッサを具備するマイクロ
コントローラであって，前記マイクロコントローラは，
少なくとも１つのマイクロプロセッサが，マイクロプロ
セッサ上で実行可能なテストルーチンにより，マイクロ
プロセッサのＪＴＡＧインターフェイスを駆動する手段
を有する，ことを特徴とするマイクロコントローラが提
供される。
載の発明のように，ＩＥＥＥ基準１１４９に基づくバウ
ンダリスキャンテスト方法の枠内で，マイクロプロセッ
サのＪＴＡＧインターフェイスを介して駆動可能な，少
なくとも１つのマイクロプロセッサを具備するマイクロ
コントローラであって，前記マイクロコントローラは，
少なくとも１つのマイクロプロセッサが，マイクロプロ
セッサ上で実行可能なテストルーチンにより，マイクロ
プロセッサのＪＴＡＧインターフェイスを駆動する手段
を有する，ことを特徴とするマイクロコントローラが提
供される。
【００２０】本項記載の発明では，マイクロプロセッサ
のＪＴＡＧインターフェイスを簡単に修正することによ
り，ＪＴＡＧインターフェイスが外部から自由にアクセ
スできないようなマイクロコントローラのためにも，バ
ウンダリスキャンテスト方法を使用することができる。
のＪＴＡＧインターフェイスを簡単に修正することによ
り，ＪＴＡＧインターフェイスが外部から自由にアクセ
スできないようなマイクロコントローラのためにも，バ
ウンダリスキャンテスト方法を使用することができる。
【００２１】また，請求項１１に記載の発明のように，
前記駆動手段は，前記マイクロプロセッサのパッドセル
と，前記パッドセルから前記ＪＴＡＧインターフェイス
のピンまでの接続導線とを有し，前記パッドセルは入出
力ポート機能を有する，如く構成すれば，パッドセル
は，マイクロプロセッサのために，入力インバータ又は
出力ドライバとして動作される。パッドセルは，各々Ｊ
ＴＡＧインターフェイスの所定ピンと接続されている。
パッドセルを入力ポートとして接続することにより，Ｊ
ＴＡＧインターフェイスのピンに印加されている値を読
み出すことができ，出力ポートとして接続することによ
り，ＪＴＡＧインターフェイスのピンに所定の値を印加
することができる。
前記駆動手段は，前記マイクロプロセッサのパッドセル
と，前記パッドセルから前記ＪＴＡＧインターフェイス
のピンまでの接続導線とを有し，前記パッドセルは入出
力ポート機能を有する，如く構成すれば，パッドセル
は，マイクロプロセッサのために，入力インバータ又は
出力ドライバとして動作される。パッドセルは，各々Ｊ
ＴＡＧインターフェイスの所定ピンと接続されている。
パッドセルを入力ポートとして接続することにより，Ｊ
ＴＡＧインターフェイスのピンに印加されている値を読
み出すことができ，出力ポートとして接続することによ
り，ＪＴＡＧインターフェイスのピンに所定の値を印加
することができる。
【００２２】また，請求項１２に記載の発明のように，
前記マイクロコントローラは，インターフェイスを有し
ており，前記インターフェイスは，前記マイクロコント
ローラの外部から印加されているレベルが測定可能であ
り，あるいはそのインターフェイスに所定値を印加可能
である，如く構成すれば，マイクロコントローラのイン
ターフェイスは，好ましくはＳＣＩ（Ｓｃａｌａｂｌｅ
−Ｃｏｈｅｒｅｎｔ−Ｉｎｔｅｒｆａｃｅ）インターフ
ェイスとして形成することができる。
前記マイクロコントローラは，インターフェイスを有し
ており，前記インターフェイスは，前記マイクロコント
ローラの外部から印加されているレベルが測定可能であ
り，あるいはそのインターフェイスに所定値を印加可能
である，如く構成すれば，マイクロコントローラのイン
ターフェイスは，好ましくはＳＣＩ（Ｓｃａｌａｂｌｅ
−Ｃｏｈｅｒｅｎｔ−Ｉｎｔｅｒｆａｃｅ）インターフ
ェイスとして形成することができる。
【００２３】上記課題を解決するため，請求項１３の記
載の発明では，前記請求項１０〜１２のうちいずれか１
項に記載のマイクロコントローラを有し，かつ請求項１
〜９のうちいずれか１項に記載のマイクロプロセッサの
ＪＴＡＧインターフェイスの駆動方法を実施する，車両
の制御装置。
載の発明では，前記請求項１０〜１２のうちいずれか１
項に記載のマイクロコントローラを有し，かつ請求項１
〜９のうちいずれか１項に記載のマイクロプロセッサの
ＪＴＡＧインターフェイスの駆動方法を実施する，車両
の制御装置。
【００２４】本項記載の発明では，マイクロコントロー
ラのＪＴＡＧインターフェイスが自由にアクセスできな
い場合でも，バウンダリスキャンテスト方法によりマイ
クロコントローラの機能を検査することが可能な車両の
制御装置を提供することができる。
ラのＪＴＡＧインターフェイスが自由にアクセスできな
い場合でも，バウンダリスキャンテスト方法によりマイ
クロコントローラの機能を検査することが可能な車両の
制御装置を提供することができる。
【００２５】
【発明の実施の形態】以下，本発明の好適な実施の形態
について，添付図面を参照しながら詳細に説明する。
尚，以下の説明及び添付図面において，同一の機能及び
構成を有する構成要素については，同一符号を付するこ
とにより，重複説明を省略する。
について，添付図面を参照しながら詳細に説明する。
尚，以下の説明及び添付図面において，同一の機能及び
構成を有する構成要素については，同一符号を付するこ
とにより，重複説明を省略する。
【００２６】近年における制御装置は，より複雑なマイ
クロコントローラが搭載されるので，マイクロコントロ
ーラの機能テストを，より広範に検査しなければならな
い。高集積のマイクロコントローラ内のマイクロプロセ
ッサは，ＪＴＡＧ（Ｊｏｉｎｔ−Ｅｕｒｏｐｅａｎ−Ｔ
ｅｓｔ−Ａｃｔｉｏｎ−Ｇｒｏｕｐ）−インターフェイ
スを有し，ＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ−ｏｆ−Ｅｌ
ｅｃｔｒｉｃａｌ−ａｎｄ−Ｅｌｅｃｔｒｏｎｉｃ−Ｅ
ｎｇｉｎｅｅｒｓ）基準１１４９に基づくバウンダリス
キャンテスト方法（Ｂｏｕｎｄａｒｙ−Ｓｃａｎ−Ｔｅ
ｓｔｖｅｒｆａｈｒｅｎ）の枠内で，マイクロコントロ
ーラの機能を検査することができる。
クロコントローラが搭載されるので，マイクロコントロ
ーラの機能テストを，より広範に検査しなければならな
い。高集積のマイクロコントローラ内のマイクロプロセ
ッサは，ＪＴＡＧ（Ｊｏｉｎｔ−Ｅｕｒｏｐｅａｎ−Ｔ
ｅｓｔ−Ａｃｔｉｏｎ−Ｇｒｏｕｐ）−インターフェイ
スを有し，ＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ−ｏｆ−Ｅｌ
ｅｃｔｒｉｃａｌ−ａｎｄ−Ｅｌｅｃｔｒｏｎｉｃ−Ｅ
ｎｇｉｎｅｅｒｓ）基準１１４９に基づくバウンダリス
キャンテスト方法（Ｂｏｕｎｄａｒｙ−Ｓｃａｎ−Ｔｅ
ｓｔｖｅｒｆａｈｒｅｎ）の枠内で，マイクロコントロ
ーラの機能を検査することができる。
【００２７】当然ながら，制御装置は使用準備完了した
状態では，ハウジング内に配置されているため，制御装
置のマイクロプロセッサのＪＴＡＧインターフェイスは
外部から自由にアクセスすることはできない。したがっ
て，バウンダリスキャンテスト方法を実施するためのＪ
ＴＡＧテスターのハードウェアアダプタを接続させるこ
とはできない。かかる理由から，本発明は，マイクロプ
ロセッサ１を駆動する新規かつ改良された方法を提案す
る。
状態では，ハウジング内に配置されているため，制御装
置のマイクロプロセッサのＪＴＡＧインターフェイスは
外部から自由にアクセスすることはできない。したがっ
て，バウンダリスキャンテスト方法を実施するためのＪ
ＴＡＧテスターのハードウェアアダプタを接続させるこ
とはできない。かかる理由から，本発明は，マイクロプ
ロセッサ１を駆動する新規かつ改良された方法を提案す
る。
【００２８】（第１の実施の形態）まず，図１を参照し
ながら，第１の実施の形態について説明する。図１は，
第１の実施の形態にかかるマイクロコントローラのマイ
クロプロセッサの構成を示すブロック図である。
ながら，第１の実施の形態について説明する。図１は，
第１の実施の形態にかかるマイクロコントローラのマイ
クロプロセッサの構成を示すブロック図である。
【００２９】まず，図１に示すように，マイクロコント
ローラのマイクロプロセッサ１は，マイクロコントロー
ラの複数の半導体回路素子の１つである。また，マイク
ロコントローラは，車両の制御装置の構成部分である。
かかる制御装置は，所定の車両機能（例えば内燃機関，
トランスミッション，ブレーキ，シャーシ，走行動特性
又は車両室内の暖房／空調）を，開ループあるいは閉ル
ープ制御する。
ローラのマイクロプロセッサ１は，マイクロコントロー
ラの複数の半導体回路素子の１つである。また，マイク
ロコントローラは，車両の制御装置の構成部分である。
かかる制御装置は，所定の車両機能（例えば内燃機関，
トランスミッション，ブレーキ，シャーシ，走行動特性
又は車両室内の暖房／空調）を，開ループあるいは閉ル
ープ制御する。
【００３０】マイクロプロセッサ１のＪＴＡＧインター
フェイス２は，ピン３を介して接触される。ピン３に
は，従来技術によれば，ＪＴＡＧテスターのハードウェ
アアダプタ（図示せず）が接続される。
フェイス２は，ピン３を介して接触される。ピン３に
は，従来技術によれば，ＪＴＡＧテスターのハードウェ
アアダプタ（図示せず）が接続される。
【００３１】車両の制御装置においても，バウンダリス
キャンテスト方法の利点を利用するために，本実施形態
においては，ＪＴＡＧインターフェイスをマイクロプロ
セッサ１上で実行可能なテストルーチンから駆動できる
構成される。
キャンテスト方法の利点を利用するために，本実施形態
においては，ＪＴＡＧインターフェイスをマイクロプロ
セッサ１上で実行可能なテストルーチンから駆動できる
構成される。
【００３２】マイクロプロセッサ１は，通常の入出力
（ＩＯ）ポート機能を具備するパッドセル４を有する。
かかるパッドセル４は，入力インバータあるいは出力ド
ライバとして，マイクロプロセッサ１のために動作す
る。また，パッドセル４は，マイクロプロセッサ１上で
実行可能なテストルーチンにより，入力ポートあるいは
出力ポートとして接続することができる。
（ＩＯ）ポート機能を具備するパッドセル４を有する。
かかるパッドセル４は，入力インバータあるいは出力ド
ライバとして，マイクロプロセッサ１のために動作す
る。また，パッドセル４は，マイクロプロセッサ１上で
実行可能なテストルーチンにより，入力ポートあるいは
出力ポートとして接続することができる。
【００３３】マイクロプロセッサ１の所定のパッドセル
４ａからは，配線５がＪＴＡＧインターフェイス２のピ
ン３まで延在している。テストデータ電流は，配線５を
介して，パッドセル４ａからピン３（テストデータ，Ｉ
ｎ，ＴＤＩ）に伝達される。同様に，ＪＴＡＧインター
フェイス２のピン（テストデータ，Ｏｕｔ，ＴＤＯ）の
ピン３に印加される値を，配線５を介して，パッドセル
４ａにより読み込むことができる。
４ａからは，配線５がＪＴＡＧインターフェイス２のピ
ン３まで延在している。テストデータ電流は，配線５を
介して，パッドセル４ａからピン３（テストデータ，Ｉ
ｎ，ＴＤＩ）に伝達される。同様に，ＪＴＡＧインター
フェイス２のピン（テストデータ，Ｏｕｔ，ＴＤＯ）の
ピン３に印加される値を，配線５を介して，パッドセル
４ａにより読み込むことができる。
【００３４】ＪＴＡＧインターフェイス２のピン３は，
テストルーチンにより，テストルーチン内で決定された
テストシーケンスに応じてセット及び／又は読み出すこ
とができる。出力ドライバとして接続されているパッド
セル４ａを介して，予め設定されたテストデータ電流を
ＪＴＡＧインターフェイス２を介してマイクロプロセッ
サ１あるいはマイクロコントローラに伝達することがで
きる。
テストルーチンにより，テストルーチン内で決定された
テストシーケンスに応じてセット及び／又は読み出すこ
とができる。出力ドライバとして接続されているパッド
セル４ａを介して，予め設定されたテストデータ電流を
ＪＴＡＧインターフェイス２を介してマイクロプロセッ
サ１あるいはマイクロコントローラに伝達することがで
きる。
【００３５】このとき，例えばテストアダプタ（図示せ
ず）によりアクセスできるマイクロコントローラのイン
ターフェイス（図示せず）のピンにおいて，印加されて
いるレベルを測定することができる。マイクロコントロ
ーラのインターフェイスのかかるテストピンに印加され
ているレベルは，テストルーチンによりＪＴＡＧインタ
ーフェイス２のピン３（ＴＤＩ）を介してマイクロプロ
セッサ１あるいはマイクロコントローラへ与えられる，
テストデータ電流並びにマイクロコントローラの機能可
能性に依存する。
ず）によりアクセスできるマイクロコントローラのイン
ターフェイス（図示せず）のピンにおいて，印加されて
いるレベルを測定することができる。マイクロコントロ
ーラのインターフェイスのかかるテストピンに印加され
ているレベルは，テストルーチンによりＪＴＡＧインタ
ーフェイス２のピン３（ＴＤＩ）を介してマイクロプロ
セッサ１あるいはマイクロコントローラへ与えられる，
テストデータ電流並びにマイクロコントローラの機能可
能性に依存する。
【００３６】一方，入力ドライバとして接続されるパッ
ドセル４ａを介して，ＪＴＡＧインターフェイス２のピ
ン３に印加されている値を読み出すことができる。読ま
れた値は，その後すぐに処理されるか，あるいは後から
処理するためにまず一時的に格納することができる。パ
ッドセル４ａの少なくとも１つが入力ドライバとして接
続されている場合には，テストアダプタによりマイクロ
コントローラのインターフェイスを介して所定の値を，
マイクロコントローラあるいはマイクロプロセッサ１に
印加することができる。ＪＴＡＧインターフェイス２の
ピン３（ＤＯ）に印加されている値は，マイクロコント
ローラのインターフェイスに印加されている値及びマイ
クロコントローラの機能可能性に依存する。
ドセル４ａを介して，ＪＴＡＧインターフェイス２のピ
ン３に印加されている値を読み出すことができる。読ま
れた値は，その後すぐに処理されるか，あるいは後から
処理するためにまず一時的に格納することができる。パ
ッドセル４ａの少なくとも１つが入力ドライバとして接
続されている場合には，テストアダプタによりマイクロ
コントローラのインターフェイスを介して所定の値を，
マイクロコントローラあるいはマイクロプロセッサ１に
印加することができる。ＪＴＡＧインターフェイス２の
ピン３（ＤＯ）に印加されている値は，マイクロコント
ローラのインターフェイスに印加されている値及びマイ
クロコントローラの機能可能性に依存する。
【００３７】バウンダリスキャンテスト方法を使用する
ことにより，制御装置製造の際に，より高いテストカバ
リング（品質向上）を得ることができる。さらに，従来
では制御装置の機能検査に必要な幾つかの機能テスト
が，バウンダリスキャンテスト方法により代用されて省
略できるので，テスト時間を短縮することができる（コ
スト削減）。
ことにより，制御装置製造の際に，より高いテストカバ
リング（品質向上）を得ることができる。さらに，従来
では制御装置の機能検査に必要な幾つかの機能テスト
が，バウンダリスキャンテスト方法により代用されて省
略できるので，テスト時間を短縮することができる（コ
スト削減）。
【００３８】次に，図２に基づいて，本実施形態にかか
る第１の実施の形態にかかるマイクロプロセッサのＪＴ
ＡＧインターフェイスの駆動方法を説明する。なお，図
２は，第１の実施の形態にかかるマイクロプロセッサの
ＪＴＡＧインターフェイスの駆動方法を説明するための
フローチャートである。
る第１の実施の形態にかかるマイクロプロセッサのＪＴ
ＡＧインターフェイスの駆動方法を説明する。なお，図
２は，第１の実施の形態にかかるマイクロプロセッサの
ＪＴＡＧインターフェイスの駆動方法を説明するための
フローチャートである。
【００３９】まず，図２に示すように，ステップＳ１１
で，処理が開始される（ステップＳ１１）。このテスト
開始時に，マイクロコントローラは，ＪＴＡＧテストモ
ードに切り換えられる。ＪＴＡＧインターフェイス２を
駆動するテストルーチンは，マイクロプロセッサ１の内
部又は外部メモリ１１内に格納されている。
で，処理が開始される（ステップＳ１１）。このテスト
開始時に，マイクロコントローラは，ＪＴＡＧテストモ
ードに切り換えられる。ＪＴＡＧインターフェイス２を
駆動するテストルーチンは，マイクロプロセッサ１の内
部又は外部メモリ１１内に格納されている。
【００４０】次いで，ステップＳ１２で，実施するテス
トルーチンが，メモリ１１からマイクロプロセッサ１の
フラッシュメモリにロードされる（ステップＳ１２）。
その後，ステップＳ１３で，マイクロプロセッサ１内で
のテストルーチンの実施の枠内で，パッドセル４ａがバ
ウンダリテストスキャン方法のテストシーケンスに応じ
て，入力ポート及び／又は出力ポートとして駆動される
（ステップＳ１３）。
トルーチンが，メモリ１１からマイクロプロセッサ１の
フラッシュメモリにロードされる（ステップＳ１２）。
その後，ステップＳ１３で，マイクロプロセッサ１内で
のテストルーチンの実施の枠内で，パッドセル４ａがバ
ウンダリテストスキャン方法のテストシーケンスに応じ
て，入力ポート及び／又は出力ポートとして駆動される
（ステップＳ１３）。
【００４１】さらに，ステップＳ１４で，パッドセル４
ａを介して所定のテストデータ電流が，ＪＴＡＧインタ
ーフェイス２のピン３に印加される（ステップＳ１
４）。なお，かかるテストデータ電流は，制御装置のピ
ンに印加されるのが好ましい。
ａを介して所定のテストデータ電流が，ＪＴＡＧインタ
ーフェイス２のピン３に印加される（ステップＳ１
４）。なお，かかるテストデータ電流は，制御装置のピ
ンに印加されるのが好ましい。
【００４２】テストデータ電流は，同様にバウンダリス
キャンテスト方法のテストシーケンスに依存する。テス
トデータ電流により，様々なテストデータパターンをマ
イクロプロセッサ１あるいはマイクロコントローラに印
加することができる。さらに，ＪＴＡＧ機能性を有する
他のチップ（ＣＩＣｓ）をマイクロコントローラと接続
する（及びテストする）こともできる。
キャンテスト方法のテストシーケンスに依存する。テス
トデータ電流により，様々なテストデータパターンをマ
イクロプロセッサ１あるいはマイクロコントローラに印
加することができる。さらに，ＪＴＡＧ機能性を有する
他のチップ（ＣＩＣｓ）をマイクロコントローラと接続
する（及びテストする）こともできる。
【００４３】次いで，ステップＳ１５で，パッドセル４
ａが入力ポートとして駆動される場合には，マイクロコ
ントローラのインターフェイスのピンに，所定の値が印
加される（ステップＳ１５）。このとき，ＪＴＡＧイン
ターフェイスのピン３に印加されている値が，パッドセ
ル４ａを介してマイクロプロセッサ１へ読み込まれる。
ａが入力ポートとして駆動される場合には，マイクロコ
ントローラのインターフェイスのピンに，所定の値が印
加される（ステップＳ１５）。このとき，ＪＴＡＧイン
ターフェイスのピン３に印加されている値が，パッドセ
ル４ａを介してマイクロプロセッサ１へ読み込まれる。
【００４４】一方，パッドセル４ａが出力ポートとして
駆動されている場合には，ステップＳ１５で，所定の値
がＪＴＡＧインターフェイスのピン３に印加される（ス
テップＳ１５）。このとき，マイクロコントローラのイ
ンターフェイスのピンに印加されているレベルが読まれ
る。
駆動されている場合には，ステップＳ１５で，所定の値
がＪＴＡＧインターフェイスのピン３に印加される（ス
テップＳ１５）。このとき，マイクロコントローラのイ
ンターフェイスのピンに印加されているレベルが読まれ
る。
【００４５】上記ステップＳ１５における所定の値をマ
イクロコントローラのインターフェイスに印加し，ある
いはマイクロコントローラのインターフェイスに印加さ
れているレベルを読み出すことは，例えばインターフェ
イスに接続されているテストアダプタにより行われる。
イクロコントローラのインターフェイスに印加し，ある
いはマイクロコントローラのインターフェイスに印加さ
れているレベルを読み出すことは，例えばインターフェ
イスに接続されているテストアダプタにより行われる。
【００４６】その後，ステップＳ１６で，バウンダリス
キャンテスト方法のテストシーケンスの次のテスト工程
が選択される（ステップＳ１６）。次いで，ステップＳ
１７で，バウンダリスキャンテスト方法の全てのテスト
工程が実行されたか否かが判断される（ステップＳ１
７）。全てのテスト工程が実行されていないと判断され
る場合には，ステップＳ１３に移行して，再度処理が実
行される。
キャンテスト方法のテストシーケンスの次のテスト工程
が選択される（ステップＳ１６）。次いで，ステップＳ
１７で，バウンダリスキャンテスト方法の全てのテスト
工程が実行されたか否かが判断される（ステップＳ１
７）。全てのテスト工程が実行されていないと判断され
る場合には，ステップＳ１３に移行して，再度処理が実
行される。
【００４７】一方，バウンダリスキャンテスト方法の全
のテスト工程が実行されたと判断される場合には，ステ
ップＳ１８に移行し，処理が終了する（ステップＳ１
８）。なお，ＪＴＡＧテストモードは，ＴＲＳＴポート
３ａ（図１を参照）をアクティブにすることにより終了
する。
のテスト工程が実行されたと判断される場合には，ステ
ップＳ１８に移行し，処理が終了する（ステップＳ１
８）。なお，ＪＴＡＧテストモードは，ＴＲＳＴポート
３ａ（図１を参照）をアクティブにすることにより終了
する。
【００４８】以上，本発明に係る好適な実施の形態につ
いて説明したが，本発明はかかる構成に限定されない。
当業者であれば，特許請求の範囲に記載された技術思想
の範囲内において，各種の修正例および変更例を想定し
得るものであり，それらの修正例および変更例について
も本発明の技術範囲に包含されるものと了解される。
いて説明したが，本発明はかかる構成に限定されない。
当業者であれば，特許請求の範囲に記載された技術思想
の範囲内において，各種の修正例および変更例を想定し
得るものであり，それらの修正例および変更例について
も本発明の技術範囲に包含されるものと了解される。
【００４９】
【発明の効果】バウンダリスキャンテスト方法を使用す
ることにより，制御装置製造の際に，より高いテストカ
バリング（品質向上）を得ることができる。さらに，従
来では制御装置の機能検査に必要な幾つかの機能テスト
が，バウンダリスキャンテスト方法により代用されて省
略できるので，テスト時間を短縮することができる（コ
スト削減）。
ることにより，制御装置製造の際に，より高いテストカ
バリング（品質向上）を得ることができる。さらに，従
来では制御装置の機能検査に必要な幾つかの機能テスト
が，バウンダリスキャンテスト方法により代用されて省
略できるので，テスト時間を短縮することができる（コ
スト削減）。
【図１】第１の実施の形態にかかるマイクロコントロー
ラのマイクロプロセッサを示すブロック図である。
ラのマイクロプロセッサを示すブロック図である。
【図２】第１の実施の形態にかかるマイクロプロセッサ
のＪＴＡＧインターフェイスの駆動方法を説明するため
のフローチャートである。
のＪＴＡＧインターフェイスの駆動方法を説明するため
のフローチャートである。
１ マイクロプロセッサ ２ ＪＴＡＧインターフェイス ３ ピン ４ パッドセル ５ 配線
フロントページの続き (72)発明者 クラウス メスナー ドイツ連邦共和国 75228 イスプリンゲ ン， シュヴァルツヴァルトシュトラーセ 16 (72)発明者 アクセル アウエ ドイツ連邦共和国 70825 コルンタール −ミュンヒンゲン， トーマス−マン−シ ュトラーセ 30
Claims (13)
- 【請求項１】 ＩＥＥＥ基準１１４９に基づくバウンダ
リスキャンテスト方法を使用して，マイクロコントロー
ラ内のマイクロプロセッサのＪＴＡＧインタフェースを
駆動する方法であって，前記マイクロプロセッサのＪＴ
ＡＧ−インターフェイスが，前記マイクロプロセッサ上
で実行可能なテストルーチンから駆動される，ことを特
徴とするマイクロプロセッサのＪＴＡＧインターフェイ
スの駆動方法。 - 【請求項２】 前記マイクロプロセッサの入出力ポート
は，前記ＪＴＡＧインターフェイスのピンと接続されて
おり，前記ＪＴＡＧインターフェイスのピンは，テスト
ルーチンにより前記入出力ポートを介して駆動される，
ことを特徴とする請求項１に記載のマイクロプロセッサ
のＪＴＡＧインターフェイスの駆動方法。 - 【請求項３】 前記ＪＴＡＧインターフェイスのピン
が，テストルーチンにより，テストルーチン内で決定さ
れたテストシーケンスに応じてセット及び／又は読まれ
る，ことを特徴とする請求項１又は２に記載のマイクロ
プロセッサのＪＴＡＧインターフェイスの駆動方法。 - 【請求項４】 前記バウンダリスキャンテスト方法にお
いて，前記テストルーチンでは，前記ＪＴＡＧインター
フェイスのテストデータ電流が使用される，ことを特徴
とする請求項１，２あるいは３項のうちいずれか１項に
記載のマイクロプロセッサのＪＴＡＧインターフェイス
の駆動方法。 - 【請求項５】 前記マイクロプロセッサの入出力ポート
が，テストルーチンにより予め設定された期間，出力ポ
ートとして，かつハイに切り換えられ，マイクロプロセ
ッサのインターフェイスに印加されているレベルが測定
される，ことを特徴とする請求項２，３あるいは４項の
うちいずれか１項に記載のマイクロプロセッサのＪＴＡ
Ｇインターフェイスの駆動方法。 - 【請求項６】 前記マイクロプロセッサの入出力ポート
が，前記テストルーチンにより予め設定された期間，入
力ポートとして切り換えられ，決定されたテストシーケ
ンスに応じて定められた値が，マイクロコントローラの
インターフェイスに印加される，ことを特徴とする請求
項２，３，４あるいは５項のうちいずれか１項に記載の
マイクロプロセッサのＪＴＡＧインターフェイスの駆動
方法。 - 【請求項７】 ＪＴＡＧインターフェイスのピンに印加
されている値が，マイクロプロセッサの入出力ポートを
介して読み出されて，マイクロコントローラのメモリ領
域に格納される，ことを特徴とする請求項６に記載のマ
イクロプロセッサのＪＴＡＧインターフェイスの駆動方
法。 - 【請求項８】 前記メモリ領域に格納されている値が，
マイクロコントローラのインターフェイスを介して読み
出される，ことを特徴とする請求項７に記載のマイクロ
プロセッサのＪＴＡＧインターフェイスの駆動方法。 - 【請求項９】 前記マイクロプロセッサのＪＴＡＧイン
ターフェイスの駆動方法は，車両の制御装置のマイクロ
コントローラを検査するために使用される，ことを特徴
とする請求項１，２，３，４，５，６，７あるいは８項
のうちいずれか１項に記載のマイクロプロセッサのＪＴ
ＡＧインターフェイスの駆動方法。 - 【請求項１０】 ＩＥＥＥ基準１１４９に基づくバウン
ダリスキャンテスト方法の枠内で，マイクロプロセッサ
のＪＴＡＧインターフェイスを介して駆動可能な，少な
くとも１つのマイクロプロセッサを具備するマイクロコ
ントローラであって，前記マイクロコントローラは，少
なくとも１つのマイクロプロセッサが，マイクロプロセ
ッサ上で実行可能なテストルーチンにより，マイクロプ
ロセッサのＪＴＡＧインターフェイスを駆動する手段を
有する，ことを特徴とするマイクロコントローラ。 - 【請求項１１】 前記駆動手段は，前記マイクロプロセ
ッサのパッドセルと，前記パッドセルから前記ＪＴＡＧ
インターフェイスのピンまでの接続導線とを有し，前記
パッドセルは入出力ポート機能を有する，ことを特徴と
する請求項１０に記載のマイクロコントローラ。 - 【請求項１２】 前記マイクロコントローラは，インタ
ーフェイスを有しており，前記インターフェイスは，前
記マイクロコントローラの外部から印加されているレベ
ルが測定可能であり，あるいはそのインターフェイスに
所定値を印加可能である，ことを特徴とする請求項１０
又は１１に記載のマイクロコントローラ。 - 【請求項１３】 前記請求項１０〜１２のうちいずれか
１項に記載のマイクロコントローラを有し，かつ請求項
１〜９のうちいずれか１項に記載のマイクロプロセッサ
のＪＴＡＧインターフェイスの駆動方法を実施する，車
両の制御装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10000785.6 | 2000-01-11 | ||
| DE10000785A DE10000785A1 (de) | 2000-01-11 | 2000-01-11 | Verfahren zum Ansteuern einer JTAG-Schnittstelle eines Mikroprozessors eines Mikrocontrollers auf dem eine JTAG-Schnittstelle implementiert ist und Mikrocontroller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001242225A true JP2001242225A (ja) | 2001-09-07 |
Family
ID=7627151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001003390A Withdrawn JP2001242225A (ja) | 2000-01-11 | 2001-01-11 | マイクロプロセッサのｊｔａｇインターフェイスの駆動方法，当該マイクロプロセッサを有するマイクロコントローラ及び制御装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20010023490A1 (ja) |
| JP (1) | JP2001242225A (ja) |
| DE (1) | DE10000785A1 (ja) |
| IT (1) | ITMI20010004A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG117428A1 (en) * | 2002-11-07 | 2005-12-29 | Mrd Technologies Pte Ltd | Method and apparatus for loading boot code |
| US20040158784A1 (en) * | 2003-02-06 | 2004-08-12 | Transwitch Corporation | Microprocessor based self-diagnostic port |
| US7930162B1 (en) | 2008-05-05 | 2011-04-19 | Xilinx, Inc. | Accelerating hardware co-simulation using dynamic replay on first-in-first-out-driven command processor |
| US10046144B2 (en) * | 2013-08-03 | 2018-08-14 | Merit Medical Systems, Inc. | Methods of resetting inflation devices |
| EP3027245B1 (en) | 2013-08-03 | 2022-06-15 | Merit Medical Systems, Inc. | Inflation kit for medical device |
| US10033027B2 (en) | 2015-03-04 | 2018-07-24 | Merit Medical Systems, Inc. | Pull tab assemblies for transitionally interrupting an electrical connection with a battery |
| DE102016203270B3 (de) | 2016-02-29 | 2017-08-10 | Infineon Technologies Ag | Mikrocontroller und Verfahren zum Testen eines Mikrocontrollers |
| US11009547B2 (en) * | 2018-12-06 | 2021-05-18 | Super Micro Computer, Inc. | Device and method for testing a computer system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5003286A (en) * | 1989-08-07 | 1991-03-26 | Motorola, Inc. | Binary magnitude comparator with asynchronous compare operation and method therefor |
| DE69130147T2 (de) * | 1990-10-03 | 1999-04-01 | Aisin Seiki | Automatisches Steuersystem für Seitenführung |
| US5434804A (en) * | 1993-12-29 | 1995-07-18 | Intel Corporation | Method and apparatus for synchronizing a JTAG test control signal to an on-chip clock signal |
| US5724505A (en) * | 1996-05-15 | 1998-03-03 | Lucent Technologies Inc. | Apparatus and method for real-time program monitoring via a serial interface |
| US6408413B1 (en) * | 1998-02-18 | 2002-06-18 | Texas Instruments Incorporated | Hierarchical access of test access ports in embedded core integrated circuits |
| US6560740B1 (en) * | 1999-08-03 | 2003-05-06 | Advanced Micro Devices, Inc. | Apparatus and method for programmable built-in self-test and self-repair of embedded memory |
-
2000
- 2000-01-11 DE DE10000785A patent/DE10000785A1/de not_active Withdrawn
-
2001
- 2001-01-02 IT IT2001MI000004A patent/ITMI20010004A1/it unknown
- 2001-01-11 JP JP2001003390A patent/JP2001242225A/ja not_active Withdrawn
- 2001-01-11 US US09/758,675 patent/US20010023490A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| DE10000785A1 (de) | 2001-07-12 |
| ITMI20010004A1 (it) | 2002-07-02 |
| ITMI20010004A0 (it) | 2001-01-02 |
| US20010023490A1 (en) | 2001-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6122762A (en) | Memory interface device and method for supporting debugging | |
| US11181578B2 (en) | Operating addressable circuit inputting separate data/address signals from data input apparatus | |
| US5819025A (en) | Method of testing interconnections between integrated circuits in a circuit | |
| JP2002267721A (ja) | Ｃｐｕ内蔵ｒａｍ混載ｌｓｉのテスト装置および方法 | |
| JPH10269103A (ja) | 製造テスト・システム | |
| JP2001242225A (ja) | マイクロプロセッサのｊｔａｇインターフェイスの駆動方法，当該マイクロプロセッサを有するマイクロコントローラ及び制御装置 | |
| EP0849678B1 (en) | A system and method for testing electronic devices | |
| US7263640B2 (en) | LSI, test pattern generating method for scan path test, LSI inspecting method, and multichip module | |
| JP3200565B2 (ja) | マイクロプロセッサおよびその検査方法 | |
| US6151693A (en) | Automated method of burn-in and endurance testing for embedded EEPROM | |
| KR100505661B1 (ko) | 반도체 테스트 장치 및 그 구동방법 | |
| KR200221586Y1 (ko) | 전자장비 점검장치 | |
| JPH04155278A (ja) | Ｌｓｉテスタ | |
| EP0768538B2 (en) | Method and tester for applying a pulse trigger to a unit to be triggered | |
| JP2595263B2 (ja) | テストパターン自動作成方式 | |
| JPH1153212A (ja) | マイクロコンピュータの検査方法 | |
| JPH02148229A (ja) | Ｃｐｕを含む電子機器の自己診断システム | |
| JP2006349464A (ja) | 半導体集積回路 | |
| JPH06222946A (ja) | 集積回路およびその試験方法 | |
| JPS60147127A (ja) | 内部信号テスト回路付集積回路 | |
| JPS6011941A (ja) | デ−タ処理装置 | |
| JP2006208054A (ja) | 機能検査方法 | |
| JP2000258504A (ja) | 半導体装置検査回路 | |
| JPH05114639A (ja) | 半導体集積回路 | |
| JPH05128015A (ja) | デイレイ試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080401 |