JP2001237447A

JP2001237447A - 光電変換素子及びその製造方法

Info

Publication number: JP2001237447A
Application number: JP2000047023A
Authority: JP
Inventors: Takuro Nakamura; 卓郎中邑; Atsushi Sakai; 淳阪井
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2000-02-24
Filing date: 2000-02-24
Publication date: 2001-08-31

Abstract

(57)【要約】【課題】素子特性の向上及び小型化を図れ且つ製造工程
の安定化を図れる光電変換素子及びその製造方法を提供
する。【解決手段】絶縁性基板１の一表面上に下部電極２が形
成され、下部電極２上にｐ形ａ−Ｓｉ層３１、ｉ形ａ−
Ｓｉ層３２、ｎ形ａ−Ｓｉ層３３からなる半導体薄膜３
が形成されている。絶縁性基板１の上記一表面側には、
下部電極２及び半導体薄膜３を覆うように絶縁膜５が形
成されている。絶縁膜５において半導体薄膜３上の部位
に掘込部５ａが開孔されており、該掘込部５ａを埋め込
むように上部電極４が形成されている。上部電極４は、
半導体薄膜３の側面に形成された絶縁膜５の側方を通っ
て絶縁性基板１上の絶縁膜５上まで延設された引出部４
ａを有する。また、絶縁性基板１の上記一表面側には、
絶縁膜５及び上部電極４を覆うように保護膜６が形成さ
れている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光電変換素子及び
その製造方法に関するものである。

【０００２】

【従来の技術】従来より、ｐｉｎ構造の半導体薄膜を有
する光電変換素子として、太陽電池や光センサなどが広
く知られている。この種の半導体薄膜の材料としては、
アモルファスシリコン（ａ−Ｓｉ）、アモルファスシリ
コン系合金等が用いられている。ここに、アモルファス
シリコン系合金としては、アモルファスシリコンカーバ
イド（ａ−ＳｉＣ）、アモルファスシリコンゲルマニウ
ム（ａ−ＳｉＧｅ）、アモルファスシリコン錫（ａ−Ｓ
ｉＳｎ）等が用いられている。

【０００３】この種の光電変換素子は、例えば図３２に
示すように、絶縁性基板１上にパターニングされた下部
電極２が形成され、下部電極２上に半導体薄膜３が形成
され、半導体薄膜３上に上部電極４が形成されており、
下部電極２と上部電極４とのうちの少なくとも一方が光
を透過する透明電極により構成され、絶縁性基板１側か
ら光を入射させる場合には下部電極２が透明電極により
構成され、絶縁性基板１が光を透過する材料により構成
される。また、上部電極４側から光を入射させる場合に
は上部電極４が透明電極により構成される。

【０００４】ここにおいて、半導体薄膜３は端部が絶縁
性基板１上に形成され、上部電極４は半導体薄膜３の側
面の一部を覆う形で絶縁性基板１上まで延設される引出
部４ａを備えている。また、半導体薄膜３は、ｐ形ａ−
Ｓｉ層よりなるｐ層３１、ｉ形ａ−Ｓｉ層よりなるｉ層
３２、ｎ形ａ−Ｓｉ層よりなるｎ層３３が積層されてい
る。なお、図３２における半導体薄膜３は、ｐ層３１、
ｉ層３２、ｎ層３３の順に積層してあるが、ｎ層３３、
ｉ層３２、ｐ層３１の順に積層されているものもある。

【０００５】

【発明が解決しようとする課題】ところで、半導体薄膜
３はｐ層３１及びｎ層３３の導電率がｉ層３２の導電率
に比べて高いが、上記従来構成では、図３３中に一点鎖
線で囲んだ領域のように半導体薄膜３の端部において下
部電極２と上部電極４の引出部４ａとの間にｐ層３１の
みが介在する領域が存在するので、この領域で下部電極
２と上部電極４との間にリークが発生してしまい、素子
のサイズを小さくしていくにつれて両電極２，４間の距
離が短くなり、両電極２，４間にリーク電流が流れ、光
起電力及び光電流が低下し、光電変換素子の特性が悪化
してしまうという不具合があった。

【０００６】ここに、ｐ層３１としてｐ形ａ−Ｓｉ層に
比べて室温での導電率が低いｐ形ａ−ＳｉＣ層を用いた
光電変換素子もあるが、ｐ形ａ−ＳｉＣの温度係数が大
きく高温での導電率が高くなるので、温度が上昇するに
つれて両電極２，４間のリーク電流が大きくなり、素子
特性の温度依存性が大きくなるという不具合があった。

【０００７】この種の不具合を解決するものとしは、特
開昭５８−１１８１６５号公報に提案された図３４に示
す構造のものが知られている。図３４に示す構造の光電
変換素子は、図３４における半導体薄膜３の右端部にお
いて半導体薄膜３の側面及び下部電極２の側面をシリコ
ン酸化膜からなる絶縁膜５により覆っているので、両電
極２，４間にリーク電流が流れるのを防止することがで
きる。

【０００８】しかしながら、図３４に示す構造の光電変
換素子では、その製造工程において、フォトリソグラフ
ィ技術及びエッチング技術を利用して上部電極４や絶縁
膜５をパターニングするにあたって、上部電極４や絶縁
膜５をウエットエッチング若しくはドライエッチングに
よって加工する場合、その下の層もエッチングされてし
まうという不具合があった。例えば、シリコン基板と該
シリコン基板上に形成されたシリコン酸化膜とで絶縁性
基板１を構成した光電変換素子では、上記絶縁膜５をパ
ターニングするエッチングのオーバーエッチング時に、
絶縁性基板１のシリコン酸化膜がエッチングされてしま
うという不具合があった。

【０００９】また、図３４に示す構造の光電変換素子で
は、下部電極２が上部電極４のエッチングに用いるエッ
チング液によってエッチングされてしまう材料により形
成されていると、上部電極４をパターニングするエッチ
ングのオーバーエッチング時に、下部電極２がエッチン
グされてしまうという不具合があった。

【００１０】要するに、図３４に示す構造の光電変換素
子では、工程的に不安定な工程があるという不具合があ
った。

【００１１】本発明は上記事由に鑑みて為されたもので
あり、その目的は、素子特性の向上及び小型化を図れ且
つ製造工程の安定化を図れる光電変換素子及びその製造
方法を提供することにある。

【００１２】

【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、図１２及び図１３に示すよう
に、絶縁性基板１と、絶縁性基板１の一表面上に形成さ
れた下部電極２と、下部電極２上に形成され少なくとも
ｐ層３１、ｉ層３２、ｎ層３３の３層からなる半導体薄
膜３と、絶縁性基板１の上記一表面側で下部電極２及び
上記半導体薄膜３を覆うように形成された絶縁膜５と、
上記絶縁膜５において上記半導体薄膜３上及び下部電極
２上それぞれに開孔された掘込部５ａ，５ｂと、上記絶
縁膜５において上記半導体薄膜３上に開孔された掘込部
５ａを埋め込む形で上記半導体薄膜３上に形成され上記
半導体薄膜３の側方を通って延設された引出部４ａを有
する上部電極４とを備え、上記半導体薄膜３の側面と上
部電極４の引出部４ａとの間に上記絶縁膜５の一部が介
在してなることを特徴とするものであり、上記半導体薄
膜３の側面と上部電極４との間に絶縁膜５が形成されて
いることにより、上部電極４と下部電極２との間で上記
半導体薄膜３の横方向にリーク電流が流れるのを防止す
ることができて素子特性を向上させることができるとと
もに小型化を図ることができ、また、上部電極４のパタ
ーニング時に下部電極２や絶縁性基板１などがエッチン
グされないような工程を実現可能であり、製造工程の安
定化を図ることができる。

【００１３】請求項２の発明は、請求項１の発明におい
て、図１４及び図１５（図２１及び図２２）に示すよう
に、上記絶縁性基板１上において上記下部電極２と離間
して形成された出力用電極２０を備え、上記絶縁膜５が
出力用電極２０上まで形成され、上記絶縁膜５に設けた
接続孔５ｃを通して上記上部電極４と出力用電極２０と
が接続されているので、上部電極４に接続された出力用
電極２０と下部電極２とを同じ材料により形成すること
ができる。

【００１４】請求項３の発明は、請求項１または請求項
２の発明において、図１６及び図１７、あるいは図１８
ないし図２０に示すように、上記絶縁性基板１の上記一
表面側に上記下部電極２、上記半導体薄膜３、上記上部
電極４の組が複数組形成され、隣り合う組の一方の組の
下部電極２上の上記絶縁膜５に設けた接続孔５ｅを通し
て他方の組の上部電極４が接続されているので、上記下
部電極２、上記半導体薄膜３、上記上部電極４の組が直
列接続された光電変換素子を実現できる。

【００１５】請求項４の発明は、請求項１記載の光電変
換素子の製造方法であって、図２３に示すように上記絶
縁性基板１の上記一表面側に上記下部電極２及び上記半
導体薄膜３を形成した後に、図２４に示すように上記絶
縁性基板１の上記一表面側の全面に絶縁膜５を形成し、
上記絶縁膜５において上記半導体薄膜３上及び上記下部
電極２上それぞれに上記堀込部５ａ，５ｂを開孔した後
に、図１２に示すように上記絶縁膜５において上記半導
体薄膜３上に開孔された堀込部５ａが埋め込まれるよう
に上記上部電極４を形成することを特徴とし、上部電極
４のパターニング時に下部電極２や絶縁性基板１などが
エッチングされないので、安定な工程で製造することが
でき、また、上記半導体薄膜３の側面と上部電極４との
間に絶縁膜５が形成されるので、上部電極４と下部電極
２との間で上記半導体薄膜３の横方向にリーク電流が流
れるのを防止することができ素子特性の向上及び小型化
が可能な光電変換素子を提供することができる。

【００１６】請求項５の発明は、請求項１記載の光電変
換素子の製造方法であって、図２３に示すように上記絶
縁性基板１の上記一表面側に上記下部電極２及び上記半
導体薄膜を形成した後に、上記絶縁性基板１の上記一表
面側の全面に上記絶縁膜５を形成し、上記絶縁膜５のう
ち上記半導体薄膜３上に上記掘込部５ａを開孔した後
に、上記掘込部５ａが埋め込まれるように上記上部電極
４を形成し、その後、図１２に示すように上記絶縁膜５
のうち上記下部電極２上に掘込部５ｂを開孔することを
特徴とし、上部電極４のパターニング時に下部電極２や
絶縁性基板１などがエッチングされないので、安定な工
程で製造することができ、また、上記半導体薄膜３の側
面と上部電極４との間に絶縁膜５が形成されるので、上
部電極４と下部電極２との間で上記半導体薄膜３の横方
向にリーク電流が流れるのを防止することができ素子特
性の向上及び小型化が可能な光電変換素子を提供するこ
とができる。

【００１７】請求項６の発明は、請求項２記載の光電変
換素子の製造方法であって、図２５に示すように上記絶
縁性基板１の上記一表面側に上記下部電極２及び上記出
力用電極２０及び上記半導体薄膜３を形成した後に、図
２６に示すように上記絶縁性基板１の上記一表面側の全
面に上記絶縁膜５を形成し、上記絶縁膜５のうち上記半
導体薄膜３上及び上記下部電極２上にそれぞれ掘込部５
ａ，５ｂを開孔するとともに上記出力用電極２０上に接
続孔５ｃを開孔し、その後、図１４に示すように上記半
導体薄膜３上の掘込部５ａ及び上記出力用電極２０上の
接続孔５ｃが埋め込まれるように上記上部電極４を形成
することを特徴とし、上部電極４のパターニング時に下
部電極２や絶縁性基板１などがエッチングされないの
で、安定な工程で製造することができ、また、上記半導
体薄膜３の側面と上部電極４との間に絶縁膜５が形成さ
れるので、上部電極４と下部電極２との間で上記半導体
薄膜３の横方向にリーク電流が流れるのを防止すること
ができ素子特性の向上及び小型化が可能な光電変換素子
を提供することができる。

【００１８】請求項７の発明は、請求項３記載の光電変
換素子の製造方法であって、図２７に示すように上記絶
縁性基板１の上記一表面側に上記各下部電極２及び上記
各半導体薄膜３を形成した後に、図２８に示すように上
記絶縁性基板１の上記一表面側の全面に上記絶縁膜５を
形成し、上記絶縁膜５のうち上記各半導体薄膜３上及び
上記下部電極２上それぞれに堀込部５ａ，５ｂを開孔し
た後に、図１６に示すように上記半導体薄膜３上の掘込
部５ａが埋め込まれるように上記上部電極４を形成する
ことを特徴とし、上部電極４のパターニング時に下部電
極２や絶縁性基板１などがエッチングされないので、安
定な工程で製造することができ、また、上記半導体薄膜
３の側面と上部電極４との間に絶縁膜５が形成されるの
で、上部電極４と下部電極２との間で上記半導体薄膜３
の横方向にリーク電流が流れるのを防止することができ
素子特性の向上及び小型化が可能な光電変換素子を提供
することができる。

【００１９】請求項８の発明は、請求項４ないし請求項
７の発明において、図２９に示すように上記絶縁性基板
１の上記一表面側の全面に上記下部電極２ａ、上記半導
体薄膜３を連続して形成した後に、図３０に示すように
半導体薄膜３、下部電極２ａをエッチングすることによ
りパターニングするので、製造工程を簡略化することが
できる。

【００２０】

【発明の実施の形態】（実施形態１）本実施形態の光電
変換素子は、図１及び図２に示すような構成であって、
絶縁性基板１の一表面上にパターニングされたクロム膜
よりなる下部電極２が形成され、下部電極２上に半導体
薄膜３が形成されている。ここに、本実施形態では、シ
リコン基板１ａと、該シリコン基板１ａの主表面上に形
成されたシリコン酸化膜よりなる絶縁層１ｂとで絶縁性
基板１を構成している。以下では、絶縁層１ｂの表面を
絶縁性基板１の一表面と称す。

【００２１】絶縁性基板１の上記一表面側には、下部電
極２及び半導体薄膜３を覆うようにシリコン酸化膜より
なる絶縁膜５が形成されている。また、絶縁膜５におい
て半導体薄膜３上の部位に掘込部５ａが開孔されてお
り、該掘込部５ａを埋め込むように透明導電膜からなる
上部電極４が形成されている。ここに、上部電極４は、
半導体薄膜３の側方を通って絶縁性基板１上の絶縁膜５
上まで延設された引出部４ａを有している。ただし、上
部電極４の引出部４ａと半導体薄膜３の側面との間には
絶縁膜５が介在している。また、絶縁性基板１の上記一
表面側には、絶縁膜５及び上部電極４を覆うようにシリ
コン酸化膜よりなる保護膜６が形成されている。さら
に、保護膜６に開孔したコンタクトホール１７，１８を
通してアルミニウム膜からなるパッド７，８がそれぞれ
下部電極２、上部電極４に接続されている。なお、図１
及び図２中の５ｂは絶縁膜５ｂに開孔された掘込部５ｂ
を示す。また、光の入射は保護膜６側から行われる。

【００２２】ここにおいて、半導体薄膜３は、ｐ形ａ−
Ｓｉ層よりなるｐ層３１、ｉ形ａ−Ｓｉ層よりなるｉ層
３２、ｎ形ａ−Ｓｉ層よりなるｎ層３３が積層されてい
る。

【００２３】次に、光電変換素子の製造方法について説
明する。

【００２４】まず、シリコン基板１ａを熱酸化してシリ
コン基板１ａの主表面上にシリコン酸化膜よりなる絶縁
層１ｂを形成することにより絶縁性基板１が得られ、該
絶縁性基板１上の一表面の全面に電子ビーム蒸着法によ
ってクロム膜を形成し、フォトリソグラフィ技術及びエ
ッチング技術を利用してクロム膜をパターニングするこ
とにより、該パターニングされたクロム膜よりなる下部
電極２が形成される。次に、プラズマＣＶＤ法によりｐ
形ａ−Ｓｉ層、ｉ形ａ−Ｓｉ層、ｎ形ａ−Ｓｉ層を絶縁
性基板１の一表面側の全面を覆うように連続的に順次積
層し、当該ｐ形ａ−Ｓｉ層、ｉ形ａ−Ｓｉ層、ｎ形ａ−
Ｓｉ層よりなるアモルファス層をフォトリソグラフィ技
術及びエッチング技術を利用してパターニングすること
により、所定形状にパターニングされたｐｉｎ構造の半
導体薄膜３が形成され、図２３に示す構造が得られる。
ここにおいて、ｐ層３１及びｎ層３２の各厚さはｉ層３
２に比べて十分に薄い厚さに設定されており、例えば、
ｐ層３１、ｉ層３２、ｎ層３３の厚さを、それぞれ３０
ｎｍ、３００ｎｍ、１０ｎｍに設定してある。なお、半
導体薄膜３を堆積するプラズマＣＶＤ装置では、原料ガ
スとして水素希釈のモノシランを用い、例えばｐ層３１
を形成する場合にはドーパントガスとして２５モル％の
ジボランを導入すればよく、基板温度を１８０℃、圧力
を１２０Ｐａ（≒０．９Ｔｏｒｒ）、放電電力を２０
Ｗ、高周波電源の周波数を１３．５６ＭＨｚとすればよ
い。

【００２５】半導体薄膜３を形成した後、プラズマＣＶ
Ｄ法などによって絶縁性基板１の一表面側の全面にシリ
コン酸化膜よりなる絶縁膜５を形成し、フォトリソグラ
フィ技術及びエッチング技術を利用して該絶縁膜５のう
ち半導体薄膜３上及び下部電極２上に堀込部５ａ，５ｂ
を開孔することにより、図２４に示す構造が得られる。
なお、プラズマＣＶＤ法による絶縁膜の形成条件として
は、例えば、原料ガスとして７００モル％の亜酸化窒素
（Ｎ₂Ｏ）を加えた水素希釈モノシランを用い、基板温
度を２００℃、圧力を１３３Ｐａ（≒１．０Ｔｏｒ
ｒ）、放電電力を１５０Ｗ、高周波電源の周波数を１
３．５６ＭＨｚとすればよい。

【００２６】次に、ＩＴＯ（Indium Tin Oxide）から
なる透明導電膜を絶縁性基板１の一表面側の全面が覆わ
れ上記掘込部５ａ，５ｂが覆われるように電子ビーム蒸
着法によって形成し、透明導電膜を所定形状にパターニ
ングすることにより、該パターニングされた透明導電膜
からなる上部電極４を形成する。その後、プラズマＣＶ
Ｄ法によってシリコン酸化膜よりなる保護膜６を絶縁性
基板１の一表面側の全面に形成し、フォトリソグラフィ
技術及びエッチング技術を利用して保護膜６にコンタク
トホール１７，１８を開孔し、次いで、絶縁性基板１の
一表面側の全面に、上述のコンタクトホール１７，１８
が埋め込まれるようにアルミニウム膜を電子ビーム蒸着
法によって形成し、アルミニウム膜をパターニングして
パッド７，８を形成することにより、図１に示す構造が
得られる。ここに、一方のパッド電極７は下部電極２に
接続され、他方のパッド８は上部電極４に接続される。

【００２７】なお、下部電極２上の絶縁膜５における上
記掘込部５ｂは、上部電極４を形成した後に別途に開孔
してもよいし、保護膜６のエッチング時に形成してもよ
い。

【００２８】（実施形態２）本実施形態の光電変換素子
は図３及び図４に示すような構成であって、絶縁性基板
１の一表面上にそれぞれパターニングされたクロム膜よ
りなる下部電極２と出力用電極２０とが離間して形成さ
れ、下部電極２上に半導体薄膜３が形成されている。こ
こに、本実施形態では、シリコン基板１ａと、該シリコ
ン基板１ａの主表面上に形成されたシリコン酸化膜より
なる絶縁層１ｂとで絶縁性基板１を構成している。以下
では、絶縁層１ｂの表面を絶縁性基板１の一表面と称
す。

【００２９】絶縁性基板１の上記一表面側には、下部電
極２及び半導体薄膜３を覆うようにシリコン酸化膜より
なる絶縁膜５が形成されている。また、絶縁膜５におい
て半導体薄膜３上の部位に掘込部５ａが開孔されるとと
もに、出力用電極２０上の部位に接続孔５ｃが開孔され
ており、掘込部５ａ，接続孔５ｃを埋め込むように透明
導電膜からなる上部電極４が形成されている。ここに、
上部電極４は、半導体薄膜３の側方を通って絶縁性基板
１上の絶縁膜５上まで延設された引出部４ａを有してい
る。ただし、上部電極４の引出部４ａと半導体薄膜３の
側面との間には絶縁膜５が介在している。また、絶縁性
基板１の上記一表面側には、絶縁膜５及び上部電極４を
覆うようにシリコン酸化膜よりなる保護膜６が形成され
ている。さらに、保護膜６に開孔したコンタクトホール
１７，１８を通してアルミニウムよりなるパッド７，８
がそれぞれ下部電極２、上部電極４に接続されている。
なお、図３及び図４中の５ｂは絶縁膜５ｂに開孔された
掘込部５ｂを示す。また、光の入射は保護膜６側から行
われる。

【００３０】ここにおいて、半導体薄膜３は、ｐ形ａ−
Ｓｉ層よりなるｐ層３１、ｉ形ａ−Ｓｉ層よりなるｉ層
３２、ｎ形ａ−Ｓｉ層よりなるｎ層３３が積層されてい
る。

【００３１】次に、光電変換素子の製造方法について説
明する。

【００３２】まず、シリコン基板１ａを熱酸化してシリ
コン基板１ａの主表面上にシリコン酸化膜よりなる絶縁
層１ｂを形成することにより絶縁性基板１が得られ、該
絶縁性基板１上の一表面の全面に電子ビーム蒸着法によ
ってクロム膜を形成し、フォトリソグラフィ技術及びエ
ッチング技術を利用してクロム膜をパターニングするこ
とにより、それぞれパターニングされたクロム膜よりな
る下部電極２及び出力用電極２０が形成される。次に、
プラズマＣＶＤ法によりｐ形ａ−Ｓｉ層、ｉ形ａ−Ｓｉ
層、ｎ形ａ−Ｓｉ層を絶縁性基板１の一表面側の全面を
覆うように連続的に順次積層し、当該ｐ形ａ−Ｓｉ層、
ｉ形ａ−Ｓｉ層、ｎ形ａ−Ｓｉ層よりなるアモルファス
層をフォトリソグラフィ技術及びエッチング技術を利用
してパターニングすることにより、所定形状にパターニ
ングされたｐｉｎ構造の半導体薄膜３が形成され、図２
５に示す構造が得られる。ここにおいて、ｐ層３１及び
ｎ層３２の各厚さはｉ層３２に比べて十分に薄い厚さに
設定されており、例えば、ｐ層３１、ｉ層３２、ｎ層３
３の厚さを、それぞれ３０ｎｍ、３００ｎｍ、１０ｎｍ
に設定してある。なお、半導体薄膜３を堆積するプラズ
マＣＶＤ装置では、原料ガスとして水素希釈のモノシラ
ンを用い、例えばｐ層３１を形成する場合にはドーパン
トガスとして２５モル％のジボランを導入すればよく、
基板温度を１８０℃、圧力を１２０Ｐａ（≒０．９Ｔｏ
ｒｒ）、放電電力を２０Ｗ、高周波電源の周波数を１
３．５６ＭＨｚとすればよい。

【００３３】半導体薄膜３を形成した後、プラズマＣＶ
Ｄ法などによって絶縁性基板１の一表面側の全面にシリ
コン酸化膜よりなる絶縁膜５を形成し、フォトリソグラ
フィ技術及びエッチング技術を利用して該絶縁膜５のう
ち半導体薄膜３上及び下部電極２上に堀込部５ａ，５ｂ
を開孔するとともに出力用電極２０上に接続孔５ｃ，５
ｄを開孔することにより、図２６に示す構造が得られ
る。

【００３４】次に、ＩＴＯ（Indium Tin Oxide）から
なる透明導電膜を絶縁性基板１の一表面側の全面が覆わ
れ上記掘込部５ａ，５ｃが覆われるように電子ビーム蒸
着法によって形成し、透明導電膜を所定形状にパターニ
ングすることにより、該パターニングされた透明導電膜
からなる上部電極４を形成する。その後、プラズマＣＶ
Ｄ法によってシリコン酸化膜よりなる保護膜６を絶縁性
基板１の一表面側の全面に形成し、フォトリソグラフィ
技術及びエッチング技術を利用して保護膜６にコンタク
トホール１７，１８を開孔し、次いで、絶縁性基板１の
一表面側の全面に、上述のコンタクトホール１７，１８
が埋め込まれるようにアルミニウム膜を電子ビーム蒸着
法によって形成し、アルミニウム膜をパターニングして
パッド７，８を形成することにより、図３に示す構造が
得られる。ここに、一方のパッド電極７は下部電極２に
接続され、他方のパッド８は出力用電極２０に接続され
る。

【００３５】なお、下部電極２上の絶縁膜５における上
記掘込部５ｂは、上部電極４を形成した後に別途に開孔
してもよいし、保護膜６のエッチング時に形成してもよ
い。

【００３６】（実施形態３）本実施形態の光電変換素子
の基本構成は実施形態１と略同じであって、図５に及び
図６に示すように、絶縁性基板１の上記一表面側に下部
電極２、半導体薄膜３、上部電極４の組が２組形成さ
れ、隣り合う組の一方の組（図５における右側の組）の
下部電極２上の絶縁膜５に設けた接続孔５ｅを通して他
方の組（図５における左側の組）の上部電極４が接続さ
れている点に特徴がある。要するに、本実施形態の光電
変換素子は、下部電極２、半導体薄膜３、上部電極４の
組が直列接続されている。言い換えれば、実施形態１で
説明した光電変換素子が１つの絶縁性基板１上に形成さ
れ且つ直列に接続されている。なお、実施形態１と同様
の構成要素には同一の符号を付して説明を省略する。

【００３７】次に、光電変換素子の製造方法について説
明する。

【００３８】まず、シリコン基板１ａを熱酸化してシリ
コン基板１ａの主表面上にシリコン酸化膜よりなる絶縁
層１ｂを形成することにより絶縁性基板１が得られ、該
絶縁性基板１上の一表面の全面に電子ビーム蒸着法によ
ってクロム膜を形成し、フォトリソグラフィ技術及びエ
ッチング技術を利用してクロム膜をパターニングするこ
とにより、該パターニングされたクロム膜よりなる２つ
の下部電極２，２及び１つの出力用電極２０が形成され
る。次に、プラズマＣＶＤ法によりｐ形ａ−Ｓｉ層、ｉ
形ａ−Ｓｉ層、ｎ形ａ−Ｓｉ層を絶縁性基板１の一表面
側の全面を覆うように連続的に順次積層し、当該ｐ形ａ
−Ｓｉ層、ｉ形ａ−Ｓｉ層、ｎ形ａ−Ｓｉ層よりなるア
モルファス層をフォトリソグラフィ技術及びエッチング
技術を利用してパターニングすることにより、所定形状
にパターニングされたｐｉｎ構造の半導体薄膜３，３が
形成され、図２７に示す構造が得られる。ここにおい
て、ｐ層３１及びｎ層３２の各厚さはｉ層３２に比べて
十分に薄い厚さに設定されており、例えば、ｐ層３１、
ｉ層３２、ｎ層３３の厚さを、それぞれ３０ｎｍ、３０
０ｎｍ、１０ｎｍに設定してある。

【００３９】半導体薄膜３を形成した後、プラズマＣＶ
Ｄ法などによって絶縁性基板１の一表面側の全面にシリ
コン酸化膜よりなる絶縁膜５を形成し、フォトリソグラ
フィ技術及びエッチング技術を利用して該絶縁膜５のう
ち左側の半導体薄膜３上及び下部電極２上に堀込部５
ａ，５ｂ、右側の半導体薄膜３上及び下部電極２上に掘
込部５ａ、接続孔５ｅ、出力用電極２０上に接続孔５
ｃ，５ｄを開孔することにより、図２８に示す構造が得
られる。

【００４０】次に、ＩＴＯ（Indium Tin Oxide）から
なる透明導電膜を絶縁性基板１の一表面側の全面が覆わ
れ上記掘込部５ａ、接続孔５ｃ，５ｅが覆われるように
電子ビーム蒸着法によって形成し、透明導電膜を所定形
状にパターニングすることにより、該パターニングされ
た透明導電膜からなる上部電極４，４を形成する。その
後、プラズマＣＶＤ法によってシリコン酸化膜よりなる
保護膜６を絶縁性基板１の一表面側の全面に形成し、フ
ォトリソグラフィ技術及びエッチング技術を利用して保
護膜６にコンタクトホール１７，１８を開孔し、次い
で、絶縁性基板１の一表面側の全面に、上述のコンタク
トホール１７，１８が埋め込まれるようにアルミニウム
膜を電子ビーム蒸着法によって形成し、アルミニウム膜
をパターニングしてパッド７，８を形成することによ
り、図５に示す構造が得られる。ここに、一方のパッド
電極７は図５における左側の下部電極２に接続され、他
方のパッド８は出力用電極２０に接続される。

【００４１】なお、下部電極２上の絶縁膜５における上
記掘込部５ｂは、上部電極４を形成した後に別途に開孔
してもよいし、保護膜６のエッチング時に形成してもよ
い。

【００４２】ところで、図５及び図６に示した光電変換
素子では、絶縁性基板１の上記一表面側に下部電極２、
半導体薄膜３、上部電極４の組が２組形成されている
が、２組に限らず３組以上形成してもよく、例えば図７
ないし図９に示す光電変換素子のように１つの絶縁性基
板１の上記一表面側に下部電極２、半導体薄膜３、上部
電極４の組を４組形成してもよい。ここにおいて、図９
は、光電変換素子の各部の平面形状の説明図であるが、
図７は図９のＡ−Ａ’断面に対応する図であり、図８は
図９のＢ−Ｂ’断面に対応する図である。

【００４３】（実施形態４）本実施形態の光電変換素子
は図１０及び図１１に示すような構成を有する。すなわ
ち、本実施形態の光電変換素子は、実施形態２と同じ構
成を有している。なお、実施形態２と同様の構成要素に
は同一の符号を付して説明を省略する。

【００４４】本実施形態の光電変換素子は、製造方法が
実施形態２と相違するので、以下、製造方法について説
明する。

【００４５】まず、シリコン基板１ａを熱酸化してシリ
コン基板１ａの主表面上にシリコン酸化膜よりなる絶縁
層１ｂを形成することにより絶縁性基板１が得られ（以
下では、絶縁層１ｂの表面を絶縁性基板１の一表面と称
す）、該絶縁性基板１上の一表面の全面に電子ビーム蒸
着法によってクロム膜２ａを形成し、続いて、プラズマ
ＣＶＤ法によりｐ形ａ−Ｓｉ層、ｉ形ａ−Ｓｉ層、ｎ形
ａ−Ｓｉ層を絶縁性基板１の一表面側に順次積層し、当
該ｐ形ａ−Ｓｉ層、ｉ形ａ−Ｓｉ層、ｎ形ａ−Ｓｉ層よ
りなるアモルファス層をフォトリソグラフィ技術及びエ
ッチング技術を利用してパターニングすることにより、
所定形状にパターニングされたｐｉｎ構造の半導体薄膜
３が形成され、図２９に示す構造が得られる。ここにお
いて、ｐ層３１及びｎ層３２の各厚さはｉ層３２に比べ
て十分に薄い厚さに設定されており、例えば、ｐ層３
１、ｉ層３２、ｎ層３３の厚さを、それぞれ３０ｎｍ、
３００ｎｍ、１０ｎｍに設定してある。

【００４６】その後、フォトリソグラフィ技術及びエッ
チング技術を利用してクロム膜２ａをパターニングする
ことにより、該パターニングされたクロム膜よりなる下
部電極２及び出力用電極２０が形成され、図３０に示す
構造が得られる。

【００４７】次に、プラズマＣＶＤ法などによって絶縁
性基板１の一表面側の全面にシリコン酸化膜よりなる絶
縁膜５を形成し、フォトリソグラフィ技術及びエッチン
グ技術を利用して該絶縁膜５のうち半導体薄膜３上及び
下部電極２上に堀込部５ａ，５ｂを開孔するとともに出
力用電極２０上に接続孔５ｃ，５ｄを開孔することによ
り、図３１に示す構造が得られる。

【００４８】次に、ＩＴＯ（Indium Tin Oxide）から
なる透明導電膜を絶縁性基板１の一表面側の全面が覆わ
れ上記掘込部５ａ，５ｃが覆われるように電子ビーム蒸
着法によって形成し、透明導電膜を所定形状にパターニ
ングすることにより、該パターニングされた透明導電膜
からなる上部電極４を形成する。その後、プラズマＣＶ
Ｄ法によってシリコン酸化膜よりなる保護膜６を絶縁性
基板１の一表面側の全面に形成し、フォトリソグラフィ
技術及びエッチング技術を利用して保護膜６にコンタク
トホール１７，１８を開孔し、次いで、絶縁性基板１の
一表面側の全面に、上述のコンタクトホール１７，１８
が埋め込まれるようにアルミニウム膜を電子ビーム蒸着
法によって形成し、アルミニウム膜をパターニングして
パッド７，８を形成することにより、図１０に示す構造
が得られる。ここに、一方のパッド電極７は下部電極２
に接続され、他方のパッド８は出力用電極２０に接続さ
れる。

【００４９】なお、下部電極２上の絶縁膜５における上
記掘込部５ｂは、上部電極４を形成した後に別途に開孔
してもよいし、保護膜６のエッチング時に形成してもよ
い。また、本実施形態のように、絶縁性基板１上の一表
面の全面に電子ビーム蒸着法によってクロム膜２ａを形
成し、続いて、プラズマＣＶＤ法によりｐ形ａ−Ｓｉ
層、ｉ形ａ−Ｓｉ層、ｎ形ａ−Ｓｉ層を絶縁性基板１の
一表面側に順次積層し、当該ｐ形ａ−Ｓｉ層、ｉ形ａ−
Ｓｉ層、ｎ形ａ−Ｓｉ層よりなるアモルファス層をフォ
トリソグラフィ技術及びエッチング技術を利用してパタ
ーニングすることにより、所定形状にパターニングされ
たｐｉｎ構造の半導体薄膜３を形成するという工程を、
実施形態１ないし実施形態３の製造方法に適用してもよ
い。

【００５０】ところで、上記各実施形態における半導体
薄膜３は、ｐ層３１、ｉ層３２、ｎ層３３の順に積層し
てあるが、ｎ層３３、ｉ層３２、ｐ層３１の順に積層し
てもよいし、ｐｉｎ構造を２層以上積層したタンデム構
造や、ｐ層３１またはｉ層３２またはｎ層３３が２層以
上であってもよい。

【００５１】また、上記各実施形態では、絶縁性基板１
として、絶縁層１ｂが表面に形成されたシリコン基板１
ａを用いているが、この代わりに、ガラス基板を用いて
もよい。また、絶縁膜５及び保護膜６はシリコン酸化膜
に限らず、シリコン窒化膜、フォトニースのような有機
系の絶縁性膜などを用いてもよい。

【００５２】

【発明の効果】請求項１の発明は、図１２及び図１３に
示すように、絶縁性基板１と、絶縁性基板１の一表面上
に形成された下部電極２と、下部電極２上に形成され少
なくともｐ層３１、ｉ層３２、ｎ層３３の３層からなる
半導体薄膜３と、絶縁性基板１の上記一表面側で下部電
極２及び上記半導体薄膜３を覆うように形成された絶縁
膜５と、上記絶縁膜５において上記半導体薄膜３上及び
下部電極２上それぞれに開孔された掘込部５ａ，５ｂ
と、上記絶縁膜５において上記半導体薄膜３上に開孔さ
れた掘込部５ａを埋め込む形で上記半導体薄膜３上に形
成され上記半導体薄膜３の側方を通って延設された引出
部４ａを有する上部電極４とを備え、上記半導体薄膜３
の側面と上部電極４の引出部４ａとの間に上記絶縁膜５
の一部が介在してなるものであり、上記半導体薄膜３の
側面と上部電極４との間に絶縁膜５が形成されているこ
とにより、上部電極４と下部電極２との間で上記半導体
薄膜３の横方向にリーク電流が流れるのを防止すること
ができて素子特性を向上させることができるとともに小
型化を図ることができるという効果があり、また、上部
電極４のパターニング時に下部電極２や絶縁性基板１な
どがエッチングされないような工程を実現可能であり、
製造工程の安定化を図ることができるという効果があ
る。

【００５３】請求項２の発明は、請求項１の発明におい
て、図１４及び図１５（図２１及び図２２）に示すよう
に、上記絶縁性基板１上において上記下部電極２と離間
して形成された出力用電極２０を備え、上記絶縁膜５が
出力用電極２０上まで形成され、上記絶縁膜５に設けた
接続孔５ｃを通して上記上部電極４と出力用電極２０と
が接続されているので、上部電極４に接続された出力用
電極２０と下部電極２とを同じ材料により形成すること
ができるという効果がある。

【００５４】請求項３の発明は、請求項１または請求項
２の発明において、図１６及び図１７、あるいは図１８
ないし図２０に示すように、上記絶縁性基板１の上記一
表面側に上記下部電極２、上記半導体薄膜３、上記上部
電極４の組が複数組形成され、隣り合う組の一方の組の
下部電極２上の上記絶縁膜５に設けた接続孔５ｅを通し
て他方の組の上部電極４が接続されているので、上記下
部電極２、上記半導体薄膜３、上記上部電極４の組が直
列接続された光電変換素子を実現できるという効果があ
る。

【００５５】請求項４の発明は、請求項１記載の光電変
換素子の製造方法であって、図２３に示すように上記絶
縁性基板１の上記一表面側に上記下部電極２及び上記半
導体薄膜３を形成した後に、図２４に示すように上記絶
縁性基板１の上記一表面側の全面に絶縁膜５を形成し、
上記絶縁膜５において上記半導体薄膜３上及び上記下部
電極２上それぞれに上記堀込部５ａ，５ｂを開孔した後
に、図１２に示すように上記絶縁膜５において上記半導
体薄膜３上に開孔された堀込部５ａが埋め込まれるよう
に上記上部電極４を形成するので、上部電極４のパター
ニング時に下部電極２や絶縁性基板１などがエッチング
されないから、安定な工程で製造することができ、ま
た、上記半導体薄膜３の側面と上部電極４との間に絶縁
膜５が形成されるから、上部電極４と下部電極２との間
で上記半導体薄膜３の横方向にリーク電流が流れるのを
防止することができ素子特性の向上及び小型化が可能な
光電変換素子を提供することができるという効果があ
る。

【００５６】請求項５の発明は、請求項１記載の光電変
換素子の製造方法であって、図２３に示すように上記絶
縁性基板１の上記一表面側に上記下部電極２及び上記半
導体薄膜を形成した後に、上記絶縁性基板１の上記一表
面側の全面に上記絶縁膜５を形成し、上記絶縁膜５のう
ち上記半導体薄膜３上に上記掘込部５ａを開孔した後
に、上記掘込部５ａが埋め込まれるように上記上部電極
４を形成し、その後、図１２に示すように上記絶縁膜５
のうち上記下部電極２上に掘込部５ｂを開孔するので、
上部電極４のパターニング時に下部電極２や絶縁性基板
１などがエッチングされないから、安定な工程で製造す
ることができ、また、上記半導体薄膜３の側面と上部電
極４との間に絶縁膜５が形成されるから、上部電極４と
下部電極２との間で上記半導体薄膜３の横方向にリーク
電流が流れるのを防止することができ素子特性の向上及
び小型化が可能な光電変換素子を提供することができる
という効果がある。

【００５７】請求項６の発明は、請求項２記載の光電変
換素子の製造方法であって、図２５に示すように上記絶
縁性基板１の上記一表面側に上記下部電極２及び上記出
力用電極２０及び上記半導体薄膜３を形成した後に、図
２６に示すように上記絶縁性基板１の上記一表面側の全
面に上記絶縁膜５を形成し、上記絶縁膜５のうち上記半
導体薄膜３上及び上記下部電極２上にそれぞれ掘込部５
ａ，５ｂを開孔するとともに上記出力用電極２０上に接
続孔５ｃを開孔し、その後、図１４に示すように上記半
導体薄膜３上の掘込部５ａ及び上記出力用電極２０上の
接続孔５ｃが埋め込まれるように上記上部電極４を形成
するので、上部電極４のパターニング時に下部電極２や
絶縁性基板１などがエッチングされないから、安定な工
程で製造することができ、また、上記半導体薄膜３の側
面と上部電極４との間に絶縁膜５が形成されるから、上
部電極４と下部電極２との間で上記半導体薄膜３の横方
向にリーク電流が流れるのを防止することができ素子特
性の向上及び小型化が可能な光電変換素子を提供するこ
とができるという効果がある。

【００５８】請求項７の発明は、請求項３記載の光電変
換素子の製造方法であって、図２７に示すように上記絶
縁性基板１の上記一表面側に上記各下部電極２及び上記
各半導体薄膜３を形成した後に、図２８に示すように上
記絶縁性基板１の上記一表面側の全面に上記絶縁膜５を
形成し、上記絶縁膜５のうち上記各半導体薄膜３上及び
上記下部電極２上それぞれに堀込部５ａ，５ｂを開孔し
た後に、図１６に示すように上記半導体薄膜３上の掘込
部５ａが埋め込まれるように上記上部電極４を形成する
ので、上部電極４のパターニング時に下部電極２や絶縁
性基板１などがエッチングされないから、安定な工程で
製造することができ、また、上記半導体薄膜３の側面と
上部電極４との間に絶縁膜５が形成されるから、上部電
極４と下部電極２との間で上記半導体薄膜３の横方向に
リーク電流が流れるのを防止することができ素子特性の
向上及び小型化が可能な光電変換素子を提供することが
できるという効果がある。

【００５９】請求項８の発明は、請求項４ないし請求項
７の発明において、図２９に示すように上記絶縁性基板
１の上記一表面側の全面に上記下部電極２ａ、上記半導
体薄膜３を連続して形成した後に、図３０に示すように
半導体薄膜３、下部電極２ａをエッチングすることによ
りパターニングするので、製造工程を簡略化することが
できるという効果がある。

【図面の簡単な説明】

【図１】実施形態１を示す断面図である。

【図２】同上の各部の平面形状の説明図である。

【図３】実施形態２を示す断面図である。

【図４】同上の各部の平面形状の説明図である。

【図５】実施形態３を示す断面図である。

【図６】同上の各部の平面形状の説明図である。

【図７】同上の他の構成例を示す断面図である。

【図８】同上の他の構成例を示す断面図である。

【図９】同上の他の構成例を示し各部の平面形状の説明
図である。

【図１０】実施形態４を示す断面図である。

【図１１】同上の各部の平面形状の説明図である。

【図１２】本発明の基本構成を示す断面図である。

【図１３】同上の平面形状の説明図である。

【図１４】本発明の基本構成を示す断面図である。

【図１５】同上の平面形状の説明図である。

【図１６】本発明の基本構成を示す断面図である。

【図１７】同上の平面形状の説明図である。

【図１８】本発明の基本構成を示す断面図である。

【図１９】同上の断面図である。

【図２０】同上の平面形状の説明図である。

【図２１】本発明の基本構成を示す断面図である。

【図２２】同上の平面形状の説明図である。

【図２３】本発明の製造方法を説明するための主要工程
断面図である。

【図２４】本発明の製造方法を説明するための主要工程
断面図である。

【図２５】本発明の製造方法を説明するための主要工程
断面図である。

【図２６】本発明の製造方法を説明するための主要工程
断面図である。

【図２７】本発明の製造方法を説明するための主要工程
断面図である。

【図２８】本発明の製造方法を説明するための主要工程
断面図である。

【図２９】本発明の製造方法を説明するための主要工程
断面図である。

【図３０】本発明の製造方法を説明するための主要工程
断面図である。

【図３１】本発明の製造方法を説明するための主要工程
断面図である。

【図３２】従来例を示す断面図である。

【図３３】同上の説明図である。

【図３４】他の従来例を示す断面図である。

【符号の説明】

１絶縁性基板２下部電極３半導体薄膜４上部電極５絶縁膜５ａ掘込部６保護膜７パッド８パッド３１ｐ層（ｐ形ａ−Ｓｉ層）３２ｉ層（ｉ形ａ−Ｓｉ層）３３ｎ層（ｎ形ａ−Ｓｉ層）

Claims

【特許請求の範囲】

【請求項１】絶縁性基板と、絶縁性基板の一表面上に
形成された下部電極と、下部電極上に形成され少なくと
もｐ層、ｉ層、ｎ層の３層からなる半導体薄膜と、絶縁
性基板の上記一表面側で下部電極及び上記半導体薄膜を
覆うように形成された絶縁膜と、上記絶縁膜において上
記半導体薄膜上及び下部電極上それぞれに開孔された掘
込部と、上記絶縁膜において上記半導体薄膜上に開孔さ
れた掘込部を埋め込む形で上記半導体薄膜上に形成され
上記半導体薄膜の側方を通って延設された引出部を有す
る上部電極とを備え、上記半導体薄膜の側面と上部電極
の引出部との間に上記絶縁膜の一部が介在してなること
を特徴とする光電変換素子。
【請求項２】上記絶縁性基板上において上記下部電極
と離間して形成された出力用電極を備え、上記絶縁膜が
出力用電極上まで形成され、上記絶縁膜に設けた接続孔
を通して上記上部電極と出力用電極とが接続されてなる
ことを特徴とする請求項１記載の光電変換素子。
【請求項３】上記絶縁性基板の上記一表面側に上記下
部電極、上記半導体薄膜、上記上部電極の組が複数組形
成され、隣り合う組の一方の組の下部電極上の上記絶縁
膜に設けた接続孔を通して他方の組の上部電極が接続さ
れてなることを特徴とする請求項１または請求項２記載
の光電変換素子。
【請求項４】請求項１記載の光電変換素子の製造方法
であって、上記絶縁性基板の上記一表面側に上記下部電
極及び上記半導体薄膜を形成した後に、上記絶縁性基板
の上記一表面側の全面に上記絶縁膜を形成し、上記絶縁
膜において上記半導体薄膜上及び上記下部電極上それぞ
れに上記堀込部を開孔した後に、上記絶縁膜において上
記半導体薄膜上に開孔された堀込部が埋め込まれるよう
に上記上部電極を形成することを特徴とする光電変換素
子の製造方法。
【請求項５】請求項１記載の光電変換素子の製造方法
であって、上記絶縁性基板の上記一表面側に上記下部電
極及び上記半導体薄膜を形成した後に、上記絶縁性基板
の上記一表面側の全面に上記絶縁膜を形成し、上記絶縁
膜のうち上記半導体薄膜上に上記掘込部を開孔した後
に、上記掘込部が埋め込まれるように上記上部電極を形
成し、その後、上記絶縁膜のうち上記下部電極上に掘込
部を開孔することを特徴とする光電変換素子の製造方
法。
【請求項６】請求項２記載の光電変換素子の製造方法
であって、上記絶縁性基板の上記一表面側に上記下部電
極及び上記出力用電極及び上記半導体薄膜を形成した後
に、上記絶縁性基板の上記一表面側の全面に上記絶縁膜
を形成し、上記絶縁膜のうち上記半導体薄膜上及び上記
下部電極上にそれぞれ掘込部を開孔するとともに上記出
力用電極上に接続孔を開孔し、その後、上記半導体薄膜
上の掘込部及び上記出力用電極上の接続孔が埋め込まれ
るように上記上部電極を形成することを特徴とする光電
変換素子の製造方法。
【請求項７】請求項３記載の光電変換素子の製造方法
であって、上記絶縁性基板の上記一表面側に上記各下部
電極及び上記各半導体薄膜を形成した後に、上記絶縁性
基板の上記一表面側の全面に上記絶縁膜を形成し、上記
絶縁膜のうち上記各半導体薄膜上及び上記下部電極上そ
れぞれに堀込部を開孔した後に、上記半導体薄膜上の掘
込部が埋め込まれるように上記上部電極を形成すること
を特徴とする光電変換素子の製造方法。
【請求項８】上記絶縁性基板の上記一表面側の全面に
上記下部電極、上記半導体薄膜を連続して形成した後
に、上記半導体薄膜、上記下部電極をエッチングするこ
とによりパターニングすることを特徴とする請求項４な
いし請求項７のいずれかに記載の光電変換素子の製造方
法。