JP2001237342A - ウェハーの製造方法 - Google Patents
ウェハーの製造方法Info
- Publication number
- JP2001237342A JP2001237342A JP2000044726A JP2000044726A JP2001237342A JP 2001237342 A JP2001237342 A JP 2001237342A JP 2000044726 A JP2000044726 A JP 2000044726A JP 2000044726 A JP2000044726 A JP 2000044726A JP 2001237342 A JP2001237342 A JP 2001237342A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- resin
- connection terminals
- electrodes
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 ウェハーの電極に接続端子を、形成工程を出
来るだけ簡略化して多岐な工程を経ずに、位置精度よ
く、また作業性よく形成する。 【解決手段】 電極に接続端子を形成したウェハーの製
造方法において、ウェハー１に、該ウェハー１の電極３
を覆う突起５を形成した金型４を被せ、該金型４の突起
間に形成される空間に樹脂７を封入し、その樹脂７を硬
化させた後、金型４を取り外して形成される前記突起が
位置していた樹脂の穴８に半田、めっき、又はスクリー
ン印刷により接続端子９を形成するウェハーの製造方法
にある。また、必要に応じて前記接続端子の上面に半田
ボールを設ける。
来るだけ簡略化して多岐な工程を経ずに、位置精度よ
く、また作業性よく形成する。 【解決手段】 電極に接続端子を形成したウェハーの製
造方法において、ウェハー１に、該ウェハー１の電極３
を覆う突起５を形成した金型４を被せ、該金型４の突起
間に形成される空間に樹脂７を封入し、その樹脂７を硬
化させた後、金型４を取り外して形成される前記突起が
位置していた樹脂の穴８に半田、めっき、又はスクリー
ン印刷により接続端子９を形成するウェハーの製造方法
にある。また、必要に応じて前記接続端子の上面に半田
ボールを設ける。
Description
【０００１】
【発明の属する技術分野】本発明はウェハーの製造方法
に関する。
に関する。
【０００２】
【従来の技術】半導体装置は小型化、薄型化、或いは多
ピン化に対応するための一策としてフリップチップ方式
により半導体チップの電極端子と搭載基板の配線パター
ン、或いはリードフレーム等との電気的な接続が行われ
る。
ピン化に対応するための一策としてフリップチップ方式
により半導体チップの電極端子と搭載基板の配線パター
ン、或いはリードフレーム等との電気的な接続が行われ
る。
【０００３】フリップチップによる接続を信頼性高く、
また生産性よく行うには半導体チップの電極に接続端子
として機能する端子を形成しておく必要がある。かかる
ことからウェハーの電極に半田やめっき等により導電金
属を設けて接続端子が形成されている。
また生産性よく行うには半導体チップの電極に接続端子
として機能する端子を形成しておく必要がある。かかる
ことからウェハーの電極に半田やめっき等により導電金
属を設けて接続端子が形成されている。
【０００４】従来、ウェハーの接続端子は、該ウェハー
の主面にポリイミド等の絶縁層を設け、電極上の絶縁層
をエッチング等により開口し、該開口した箇所に接続端
子用のポストをスクリーン印刷やめっき等により形成
し、次いで前記ポストを含む上部全体を樹脂で封止し、
該樹脂を硬化した後に、研磨或いは研削により樹脂を除
いて前記ポストを露出させ、その上面に半田ボールを設
けて形成している。
の主面にポリイミド等の絶縁層を設け、電極上の絶縁層
をエッチング等により開口し、該開口した箇所に接続端
子用のポストをスクリーン印刷やめっき等により形成
し、次いで前記ポストを含む上部全体を樹脂で封止し、
該樹脂を硬化した後に、研磨或いは研削により樹脂を除
いて前記ポストを露出させ、その上面に半田ボールを設
けて形成している。
【０００５】
【この発明が解決しようとする課題】これでは接続端子
が位置精度よく形成される等の効果がある。しかし、形
成工程が多岐にわたり、また、封止した樹脂を研磨或い
は研削してポストの上面を再露出させねばならぬ等、作
業が煩雑になる問題がある。
が位置精度よく形成される等の効果がある。しかし、形
成工程が多岐にわたり、また、封止した樹脂を研磨或い
は研削してポストの上面を再露出させねばならぬ等、作
業が煩雑になる問題がある。
【０００６】本発明は製造工程を出来るだけ簡略化して
多岐な工程を経ずに、ウェハーの電極に接続端子を位置
精度よく、また作業性よく形成することを目的とする。
多岐な工程を経ずに、ウェハーの電極に接続端子を位置
精度よく、また作業性よく形成することを目的とする。
【０００７】
【課題を解決する手段】本発明の要旨は、電極に接続端
子を形成したウェハーの製造方法において、ウェハーに
該ウェハーの電極を覆う突起を形成した金型を被せ、前
記被せた金型の突起間に形成される空間部に樹脂を封入
し、樹脂を硬化させた後、前記金型を取り外して形成さ
れる前記突起が位置していた樹脂のない穴に半田、めっ
き、又はスクリーン印刷により接続端子を形成すること
を特徴とするウェハーの製造方法にある。
子を形成したウェハーの製造方法において、ウェハーに
該ウェハーの電極を覆う突起を形成した金型を被せ、前
記被せた金型の突起間に形成される空間部に樹脂を封入
し、樹脂を硬化させた後、前記金型を取り外して形成さ
れる前記突起が位置していた樹脂のない穴に半田、めっ
き、又はスクリーン印刷により接続端子を形成すること
を特徴とするウェハーの製造方法にある。
【０００８】他の要旨は、電極に接続端子を形成したウ
ェハーの製造方法において、ウェハーに該ウェハーの電
極を覆う突起を形成した金型を被せ、前記被せた金型の
突起間に形成される空間部に樹脂を封入し、樹脂を硬化
させた後、前記金型を取り外して形成される前記突起が
位置していた樹脂のない穴に半田、めっき、又はスクリ
ーン印刷により接続端子を形成し、前記接続端子の上面
をならし、該接続端子の上面に半田ボールを設けること
を特徴とするウェハーの製造方法にある。
ェハーの製造方法において、ウェハーに該ウェハーの電
極を覆う突起を形成した金型を被せ、前記被せた金型の
突起間に形成される空間部に樹脂を封入し、樹脂を硬化
させた後、前記金型を取り外して形成される前記突起が
位置していた樹脂のない穴に半田、めっき、又はスクリ
ーン印刷により接続端子を形成し、前記接続端子の上面
をならし、該接続端子の上面に半田ボールを設けること
を特徴とするウェハーの製造方法にある。
【０００９】さらに他の要旨は、前記接続端子を形成し
たウェハーを、半島体チップのサイズにダイシングする
ウェハーの製造方法にある。
たウェハーを、半島体チップのサイズにダイシングする
ウェハーの製造方法にある。
【００１０】
【発明の実施の形態】次に、本発明の１実施例について
図面を参照し詳細に述べる。図面において、１はウェハ
ーでその下面に接着シート２が設けられ、該ウェハー１
の上面には電極３が形成されている。このウェハー１に
形成されたままの電極３では搭載基板の配線パターンや
リードフレームのリード等との電気的な接続が困難、或
いは信頼性高く行えない。そこで、本実施例では以下の
ようにして前記電極３に接続端子を形成する。
図面を参照し詳細に述べる。図面において、１はウェハ
ーでその下面に接着シート２が設けられ、該ウェハー１
の上面には電極３が形成されている。このウェハー１に
形成されたままの電極３では搭載基板の配線パターンや
リードフレームのリード等との電気的な接続が困難、或
いは信頼性高く行えない。そこで、本実施例では以下の
ようにして前記電極３に接続端子を形成する。
【００１１】４はウェハー１に被せる金型で、該金型４
には前記ウェハー１に形成された電極３の上面を覆う突
起５が複数個形成されていて、前記突起５が電極３に接
して覆うように金型４を図１の（ｂ）に示すようにウェ
ハー１に被せる。この突起５の高さは接続端子の所要高
さに応じて形成される。また、該突起５の平断面形状は
円形、楕円形、或いは多角形等にされるが、この実施例
では円形にしている。
には前記ウェハー１に形成された電極３の上面を覆う突
起５が複数個形成されていて、前記突起５が電極３に接
して覆うように金型４を図１の（ｂ）に示すようにウェ
ハー１に被せる。この突起５の高さは接続端子の所要高
さに応じて形成される。また、該突起５の平断面形状は
円形、楕円形、或いは多角形等にされるが、この実施例
では円形にしている。
【００１２】なお、前記ウェハー１下面側には平らな下
金型６が設けられている。
金型６が設けられている。
【００１３】ウェハー１に被せた金型４の突起５の間に
は空間が形成されることになるが、予め該金型４には樹
脂注入口（図示しない）が形成されていて、そこを介し
て前記空間に溶融した樹脂７、例えばエポキシ樹脂、シ
リコーン樹脂、或いはフェノール樹脂等を注入し、ウェ
ハー１の上面側を図２の（ｃ）に示すように封止する。
該樹脂７を硬化させた後、前記金型４は図２の（ｄ）の
ように取り外される。
は空間が形成されることになるが、予め該金型４には樹
脂注入口（図示しない）が形成されていて、そこを介し
て前記空間に溶融した樹脂７、例えばエポキシ樹脂、シ
リコーン樹脂、或いはフェノール樹脂等を注入し、ウェ
ハー１の上面側を図２の（ｃ）に示すように封止する。
該樹脂７を硬化させた後、前記金型４は図２の（ｄ）の
ように取り外される。
【００１４】金型４を取り外したウェハー１上には封止
した樹脂７が前記突起５で覆われていた電極３以外の箇
所に形成され存在している。該樹脂７は前記突起５の高
さに対応した高さを有している。また、この実施例では
突起５の断面形状を前記のように円形としているので、
その形状に対応した穴は樹脂が存在しない空所になって
いる。
した樹脂７が前記突起５で覆われていた電極３以外の箇
所に形成され存在している。該樹脂７は前記突起５の高
さに対応した高さを有している。また、この実施例では
突起５の断面形状を前記のように円形としているので、
その形状に対応した穴は樹脂が存在しない空所になって
いる。
【００１５】前記ウェハー１の電極３上は樹脂７のない
穴８、この実施例では円筒状の穴８が形成されているの
で、該穴８に半田、めっき、或いはスクリーン印刷等に
より半田、導電金属、或いは半田ペースト等からなる接
続端子９が形成される。この接続端子９は上面が前記樹
脂７の上面より若干突出するように形成されるが、前記
のように穴８に形成することから接続端子９の上面の中
央部が盛り上がり、当該接続端子９の上面は半球状にな
り、そのままでも接続端子９として適用できる形状とな
る。このようにして電極３に接続端子９が形成されたウ
ェハー１が製造される。
穴８、この実施例では円筒状の穴８が形成されているの
で、該穴８に半田、めっき、或いはスクリーン印刷等に
より半田、導電金属、或いは半田ペースト等からなる接
続端子９が形成される。この接続端子９は上面が前記樹
脂７の上面より若干突出するように形成されるが、前記
のように穴８に形成することから接続端子９の上面の中
央部が盛り上がり、当該接続端子９の上面は半球状にな
り、そのままでも接続端子９として適用できる形状とな
る。このようにして電極３に接続端子９が形成されたウ
ェハー１が製造される。
【００１６】前記接続端子９の上面に半田ボールが必要
なウェハー１を製造する場合には、樹脂７の穴８に接続
端子９を形成している上面を、図３の（ｆ）に示すよう
に研削、或いは研磨等によりならして、例えば平坦に
し、或いは多少の凹凸をつけ、該接続端子９の上面に半
田ボール１０をスクリーン印刷等により設ける。また、
半田ボール１０は芯部が金属球で表層に半田を設けたも
のでもよい。
なウェハー１を製造する場合には、樹脂７の穴８に接続
端子９を形成している上面を、図３の（ｆ）に示すよう
に研削、或いは研磨等によりならして、例えば平坦に
し、或いは多少の凹凸をつけ、該接続端子９の上面に半
田ボール１０をスクリーン印刷等により設ける。また、
半田ボール１０は芯部が金属球で表層に半田を設けたも
のでもよい。
【００１７】本発明では前記のように電極３の上に接続
端子９、さらに半田ボール１０を形成するので、該接続
端子９や半田ボール１０を位置精度よく設けたウェハー
１が得られる。
端子９、さらに半田ボール１０を形成するので、該接続
端子９や半田ボール１０を位置精度よく設けたウェハー
１が得られる。
【００１８】接続端子９が形成されたウェハー１、さら
に接続端子９に半田ボール１０が形成されたウェハー１
は、所望の半導体チップ１１単位に機械的切断装置、或
いはレーザー切断装置等により図４に示すようにダイシ
ングされる。
に接続端子９に半田ボール１０が形成されたウェハー１
は、所望の半導体チップ１１単位に機械的切断装置、或
いはレーザー切断装置等により図４に示すようにダイシ
ングされる。
【００１９】
【本発明の効果】本発明は、ウェハーに、該ウェハーの
電極を覆う突起を形成した金型を被せ、該金型の突起間
に形成される空間に樹脂を封入して、該樹脂を硬化させ
た後、金型を取り外し、前記突起が位置していた樹脂の
ない穴に半田、めっき、又はスクリーン印刷により接続
端子を形成し、さらに必要に応じて、前記接続端子の上
面に半田ボールを設けるので、ウェハーの電極に接続端
子を形成するのに、ウェハーに絶縁層を設ける必要がな
く、また、封止樹脂は接続端子の上面に位置することが
なく樹脂研磨が不要となる等、製造工程を簡略化でき、
作業性がよくなる。さらに、形成される接続端子の位置
精度がすぐれる等の作用効果がある。
電極を覆う突起を形成した金型を被せ、該金型の突起間
に形成される空間に樹脂を封入して、該樹脂を硬化させ
た後、金型を取り外し、前記突起が位置していた樹脂の
ない穴に半田、めっき、又はスクリーン印刷により接続
端子を形成し、さらに必要に応じて、前記接続端子の上
面に半田ボールを設けるので、ウェハーの電極に接続端
子を形成するのに、ウェハーに絶縁層を設ける必要がな
く、また、封止樹脂は接続端子の上面に位置することが
なく樹脂研磨が不要となる等、製造工程を簡略化でき、
作業性がよくなる。さらに、形成される接続端子の位置
精度がすぐれる等の作用効果がある。
【図１】本発明の１実施例におけるウェハーの製造途中
の過程を示す図。
の過程を示す図。
【図２】本発明の１実施例におけるウェハーの製造途中
の過程を示す図。
の過程を示す図。
【図３】本発明の他の実施例を説明するための図。
【図４】本発明の他の実施例においてウェハーから半導
体チップ単位へのダイシングを示す図。
体チップ単位へのダイシングを示す図。
１ ウェハー ２ 接着シート ３ 電極 ４ 金型 ５ 突起 ６ 下金型 ７ 樹脂 ８ 穴 ９ 接続端子 １０ 半田ボール １１ 半導体チップ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/92 ６０４Ｅ
Claims (3)
- 【請求項１】 電極に接続端子を形成したウェハーの製
造方法において、ウェハーに該ウェハーの電極を覆う突
起を形成した金型を被せ、該金型の突起間に形成される
空間部に樹脂を封入し、前記樹脂を硬化させた後、前記
金型を取り外して形成される前記突起が位置していた樹
脂の穴に半田、めっき、又はスクリーン印刷により接続
端子を形成することを特徴とするウェハーの製造方法。 - 【請求項２】 電極に接続端子を形成したウェハーの製
造方法において、ウェハーに該ウェハーの電極を覆う突
起を形成した金型を被せ、該金型の突起間に形成される
空間部に樹脂を封入し、前記樹脂を硬化させた後、前記
金型を取り外して形成される前記突起が位置していた樹
脂の穴に半田、めっき、又はスクリーン印刷により接続
端子を形成し、前記接続端子の上面をならし、該接続端
子の上面に半田ボールを設けることを特徴とするウェハ
ーの製造方法。 - 【請求項３】 前記接続端子を形成したウェハーを、半
導体チップのサイズにダイシングすることを特徴とする
請求項１又は請求項２記載のウェハーの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000044726A JP2001237342A (ja) | 2000-02-22 | 2000-02-22 | ウェハーの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000044726A JP2001237342A (ja) | 2000-02-22 | 2000-02-22 | ウェハーの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001237342A true JP2001237342A (ja) | 2001-08-31 |
Family
ID=18567441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000044726A Pending JP2001237342A (ja) | 2000-02-22 | 2000-02-22 | ウェハーの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001237342A (ja) |
-
2000
- 2000-02-22 JP JP2000044726A patent/JP2001237342A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7271466B2 (en) | Semiconductor device with sidewall wiring | |
| US7919875B2 (en) | Semiconductor device with recess portion over pad electrode | |
| US7193161B1 (en) | SiP module with a single sided lid | |
| EP1662564A1 (en) | Semiconductor package and manufacturing method thereof | |
| US7170153B2 (en) | Semiconductor device and its manufacturing method | |
| KR19990083550A (ko) | 수지밀봉형반도체장치및그제조방법,리드프레임 | |
| KR20020075187A (ko) | 회로 장치의 제조 방법 | |
| KR20090127860A (ko) | 반도체 장치의 제조 방법 | |
| JP2000100843A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2004071898A (ja) | 回路装置およびその製造方法 | |
| KR20020075188A (ko) | 회로 장치의 제조 방법 | |
| EP1478021B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP3833859B2 (ja) | 半導体装置およびその製造方法 | |
| KR20030019082A (ko) | 회로 장치의 제조 방법 | |
| CN101393877A (zh) | 制造半导体器件的方法 | |
| JP2001274182A (ja) | 電子部品の製造方法 | |
| CN215299231U (zh) | 芯片封装结构 | |
| JP4497304B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001237342A (ja) | ウェハーの製造方法 | |
| JP3781998B2 (ja) | 積層型半導体装置の製造方法 | |
| JP3599031B2 (ja) | 半導体装置 | |
| JP2001319995A (ja) | 半導体装置の製造方法 | |
| JP3359824B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| KR20010004041A (ko) | 칩 사이즈 패키지의 제조 방법 | |
| CN115692331A (zh) | 芯片封装结构及其制作方法 |