JP2001237270A - 半導体素子の実装方法とその実装体 - Google Patents

半導体素子の実装方法とその実装体

Info

Publication number
JP2001237270A
JP2001237270A JP2000044782A JP2000044782A JP2001237270A JP 2001237270 A JP2001237270 A JP 2001237270A JP 2000044782 A JP2000044782 A JP 2000044782A JP 2000044782 A JP2000044782 A JP 2000044782A JP 2001237270 A JP2001237270 A JP 2001237270A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
bump
electrode
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000044782A
Other languages
English (en)
Inventor
Hiroyuki Kiyomura
浩之 清村
Hidetoshi Kawa
秀俊 川
Akihiro Yamamoto
章博 山本
Takahiro Yonezawa
隆弘 米澤
Naomi Kaino
直美 戒能
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000044782A priority Critical patent/JP2001237270A/ja
Publication of JP2001237270A publication Critical patent/JP2001237270A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 熱サイクルに対して半導体素子の基板への接
合信頼性を確保しつつ、高周波信号の伝達を可能にする
と共に、半導体素子の実装面にダメージを与えずに実装
を行うようにする。 【解決手段】 半導体素子３の実装面３ａの一部分に配
置された電極２ａにのみバンプ１ａを形成し、その一部
分以外の電極２ｂが配置される部分では、それら電極２
ｂに対向する基板９の電極９ｂにバンプ１ｂを形成した
後、半導体素子３を反転させてそのバンプ１ａ上に導電
性接着剤６を転写し、基板９と半導体素子３を加圧しな
がら超音波振動を与えた後、半導体素子３と基板９の隙
間に封止剤１０を注入して硬化させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電極にバンプを形
成した半導体素子を反転させて基板の電極へ直接接合す
ることによって、半導体素子を基板に実装するいわゆる
フリップチップ方式の半導体素子の実装方法と、それに
よって得られる実装体（半導体パッケージ）に関するも
のである。
【０００２】
【従来の技術】近年、電子回路基板はあらゆる製品に使
用されるようになり、その製品の軽薄短小化、高機能化
に伴い、半導体素子の基板への実装方法も、ワイヤボン
ディング方式からフリップチップ方式へと変わってきて
いる。パソコンや携帯端末等に用いられる半導体素子に
ついては、電極の多ピン化と処理信号の高周波化が益々
進み、半導体素子の電極も、その実装面の外周部のみの
配置（ペリフェラル）から内部へも配置するエリア化、
さらに多様な機能を１つの半導体素子に混合させるハイ
ブリッド化も進むものと予想される。
【０００３】フリップチップ方式の半導体素子の実装方
法は、半導体素子の電極にバンプを形成して反転させ、
前記バンプを基板の電極に直接接合することによって、
半導体素子の基板への実装を行うものである。その接合
には、導電性接着剤、異方性導電性シート（ＡＣＦ）、
はんだ等を介する方法や、直接両者を超音波振動エネル
ギで金属間接合させる方法等があり、それぞれの特徴や
利点により実装方法が選択される。
【０００４】従来例として導電性接着剤を用いて半導体
素子を基板に接合するＳＢＢ工法の実装方法を、図２を
参照して説明する。
【０００５】この実装方法ではまず（ａ）に示すよう
に、半導体素子３の実装面３ａに配置されたパッド（素
子側電極）２上に、バンプボンダなどによってスタッド
バンプ１を形成した後、（ｂ）に示すようにレベリング
プレート４によってバンプ１のレベリングを行う。次に
（ｃ）に示すように実装面３ａが下になるように反転し
た半導体素子３をノズル５で吸着し、転写プレート７に
よって導電性接着剤６をバンプ１の表面に転写した後、
基板９上へ移動する。そして（ｄ）に示すように、導電
性接着剤６を加熱して硬化させることにより、バンプ１
を基板９のランド（基板側電極）９ｃに接合させる。そ
の後、（ｅ）に示すように、基板９と半導体素子３との
隙間に封止剤１０を注入して硬化させることによって、
半導体素子３を基板９に実装した実装体（半導体パッケ
ージ）が得られる。
【０００６】上記実装方法は、基板９と半導体素子３と
の熱膨張係数の違いから生じるバンプ１とランド９ｃと
の接合界面のせん断力を導電性接着剤６が緩衝する働き
により、熱サイクルに対する接合信頼性が高いという利
点がある。
【０００７】また別な従来例として超音波振動を用いて
半導体素子を基板に金属間接合する実装方法を、図３を
参照して説明する。
【０００８】この実装方法は図２に示したものと同じく
（ａ）に示すように、半導体素子３の実装面３ａに配置
されたパッド２上にバンプ１を形成した後、（ｂ）に示
すように、超音波ホーン８の超音波振動をノズル５と半
導体素子３を介してバンプ１と基板９の電極であるラン
ド９ｃとの界面に伝達し、両者を金属間接合する。この
実装方法は、バンプ１とランド９ｃを直接、介在物無し
で接合していることから、高周波信号の伝達が可能にな
るという利点がある。
【０００９】従来のフリップチップ方式では、その商品
形態や商品に要求される機能を考慮して上記のような様
々な方法を１つ選択し、半導体素子の基板への実装を行
っていた。
【００１０】
【発明が解決しようとする課題】ところが、図２に示し
た導電性接着剤を用いた実装方法では、数ＧＨｚ以上の
高周波信号に対しては、接合部界面に存在する導電性接
着剤６の電気抵抗の影響を受け、信号波形の減衰等の現
象が現れるという欠点がある。
【００１１】また、図３に示した超音波振動を用いた実
装方法では高周波信号の伝達は可能になるものの、同一
条件下での熱サイクルに対しては接合信頼性が劣るとい
う欠点がある。また、５０ピンを超えるような多数の電
極を超音波接合する場合、大きな超音波エネルギ、およ
び押圧力が設備上必要となるという欠点もある。
【００１２】また何れの場合も、半導体素子の電極配置
がペリフェラルからエリア化するなかで、内部配置され
た電極に直接バンプを形成する場合、ボンデンィグ工程
で半導体素子の実装面にダメージを与えてしまうおそれ
がある。
【００１３】そこで本発明は、熱サイクルに対して半導
体素子の基板への接合信頼性を確保しつつ、高周波信号
の伝達を可能にすると共に、半導体素子の実装面にダメ
ージを与えずに実装を行うことのできる半導体素子の実
装方法とその実装体を提供することを目的とするもので
ある。
【００１４】
【課題を解決するための手段】本発明の半導体素子の実
装方法は上記目的を達成するため、半導体素子の電極に
バンプを形成して反転させ、前記バンプを基板の電極に
直接接合することによって、半導体素子を基板に実装す
る半導体素子の実装方法において、半導体素子の実装面
の一部分に配置された電極にのみバンプを形成し、その
一部分以外の電極が配置される部分では、それら半導体
素子の電極に対向する基板の電極にバンプを形成した
後、半導体素子のバンプ上に導電性接着剤を転写し、基
板と半導体素子を加圧しながら超音波振動を与えること
によって、半導体素子のバンプと基板の電極とを前記導
電性接着剤を介して接合すると共に、基板のバンプと半
導体素子の電極とを金属間接合し、その後、半導体素子
と基板の隙間に封止剤を注入して硬化させることを特徴
とする。
【００１５】本発明の実装方法によれば、半導体素子の
実装面の一部分に配置された電極にのみバンプを形成
し、そのバンプと基板の電極とを導電性接着剤によって
接合しているので、接合界面のせん断力を緩衝でき、熱
サイクルに対する接合信頼性を確保できる。また、前記
バンプが形成されていない半導体素子の電極に対向する
基板側の電極にバンプを形成し、そのバンプと半導体素
子の電極とを超音波によって金属間接合しているので、
高周波信号の伝達に対処できる。つまり、多ピンではあ
るが実際には高周波信号を伝達する目的の電極がその一
部分でしかない半導体素子について、その一部分の電極
だけは超音波を用いることによって、導電性接着剤によ
る接合工法の利点をも活かして、熱サイクルに対する接
合信頼性を確保しつつ、要求される処理周波数を満たす
ことができる。
【００１６】上記実装方法において、半導体素子のバン
プを、その実装面の外周部に配置された電極に形成する
一方、前記実装面の内部に配置された電極に対向する基
板の電極にバンプを形成すると好適であり、半導体素子
の電極配置がペリフェラルからエリア化するなかで、内
部配置された電極に直接バンプを形成する場合、ボンデ
ンィグ工程で半導体素子の実装面にダメージを与えてし
まうおそれを回避することができる。
【００１７】上記実装方法によって得られた実装体は、
半導体素子の実装面の外周部に配置された電極にバンプ
が形成されると共に、前記実装面の内部に配置された電
極に対向する基板の電極にバンプが形成された実装体で
あって、半導体素子のバンプと基板の電極とが導電性接
着剤を介して接合されると共に、基板のバンプと半導体
素子の電極とが超音波を用いて金属間接合され、半導体
素子と基板との間が封止剤で封止されていることを特徴
とする。
【００１８】この実装体は、半導体素子側のバンプと基
板側の電極とが導電性接着剤によって接合されているの
で、その導電性接着剤が接合界面のせん断力を緩衝し、
その部分では熱サイクルに対する接合信頼性が高い。ま
た、バンプが形成されていない半導体素子側の電極とそ
れに対向した基板側のバンプとは、超音波を用いて金属
間接合されているので、高周波信号の伝達に対処でき
る。したがって、電源系など比較的高周波を要求されな
い部分では導電性接着剤を用い、高周波を伝達する部分
では超音波を用いることによって、それぞれの利点を活
かして構成できるし、半導体素子の実装面内部に配置さ
れる電極にはバンプが形成されていないので、実装面ダ
メージの無い実装体に構成することができる。
【００１９】
【発明の実施の形態】本発明の一実施形態について、チ
ップサイズパッケージ（ＣＳＰ）の製造工程を示す図１
を参照して、半導体素子の実装方法を順に説明する。
【００２０】本実施形態の半導体素子３は、高周波の信
号を処理するマイコンのようなチップであり、実装面３
ａの内部にはパッド（素子側電極）２ｂが配置され、実
装面３ａの外周部にはパッド２ａが配置されている。パ
ッド２ｂは高周波信号を伝達する電極であり、パッド２
ａは電源系などの比較的高周波を要求されない電極であ
る。
【００２１】半導体素子３の実装に際してはまず（ａ）
に示すように、バンプボンダなどによって、実装面３ａ
の外周部のパッド２ａにのみバンプ１ａを形成する。実
装面３ａの内部のパッド２ｂに対しては実装面３ａへの
ダメージを考慮しバンプ形成を行わない。その後、
（ｂ）に示すようにレベリングプレート４によってバン
プ１ａのレベリングを行う。基板９へのバンプ形成につ
いては後述する（ｄ）に図示されるように、基板９上の
電極のうち、半導体素子３側でバンプを形成されていな
い内部のパッド２ｂに対向するランド（基板側電極）９
ｂ上に、半導体素子３側のバンプ１ａと同じくバンプボ
ンダなどによってバンプ１ｂを形成する。このバンプ１
ｂにはレベリングは行わない。
【００２２】バンプ１ａ、１ｂがそれぞれ形成された半
導体素子３と基板９は、フリップチップボンダなどのマ
ウンタに供給され、（ｃ）に示すように、半導体素子３
を実装面３ａが下になるように反転してノズル５で吸着
し、転写プレート７によって導電性接着剤６をバンプ１
ａの表面に転写した後、基板９上へ移動する。
【００２３】そして（ｄ）に示すように、半導体素子３
と基板９は認識カメラによりお互いの位置ずれを補正
し、半導体素子３を基板９に接合する。つまり、ノズル
５は超音波ホーン８により超音波振動を半導体素子３に
与えつつ、基板９上のバンプ１ｂを潰しながら押圧す
る。この際、（ｅ）に示すように、半導体素子３上のバ
ンプ１ａが基板９のランド９ａと接触すると、すべての
バンプ１ａ、１ｂにノズル５の押圧力が負荷し、基板９
上に形成されたバンプ１ｂの高さの減少が停止する。こ
の効果によって、ノズル５の押圧力が所定の値よりある
程度の幅で大きすぎた場合においても、バンプ１ｂの潰
れすぎや、バンプ１ｂとパッド２ｂの界面の接合面積の
バラツキ、すなわち接合強度のバラツキを防止すること
ができる。
【００２４】この結果、半導体素子３側のバンプ１ａと
基板９側のランド９ａは導電性接着剤６を介して電気的
に接合されると同時に、基板９側のバンプ１ｂと半導体
素子３側のパッド２ｂは超音波振動により金属間接合が
なされる。
【００２５】この後、（ｆ）に示すように、半導体素子
３と基板９との隙間に封止剤１０を注入して硬化させる
ことによって、半導体素子３を基板９に実装することが
でき、実装体である半導体パッケージが得られる。
【００２６】上記のような実装工程で製造されたＣＳＰ
には、特に基板９がガラスエポキシのような熱膨張の大
きな基板であり、かつ半導体素子３が□１０ｍｍを超え
るような大きいサイズのものでも、特に外周部において
厳しいとされる繰り返しの熱応力に対して高い接合信頼
性を確保しつつ、ＧＨｚオーダの高周波信号を処理可能
とする高機能性が期待できる。また本実施形態ではＣＳ
Ｐの実装工程を１例として説明したが、１つの基板に数
個の半導体素子を実装するマルチチップモジュール（Ｍ
ＣＭ）についても、同様の効果が期待できる。
【００２７】
【発明の効果】本発明によれば、熱サイクルに対しての
半導体素子と基板との接合信頼性を導電性接着剤を用い
て確保しつつ、超音波振動を用いて高周波信号の処理を
可能にし、さらに多数の電極を有する半導体素子におい
ても、バンプ形成によって半導体素子の実装面にダメー
ジを与えることなく実装を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態における半導体素子の実装
方法を工程順に示す説明図。
【図２】従来の半導体素子の実装方法の１例を示す説明
図。
【図３】別な従来の半導体素子の実装方法の１例を示す
説明図。
【符号の説明】
１ａ 半導体素子側のバンプ １ｂ 基板側のバンプ ２ａ 外周部配置の素子側電極 ２ｂ 内部配置の素子側電極 ３ 半導体素子 ３ａ 実装面 ６ 導電性接着剤 ８ 超音波ホーン ９ 基板 ９ａ 素子電極２ａに対向する基板側電極 ９ｂ 素子電極２ｂに対向する基板側電極 １０ 封止剤
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/92 ６０４Ｊ (72)発明者 山本 章博 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 米澤 隆弘 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 戒能 直美 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F044 KK17 LL09 PP16 QQ02 RR18 RR19 5F061 AA01 BA03 CA04

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子の電極にバンプを形成して反
    転させ、前記バンプを基板の電極に直接接合することに
    よって、半導体素子を基板に実装する半導体素子の実装
    方法において、半導体素子の実装面の一部分に配置され
    た電極にのみバンプを形成し、その一部分以外の電極が
    配置される部分では、それら半導体素子の電極に対向す
    る基板の電極にバンプを形成した後、半導体素子のバン
    プ上に導電性接着剤を転写し、基板と半導体素子を加圧
    しながら超音波振動を与えることによって、半導体素子
    のバンプと基板の電極とを前記導電性接着剤を介して接
    合すると共に、基板のバンプと半導体素子の電極とを金
    属間接合し、その後、半導体素子と基板の隙間に封止剤
    を注入して硬化させることを特徴とする半導体素子の実
    装方法。
  2. 【請求項２】 半導体素子のバンプを、その実装面の外
    周部に配置された電極に形成する一方、前記実装面の内
    部に配置された電極に対向する基板の電極にバンプを形
    成する請求項１記載の半導体素子の実装方法。
  3. 【請求項３】 半導体素子の実装面の外周部に配置され
    た電極にバンプが形成されると共に、前記実装面の内部
    に配置された電極に対向する基板の電極にバンプが形成
    された実装体であって、半導体素子のバンプと基板の電
    極とが導電性接着剤を介して接合されると共に、基板の
    バンプと半導体素子の電極とが超音波を用いて金属間接
    合され、半導体素子と基板との間が封止剤で封止されて
    いる実装体。
JP2000044782A 2000-02-22 2000-02-22 半導体素子の実装方法とその実装体 Pending JP2001237270A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000044782A JP2001237270A (ja) 2000-02-22 2000-02-22 半導体素子の実装方法とその実装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000044782A JP2001237270A (ja) 2000-02-22 2000-02-22 半導体素子の実装方法とその実装体

Publications (1)

Publication Number Publication Date
JP2001237270A true JP2001237270A (ja) 2001-08-31

Family

ID=18567492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000044782A Pending JP2001237270A (ja) 2000-02-22 2000-02-22 半導体素子の実装方法とその実装体

Country Status (1)

Country Link
JP (1) JP2001237270A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10786876B2 (en) 2012-05-23 2020-09-29 Panasonic Intellectual Property Management Co., Ltd. Mounting Method of a semiconductor device using a colored auxiliary joining agent

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10786876B2 (en) 2012-05-23 2020-09-29 Panasonic Intellectual Property Management Co., Ltd. Mounting Method of a semiconductor device using a colored auxiliary joining agent

Similar Documents

Publication Publication Date Title
JP3150347B2 (ja) 回路基板への電子部品の実装方法及びその装置
JP3687280B2 (ja) チップ実装方法
JPH11145336A (ja) バンプ付電子部品の実装構造および実装方法
JP2001176924A (ja) 半導体装置の接合方法、半導体装置、電子機器、接合材料
JPH0997815A (ja) フリップチップ接合方法およびそれにより得られる半導体パッケージ
US6369450B1 (en) Method of producing mounting structure and mounting structure produced by the same
JP3026204B1 (ja) ベアチップ実装方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100614564B1 (ko) 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법
JP2002299809A (ja) 電子部品の実装方法および実装装置
JP2001237270A (ja) 半導体素子の実装方法とその実装体
JP3947502B2 (ja) 異方導電性フィルムからなる封止部材の製造方法
JP3419398B2 (ja) 半導体装置の製造方法
JP2002170850A (ja) 電子部品実装構造体とその製造方法
JPH11204572A (ja) 半導体装置の実装構造体及びその製造方法
JPH07326710A (ja) 半導体実装構造
JP2000277566A (ja) 電子部品ユニットおよび電子部品ユニット製造方法
JPH1167832A (ja) 半導体装置を有する電子装置および半導体装置の実装方法
JPH09246326A (ja) フリップチップ実装方法
JPH09232385A (ja) 電子部品接合方法
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
JP2004304082A (ja) 半導体装置の製造方法
JPH1154672A (ja) 電子部品および電子部品の製造方法ならびに電子部品の実装構造
JP2002299374A (ja) 半導体装置及びその製造方法
JP2004235472A (ja) 半導体装置の製造方法