JP2001237102A - 電子部品およびその製造方法 - Google Patents

電子部品およびその製造方法

Info

Publication number
JP2001237102A
JP2001237102A JP2000048832A JP2000048832A JP2001237102A JP 2001237102 A JP2001237102 A JP 2001237102A JP 2000048832 A JP2000048832 A JP 2000048832A JP 2000048832 A JP2000048832 A JP 2000048832A JP 2001237102 A JP2001237102 A JP 2001237102A
Authority
JP
Japan
Prior art keywords
layer
connection layer
tin
electrode layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000048832A
Other languages
English (en)
Inventor
Shogo Nakayama
祥吾 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000048832A priority Critical patent/JP2001237102A/ja
Publication of JP2001237102A publication Critical patent/JP2001237102A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【課題】 長期間保存後に電子部品を回路基板にはんだ
付けで実装する場合においても、はんだの濡れ性が良好
に保たれ、かつ側面電極層の表面にウィスカが発生しに
くい電子部品を提供することを目的とする。 【解決手段】 基体11の側面に側面電極層を有する電
子部品において、前記側面電極層を覆うように少なくと
もスズを含有する第1の接続層20を設けるとともに、
この第1の接続層20を覆うようにこの第1の接続層2
0よりもスズの含有率を少なくした第2の接続層21を
設けたものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子機器等に用い
られる側面に電極を有する電子部品およびその製造方法
に関するものである。
【0002】
【従来の技術】一般に、この種の電子部品は、外部の電
子回路と接続するための電極として側面に電極を有する
ものが多く使用されている。このような電子部品の一例
としてチップ形抵抗器があり、例えば、特開平4−10
2302号公報に開示されたものが知られている。
【0003】以下、従来の電子部品についてチップ形抵
抗器を例にして図面を参照しながら説明する。
【0004】図7(a)は従来のチップ形抵抗器の斜視
図、図7(b)は図7(a)のA−A線断面図である。
【0005】図7(a)(b)において、1はセラミッ
ク材料からなる基体である。2は基体1の上面の側部に
設けられた第1の上面電極層である。3は第1の上面電
極層2に一部が重なるように基体1の上面に設けられた
抵抗層である。4は少なくとも抵抗層3を覆うように設
けられた第1の保護層である。5は抵抗値を調整するた
めに、レーザ光を第1の保護層4を通過させて抵抗層3
に照射して設けられたトリミング溝である。6は少なく
ともトリミング溝5を覆うように第1の保護層4の上面
に設けられた第2の保護層である。7は第1の上面電極
層2の上面に重なりかつ第1の上面電極層2の端部まで
設けられた第2の上面電極層である。8は基体1の端面
に少なくとも第2の上面電極層7と電気的に接続するよ
うに設けられた端面電極層である。9は第2の上面電極
層7および端面電極層8を覆うように設けられたニッケ
ルめっき層で、このニッケルめっき層9と前記端面電極
層8とにより、側面電極層を構成しているものである。
10はニッケルめっき層9を覆うように設けられたはん
だめっき層である。
【0006】以上のように構成されたチップ形抵抗器に
ついて、以下にその製造方法を図面を参照しながら説明
する。
【0007】図8(a)〜(f)は従来のチップ形抵抗
器の製造方法を示す工程図である。
【0008】まず、図8(a)に示すように、基体1の
上面の両側部に導電性ペーストを印刷後、焼成して第1
の上面電極層2を形成する。
【0009】次に、図8(b)に示すように、第1の上
面電極層2に一部が重なるように基体1の上面に抵抗ペ
ーストを印刷後、焼成して抵抗層3を形成する。
【0010】次に、図8(c)に示すように、抵抗層3
を覆うようにガラスペーストを印刷し焼成して第1の保
護層4を形成した後、第1の保護層4を透過させて抵抗
層3にレーザ光を照射することによりトリミング溝5を
形成して抵抗値を修正する。
【0011】次に、図8(d)に示すように、少なくと
もトリミング溝5を覆うように第1の保護層4の上面に
絶縁塗料を印刷後、硬化させて第2の保護層6を形成す
る。
【0012】次に、図8(e)に示すように、第1の上
面電極層2の上面に重なりかつ第1の上面電極層2の端
部までのびるように導電性ペーストを印刷後、焼成して
第2の上面電極層7を形成する。
【0013】次に、図8(f)に示すように、基体1の
端面に、第1の上面電極層2および第2の上面電極層7
と電気的に接続されるように導電ペーストを塗布し、硬
化させて端面電極層8を形成する。
【0014】次に、第2の上面電極層7および端面電極
層8を覆うようにめっき工法により図7に示すようなニ
ッケルめっき層9を形成し、このニッケルめっき層9と
前記端面電極層8とにより側面電極層を構成する。
【0015】さらに、ニッケルめっき層9を覆うように
めっき工法により、図7に示すようなはんだめっき層1
0を形成して、従来のチップ形抵抗器を製造していた。
【0016】
【発明が解決しようとする課題】しかしながら、上記し
た従来のチップ形抵抗器では、このチップ形抵抗器のは
んだめっき層10に鉛が含まれているため、このような
チップ形抵抗器を使用した電子機器を廃棄して埋め立て
処分したときに、鉛が溶出することがあった。また、鉛
を使用しないスズ100%のめっき材料を用いて最外層
である側面電極層を形成したものにおいては、このよう
なスズ100%の最外層を有するチップ形抵抗器を長期
間保存した後、回路基板にはんだ付けで実装する場合
に、はんだの濡れ性が劣化するか、または上記最外層の
表面にウィスカが発生するということがあった。
【0017】本発明は上記従来の課題を解決するもの
で、長期間保存後に電子部品を回路基板にはんだ付けで
実装する場合においても、はんだの濡れ性が良好に保た
れ、かつ側面電極層の表面にウィスカが発生しにくい電
子部品を提供することを目的とするものである。
【0018】
【課題を解決するための手段】上記の目的を達成するた
めに本発明の電子部品は、基体の側面に側面電極層を有
する電子部品において、前記側面電極層を覆うように少
なくともスズを含有する第1の接続層を設けるととも
に、この第1の接続層を覆うようにこの第1の接続層よ
りもスズの含有率を少なくした第2の接続層を設けたも
ので、この構成によれば、長期間保存後に電子部品を回
路基板にはんだ付けで実装する場合においても、はんだ
の濡れ性が良好に保たれ、かつ側面電極層の表面にウィ
スカが発生するのも抑えることができるものである。
【0019】
【発明の実施の形態】本発明の請求項1に記載の発明
は、基体の側面に側面電極層を有する電子部品におい
て、前記側面電極層を覆うように少なくともスズを含有
する第1の接続層を設けるとともに、この第1の接続層
を覆うようにこの第1の接続層よりもスズの含有率を少
なくした第2の接続層を設けたもので、この構成によれ
ば、最外層である第2の接続層のスズの含有率を少なく
しているため、長期間保存後に電子部品を回路基板には
んだ付けで実装する場合においても、はんだの濡れ性が
良好に保たれ、かつ側面電極層の表面にスズによるウィ
スカが発生するのも抑えることができるという作用を有
するものである。
【0020】請求項2に記載の発明は、請求項1に記載
の第1の接続層と第2の接続層との境界部分を第1の接
続層または第2の接続層と同じ物質のみで構成したもの
で、この構成によれば、この電子部品を回路基板に実装
した後、ヒートサイクルが加わった場合でも、前記第2
の接続層と第1の接続層との境界部分には他の物質、例
えば酸化物の含有率が高い物質等を含まないため、熱応
力により大きな歪みを発生させることも無く、特性の変
化が少ないという作用を有するものである。
【0021】請求項3に記載の発明は、請求項1に記載
の第2の接続層の層厚を0.5μm以上としたもので、
この構成によれば、長期間保存後もはんだの濡れ性が良
好で、またスズによるウィスカの発生も抑えられるとい
う作用を有するものである。
【0022】請求項4に記載の発明は、請求項1に記載
の第1の接続層の層厚と第2の接続層の層厚とを合わせ
た層厚を2μm以上としたもので、この構成によれば、
長期間保存後もはんだの濡れ性が良好で、またウィスカ
の発生も抑えられるという作用を有するものである。
【0023】請求項5に記載の発明は、請求項1に記載
の第1の接続層および第2の接続層をスズに少なくとも
鉛、ビスマス、銅、銀のいずれか1つを含有させた金属
で構成したもので、この構成によれば、長期保存後もは
んだの濡れ性が良好で、またウィスカの発生も抑えられ
るという作用を有するものである。
【0024】請求項6に記載の発明は、基体の側面に側
面電極層を有する電子部品において、前記側面電極層を
覆うようにスズを含有する接続層を設け、かつこの接続
層は前記側面電極層側から外縁側に向かうにつれてスズ
の含有率が少なくなるように構成したもので、この構成
によれば、長期間保存後もはんだの濡れ性が良好で、ま
たウィスカの発生も抑えられ、さらにはこの電子部品に
ヒートサイクルが加わった場合でも熱応力を緩和できる
ため、特性の変化が少ないという作用を有するものであ
る。
【0025】請求項7に記載の発明は、基体の側面に側
面電極層を有する電子部品の製造方法において、前記側
面電極層を覆うように少なくともスズを含有する第1の
接続層を形成する工程と、前記第1の接続層を覆うよう
に前記第1の接続層よりもスズの含有率が少ない第2の
接続層を形成する工程とを備えたもので、この製造方法
によれば、長期間保存後もはんだの濡れ性が良好で、ま
たウィスカの発生も抑えられ、さらにはこの電子部品が
廃棄されて埋め立て処分された場合でも、鉛の溶出量を
少なくすることができるという作用を有するものであ
る。
【0026】請求項8に記載の発明は、基体の側面に側
面電極層を有する電子部品の製造方法において、前記側
面電極層を覆うとともに前記側面電極層側から外縁側に
向かうにつれてスズの含有率が少なくなる接続層を形成
する工程を有し、かつ前記接続層を同一のめっき槽で形
成するようにしたもので、この製造方法によれば、めっ
き槽を替えずに同じめっき槽で接続層を形成できるた
め、生産設備を簡素化でき量産性に優れたものが得られ
るものである。また接続層のスズの含有量を、ニッケル
めっき槽に接する側面電極層側から外縁側に向かうにつ
れて少なくしているため、長期間保存後もはんだの濡れ
性が良好で、またウィスカの発生も抑えられるという作
用を有するものである。
【0027】(実施の形態1)以下、本発明の実施の形
態1における電子部品およびその製造方法について、電
子部品の一種であるチップ形抵抗器を例にして、図面を
参照しながら説明する。
【0028】図1(a)は本発明の実施の形態1におけ
るチップ形抵抗器の斜視図、図1(b)は図1(a)の
B−B線断面図である。
【0029】図1(a)(b)において、11はセラミ
ック材料からなる基体である。12は基体11の上面の
側部に設けられた第1の上面電極層である。13は第1
の上面電極層12に一部が重なるように基体11の上面
に設けられた抵抗層である。14は少なくとも抵抗層1
3を覆うように設けられた第1の保護層である。15は
抵抗値を調整するために、レーザ光を第1の保護層14
を通過させて抵抗層13に照射して設けられたトリミン
グ溝である。16は少なくともトリミング溝15を覆う
ように第1の保護層14の上面に設けられた第2の保護
層である。17は第1の上面電極層12の上面に重なる
ように基体11の幅いっぱいまで設けられた第2の上面
電極層である。18は基体11の端面に少なくとも第2
の上面電極層17と電気的に接続するように設けられた
端面電極層である。19は第2の上面電極層17および
端面電極層18の表面に設けられたニッケルめっき層で
あり、このニッケルめっき層19と前記端面電極層18
とにより、側面電極層を構成しているものである。20
はニッケルめっき層19の表面に設けられたはんだめっ
き層である。20はニッケルめっき層19の表面に設け
られ、かつ少なくともスズを含有する第1の接続層であ
る。21は第1の接続層20を覆うように設けられ、か
つ第1の接続層20よりもスズの含有率を少なくした第
2の接続層である。そしてこの第2の接続層21の層厚
は0.5μm以上とし、また前記第1の接続層20の層
厚と第2の接続層21の層厚とを合わせた層厚は2μm
以上で、かつ20μm以下としているものである。
【0030】以上のように構成されたチップ形抵抗器に
ついて、以下にその製造方法を説明する。
【0031】図2は本発明の実施の形態1におけるチッ
プ形抵抗器の製造工程の概要を示す工程図である。
【0032】図2において第1の上面電極層形成からニ
ッケルめっき層形成までの工程は、従来の技術で図8を
用いて説明したものと同じであるため、第1の上面電極
層形成からニッケルめっき層形成までの工程説明は省略
し、ニッケルめっき層形成の次の工程から説明する。
【0033】まず、側面電極層の一部であるニッケルめ
っき層19を形成した後、スズ含有率95〜100%、
好ましくはスズ100%で、鉛含有率5〜0%、好まし
くは鉛含有率0%の組成となるめっき層を形成するめっ
き液を入れためっき槽により、電流密度1〜10A/d
2の条件で、約40分間のバレルめっきを施し、少な
くともニッケルめっき層19を覆うように第1の接続層
20を形成する。
【0034】次に、スズ含有率90〜95%と、鉛含有
率10〜5%の組成となるめっき層を形成するめっき液
を入れためっき槽により、電流密度1〜10A/dm2
の条件で、約10分間のバレルめっきを施して、少なく
とも第1の接続層20を覆うように第2の接続層21を
形成する。このとき、第2の接続層21の層厚は0.5
μm以上になるようにめっきを施すものであり、さらに
第2の接続層21のスズ含有率は第1の接続層20のス
ズ含有率よりも少なくするものである。また、上記本発
明の実施の形態1においては、第1の接続層20を形成
した直後に第2の接続層21用のめっき槽を設置して第
1の接続層20を形成した後、第1の接続層20が水等
の他の液体や空気等に直接接する前に、連続的に第2の
接続層21を形成するようにしているため、第1の接続
層20の表面に酸化された層が形成されることはないも
のである。そしてまた、第1の接続層20を形成するた
めのめっき槽と、第2の接続層21用のめっき槽との間
に水洗層を設置する必要もないため、設備も簡素化でき
るものである。
【0035】最後に、第2の接続層21を形成したチッ
プ形抵抗器を水洗し、第3リン酸ナトリウム水溶液で変
色防止処理を行い、乾燥させて本発明の実施の形態1に
おけるチップ形抵抗器を製造するものである。
【0036】次に、本発明の実施の形態1におけるチッ
プ形抵抗器について、従来のチップ形抵抗器および比較
のための試作品と比較してその特徴を説明する。
【0037】従来の一般のチップ形抵抗器の接続層の厚
みは約15μmで、スズと鉛との組成比率は90:10
であった。鉛を含有せずスズ100%にした試作品の接
続層の層厚は約15μm、スズと鉛との組成比率は10
0:0である。それに対して本発明の実施の形態1に示
すチップ形抵抗器の第1の接続層20の層厚は約14μ
m、スズと鉛との組成比率は100:0で、第2の接続
層21の層厚は約1μmであり、スズと鉛との組成比率
は90:10である。
【0038】この3種類のチップ形抵抗器の1個あたり
に含まれる鉛の量を無極放電プラズマ中で発光分光分析
で測定するIPC分析法により定量分析した。この3種
類のチップ形抵抗器の1個あたりに含まれる鉛の量は、
それぞれ従来の一般のチップ形抵抗器では約1.1m
g、スズ100%にした試作品の鉛含有量は、0.0m
g、本発明の実施の形態1におけるチップ形抵抗器の鉛
含有量は0.2mgであった。すなわち、本発明の実施
の形態1におけるチップ形抵抗器の鉛含有量は、従来の
一般のチップ形抵抗器の鉛含有量に比べて約5分の1で
あり、鉛の含有量が少ないため、廃棄後埋め立て処分さ
れた場合でも鉛の溶出量が少ないチップ形抵抗器が得ら
れるものである。
【0039】また、上記3種類のチップ形抵抗器を温度
約60℃、湿度約95%の雰囲気中に約500時間放置
後、メニスコグラフ法により約230℃の溶融はんだを
用いて、接続層の表面がはんだに濡れるまでの時間を測
定した結果を下記に示す。このテストは劣化を加速する
ような環境条件の中に長時間電子部品を保存した場合の
はんだ付け性をはんだに濡れるまでの時間で測定するも
のである。はんだに濡れるまでの時間は、それぞれ従来
の一般のチップ形抵抗器で約0.40秒、スズ100%
にした試作品では、約1.60秒、本発明の実施の形態
1によるチップ形抵抗器の場合は約0.41秒であっ
た。したがって、はんだに濡れるまでの時間によるはん
だ濡れ性の評価結果は、スズ100%の場合が最も悪
く、従来の一般のチップ形抵抗器と本発明の実施の形態
1におけるチップ形抵抗器の場合は同等となり、良好で
あった。
【0040】上記した鉛の含有量を測定した結果とはん
だの濡れ性 を測定した結果とをまとめると、本発明の
実施の形態1におけるチップ形抵抗器は従来のものに比
べてはんだ含有量が約5分の1と少なく、また長期間保
存した場合でもはんだの濡れ性は劣化せず、良好である
ことが分かる。
【0041】次に、本発明の実施の形態1において、第
2の接続層21の層厚を約1μmに固定して、第1の接
続層20と第2の接続層21との合計の層厚を変えてサ
ンプルを作り、上記と同じ方法ではんだに濡れるまでの
時間を測定した。その測定結果を図3に示す。測定結果
は、図3に示すように、第1の接続層20と第2の接続
層21との合計の層厚が2μm以上であれば、はんだ濡
れ時間は1秒間以内であり、はんだの濡れ性が良好であ
ることがわかる。
【0042】また、第1の接続層20の層厚を4.0μ
mに固定して、第2の接続層21の層厚が0.3μm、
0.5μm、1.2μm、1.8μmのサンプルを各1
00個ずつ作成し、温度約60℃、湿度95%の雰囲気
中に約250時間放置後、ウィスカの発生しているサン
プルの率を調べた。その結果を図4に示す。図4に示す
ように第2の接続層21の層厚が0.5μm以上であれ
ばウィスカの発生が無いことがわかる。
【0043】なお、上記本発明の実施の形態1における
チップ形抵抗器では、スズ−鉛系のはんだめっきについ
て説明したが、スズ−ビスマス系はんだ、スズ−銀系は
んだ、スズ−銅系はんだ、およびこれらの複合形はんだ
を用いても、本発明の実施の形態1と同様の効果を有す
るものである。
【0044】また、本発明の実施の形態1では、チップ
形抵抗器について説明したが、これに限定されるもので
はなく、他の電子部品、例えば、積層セラミックコンデ
ンサ、チップ形ビーズコア、チップ形コイル、チップ形
抵抗・コンデンサ・コイル複合部品等においても同様の
効果を有するものである。
【0045】(実施の形態2)以下、本発明の実施の形
態2における電子部品およびその製造方法について、電
子部品の一種であるチップ形抵抗器を例にして、図面を
参照しながら説明する。
【0046】図5(a)は本発明の実施の形態2におけ
るチップ形抵抗器の斜視図、図5(b)は図5(a)の
C−C線断面図である。
【0047】図5(a)(b)において、31はセラミ
ック材料からなる基体である。32は基体31の上面の
側部に設けられた第1の上面電極層である。33は第1
の上面電極層32に一部が重なるように基体31の上面
に設けられた抵抗層である。34は少なくとも抵抗層3
3を覆うように設けられた第1の保護層である。35は
抵抗値を調整するために、レーザ光を第1の保護層34
を通過させて抵抗層33に照射して設けられたトリミン
グ溝である。36は少なくともトリミング溝35を覆う
ように第1の保護層34の上面に設けられた第2の保護
層である。37は第1の上面電極層32の上面に重なる
ように基体31の幅いっぱいまで設けられた第2の上面
電極層である。38は基体31の端面に少なくとも第2
の上面電極層37と電気的に接続するように設けられた
端面電極層である。39は第2の上面電極層37および
端面電極層38の表面に設けられたニッケルめっき層で
あり、このニッケルめっき層39と前面端面電極層38
とにより、側面電極層を構成しているものである。40
はニッケルめっき層39の表面に設けられた接続層でこ
の接続層40は、ニッケルめっき層39に直接接してい
る部分、すなわち前記側面電極層側から外縁側に向かう
につれてスズの含有率が少なくなるように構成されてい
る。すなわち、ニッケルめっき層39から離れた外縁側
になるほど、ニッケルめっき層39に直接接している内
縁側に比べてスズの含有率が少なく鉛の含有率が多くな
っており、内縁側から外縁側へは組成変化が連続的でか
つ単層であり、二層以上となるような境界が無いもので
ある。
【0048】以上のように構成された本発明の実施の形
態2のチップ形抵抗器について、以下にその製造方法を
説明する。
【0049】図6は本発明の実施の形態2におけるチッ
プ形抵抗器の製造工程の概要を示す工程図である。
【0050】図6において第1の上面電極層形成からニ
ッケルめっき層形成までの工程は、従来の技術で図8を
用いて説明したものと同じであるため、第1の上面電極
層形成からニッケルめっき層形成までの工程説明は省略
し、ニッケルめっき層形成の次の工程から説明する。
【0051】まず、側面電極層の一部であるニッケルめ
っき層39を形成した後、スズ含有率95〜100%、
好ましくはスズ98%、鉛含有率5〜2%、好ましくは
2%の組成となるめっき層を形成するめっき液を入れた
めっき槽により、電流密度5〜15A/dm2の条件で
約30分間のバレルめっきを施し、引き続き、同一のめ
っき層により、電流密度を1〜7A/dm2に変化させ
て約15分間のバレルめっきを施し、ニッケルめっき層
39の表面に単層である接続層40を形成する。このよ
うにして形成された接続層40は、鉛とスズのイオン化
傾向の違いにより、ニッケルめっき層39に接している
内縁側のめっき層の組成はスズの含有率が高く、外縁側
ではスズの含有率が低くなり、したがって外縁側では鉛
の含有率が高くなっている。
【0052】最後に、接続層40を形成したチップ形抵
抗器を水洗し、第3リン酸ナトリウム水溶液で変色防止
処理を行い、乾燥させて本発明の実施の形態2における
チップ形抵抗器を製造するものである。
【0053】上記したように、本発明の実施の形態2に
おけるチップ形抵抗器の製造方法は、組成比率変化のあ
る接続層40を形成する際に、同一めっき槽のめっき液
を用いて電流密度を変えることにより鉛とスズとの含有
率を変えるようにしているため、製造設備を簡素化、小
型化でき、また生産性でも優れているという効果を有す
るものである。
【0054】また、めっき時の電流密度の変化を徐々に
連続的に行わせることによって、単層である接続層40
中のスズや鉛との含有率、すなわち組成比率を連続的に
変化させることができる。接続層40の組成が連続的に
変化していると、チップ形抵抗器を回路基板にはんだ付
けした後、強いヒートショックが加えられた場合でも、
熱応力を吸収することができ、これにより、ヒートショ
ックによる特性変化が小さいなどのヒートショックに対
する耐久性が高くなるという効果を有する。
【0055】次に、本発明の実施形態2におけるチップ
形抵抗器について、従来のチップ形抵抗器および比較の
ための試作品と比較してその特徴を説明する。
【0056】従来の一般のチップ形抵抗器の接続層の厚
みは約15μmで、スズと鉛との組成比率は90:10
であった。鉛を含有せずスズ100%にした試作品の接
続層の層厚は約15μm、スズと鉛との組成比率は10
0:0である。それに対して本発明の実施の形態2に示
すチップ形抵抗器の接続層の層厚は約15μm、スズと
鉛との組成比率はニッケルめっき層9に接している内縁
側では98:2であり、外縁側では組成比率91:9で
ある。
【0057】この3種類のチップ形抵抗器の1個あたり
に含まれる鉛の量を本発明の実施の形態1と同様にIP
C分析法により定量分析した。この3種類のチップ形抵
抗器の1個あたりに含まれる鉛の量は、それぞれ従来の
一般のチップ形抵抗器では約1.1mg、スズ100%
にした試作品の鉛含有量は、0.0mg、本発明の実施
の形態2におけるチップ形抵抗器の鉛含有量は約0.3
mgであった。すなわち、本発明の実施の形態2におけ
るチップ形抵抗器の鉛含有量は、従来の一般のチップ形
抵抗器の鉛含有量に比べて約4分の1であり、鉛の含有
量が少ないチップ形抵抗器が得られるものである。
【0058】また、上記3種類のチップ形抵抗器を温度
約60℃、湿度約95%の雰囲気中に約500時間放置
後、メニスコグラフ法により約230℃の溶融はんだを
用いて、はんだに濡れるまでの時間を測定した結果を下
記に示す。このテストは劣化を加速するような環境条件
の中に長期間電子部品を保存した場合のはんだ付け性を
はんだに濡れるまでの時間を測定するものである。はん
だに濡れるまでの時間は、それぞれ従来の一般のチップ
形抵抗器で約0.40秒、スズ100%にした試作品で
は、約1.60秒、本発明の実施の形態2におけるチッ
プ形抵抗器の場合は約0.43秒であった。はんだに濡
れるまでの時間、すなわちはんだ濡れ性はスズ100%
の場合が最も悪く、従来の一般のチップ形抵抗器と本発
明の実施の形態2におけるチップ形抵抗器の場合はほぼ
同等であった。
【0059】そしてまた、単層となっている接続層40
は、最外層のスズの含有率が少なく、鉛の含有率が9%
になっているため、接続層40の表面にウィスカが発生
しないものである。
【0060】上記した鉛の含有量を測定した結果とはん
だの濡れ性を測定した結果とをまとめると、本発明の実
施の形態2におけるチップ形抵抗器は従来のものに比べ
てはんだ含有量が約4分の1と少なく、また長期保存し
た場合でもはんだの濡れ性は良いことがわかる。
【0061】なお、上記本発明の実施の形態2における
チップ形抵抗器では、スズ−鉛系のはんだめっきについ
て説明したが、スズ−ビスマス系はんだ、スズ−銀系は
んだ、スズ−銅系はんだ、およびこれらの複合系はんだ
を用いても、本発明の実施の形態2と同様の効果を有す
るものである。
【0062】また、本発明の実施の形態2では、チップ
形抵抗器について説明したが、これに限定されるもので
はなく、他の電子部品、例えば、積層セラミックコンデ
ンサ、チップ形ビーズコア、チップ形コイル、チップ形
抵抗・コンデンサ・コイル複合部品等においても同様の
効果を有するものである。
【0063】
【発明の効果】以上のように本発明の電子部品は、側面
電極層を覆うように少なくともスズを含有する第1の接
続層を設けるとともに、この第1の接続層を覆うように
この第1の接続層よりもスズの含有率を少なくした第2
の接続層を設けたもので、最外層である第2の接続層は
スズの含有率を少なくしているため、長期間保存後に電
子部品を回路基板にはんだ付けで実装する場合において
も、はんだの濡れ性が良好に保たれ、かつ側面電極層の
表面にスズによるウィスカが発生するのも抑えることが
できるという効果を奏するものである。
【図面の簡単な説明】
【図1】(a)本発明の実施の形態1におけるチップ形
抵抗器の斜視図 (b)(a)のB−B線断面図
【図2】本発明の実施の形態1におけるチップ形抵抗器
の製造工程の概要を示す工程図
【図3】はんだ濡れ時間の測定結果を示す図
【図4】ウィスカの発生率を示す図
【図5】(a)本発明の実施の形態2におけるチップ形
抵抗器の斜視図 (b)(a)のC−C線断面図
【図6】本発明の実施の形態2におけるチップ形抵抗器
の製造工程の概要を示す工程図
【図7】(a)従来のチップ形抵抗器の斜視図 (b)(a)のA−A線断面図
【図8】(a)〜(f)従来のチップ形抵抗器の製造方
法を示す工程図
【符号の説明】
11、31 基体 18、38 端面電極層 19、39 ニッケルめっき層 20 第1の接続層 21 第2の接続層 40 接続層

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 基体の側面に側面電極層を有する電子部
    品において、前記側面電極層を覆うように少なくともス
    ズを含有する第1の接続層を設けるとともに、この第1
    の接続層を覆うようにこの第1の接続層よりもスズの含
    有率を少なくした第2の接続層を設けた電子部品。
  2. 【請求項2】 第1の接続層と第2の接続層との境界部
    分を第1の接続層または第2の接続層と同じ物質のみで
    構成した請求項1記載の電子部品。
  3. 【請求項3】 第2の接続層の層厚を0.5μm以上と
    した請求項1記載の電子部品。
  4. 【請求項4】 第1の接続層の層厚と第2の接続層の層
    厚とを合わせた層厚を2μm以上とした請求項1記載の
    電子部品。
  5. 【請求項5】 第1の接続層および第2の接続層をスズ
    に少なくとも鉛、ビスマス、銅、銀のいずれか1つを含
    有させた金属で構成した請求項1記載の電子部品。
  6. 【請求項6】 基体の側面に側面電極層を有する電子部
    品において、前記側面電極層を覆うようにスズを含有す
    る接続層を設け、かつこの接続層は前記側面電極層側か
    ら外縁側に向かうにつれてスズの含有率が少なくなるよ
    うに構成した電子部品。
  7. 【請求項7】 基体の側面に側面電極層を有する電子部
    品の製造方法において、前記側面電極層を覆うように少
    なくともスズを含有する第1の接続層を形成する工程
    と、前記第1の接続層を覆うように前記第1の接続層よ
    りもスズの含有率が少ない第2の接続層を形成する工程
    とを備えた電子部品の製造方法。
  8. 【請求項8】 基体の側面に側面電極層を有する電子部
    品の製造方法において、前記側面電極層を覆うとともに
    前記側面電極層側から外縁側に向かうにつれてスズの含
    有率が少なくなる接続層を形成する工程を有し、かつ前
    記接続層を同一のめっき槽で形成するようにした電子部
    品の製造方法。
JP2000048832A 2000-02-25 2000-02-25 電子部品およびその製造方法 Pending JP2001237102A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000048832A JP2001237102A (ja) 2000-02-25 2000-02-25 電子部品およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000048832A JP2001237102A (ja) 2000-02-25 2000-02-25 電子部品およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001237102A true JP2001237102A (ja) 2001-08-31

Family

ID=18570863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000048832A Pending JP2001237102A (ja) 2000-02-25 2000-02-25 電子部品およびその製造方法

Country Status (1)

Country Link
JP (1) JP2001237102A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110304A (ja) * 2011-11-22 2013-06-06 Rohm Co Ltd チップ抵抗器およびチップ抵抗器の製造方法
WO2021106676A1 (ja) * 2019-11-25 2021-06-03 パナソニックIpマネジメント株式会社 チップ抵抗器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110304A (ja) * 2011-11-22 2013-06-06 Rohm Co Ltd チップ抵抗器およびチップ抵抗器の製造方法
WO2021106676A1 (ja) * 2019-11-25 2021-06-03 パナソニックIpマネジメント株式会社 チップ抵抗器
CN114746961A (zh) * 2019-11-25 2022-07-12 松下知识产权经营株式会社 片式电阻器

Similar Documents

Publication Publication Date Title
US6023217A (en) Resistor and its manufacturing method
JPH11189894A (ja) Sn合金メッキ皮膜、電子部品およびチップ型セラミック電子部品
US4953273A (en) Process for applying conductive terminations to ceramic components
KR100279861B1 (ko) 예비도금된리드단자를가지는성형된전자부품및그의제조방법
US4483062A (en) Method for manufacturing solid electrolyte condensers
JP2001237102A (ja) 電子部品およびその製造方法
Klein Wassink Notes on the Effects of Metallisation of Surface Mounted Components on Soldering
JPH08138969A (ja) 電子部品の製造方法
JPH04329616A (ja) 積層形電子部品
JPS6132808B2 (ja)
JP4378941B2 (ja) 電子部品の製造方法
JPH09260106A (ja) 電子部品の製造方法
JPH05243078A (ja) チップ形積層セラミックコンデンサおよびその製造方法
JPH08111349A (ja) チップ部品
JPH0878278A (ja) 電子部品の製造方法
JP2007012908A (ja) チップ抵抗器とその製造方法
JP4182489B2 (ja) 外部接続電極付電子部品及び回路モジュール
JPS6132807B2 (ja)
JP2765237B2 (ja) チップ型サーミスタおよびその製造方法
JPH02265202A (ja) チップ部品
JPH04105310A (ja) 積層セラミックコンデンサ
JPH07297006A (ja) チップ状電子部品
JP2002374059A (ja) 耐鉛フリーはんだ配線板
JP2006156851A (ja) チップ部品及びチップ部品の製造方法
JP2003163135A (ja) 積層チップ部品