JP2001222465A - ネットワーク・プロセッサのためのｄｒａｍデータ記憶及び移動 - Google Patents

Abstract

(57)【要約】 【課題】 コンピュータ・システムで使用されるダイナ
ミック・ランダム・アクセス・メモリ（ＤＲＡＭ）チッ
プへデータへ移動し、また該チップからデータを移動す
るためのネットワーク・プロセッサの能力をいくつかの
点で高める。 【解決手段】 本発明の一つの局面では、増加したデー
タのスループットに対して帯域幅を２倍にするために２
つのブル・データ・レートＤＲＡＭを使用する。データ
の移動は、ＤＲＡＭタイム・クロックの繰り返しごとに
ネットワーク・プロセッサによって４バンクの完全「読
み出し」と４バンクの完全「書き込み」を設定すること
によって、さらに改善される。ネットワーク・プロセッ
サによるランダム化した「読み出し」及び「書き込み」
アクセスのためのスキームが開示されている。このスキ
ームは、様々なフレーム・サイズを利用するイーサネッ
ト（登録商標）等のネットワークに特に適用可能であ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ダブル・データ・
レートＤＲＡＭ（ＤＤＲ ＤＲＡＭ）に基づいた電子計
算機記憶装置に関するもので、特にＤＲＡＭにおけるデ
ータ転送速度のアップグレードに関する。

【０００２】

【従来の技術】コンピュータのメイン・メモリは、所定
のタスクに関する命令を実行するための中央演算処理装
置（ＣＰＵ）によって要求されるデータ及びプログラム
を格納する。このメイン・メモリに格納されたデータへ
のアクセスに要する時間は、命令を実行するのに利用可
能な時間を減じるもので、コンピュータの全体的な動作
速度を遅くする。メモリ・アクセスの時間を減少させる
ものならば何でもコンピュータの動作速度を増加させる
のに役立つ。メイン・メモリはランダム・アクセス・メ
モリ（ＲＡＭ）装置と呼ばれる半導体記憶装置に格納さ
れる。ＲＡＭの最も一般的なタイプは、ダイナミック・
ランダム・アクセス・メモリ（ＤＲＡＭ）とスタティッ
ク・ランダム・アクセス・メモリ（ＳＲＡＭ）である。
これらの装置の各々は、それ自体の利点及び欠点を有す
る。

【０００３】ネットワーク・プロセッサは、所定の長さ
のシーケンスからなるフレームをフォワーディング、ル
ーティング、及びフィルタリングする上で、コンピュー
タの世界でより一層重要になっている。より大きなネッ
トワークが構築されるにつれて、ネットワーク・プロセ
ッサは益々多くのトラフィック及び帯域幅に対する要求
を満たす必要性が増加していく。いくつかのギガビット
・ポートを処理することができるネットワーク・プロセ
ッサを構築するために、単位時間あたりに大量のデータ
を転送するために、広帯域要求に追随される従来の設計
はデータ記憶装置としてＳＲＡＭに頼っていた。しか
し、ＳＲＡＭはそのような解決策のコストを上げるの
で、より安い解決策が探し求められた。ＤＲＡＭは、ネ
ットワーク・プロセッサで必要とされるより大きいデー
タ記憶装置の手助けとなるより大きいアレイ・サイズと
低コストという利点を持つ。ＤＲＡＭチップの使用に関
連したいくつかの不利な点がある。一つは、「読み出
し」又は「書き込み」アクセスの間に生ずるＤＲＡＭチ
ップの高レイテンシである（ＤＲＡＭにアドレスするた
めの数サイクルの遅延）。もう一つは、メモリの読み出
し及び書き込みに関する複雑な規則である。ＲＡＳ及び
ＣＡＳ規則は、ＳＲＡＭによって可能なアクセスとは異
なったメモリへのランダム・アクセスを制限する。ま
た、２ミリ秒毎に、又は固有のコンデンサ・リークのせ
いで、メモリを周期的にリフレッシュする必要がある。

【０００４】より新しいダブル・データ・レートＤＲＡ
Ｍ（ＤＤＲ ＤＲＡＭ）は、クロックパルスの立ち上が
り時及び立ち下がり時の両方でデータを移すことで、通
常のＤＲＡＭよりも２倍速いデータ転送を可能とする。
このアプローチを用いることで、データがクロック・パ
ルスの縁部分立ち上がり時及び縁部分立ち下がり時の両
方で転送され、効果的に帯域幅が２倍になる。このよう
なＤＤＲ ＤＲＡＭは、手を加えていない帯域幅を最大
４．２ギガビットまで可能とする１３３ＭＨｚ（さらに
それ以上）まで速度が上昇する。

【０００５】サイズが固定されているバッファを使用す
ることは、固定されたパケット・サイズを持つＡＴＭ等
のネットワーク・システムで十分に働く。しかし、様々
なフレーム・サイズがあるイーサーネットのようなネッ
トワークでは、６４バイト・バッファの使用は、データ
記憶装置に対して著しいパフォーマンス・ヒットが生ず
る。例えば、６４バイト・フレームがデータ記憶装置に
格納されていると仮定する。このことは、データを格納
するための２つのバッファ、データをＤＲＡＭに「書き
込む」ための２つの「書き込み」ウィンドウ、及びＤＲ
ＡＭからデータを読み出すための２つの「読み出し」ウ
ィンドウを必要とするであろう。本発明を説明する目的
で、「ウィンドウ」はＤＲＡＭからのデータの読み出し
動作又はＤＲＡＭへのデータの書き込み動作の間のタイ
ム・スロットとして定義する。システム帯域幅は、この
６８バイト・フレーム上で動作するためにほぼ半分にカ
ットされる。ＤＲＡＭがＲＡＳ及びＣＡＳに関する複雑
な規則を有し、かつ全くランダムなアクセスをサポート
していないことから、もし何かがこの状況を補償するた
めに実行されなければ６４バイト・フレームにアクセス
した時にＤＲＡＭ帯域幅が失われるであろう。

【０００６】

【発明が解決しようとする課題】本発明の第１の目的
は、ＤＲＡＭシステムを用いてネットワーク・プロセッ
サのための記憶容量及びデータ転送率を増加させること
である。

【０００７】本発明の第２の目的は、ネットワーク・プ
ロセッサで使用するために、より幅広い帯域幅によるデ
ータの転送を達成することである。

【０００８】本発明の第３の目的は、ＤＲＡＭへのデー
タ転送及びＤＲＡＭからのデータ転送に使用されるクロ
ック周波数を最大にするためにネットワーク・プロセッ
サによって必要とされるデータの移動を制御することで
ある。

【０００９】本発明の第４の目的は、ネットワーク・プ
ロセッサによる多重フレームのサービスをアービトレー
ションする能力を持つことである。

【００１０】本発明の第５の目的は、ＤＲＡＭの「読み
出し」及び「書き込み」をランダム化可能とすることで
ある。

【００１１】これらの目的、及びこの記述を読んで理解
することで当業者によって自明になるであろう他の目的
は、以下のようにして達成される。

【００１２】ネットワーク・プロセッサのための改善さ
れたデータ転送システムは、以下の機能を一つ以上含む
ランダム・アクセス・メモリ（ＤＲＡＭ）チップを使用
する。すなわち、その機能とは、（ａ）各々がタイム・
クロックの立ち上がり縁部分上及び立ち下がり縁部分上
の両方でデータを移すことができる並列した一対のダブ
ル・データ・レートＤＲＡＭとしての機能、（ｂ）各タ
イム・セルの間で、ネットワーク・プロセッサによって
読み出されるデータからなる４つのバンクとそれに続く
書き込まれる４つのバンクを可能とする時分割マルチプ
レクサとしての機能、及び（ｃ）フレームの長さに依存
したＤＲＡＭの全体的な帯域幅を増加させるためにデー
タ・フレームのサイズを変更することで有用な有効バン
ク・ベクトルとしての機能である。

【００１３】特に、ダイナミック・ランダム・アクセス
・メモリ（ＤＲＡＭ）記憶装置を用いる複数のネットワ
ーク・プロセッサのための改良されたデータ転送システ
ムに関する。このシステムは、各々がタイム・クロック
の立ち上がり縁部分上及び立ち下がり縁部分上の両方で
データを移すことができる並列の一対のダブル・データ
・レートＤＲＡＭチップを有する。また、そのシステム
は、タイム・クロックの２０サイクル・セル１回の間で
ネットワーク・プロセッサによって読み出されるデータ
からなる４つのメモリ・バンクとそれに続く書き込まれ
る４つのメモリ・バンクを可能とすマルチプレクサを有
する。さらに、システムはＤＤＲ ＤＲＡＭと各々のネ
ットワーク・プロセッサとの間で「読み出し」データ及
び「書き込み」データの転送のためのシリアル・バス及
びパイプラインを有する。好ましくは、システムは固定
されたサイズのデータ記憶装置バッファを利用するもの
で、各バッファの容量は６４バイトである。各メモリ・
バンクは、データ記憶装置の１／４を構成する。システ
ムは、ＤＤＲ ＤＲＡＭに対する「読み出し」及び「書
き込み」のためのランダム・アクセスを可能とする優先
プログラムも含むことができる。

【００１４】本発明の別の局面では、ネットワーク・プ
ロセッサで使用するデータを格納し、かつ移動させるた
めの方法を説明する。この方法は、（ａ）並行して作動
し、かつクロックが同調した第１及び第２のＤＤＲ Ｄ
ＲＡＭチップにデータを格納するステップと、（ｂ）Ｄ
ＤＲ ＤＲＡＭクロックの各繰り返しセルで所定のサイ
クル数を含むデータ移動パターンを確立するステップ
と、（ｃ）「読み出し」ウィンドウの過程で完全「読み
出し」を行うために該パターンに含まれる連続したサイ
クルの集まりを確保するステップと、（ｄ）「書き込
み」ウィンドウの過程で完全「書き込み」を行うために
該パターンに含まれる第２の連続したサイクルの集まり
を確保するステップとを含む。

【００１５】方法は、各読み出しウィンドウ又は各書き
込みウィンドウからのデータを複数のバッファのうちの
一つへ格納する工程をさらに有するものであってもよ
い。各ウィンドウは、好ましくは６４バイトのデータか
らなるバーストを有し、また各バッファは６４バイトの
記憶容量を有する。データがパイプライン処理されて
「読み出し」ウィンドウの間に読み出される４バンク
と、それに続いて「書き込み」ウィンドウの間に書き込
みされる４バンクとを可能とする。各バンクは好ましく
はデータ記憶装置の１／４を有する。データは６４バイ
トのバースト中で読み出し又は書き込みされる。

【００１６】本発明はさらにネットワーク・プロセッサ
のためのアービトレーション・システムと、該ネットワ
ーク・プロセッサによってサービスされている多重フレ
ームのための高帯域データ移動を提供する方法とを有す
る。このシステムは、ＤＲＡＭチップ内の４つのバンク
（ａ，ｂ，ｃ，及びｄ）の各々を読み出すためのタイム
・スロット又はウィンドウと４つのバンクの各々を書き
込むためのタイム・スロットとを確立することが含まれ
る。次に、システムは所定のフレームについてどのバン
クが読み出す必要があり、またどのバンクが書き込む必
要があるかを判断する。システムは、その所定のフレー
ムによって必要とされる適当な読み出し又は書き込みタ
イプ・スロットの間にバンクにアクセスする。続いて、
所定の時間間隔の間に「読み出し」アクセスを必要とす
る全てのフレームをレビューし、「ａ」バンクに対して
「読み出し」アクセスを必要とする全てのフレーム間の
すべての「ａ」バンクについてアービトレートする。同
様にして、システムは他のバンクへのアクセスを要求す
るフレームの「ｂ」、「ｃ」、及び「ｄ」バンク全てに
対してアービトレートする。次に、フレームをレビュー
するステップと「書き込み」アクセスを必要とする他の
フレームをアービトレートするステップとを繰り返す。

【００１７】最後に、本発明はＤＲＡＭに対するランダ
ムな「読み出し」及び「書き込み」アクセスをネットワ
ーク・プロセッサに提供する方法を含む。この方法は、
ＤＲＡＭチップの複数のバンクａ，ｂ，ｃ，．．に対す
る「読み出し」及び「書き込み」アクセスを順序付けす
るステップを有する。「読み出し」ステップの過程で、
実行されることが必要な任意の読み出し命令についてバ
ンク「ａ］に優先順位を与えるためにアービトレーショ
ンが使用される。もしバンク「ａ」で使用可能な「読み
出し」アクセスがないならば、該バンクは「書き込み」
命令に対するアクセスが与えられ、そしてバンク「ｂ」
は同様に「書き込み」命令が与えられる。もしバンク
「ｂ」へのアクセスがバンク「ａ」へのアクセスよりも
困難であるならば、バンク「ｂ」はバンク「ｃ」を優先
してバイパスされる。なぜなら、「読み出し」と「書き
込み」との間をスイッチするために隣接する２つのバン
ク間で十分な時間遅延がないためである。システムがバ
ンク「ｃ」をスキップする場合、読み出し又は書き込み
にかかわらずバンク「ｃ」に対して優先順位を与えるた
めにアービトレーションを変更する。したがって、十分
な時間が経過することによって、システムによる「読み
出し」から「書き込み」へのスイッチングが可能とな
る。このようにして、システムは「読み出し」又は「書
き込み」であるか否かにかかわらず、このバンクを介し
てデータ交換を収容することができる。これらのステッ
プは、「書き込み」ウィンドウの間に繰り返される。こ
のようなランダム・アクセスの技術は、制御情報を処理
する上で特に有用である。

【００１８】

【発明の実施の形態】ネットワーク・プロセッサが『完
全「読み出し」』又は『完全「書き込み」』ウィンドウ
でＤＲＡＭを用いている場合、ＤＲＡＭに対する要求の
全てが時分割多重（ＴＤＭ）スキームに置かれる。ＴＤ
Ｍは、サンプリングを伴うプロセス及びパルス変調の採
用から論理的に続く多重伝送の形式である。パルス間に
時間的なギャップがあり、そのようなギャップは他のパ
ルスがインタリーブされることを許す信号を生成する。
レシーバ側での所望の信号抽出は、トランスミッタに同
期して動作しているシステムを必要とする。ネットワー
ク・プロセッサとＤＲＡＭとの間のインタフェースは、
それによって両デバイスが多重及び抽出する２方向性で
あることを理解すべきである。本発明のフレームワーク
内で、ＴＤＭは「書き込み」されている４バンクが後に
続くネットワーク・プロセッサによって「読み出し」さ
れる４バンクを可能とする。「読み出し」がパイプライ
ン処理されることで、２０サイクル・セルで４バンクの
読み出しを可能とする。「書き込み」もパイプライン処
理されることで、２０サイクル毎に４バンクの書き込み
を可能とする。このＴＤＭスキームによって、ネットワ
ーク・プロセッサは１．７ギガビットの「読み出し」帯
域幅と１．７ギガビットの「書き出し」帯域幅とを可能
とする。２０サイクルのうちの４サイクルのみがデータ
移動に使用されない。このＴＤＭとともにＤＲＡＭを使
用することで大部分の帯域幅が可能となるが、一方でネ
ットワーク・プロセッサが適時に「読み出し」及び「書
き込み」の両方をスケジュールすることを可能とする
（２０サイクル繰り返しウィンドウ）。このＴＤＭスキ
ームは、ネットワーク・プロセッサで必要とされるデー
タ移動に対して十分に働く。ネットワーク・プロセッサ
は、データ記憶装置に１．７ギガビット／秒のデータ信
号速度でデータを格納することができ、また該データ記
憶装置から１．７ギガビット／秒のデータ信号速度でデ
ータを取り出すことができる。大部分のネットワーク・
プロセッサは、フレームがデータ記憶装置に格納され、
ヘッドが読み出しされ、フレームが処理／変調され、さ
らに結果として生ずるフレームが宛先ポートに送られた
ことを要求する。ヘッダを読み出してフレームを処理／
変調することの抽出オーバーヘッドは、「読み出し」及
び「書き込み」帯域幅合計の一部を使い尽くす。ギガビ
ット・イーサーネット・ポートをサポートすることは、
約１．５ギガビットの「読み出し」帯域幅と１．５ギガ
ビットの「書き込み」帯域幅とを要求とするであろう。
より多くのポートをサポートするために、より多くのメ
モリが付加されなければならないであろう。各メモリが
ネットワーク・プロセッサ上のＩ／Ｏをある一定の数だ
け使い尽くし、その結果コストが増加する。さらなる節
減はシステム・コストに恩恵をもたらすであろう。

【００１９】ＤＲＡＭ規則の条件を満たすために、また
依然として高帯域幅ネットワーク・データ移動をサポー
トするために、本発明は２つのＤＤＲ ＤＲＡＭを使用
するもので、各々のバーストサイズは４データ事像であ
る。各データ要素はバスの幅を有するもので、該バス幅
は１６ビット（１６ビットｘ４ｘ２＝１２８ビット）、
またメモリの各バンクは、データ記録装置バッファの１
／４を構成する。したがって、データ記憶装置は６４バ
イト・バッファからなり、ＤＤＲは６４バイトのバース
トに「読み出し」されるか（ａａａａ，ｂｂｂｂ，ｃｃ
ｃｃ，ｄｄｄｄ以上を「読み出し」）、または６４バイ
トのバーストに書き込みされる（ａａａａ，ｂｂｂｂ，
ｃｃｃｃ，ｄｄｄｄ以上を「書き込み」）。各々の文字
は、同一文字で標識されたバンクからの一つのデータ要
素を表す。これに加えて、２組のＤＲＡＭが互いに逆の
読み出し／書き込みタイム・スロットとともに使われ
る。したがって、本発明は各ウィンドウで１つのバッフ
ァが書き込みされ、また各ウィンドウで１つのバッファ
が読み出しされることを可能とする。このことは、６．
８メガビット／秒、全二重に一致するもので、数ギガビ
ット・ポートをサポートするのに十分である。

【００２０】４つのバンクに常に順次アクセスしなけれ
ばならないという制限を克服するために、本発明は、有
効バンク・ベクトル（ＶＢＶ）と呼ばれるものを使用す
る。ＶＢＶは、ネットワーク・プロセッサによっていく
つかのフレームがサービスされている限り使用すること
ができる。ネットワーク・プロセッサは、どのバンクが
フレームによって必要とされるかについて追随して行
き、また所定のフレーム対して要求されたバンクにのみ
アクセスする。ネットワーク・プロセッサは、所定のタ
イム・フレーム内での読み出しを必要とする全てのフレ
ームを探索し、「ａ」アクセスを必要とする任意のフレ
ーム間の全ての「ａ」バンクについてアービトレートす
る。また、全ての「ｂ」、「ｃ」、及び「ｄ」バンクに
ついてもアービトレートするので、任意の与えられたフ
レームの必要なバンクだけフェッチするのみであり、い
かなるＤＲＡＭ帯域幅も決して無駄にはしない。所定の
バッファのためのバンクの全てが処理されると直ちに、
ネットワーク・プロセッサはフレームの次のバッファ
（又は次のフレーム、もし現在のフレームの末端にある
ならば）へ移動する。ＶＢＶスキームは、読み出し及び
書き込みの両方に使用することができ、したがってＤＲ
ＡＭに対するあらゆる無駄なバンク・アクセスを減少さ
せる。ＶＢＶスキームを用いることで、ＤＲＡＭの使用
可能な帯域幅全体を小フレームでは７５％（平均的なフ
レームが１．５バッファを使用すると仮定）、また長フ
レームでは１％まで効果的に増加する。これら２つの極
限の中間のフレーム・サイズは、実際のフレーム・サイ
ズに応じて７５％乃至１％の間のどこかで役立つであろ
う。

【００２１】ここで図１を参照しながら説明する。この
図では、完全読み出し及び完全書き込みプログラムをサ
ポートするＤＲＡＭチップ・タイミング・ダイアグラム
１０が示されている。このダイアグラムは、１３３ＭＨ
ｚクロックの２０サイクル１４ａ〜１４ｔからなる１セ
ル１２を示す。連続的なサイクル１６は、「読み出し」
ウィンドウを表し、次の１０個のウィンドウは「書き込
み」ウィンドウ１８を形成する。ここで指摘しておかな
ければならないことは、ランダム・アクセスに関して、
「読み出し」ウィンドウのいくつかが「書き込み」ウィ
ンドウに変わり、またその逆も生ずる可能性があるとい
うことである。行アドレス・ストローブ（ＲＡＳ）２０
及び列アドレス・ストローブ（ＣＡＳ）２２が示されて
いる。ＲＡＳ及びＣＡＳのラインは、データの行又は列
を読み出すのにかかった時間の長さを示している。この
時間は、ＲＡＳ／ＣＡＳ遅延と呼ばれる。より短い遅延
時間は、より大きいデータ転送速度をもたらす。ＲＡＳ
がローを通知するたびに、ＢＡライン２４に示されるデ
ータのバンクの一つが起動する。ストローブの詳細及び
動作については当業者によく知られているのでこれ以上
の説明は省略する。

【００２２】図１の下部にはデータ・ライン３０が図示
されている。このデータ・ライン３０は、「読み出し」
モード３２にある４つのバンク「ａａａａ」、「ｂｂｂ
ｂ」、「ｃｃｃｃ」、及び「ｄｄｄｄ」と、「書き込
み」モード３４にある４つの「ａａａａ」、「ｂｂｂ
ｂ」、「ｃｃｃｃ」、及び「ｄｄｄｄ」とを示してい
る。書き込みイネーブル信号（ＷＥ信号）４０は、１サ
イクルで「書き込み」データの各バンクの書き込みを進
める。

【００２３】本発明で扱う別のスキームは、ＤＲＡＭに
対して「ランダム読み出し」及び「ランダム書き込み」
を可能とするものである。「ランダム」アクセスが全体
的な帯域幅を減少させることから、このスキームは好ま
しくはデータ移動には使わないほうがいいと思われる
が、その代わりいくつかの種類の制御情報で利用される
であろう。ネットワーク・プロセッサがよりランダムな
やり方でＤＲＡＭにアクセスするために、ネットワーク
・プロセッサは以下のようにしてＤＲＡＭへの必要なア
クセスを順に行わなければならない。すなわち、既に示
した基本的な「読み出し」及び「書き込み」ウィンドウ
を使用。「読み出し」ウィンドウのあいだ、実行に必要
な任意の「読み出し」のためにＶＢＶアービトレーショ
ンに対して所定の優先順位を付与。「書き込み」ウィン
ドウのあいだ、、実行に必要な任意の「書き込み」のた
めにＶＢＶアービトレーションに対して所定の優先順位
を付与。異なるタイプのアクセスに対して優先順位を与
えることで、ＤＲＡＭサイクルへの妨害は最小となろ
う。もしネットワーク・プロセッサが所定のバンク・ア
クセス中に実行する正しいタイプのアクセスを持たなけ
れば、バンク・アクセスは別のネットワーク・プロセッ
サに与えられる。次のバンクに対して、アービトレーシ
ョンが変更される必要があろう。もし次のバンク・アク
セスが最後のものと同様ならば（「読み出し」が後に続
く「読み出し」又は「書き込み」が後に続く「書き込
み」）、システムは同様のアクセスを有するネットワー
ク・プロセッサのアービトレーション基準に優先順位を
与える。もし同様のアクセスが利用可能でなければ、シ
ステムはＤＲＡＭタイミング規則を実行するために次の
バンクをスキップする。このスキームによって、ネット
ワーク・プロセッサはＤＲＡＭ規則を実行する一方で
「ランダム様」アクセスを持つ。

【００２４】このランダム様アクセスは、イーサネット
でデータ転送を扱う時に特に有利である。イーサーネッ
トでは、最小フレーム・サイズは６４バイトのユーザ・
データである。この総量に加えるものは、アドレス及び
命令のために１２バイト追加のオーバヘッドである。一
般に、各フレームは、別のアドレスで再アセンブルされ
る６４バイトのパケットに分割される。本発明のランダ
ム・アクセス型の構成によれば、ネットワーク・プロセ
ッサはデータの所定のバンクに対するアクセス（「読み
出し」又は「書き込み」）の正しいタイプを持たないの
で、システムはバンクのアクセスと一致するアクセスを
持つものを別のネットワーク・プロセッサから見出すで
あろう。もしネットワーク・プロセッサが複数あるなら
ば、優先順位は「読み出し」又は「書き込み」機会がバ
イパスされず、かつ失われないようにアービトレーショ
ン・スキームに基づいて複数のプロセッサのうちの一つ
に対して与えられるであろう。選択されたプロセッサ
は、バンクの読み出しを行うか、或いはバンクに対して
書き込みを行い、その後に次のバンクがアクセスされ
る。もし次のバンクがアクセスされたばかりのものと同
様の「読み出し」及び「書き込み」モードにあるなら
ば、優先順位はそのバンクに与えられる。しかし、もし
同一モードでなければ、このデータのバンクがスキップ
され、そのモードにかかわらず次のバンクへアクセスが
なされる。

【００２５】以上、一対のＤＤＲ ＤＲＡＭを用いて改
善されたデータ転送の面で本発明を説明してきたが、理
解すべきことはより幅広いバス及びより大きいデータ転
送のために３つ以上のＤＲＡＭチップを用いることがで
きるということである。しかし、実施上の問題として、
もしＤＲＡＭの数があまりにも大きくなるならば、転送
されている大量のデータがタイムリーのかたちで使用さ
れる可能性がなくなり、帯域幅が浪費される。また、本
発明は２０サイクルＤＲＡＭタイム・クロックに関連し
て特徴付けられている。しかし、本発明は同様に他のタ
イミング・シーケンスに適用可能である。

【００２６】本発明を実施形態例とともに説明してきた
が、発明の詳細な説明に記載された内容から当業者は種
々の別の実施形態例、改良例、及び変形例が可能である
ことをは当業者ならば容易に理解することができよう。
したがって、本発明は特許請求の範囲に記載された各請
求項の意図及び目的範囲内で、そのような別の実施形態
例、改良例、及び変形例の全てを包含するものである。

【００２７】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）ネットワーク・プロセッサのための改善されたデ
ータ転送システムであって、（ａ）各々がタイム・クロ
ックの立ち上がり縁部分上及び立ち下がり縁部分上の両
方でデータを移すことができる並列した一対のダブル・
データ・レートＤＲＡＭチップと、（ｂ）前記タイム・
クロックの一つの２０サイクル・セルの間で各ネットワ
ーク・プロセッサによって「読み出し」される４つのバ
ンクとその後に各ネットワーク・プロセッサによって
「書き込み」される４つのメモリ・バンクとを可能とす
るマルチプレクサと、を有すること特徴とするデータ転
送システム。 （２）さらに、２つのＤＤＲ ＤＲＡＭと対応のネット
ワーク・プロセッサとの間で「読み出し」データ及び
「書き込み」データを転送するためのシリアル・バス及
びパイプラインを有することを特徴とする上記（２）に
記載のデータ転送システム。 （３）さらに、所定のサイズからなる複数のデータ格納
バッファを有することを特徴とする上記（１）に記載の
データ転送システム。 （４） 前記データ格納バッファの各々は、６４バイト
のバッファであり、また各メモリ・バンクは１／４のデ
ータ格納ＤＲＡＭを有することを特徴とする上記（３）
に記載のシステム。 （５）ネットワーク・プロセッサによって使用するため
にデータの格納及び移動を行う方法であって、（ａ）並
行して作動し、かつクロックが同調した第１及び第２の
ＤＤＲ ＤＲＡＭチップにデータを格納するステップ
と、（ｂ）ＤＤＲ ＤＲＡＭクロックの各繰り返しセル
で所定のサイクル数を含むデータ移動パターンを確立す
るステップと、（ｃ）「読み出し」ウィンドウの過程で
完全「読み出し」を行うために該パターンに含まれる連
続したサイクルの集まりを確保するステップと、（ｄ）
「書き込み」ウィンドウの過程で完全「書き込み」を行
うために該パターンに含まれる第２の連続したサイクル
の集まりを確保するステップと、を含むことを特徴とす
る方法。 （６）さらに、各「読み出し」ウィンドウ又は各「書き
込み」ウィンドウからのデータをバッファ内のデータ記
憶装置に格納するステップを有することを特徴とする上
記５に記載の方法。 （７）各ウィンドウが６４バイトのデータからなるバー
ストから構成される複数のバッファを有し、各バッファ
は６４バイトの記憶容量を持つことを特徴とする上記
（６）に記載の方法。 （８）さらに、「読み出し」ウィンドウの間に読み出さ
れるデータの４つのバンクを可能とし、それに続いて
「書き込み」ウィンドウの間に書き込みされる４バンク
とを可能とするためのパイプライン処理を行うステップ
を有することを特徴とする上記（５）に記載の方法。 （９）データは、６４バイトのバーストで読み出し又は
書き込みされることを特徴とする上記（８）に記載の方
法。 （１０）フレーム・サイズにかかわらずネットワーク・
プロセッサによって処理されている多重フレームのため
のデータの高帯域幅移動を提供するネットワーク・プロ
セスのアービトレーション方法であって、（ａ）ＤＲＡ
Ｍチップ内のバンクａ，ｂ，ｃ，及びｄの各々を読み出
すためのタイム・スロットとバンクａ，ｂ，ｃ，及びｄ
の各々を書き込みための別のタイム・スロットとを確立
するステップと、（ｂ）所定のフレームにとって、どの
バンクが読み出しを必要とし、またどのバンクが書き込
みを必要とするかを判断するステップと、（ｃ）前記所
定のフレームに必要とされる前記バンクのみをアクセス
するステップと、（ｄ）各タイプ・スロット中に「読み
出し」アクセスを必要としているフレームをレビューす
るステップと、（ｅ）「ａ」バンクに対して「読み出
し」アクセスを必要とする全てのフレーム間のすべての
「ａ」バンクについてアービトレートするステップと、
（ｆ）順に、「ｂ」、「ｃ」、及び「ｄ」バンクへのア
クセスを必要とするフレームについて「ｂ」、「ｃ」、
及び「ｄ」バンク全てに対してアービトレートするステ
ップと、を有することを特徴とする方法。 （１１）さらに、前記（ｄ）、（ｅ）、及び（ｆ）のス
テップを繰り返すステップを有することを特徴とする方
法。 （１２）ＤＲＡＭチップの複数のバンクａ，ｂ，
ｃ，．．．に対するランダムな「読み出し」及び「書き
込み」アクセスをネットワーク・プロセッサに提供する
方法であって、（ａ）「読み出し」ウィンドウ中、実行
される必要がある任意の「読み出し」命令についてバン
ク「ａ」に優先順位を与えるためにアービトレーション
するステップと、（ｂ）もし「読み出し」アクセスがバ
ンク「ａ」から利用可能でなければ、バンク「ａ」アク
セスを「書き込み」命令に与えるステップと、（ｂ１）
前記「書き込みアクセスを次のバンク「ｂ」に与えるス
テップと、（ｃ）もしバンク「ｂ」アクセスがバンク
「ａ」のアクセスと異なるものならば、バンク「ｂ」を
バイパスしてバンク「ｃ」にアクセスを与えるステップ
と、（ｄ）バンク「ｃ」が「読み出し」又は「書き込
み」のいずれかにかかわらず優先順位をバンク「ｃ」に
当てるようにアービトレーションを変更するステップ
と、を有することを特徴とする方法。 （１３）もし前記ステップ（ａ）で「読み出し」アクセ
スがバンク「ａ」から利用可能であるならば、前記バン
ク「ａ」を読み出した後にバンク「ｂ」に「読み出し」
アクセスを与えることを特徴とする上記（１１）に記載
の方法。 （１４）「書き込み」ウィンドウ中、前記ステップ
（ａ）から前記ステップ（ｄ）までを繰り返すことを特
徴とする上記（１１）に記載の方法。 （１５）さらに、情報を制御するためにランダム・アク
セスを用いるステップを有することを特徴とする上記
（１１）に記載の方法。

【図面の簡単な説明】

【図１】 本発明に適用されるＤＲＡＭチップの典型的
なタイミング・ダイアグラムを示す図である。

【符号の説明】

１０ ＤＲＡＭチップ・タイミング・ダイアグラム １２ セル １４ａー１４ｔ クロック・サイクル １６ 読み出しウィンドウ ２０ ＲＡＳ ２２ ＣＡＳ ２４ ＢＡライン ３０ データ・ライン ３２ 読み出しモード ３４ 書き出しモード ４０ ＷＥ信号

フロントページの続き (72)発明者 ブライアン・ミッチェル・バス アメリカ合衆国27502 ノースカロライナ 州、 アペックス、 オールド・スターブ リッジ・ドライブ 4021 (72)発明者 ジャン・ルイ・カルヴィニャック アメリカ合衆国27511 ノースカロライナ 州、 カリィ、 スプリング・ホロウ・レ ーン 112 (72)発明者 マルコ・シー・ヘッヅ アメリカ合衆国27612 ノースカロライナ 州、 ラレイ、 グランド・マナー・コー ト 4109 ＃308 (72)発明者 スティーブン・ケネス・ジェンキン アメリカ合衆国27608 ノースカロライナ 州、 ラレイ、 アンダーソン・ドライブ 2728 (72)発明者 マイケル・スティーブン・シゲル アメリカ合衆国27613 ノースカロライナ 州、 ラレイ、 ロウリィ・ドライブ 10625 (72)発明者 マイケル・レイモンド・トロムブレイ アメリカ合衆国27513 ノースカロライナ 州、 カリイ、 ブレッケンウッド・ドラ イブ 105 (72)発明者 ファブリス・ジャン・ヴェルプランケン アメリカ合衆国27513 ノースカロライナ 州、 カリィ、 グランデ・クラシック・ ウェイ 3413

Claims (15)

【特許請求の範囲】
1. 【請求項１】ネットワーク・プロセッサのための改善さ
   れたデータ転送システムであって、 （ａ）各々がタイム・クロックの立ち上がり縁部分上及
   び立ち下がり縁部分上の両方でデータを移すことができ
   る並列した一対のダブル・データ・レートＤＲＡＭチッ
   プと、 （ｂ）前記タイム・クロックの一つの２０サイクル・セ
   ルの間で各ネットワーク・プロセッサによって「読み出
   し」される４つのバンクとその後に各ネットワーク・プ
   ロセッサによって「書き込み」される４つのメモリ・バ
   ンクとを可能とするマルチプレクサと、 を有すること特徴とするデータ転送システム。
2. 【請求項２】さらに、２つのＤＤＲ ＤＲＡＭと対応の
   ネットワーク・プロセッサとの間で「読み出し」データ
   及び「書き込み」データを転送するためのシリアル・バ
   ス及びパイプラインを有することを特徴とする請求項２
   に記載のデータ転送システム。
3. 【請求項３】さらに、所定のサイズからなる複数のデー
   タ格納バッファを有することを特徴とする請求項１に記
   載のデータ転送システム。
4. 【請求項４】前記データ格納バッファの各々は、６４バ
   イトのバッファであり、また各メモリ・バンクは１／４
   のデータ格納ＤＲＡＭを有することを特徴とする請求項
   ３に記載のシステム。
5. 【請求項５】ネットワーク・プロセッサによって使用す
   るためにデータの格納及び移動を行う方法であって、 （ａ）並行して作動し、かつクロックが同調した第１及
   び第２のＤＤＲ ＤＲＡＭチップにデータを格納するス
   テップと、 （ｂ）ＤＤＲ ＤＲＡクロックの各繰り返しセルで所定
   のサイクル数を含むデータ移動パターンを確立するステ
   ップと、 （ｃ）「読み出し」ウィンドウの過程で完全「読み出
   し」を行うために該パターンに含まれる連続したサイク
   ルの集まりを確保するステップと、 （ｄ）「書き込み」ウィンドウの過程で完全「書き込
   み」を行うために該パターンに含まれる第２の連続した
   サイクルの集まりを確保するステップと、 を含むことを特徴とする方法。
6. 【請求項６】さらに、各「読み出し」ウィンドウ又は各
   「書き込み」ウィンドウからのデータをバッファ内のデ
   ータ記憶装置に格納するステップを有することを特徴と
   する請求項５に記載の方法。
7. 【請求項７】各ウィンドウが６４バイトのデータからな
   るバーストから構成される複数のバッファを有し、各バ
   ッファは６４バイトの記憶容量を持つことを特徴とする
   請求項６に記載の方法。
8. 【請求項８】さらに、「読み出し」ウィンドウの間に読
   み出されるデータの４つのバンクを可能とし、それに続
   いて「書き込み」ウィンドウの間に書き込みされる４バ
   ンクとを可能とするためのパイプライン処理を行うステ
   ップを有することを特徴とする請求項５に記載の方法。
9. 【請求項９】データは、６４バイトのバーストで読み出
   し又は書き込みされることを特徴とする請求項８に記載
   の方法。
10. 【請求項１０】フレーム・サイズにかかわらずネットワ
    ーク・プロセッサによって処理されている多重フレーム
    のためのデータの高帯域幅移動を提供するネットワーク
    ・プロセスのアービトレーション方法であって、 （ａ）ＤＲＡＭチップ内のバンクａ，ｂ，ｃ，及びｄの
    各々を読み出すためのタイム・スロットとバンクａ，
    ｂ，ｃ，及びｄの各々を書き込みための別のタイム・ス
    ロットとを確立するステップと、 （ｂ）所定のフレームにとって、どのバンクが読み出し
    を必要とし、またどのバンクが書き込みを必要とするか
    を判断するステップと、 （ｃ）前記所定のフレームに必要とされる前記バンクの
    みをアクセスするステップと、 （ｄ）各タイプ・スロット中に「読み出し」アクセスを
    必要としているフレームをレビューするステップと、 （ｅ）「ａ」バンクに対して「読み出し」アクセスを必
    要とする全てのフレーム間のすべての「ａ」バンクにつ
    いてアービトレートするステップと、 （ｆ）順に、「ｂ」、「ｃ」、及び「ｄ」バンクへのア
    クセスを必要とするフレームについて「ｂ」、「ｃ」、
    及び「ｄ」バンク全てに対してアービトレートするステ
    ップと、 を有することを特徴とする方法。
11. 【請求項１１】さらに、前記（ｄ）、（ｅ）、及び
    （ｆ）のステップを繰り返すステップを有することを特
    徴とする方法。
12. 【請求項１２】ＤＲＡＭチップの複数のバンクａ，ｂ，
    ｃ，．．．に対するランダムな「読み出し」及び「書き
    込み」アクセスをネットワーク・プロセッサに提供する
    方法であって、 （ａ）「読み出し」ウィンドウ中、実行される必要があ
    る任意の「読み出し」命令についてバンク「ａ」に優先
    順位を与えるためにアービトレーションするステップ
    と、 （ｂ）もし「読み出し」アクセスがバンク「ａ」から利
    用可能でなければ、バンク「ａ」アクセスを「書き込
    み」命令に与えるステップと、 （ｂ１）前記「書き込みアクセスを次のバンク「ｂ」に
    与えるステップと、 （ｃ）もしバンク「ｂ」アクセスがバンク「ａ」のアク
    セスと異なるものならば、バンク「ｂ」をバイパスして
    バンク「ｃ」にアクセスを与えるステップと、 （ｄ）バンク「ｃ」が「読み出し」又は「書き込み」の
    いずれかにかかわらず優先順位をバンク「ｃ」に当てる
    ようにアービトレーションを変更するステップと、 を有することを特徴とする方法。
13. 【請求項１３】もし前記ステップ（ａ）で「読み出し」
    アクセスがバンク「ａ」から利用可能であるならば、前
    記バンク「ａ」を読み出した後にバンク「ｂ」に「読み
    出し」アクセスを与えることを特徴とする請求項１１に
    記載の方法。
14. 【請求項１４】「書き込み」ウィンドウ中、前記ステッ
    プ（ａ）から前記ステップ（ｄ）までを繰り返すことを
    特徴とする請求項１１に記載の方法。
15. 【請求項１５】さらに、情報を制御するためにランダム
    ・アクセスを用いるステップを有することを特徴とする
    請求項１１に記載の方法。