JP2001211656A - 高電圧発生装置 - Google Patents
高電圧発生装置Info
- Publication number
- JP2001211656A JP2001211656A JP2000016487A JP2000016487A JP2001211656A JP 2001211656 A JP2001211656 A JP 2001211656A JP 2000016487 A JP2000016487 A JP 2000016487A JP 2000016487 A JP2000016487 A JP 2000016487A JP 2001211656 A JP2001211656 A JP 2001211656A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- power supply
- control circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】制御回路の信号でコントロールされる高電圧発
生装置において、制御回路及び素子が破損または故障状
態に陥ったときに、他の素子が故障または破壊しないよ
うに信頼性の高い、安全な回路を安価で提供する。 【解決手段】高電圧発生用トランスに接続された第２の
スイッチング素子の入力部（ゲート）と第１のスイッチ
ング素子の出力部（コレクタ）間に於いてフィルター部
を挿入したことを特徴とする高電圧発生装置。
生装置において、制御回路及び素子が破損または故障状
態に陥ったときに、他の素子が故障または破壊しないよ
うに信頼性の高い、安全な回路を安価で提供する。 【解決手段】高電圧発生用トランスに接続された第２の
スイッチング素子の入力部（ゲート）と第１のスイッチ
ング素子の出力部（コレクタ）間に於いてフィルター部
を挿入したことを特徴とする高電圧発生装置。
Description
【０００１】
【産業上の利用分野】本発明は、石油給湯機、石油スト
ーブ、石油風呂釜等の着火用及び空気調和装置等の空気
清浄機用の高電圧電源に関する。
ーブ、石油風呂釜等の着火用及び空気調和装置等の空気
清浄機用の高電圧電源に関する。
【０００２】
【従来の技術】従来の高電圧発生装置の回路図を示す図
２において、直流電源で構成された電源1の＋電源が、
高電圧発生用トランス11の一次側の一端に接続され、当
該高電圧発生用トランス11の一次側の両端にはサージ電
圧保護用のコンデンサ10が接続されている。
２において、直流電源で構成された電源1の＋電源が、
高電圧発生用トランス11の一次側の一端に接続され、当
該高電圧発生用トランス11の一次側の両端にはサージ電
圧保護用のコンデンサ10が接続されている。
【０００３】前記高電圧発生用トランス11の他端は電界
効果トランジスタ（以下ＦＥＴと呼ぶ。）等で構成され
た第２のスイッチング素子9のドレインに接続され、第
２のスイッチング素子9のソースは、電源1の−電源とな
るグランドに接続される。前記高電圧発生用トランス11
の二次側の一端は高圧端子12に、他端は高圧端子13にそ
れぞれ接続され、当該高圧端子12と13が本回路の高電圧
発生の電源端子となる。
効果トランジスタ（以下ＦＥＴと呼ぶ。）等で構成され
た第２のスイッチング素子9のドレインに接続され、第
２のスイッチング素子9のソースは、電源1の−電源とな
るグランドに接続される。前記高電圧発生用トランス11
の二次側の一端は高圧端子12に、他端は高圧端子13にそ
れぞれ接続され、当該高圧端子12と13が本回路の高電圧
発生の電源端子となる。
【０００４】また、マイコン等で構成される制御回路15
の電源は、直流電圧が付加され、当該制御回路15の＋電
源端子と−電源端子にそれぞれが接続され、当該制御回
路用電源2の−電源と前記電源1の−電源は、グランドに
接続される。
の電源は、直流電圧が付加され、当該制御回路15の＋電
源端子と−電源端子にそれぞれが接続され、当該制御回
路用電源2の−電源と前記電源1の−電源は、グランドに
接続される。
【０００５】制御回路15の出力には分圧抵抗3と4が直列
に接続され、一端はグランドに接続されている。当該分
圧抵抗3と4の接続部分はトランジスタ等で構成される第
１のスイッチング素子5のベースに接続される。当該第
１のスイッチング素子5のエミッタはグランドに接続さ
れ、コレクタはプルアップ用抵抗6と電流制限用抵抗7に
接続され、前記抵抗6の他端は、電源1の＋端子に接続さ
れ、前記抵抗7の他端は第２のスイッチング素子9のゲー
トに接続される。当該第２のスイッチング素子9のゲー
トには、過電圧保護用のツェナーダイオード8がカソー
ドに接続され、当該ツェナーダイオード8のアノードは
グランドに接続される。
に接続され、一端はグランドに接続されている。当該分
圧抵抗3と4の接続部分はトランジスタ等で構成される第
１のスイッチング素子5のベースに接続される。当該第
１のスイッチング素子5のエミッタはグランドに接続さ
れ、コレクタはプルアップ用抵抗6と電流制限用抵抗7に
接続され、前記抵抗6の他端は、電源1の＋端子に接続さ
れ、前記抵抗7の他端は第２のスイッチング素子9のゲー
トに接続される。当該第２のスイッチング素子9のゲー
トには、過電圧保護用のツェナーダイオード8がカソー
ドに接続され、当該ツェナーダイオード8のアノードは
グランドに接続される。
【０００６】次に、本回路の動作について説明する。制
御回路15からはオン、オフのデジタル信号となる方形波
が出力される。このデジタル信号を受けて第１のスイッ
チング素子5がオン、オフし、増幅動作を行う。つま
り、当該第１のスイッチング素子5のベースからの信号
を受けてコレクタへ増幅された信号が出力され、第２の
スイッチング素子9のゲートで信号を受ける。当該信号
を受け、第２のスイッチング素子9のドレインにスイッ
チング信号が出力され、高電圧発生用トランス11の一次
側巻線に交流電圧波形が発生し、一次と二次の巻線比に
より昇圧された電圧が二次巻線に発生、高圧端子12と13
の間に高電圧を発生させる。
御回路15からはオン、オフのデジタル信号となる方形波
が出力される。このデジタル信号を受けて第１のスイッ
チング素子5がオン、オフし、増幅動作を行う。つま
り、当該第１のスイッチング素子5のベースからの信号
を受けてコレクタへ増幅された信号が出力され、第２の
スイッチング素子9のゲートで信号を受ける。当該信号
を受け、第２のスイッチング素子9のドレインにスイッ
チング信号が出力され、高電圧発生用トランス11の一次
側巻線に交流電圧波形が発生し、一次と二次の巻線比に
より昇圧された電圧が二次巻線に発生、高圧端子12と13
の間に高電圧を発生させる。
【０００７】
【発明が解決しようとする課題】前記構成において、制
御回路15からのデジタル信号の方形波によって、第１の
スイッチング素子5及び第２のスイッチング素子9がオ
ン、オフの制御を行っていることは前述した。前記制御
回路15内の回路故障や外来ノイズ等による誤動作によ
り、前記制御回路15の出力がオフのままの状態となった
場合や、第１のスイッチング素子5、分圧抵抗3、4の故
障により、第１のスイッチング素子5の出力がオフのま
まとなることがある。このような場合、第２のスイッチ
ング素子9のゲートには、プルアップ用抵抗6からの電圧
が付加され、当該第２のスイッチング素子9は、オン状
態となり高電圧発生用コイル11の一次側巻線に直流電圧
が連続的に加わり高電圧発生用コイル11の一次巻線の両
端に大電流が流れる。当該電流が流れると前記高電圧発
生用コイル11の一次コイルが加熱され破損または断線す
ると言った不具合や第２のスイッチング素子9の破損ま
たは破壊と言う不具合が発生する。
御回路15からのデジタル信号の方形波によって、第１の
スイッチング素子5及び第２のスイッチング素子9がオ
ン、オフの制御を行っていることは前述した。前記制御
回路15内の回路故障や外来ノイズ等による誤動作によ
り、前記制御回路15の出力がオフのままの状態となった
場合や、第１のスイッチング素子5、分圧抵抗3、4の故
障により、第１のスイッチング素子5の出力がオフのま
まとなることがある。このような場合、第２のスイッチ
ング素子9のゲートには、プルアップ用抵抗6からの電圧
が付加され、当該第２のスイッチング素子9は、オン状
態となり高電圧発生用コイル11の一次側巻線に直流電圧
が連続的に加わり高電圧発生用コイル11の一次巻線の両
端に大電流が流れる。当該電流が流れると前記高電圧発
生用コイル11の一次コイルが加熱され破損または断線す
ると言った不具合や第２のスイッチング素子9の破損ま
たは破壊と言う不具合が発生する。
【０００８】本発明は、上記課題に鑑みてなされたもの
で、上記不具合において信頼性の高い、安全な回路を安
価で提供することを目的とする。
で、上記不具合において信頼性の高い、安全な回路を安
価で提供することを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明では直流電源と、当該直流電源は高電圧発生
用トランスの一次側に、他端は第２のスイッチング素子
に接続され、当該高電圧発生用トランスの二次側には高
電圧発生用端子を設け、デジタル信号を制御する制御回
路と、当該信号を増幅する第１のスイッチング素子と、
当該第１のスイッチング素子と前記第２のスイッチング
素子の間にフィルター部を設けた高電圧発生装置を提供
する。
に、本発明では直流電源と、当該直流電源は高電圧発生
用トランスの一次側に、他端は第２のスイッチング素子
に接続され、当該高電圧発生用トランスの二次側には高
電圧発生用端子を設け、デジタル信号を制御する制御回
路と、当該信号を増幅する第１のスイッチング素子と、
当該第１のスイッチング素子と前記第２のスイッチング
素子の間にフィルター部を設けた高電圧発生装置を提供
する。
【００１０】
【作用】上記回路を設けることにより、フィルター部30
に入力されたデジタル信号の方形波がオン、オフしてい
るときは信号波形を通過させて通常のスイッチング動作
を行わせ、当該デジタル信号の方形波がオフ状態の時に
第２のスイッチング素子9にはオン電圧が印加しないよ
うにしたものである。フィルター部30のカップリング用
コンデンサ21は、交流波形である前記デジタル信号を通
過させ、オン状態の直流電圧においては、コンデンサの
性質によりオン電圧はカットされ第２のスイッチング素
子9はオフ状態になる。スイッチング素子9に使用するＦ
ＥＴは、一般にゲート、ソース間に数百ｐＦの容量があ
り、且つ、入力インピーダンスが高いため、スイッチン
グ素子9のゲート、ソース間に抵抗22がないと、前記容
量に蓄えられた電荷が放電されず、スイッチング素子9
はオフしない。すなわち、抵抗22は、直流電圧印加時の
ゲート、ソース間容量の放電用である。直流電圧印加
時、コンデンサ21が充電されてしまうと、それ以上抵抗
22に電流が流れなくなり、スイッチング素子9のゲー
ト、ソース間にも電圧は印加されなくなる。よって、直
流電圧印加時に、スイッチング素子9がオンする制限時
間は、コンデンサ21が充電されるまでの時間により決ま
る。つまり、スイッチング素子9の許容できる範囲内の
制限時間となるよう、抵抗6、7、22の合計抵抗値とコン
デンサ21の容量値の定数を決定する。
に入力されたデジタル信号の方形波がオン、オフしてい
るときは信号波形を通過させて通常のスイッチング動作
を行わせ、当該デジタル信号の方形波がオフ状態の時に
第２のスイッチング素子9にはオン電圧が印加しないよ
うにしたものである。フィルター部30のカップリング用
コンデンサ21は、交流波形である前記デジタル信号を通
過させ、オン状態の直流電圧においては、コンデンサの
性質によりオン電圧はカットされ第２のスイッチング素
子9はオフ状態になる。スイッチング素子9に使用するＦ
ＥＴは、一般にゲート、ソース間に数百ｐＦの容量があ
り、且つ、入力インピーダンスが高いため、スイッチン
グ素子9のゲート、ソース間に抵抗22がないと、前記容
量に蓄えられた電荷が放電されず、スイッチング素子9
はオフしない。すなわち、抵抗22は、直流電圧印加時の
ゲート、ソース間容量の放電用である。直流電圧印加
時、コンデンサ21が充電されてしまうと、それ以上抵抗
22に電流が流れなくなり、スイッチング素子9のゲー
ト、ソース間にも電圧は印加されなくなる。よって、直
流電圧印加時に、スイッチング素子9がオンする制限時
間は、コンデンサ21が充電されるまでの時間により決ま
る。つまり、スイッチング素子9の許容できる範囲内の
制限時間となるよう、抵抗6、7、22の合計抵抗値とコン
デンサ21の容量値の定数を決定する。
【００１１】
【実施例】本発明の実施例を示す回路図を図１に示す。
図１において、直流電源である電源1の＋電源が高電圧
発生用トランス11の一次側の一端に接続され、当該高電
圧発生用トランス11の一次側の両端にはサージ電圧保護
用のコンデンサ10が接続されている。前記高電圧発生用
トランス11の他端はＦＥＴ等で構成された第２のスイッ
チング素子9のドレインに接続され、当該第２のスイッ
チング素子9のソースは、電源1の−電源となるグランド
に接続される。前記高電圧発生用トランス11の二次側の
一端は高圧端子12に、他端は高圧端子13にそれぞれ接続
され、この高圧端子12と13が本回路の高電圧発生の電源
端子となる。
図１において、直流電源である電源1の＋電源が高電圧
発生用トランス11の一次側の一端に接続され、当該高電
圧発生用トランス11の一次側の両端にはサージ電圧保護
用のコンデンサ10が接続されている。前記高電圧発生用
トランス11の他端はＦＥＴ等で構成された第２のスイッ
チング素子9のドレインに接続され、当該第２のスイッ
チング素子9のソースは、電源1の−電源となるグランド
に接続される。前記高電圧発生用トランス11の二次側の
一端は高圧端子12に、他端は高圧端子13にそれぞれ接続
され、この高圧端子12と13が本回路の高電圧発生の電源
端子となる。
【００１２】直流電源で構成された制御回路用電源2
は、前記制御回路15の＋電源端子と−電源端子にそれぞ
れが接続され、当該制御回路用電源2の−電源と電源1の
−電源は、グランドで接続される。前記制御回路用電源
2は、本発明の実施例においては別電源となっている
が、図示はしていないが電源1より分圧抵抗により電圧
を供給しても同じ効果が得られる。制御回路15の出力に
は、分圧抵抗3、4が直列に接続され、一端はグランドに
接続されている。この分圧抵抗3、4の接続部分はトラン
ジスタ等で構成される第１のスイッチング素子5のベー
スに接続される。当該第１のスイッチング素子5のエミ
ッタはグランドに接続され、コレクタはプルアップ用抵
抗6と電流制限用抵抗7が接続され、当該抵抗6の他端は
電源1の＋電源に、前記電流制限用抵抗7の他端はフィル
ター部30の一端に、それぞれ接続されている。当該フィ
ルター部30の他端は、第２のスイッチング素子9のゲー
トに接続されている。当該第２のスイッチング素子9の
ゲートには、過電圧保護用のツェナーダイオード8のカ
ソードに接続され、当該ツェナーダイオード8のアノー
ドはグランドに接続されている。
は、前記制御回路15の＋電源端子と−電源端子にそれぞ
れが接続され、当該制御回路用電源2の−電源と電源1の
−電源は、グランドで接続される。前記制御回路用電源
2は、本発明の実施例においては別電源となっている
が、図示はしていないが電源1より分圧抵抗により電圧
を供給しても同じ効果が得られる。制御回路15の出力に
は、分圧抵抗3、4が直列に接続され、一端はグランドに
接続されている。この分圧抵抗3、4の接続部分はトラン
ジスタ等で構成される第１のスイッチング素子5のベー
スに接続される。当該第１のスイッチング素子5のエミ
ッタはグランドに接続され、コレクタはプルアップ用抵
抗6と電流制限用抵抗7が接続され、当該抵抗6の他端は
電源1の＋電源に、前記電流制限用抵抗7の他端はフィル
ター部30の一端に、それぞれ接続されている。当該フィ
ルター部30の他端は、第２のスイッチング素子9のゲー
トに接続されている。当該第２のスイッチング素子9の
ゲートには、過電圧保護用のツェナーダイオード8のカ
ソードに接続され、当該ツェナーダイオード8のアノー
ドはグランドに接続されている。
【００１３】以下、フィルター部30の回路構成について
説明する。フィルター部30は、カップリング用コンデン
サ21と放電用抵抗22の直列回路より構成され、コンデン
サ21の一端は抵抗7の他端に、コンデンサ21と抵抗22と
の接続部分は、第２のスイッチング素子9のゲートに接
続され、抵抗22の他端はグランドに接続されている。
説明する。フィルター部30は、カップリング用コンデン
サ21と放電用抵抗22の直列回路より構成され、コンデン
サ21の一端は抵抗7の他端に、コンデンサ21と抵抗22と
の接続部分は、第２のスイッチング素子9のゲートに接
続され、抵抗22の他端はグランドに接続されている。
【００１４】次に本回路の動作について説明する。図１
において、制御回路15からオン、オフの方形波のデジタ
ル信号が出力される。このデジタル信号を受けて第１の
スイッチング素子5はオン、オフし、増幅動作を行う。
つまり、第１のスイッチング素子5のベースから信号を
受けてコレクタへ増幅された信号が出力される。増幅さ
れた信号は、フィルター部30を通過、第２のスイッチン
グ素子9のゲートで信号を受け、ドレインへパルス波形
の信号が出力される。第２のスイッチング素子9のドレ
インに出力されたパルス波形のスイッチング信号によっ
て、高電圧発生用トランス11の一次側巻線に交流電圧波
形を発生させ、コイルの一次と二次の巻線比により昇圧
された電圧が二次巻線に発生、高圧端子12と13の間に高
電圧を発生させることにより高圧電源発生装置として使
用する。
において、制御回路15からオン、オフの方形波のデジタ
ル信号が出力される。このデジタル信号を受けて第１の
スイッチング素子5はオン、オフし、増幅動作を行う。
つまり、第１のスイッチング素子5のベースから信号を
受けてコレクタへ増幅された信号が出力される。増幅さ
れた信号は、フィルター部30を通過、第２のスイッチン
グ素子9のゲートで信号を受け、ドレインへパルス波形
の信号が出力される。第２のスイッチング素子9のドレ
インに出力されたパルス波形のスイッチング信号によっ
て、高電圧発生用トランス11の一次側巻線に交流電圧波
形を発生させ、コイルの一次と二次の巻線比により昇圧
された電圧が二次巻線に発生、高圧端子12と13の間に高
電圧を発生させることにより高圧電源発生装置として使
用する。
【００１５】具体的な電圧として、電源1は１２Ｖの直
流電圧を使用し、制御回路15の出力は５Ｖと０Ｖのオ
ン、オフの方形波のデジタル信号を出力させる。第２の
スイッチング素子9のゲートには１０〜１２Ｖの前記デ
ジタル信号を加えることによりスイッチング動作を行
う。高電圧発生用トランス11の一次側には、ピーク電圧
で１００Ｖの高電圧波形が印加され、当該高電圧発生用
トランス11の二次側にピーク電圧で３ＫＶの交流の高電
圧を発生させる。
流電圧を使用し、制御回路15の出力は５Ｖと０Ｖのオ
ン、オフの方形波のデジタル信号を出力させる。第２の
スイッチング素子9のゲートには１０〜１２Ｖの前記デ
ジタル信号を加えることによりスイッチング動作を行
う。高電圧発生用トランス11の一次側には、ピーク電圧
で１００Ｖの高電圧波形が印加され、当該高電圧発生用
トランス11の二次側にピーク電圧で３ＫＶの交流の高電
圧を発生させる。
【００１６】次に、制御回路15が故障した場合の回路動
作について説明する。本発明の実施例を示す図１におい
て、制御回路15よりデジタル信号の方形波が、回路不具
合により波形が出力されなくなった場合、上述の通り第
１のスイッチング素子5は、オフ状態になる。次に従来
の実施例では、第２のスイッチング素子9はプルアップ
抵抗6からの電圧が付加され、オン状態となり前述した
不具合が発生するが、フィルター部30を挿入したことに
より、第２のスイッチング素子9はカットオフとなり、
前記不具合は発生しなくなる。
作について説明する。本発明の実施例を示す図１におい
て、制御回路15よりデジタル信号の方形波が、回路不具
合により波形が出力されなくなった場合、上述の通り第
１のスイッチング素子5は、オフ状態になる。次に従来
の実施例では、第２のスイッチング素子9はプルアップ
抵抗6からの電圧が付加され、オン状態となり前述した
不具合が発生するが、フィルター部30を挿入したことに
より、第２のスイッチング素子9はカットオフとなり、
前記不具合は発生しなくなる。
【００１７】フィルター部30の動作説明をする。コンデ
ンサ21の働きとして方形波等の交流波形は通すが、直流
波形は通さないと言う特性を利用して、第２のスイッチ
ング素子9のゲートに直流電圧が付加されたとき、コン
デンサ21で直流波形はカットされ、前記第２のスイッチ
ング素子9には駆動電圧がかからなくなる。つまり、当
該第２のスイッチング素子9は、オフ状態となり高圧発
生用トランス11には連続的に電圧がかからなくなり破壊
及び破損が防げ、前記第２のスイッチング素子9の破損
及び破壊も防ぐことができる。また、分圧抵抗3、4およ
び第１のスイッチング素子5の破損についても、上述し
た内容により第２のスイッチング素子9がオフ状態とな
るので素子の破壊および破損を防止できる。抵抗22は、
コンデンサ21に充電された電圧の放電用である。
ンサ21の働きとして方形波等の交流波形は通すが、直流
波形は通さないと言う特性を利用して、第２のスイッチ
ング素子9のゲートに直流電圧が付加されたとき、コン
デンサ21で直流波形はカットされ、前記第２のスイッチ
ング素子9には駆動電圧がかからなくなる。つまり、当
該第２のスイッチング素子9は、オフ状態となり高圧発
生用トランス11には連続的に電圧がかからなくなり破壊
及び破損が防げ、前記第２のスイッチング素子9の破損
及び破壊も防ぐことができる。また、分圧抵抗3、4およ
び第１のスイッチング素子5の破損についても、上述し
た内容により第２のスイッチング素子9がオフ状態とな
るので素子の破壊および破損を防止できる。抵抗22は、
コンデンサ21に充電された電圧の放電用である。
【００１８】尚、上記実施例で説明した電源1、制御回
路15のデジタル信号の出力波形、第２のスイッチング素
子9のゲート電圧、高電圧発生用トランス11の一次側と
二次側で発生する電圧は、一実施例を述べたもので、こ
れらの数値以外であっても同様の効果が得られる。
路15のデジタル信号の出力波形、第２のスイッチング素
子9のゲート電圧、高電圧発生用トランス11の一次側と
二次側で発生する電圧は、一実施例を述べたもので、こ
れらの数値以外であっても同様の効果が得られる。
【００１９】
【発明の効果】従来は、制御回路15の故障によりデジタ
ル信号の方形波が出力されなかったり、分圧抵抗3、４
や第１のスイッチング素子5の破壊により第２のスイッ
チング素子9の破壊や高電圧発生用トランス11の破損に
つながったが、本発明により制御回路15の故障や分圧抵
抗3、４や第１のスイッチング素子5の破壊または破損が
あっても、第２のスイッチング素子9がオフ状態となる
ために、当該第２のスイッチング素子9の破壊や高電圧
発生用トランス11の破壊または破損が確実に防止でき、
且つ安価に対策できる。
ル信号の方形波が出力されなかったり、分圧抵抗3、４
や第１のスイッチング素子5の破壊により第２のスイッ
チング素子9の破壊や高電圧発生用トランス11の破損に
つながったが、本発明により制御回路15の故障や分圧抵
抗3、４や第１のスイッチング素子5の破壊または破損が
あっても、第２のスイッチング素子9がオフ状態となる
ために、当該第２のスイッチング素子9の破壊や高電圧
発生用トランス11の破壊または破損が確実に防止でき、
且つ安価に対策できる。
【図面の簡単な説明】
【図１】本発明の高電圧発生装置の回路図である。
【図２】従来の高電圧発生装置の回路図である。
図において同一符号は、同一または相当部分を表す。 １ 電源 ２ 制御回路用電源 ３、４ 分圧抵抗 ５ 第１のスイッチング素子 ６、７、２２ 抵抗 ８ ツェナーダイオード ９ 第２のスイッチング素子 １０、２１ コンデンサ １１ 高電圧発生用トランス １２，１３ 高圧端子 １５ 制御回路 ３０ フィルター部
Claims (1)
- 【請求項１】直流電源と、当該直流電源は高電圧発生用
トランスの一次側に、他端は第２のスイッチング素子に
接続され、当該高電圧発生用トランスの二次側には高電
圧発生用端子を設け、デジタル信号を制御する制御回路
と、当該信号を増幅する第１のスイッチング素子と、当
該第１のスイッチング素子と前記第２のスイッチング素
子の間にフィルター部を設けたことを特徴とする高電圧
発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000016487A JP2001211656A (ja) | 2000-01-26 | 2000-01-26 | 高電圧発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000016487A JP2001211656A (ja) | 2000-01-26 | 2000-01-26 | 高電圧発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001211656A true JP2001211656A (ja) | 2001-08-03 |
Family
ID=18543616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000016487A Pending JP2001211656A (ja) | 2000-01-26 | 2000-01-26 | 高電圧発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001211656A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005041389A1 (ja) * | 2003-10-28 | 2007-04-26 | 日本碍子株式会社 | パルス発生回路 |
-
2000
- 2000-01-26 JP JP2000016487A patent/JP2001211656A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005041389A1 (ja) * | 2003-10-28 | 2007-04-26 | 日本碍子株式会社 | パルス発生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2004010735A2 (en) | Lighting control system with variable arc control including start-up circuit for providing a bias voltage supply | |
| US7528558B2 (en) | Ballast with ignition voltage control | |
| US7489531B2 (en) | Inverter with improved overcurrent protection circuit, and power supply and electronic ballast therefor | |
| JPS6131573B2 (ja) | ||
| US4029993A (en) | Two level inverter circuit | |
| US20040207335A1 (en) | Continuous mode voltage fed inverter | |
| JP2001211656A (ja) | 高電圧発生装置 | |
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| US8488353B2 (en) | Control integrated circuit with combined output and input | |
| JP3389675B2 (ja) | 電源装置 | |
| JP2005198494A (ja) | パルス動作を備える連続モード安定器 | |
| JP4336573B2 (ja) | 高電圧パルス発生回路 | |
| JPH07231650A (ja) | 昇圧チョッパー回路 | |
| US5343123A (en) | Series-resonant inverter ballast | |
| JP4000621B2 (ja) | 車両用負荷駆動装置 | |
| JP3215061B2 (ja) | スイッチング電源用駆動回路 | |
| JP3081478B2 (ja) | 低電圧点灯回路 | |
| JPS6387173A (ja) | 電源装置 | |
| US7888879B2 (en) | Circuit arrangement and method for operating at least one electric lamp | |
| JPH0847158A (ja) | 短絡回路 | |
| JP2512164B2 (ja) | インバ―タ装置 | |
| JP2003092196A (ja) | 高圧放電灯点灯装置 | |
| JP2008004568A (ja) | 放電管点灯装置 | |
| JPS6125354Y2 (ja) | ||
| JP2001211664A (ja) | 高電圧発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100309 |