JP2512164B2

JP2512164B2 - インバ―タ装置

Info

Publication number: JP2512164B2
Application number: JP1222683A
Authority: JP
Inventors: 重貞鈴木; 正洋杉山
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-08-29
Filing date: 1989-08-29
Publication date: 1996-07-03
Anticipated expiration: 2011-07-03
Also published as: JPH0386086A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、放電灯点灯装置等に使用されるインバータ
装置に関する。

［従来の技術］例えばインバータ装置を使用した放電灯点灯装置とし
ては第５図に示すものが知られている。

すなわち交流電源１にサージ吸収素子である第１のバ
リスタ２を並列に接続すると共に、ノイズ防止用コンデ
ンサ3,4及びノイズ防止用トランス５からなるノイズ防
止回路を介してダイオード整流回路６の入力端子を接続
している。そして前記整流回路６の出力端子にサージ吸
収素子である第２のバリスタ７を並列に接続すると共に
平滑コンデンサ８を並列に接続して直流電源を形成して
いる。

前記平滑コンデンサ８の両端には１石式インバータ回
路が接続されている。このインバータ回路は、平滑コン
デンサ８の両端にNPN形のスイッチングトランジスタ９
を介してインバータトランス10の１次巻線10pと共振用
コンデンサ11との並列回路を接続し、かつ前記トランジ
スタ９にダンパーダイオード12を並列に接続して形成さ
れている。

前記トランス10の２次巻線10sには電流制限用インダ
クタンス13及び制御用トランス14の１次巻線14pを介し
て放電灯15の各フィラメント電極15a,15bの一端を接続
している。前記放電灯15の各フィラメント電極15a,15b
の他端間にはコンデンサ16が接続されている。

前記制御用トランス14の２次巻線14sの一端は前記ス
イッチングトランジスタ９のベースに接続し、他端はコ
ンデンサ17を介して前記トランジスタ９のエミッタに接
続している。

この装置においてはトランジスタ９が高周波スイッチ
ング動作し、インバータトランス10の２次巻線10sに高
周波電圧が発生する。そして放電灯15においてはコンデ
ンサ16を介して各フィラメント電極15a,15bに予熱電流
が流れると共にコンデンサ16とインダクタンス13との共
振により高圧パルスが印加され、放電灯15は始動点灯さ
れる。

そして点灯時においては放電灯15に流れる電流が制御
用トランス14によって電圧変換され正帰還信号としてト
ランジスタ９のベースに供給されインバータ回路は発振
を維持する。

また交流電源側から高電圧サージが入り込むと、第１
のバリスタ２によってサージ電圧が吸収されるとともに
ノイズ防止回路によっても減衰され、さらに第２のバリ
スタ７によってもサージ吸収が行われる。

［発明が解決しようとする課題］ところでバリスタにおけるサージ吸収電流とバリスタ
電圧との関係は容量が小さい場合には第７図に実線のグ
ラフで示すように変化し、また容量が比較的大きい場合
には第７図に点線のグラフで示すように変化する。すな
わちバリスタとして容量の小さいものを使用するとサー
ジ吸収能力が低いため大きなサージ電流I_Xを吸収すると
バリスタの定格電圧x₀（バリスタに1mAの電流が流れた
ときの電圧）に対してバリスタの端子電圧はx₁となりか
なり高くなる。またバリスタとして容量の大きいものを
使用するとサージ吸収能力が比較的大きいため大きいサ
ージ電流I_Xを吸収してもバリスタの定格電圧x₀に対して
バリスタの端子電圧はx₂となりそれ程大きくならない。

従って第１、第２のバリスタ2,7として容量の低いも
のを使用すると、第６図の（ａ）に示すような高電圧サ
ージが入り込むと、第１のバリスタ２によるサージ吸収
能力が低いため整流回路６には第６図の（ｂ）に示すよ
うに定格電圧レベルよりもかなり高い電圧波形が入力さ
れ、また第２のバリスタ７によるサージ吸収能力も低い
ためインバータ回路には第６図の（ｃ）に示すように定
格電圧レベルよりも高い電圧波形が入力されることにな
る。

このためバリスタとしてサージ吸収能力の低いものを
使用した場合はインバータ回路内の素子、特にトランジ
スタ９やダイオード12が破壊される虞があるため使用す
る素子の耐圧が高くしなければならない問題があった。

またバリスタとしてサージ吸収能力の高いものを使用
した場合はインバータ回路に入力される電圧波形のレベ
ルをある程度低くできるので使用する素子の耐圧をそれ
程高くする必要は無いが、しかしバリスタとして大型の
ものを使用しなければならず、しかもかなり高価となる
問題があった。

そこで本発明は、回路に使用する素子の耐圧が比較的
低くても高電圧サージに対して素子を確実に保護でき、
しかも経済性にすぐれたインバータ装置を提供しようと
するものである。

［課題を解決するための手段］本発明は、直流電源と、この直流電源に接続され、ス
イッチングトランジスタをスイッチング動作させること
により高周波電圧を出力するインバータ回路と、このイ
ンバータ回路への高電圧サージ入力を検出するサージ検
出回路と、このサージ検出回路からのサージ検出出力に
応動してトランジスタへのベース電流を減少制御するベ
ース電流制御回路を設けたものである。

また直流電源にサージ吸収回路を付加したものであ
る。

［作用］このような構成の本発明においては、高電圧サージが
入力されると、サージ検出回路がそれを検出しスイッチ
ングトランジスタへのベース電流を減少させる。従って
インバータ回路の発振出力が制限され回路素子の保護が
図られる。

また高電圧サージが一度サージ吸収回路によりサージ
吸収された後サージ検出回路がそれを検出してインバー
タ回路の発振出力が制限されるのでより確実に回路素子
の保護が図られる。

［実施例］以下、本発明の一実施例を図面を参照して説明する。
なお、本実施例は本発明を放電灯点灯装置に適用したも
のについて述べる。

第１図に示すように、交流電源21にサージ吸収素子で
あるバリスタ22の並列に接続すると共に、ノイズ防止用
コンデンサ23,24及びノイズ防止用トランス25からなる
ノイズ防止回路を介してダイオード整流回路26の入力端
子を接続している。そして前記整流回路26の出力端子に
平滑コンデンサ27を並列に接続して直流電源を形成して
いる。なお、前記バリスタ22、コンデンサ23,24及びト
ランス25はサージ吸収回路を構成している。

前記平滑コンデンサ27の両端には１石式インバータ回
路28が接続されている。

前記インバータ回路28は、前記平滑コンデンサ27の両
端にNPN形のスイッチングトランジスタ29を介してイン
バータトランス30の１次巻線30pと共振用コンデンサ31
との並列回路を接続し、かつ前記トランジスタ29にダン
パーダイオード32を並列に接続して形成されている。な
お、前記トランジスタ29としては通常のトランジスタの
他、パワーFET（電界効果形トランジスタ）などを使用
してもよい。

前記トランス30の２次巻線30sには電流制限用インダ
クタンス33及び制御用トランス34の１次巻線34pを介し
て放電灯35の各フィラメント電極35a,35bの一端を接続
している。前記放電灯35の各フィラメント電極35a,35b
の他端間にはコンデンサ36が接続されている。

前記制御用トランス34の２次巻線34sの一端は前記ス
イッチングトランジスタ29のベースに接続し、他端はコ
ンデンサ37を介して電流制御用のNPN形トランジスタ38
のコレクタに接続している。前記電流制御用トランジス
タ38のエミッタは前記トランジスタ29のエミッタに接続
している。なお、前記電流制御用トランジスタ38にはダ
ンパーダイオード39が並列に接続されている。

また前記整流回路26の出力端子間に抵抗40を介してコ
ンデンサ41を接続し、そのコンデンサ41の端子間に抵抗
42,43の直列分圧回路を接続すると共にPNP形トランジス
タ44を介して抵抗45,46の直列分圧回路を接続してい
る。そして前記トランジスタ44のベースを前記抵抗42,4
3の接続点に接続している。

なお、前記トランジスタ38,44、抵抗40,42,43,45,4
6、コンデンサ41からなる回路はベース電流制御回路を
構成している。

また前記整流回路26の正極出力端子と前記トランジス
タ44のベースとの間に抵抗47と定電圧ダイオード48との
直列回路からなるサージ検出回路を接続している。

このような構成の本実施例においては、トランジスタ
29が高周波スイッチング動作し、インバータトランス30
の２次巻線30sに高周波電圧が発生する。そして放電灯3
5においてはコンデンサ36を介して各フィラメント電極3
5a,35bに予熱電流が流れると共にコンデンサ36とインダ
クタンス33との共振により高圧パルスが印加され、放電
灯35は始動点灯される。

そして点灯時においては放電灯35に流れる電流が制御
用トランス34によって電圧変換され正帰還信号が発生す
る。一方、抵抗42,43による分圧によりトランジスタ44
のベースに所定の電圧が印加されそのトランジスタ44を
介して抵抗45,46に所望の電流が流れる。これによりト
ランジスタ38のベースに所定の電圧が印加される。

こうしてスイッチングトランジスタ29には所望のベー
ス電流が流れインバータ回路28の発振出力が所定のレベ
ルに保持され放電灯35は所望の明るさで点灯維持され
る。

また外部から第２図の（ａ）に示すような高電圧サー
ジが入力されると、バリスタ22によってサージ吸収され
ると共にノイズ防止回路により減衰され、整流回路26の
出力端子には第２図の（ｂ）に示す電圧波形が出力され
る。

この電圧波形はまだかなり高いレベルを保持してい
る。この電圧は抵抗47を介して定電圧ダイオード48に印
加されるが定電圧ダイオード48のスレッショルドレベ
ル、すなわちサージ検出レベルを越えるので定電圧ダイ
オード48は導通する。

しかしてトランジスタ44のベースに印加されるベース
電圧が第２図の（ｃ）に示すように定電圧ダイオード48
の導通期間だけ高くなる。これによりトランジスタ44を
介して抵抗45,46に流れる電流がその期間絞られトラン
ジスタ38のベースに印加されるベース電圧が第２図の
（ｄ）に示すようにその期間低下する。

こうしてインバータ回路28のスイッチングトラジスタ
29のベースに流れる電流が減少しインバータ回路28の発
振出力は第２図の（ｅ）に示すように定電圧ダイオード
48がサージ検出を行っている期間低下する。

このように高電圧サージが入力したときにはその期間
インバータ回路28の発振出力が低下するので、インバー
タ回路の回路素子に過大電流が流れる虞ははく破壊から
確実に保護される。

次に本発明の他の実施例を図面を参照して説明する。
なお、前記実施例と同一の部分には同一符号は付して詳
細な説明は省略する。

第３図に示すものは、制御用トランス34に代えてイン
バータトランス30に巻回された制御用巻線49を使用した
ものである。

この実施例においても高電圧サージの入力に対してス
イッチングトランジスタ29のベースに流れる電流を減少
させることができるので、前記実施例と同様の効果が得
られるものである。

なお、前記各実施例においてインバータトランス30と
して漏洩トランスを使用し、そのトランスに電流制限作
用を持たせることによって電流制限用インダクタンス33
を省略することもできる。

また、第４図に示すものは１石式インバータ回路に代
えてハーフブリッジ方式のインバータ回路50を使用して
いる。

前記インバータ回路50は、１対のNPN形スイッチング
トランジスタ51,52を直列に接続し、その各トランジス
タ51,52にダンパーダイオード53,54を並列を接続してい
る。そして前記各トランジスタ51,52の接続点を制御用
正帰還トランス55の１次巻線55pを介して放電灯35の一
方のフィラメント電極35aの一端に接続している。前記
トランス55の第１の２次巻線55s1の一端を抵抗56を介し
て前記トランジスタ51のベースに接続し、他端を前記ト
ランジスタ51のエミッタに接続している。前記トランス
55の第２の２次巻線55s2の一端を抵抗57を介して前記ト
ランジスタ52のベースに接続し、他端を前記トランジス
タ52のエミッタに接続している。

前記各トランジスタ51,52の直列回路に直流電源分割
用コンデンサ58,59の直列回路を並列に接続している。
そして前記放電灯35の他方のフィラメント電極35bの一
端を電流制限用インダクンタンス33を介して前記コンデ
ンサ58,59の接続点に接続している。

また前記トランス55に第４の巻線55Bを設け、その巻
線55Bの両端間にダイオード60を介してコンデンサ61を
接続している。そして前記コンデンサ61に抵抗62を介し
てNPN形トランジスタ63を並列に接続している。

平滑コンデンサ27の正極端子を抵抗64及び定電圧ダイ
オード65を直列に介して前記トランジスタ63のベースに
接続し、負極端子を抵抗66を介して前記トランジスタ63
のベースに接続している。

この実施例においては、高電圧サージが入力される
と、定電圧ダイオード65が導通してそれを検出し、定常
動作時にはオフ状態となっているトランジスタ63がオン
動作される。これによりコンデンサ61の電荷が抵抗62及
びトランジスタ63を介して放電される。ここでコンデン
サ61の容量は比較的小さく、また抵抗62の抵抗値も比較
的小さく設定されているので、第４の巻線55bの端子電
圧は急激に低下する。

この第４の巻線55bの端子電圧の低下に伴いトランス5
5の同一磁気回路上に巻回されている各２次巻線55s1,55
s2に発生する電圧が低下する。

しかしてインバータ回路50におけるスイッチングトラ
ンジスタ51,52の発振出力が制限され、そのトラジスタ5
1,52及びダイオード53,54に流れる電流も制限される。
こうしてトランジスタ51,52及びダイオード53,54には過
電流が流れる虞はなく破壊から保護される。

従って本実施例においても前記実施例と同様の効果が
得られるものである。

なお、前記各実施例は本発明を放電灯点灯装置に適用
したものについて述べたが必ずしもこれに限定されるも
のではなく、他のインバータ回路を使用する装置に適用
できるものである。

また、他の装置に適用する場合にはサージ吸収素子で
あるバリスタ及びノイズ防止回路を省略してもよい。

［発明の効果］以上詳述したように本発明によれば、回路に使用する
素子の耐圧が比較的低くても高電圧サージに対して素子
を確実に保護でき、しかも経済性にすぐれたインバータ
装置を提供できるものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は同実
施例における各部の電圧波形を示す図、第３図及び第４
図は本発明の他の実施例を示す回路図、第５図は従来例
を示す回路図、第６図は同従来例におけるサージ入力時
の各部の電圧波形を示す図、第７図はバリスタの吸収サ
ージ電流−バリスタ電圧特性を示すグラフである。 21……交流電源、 22……バリスタ（サージ吸収素子）、 28……１石式インバータ回路、 29……スイッチングトランジスタ、 34……制御用トランス、 37……コンデンサ、 38,44……トランジスタ、 48……定電圧ダイオード。

Claims

(57)【特許請求の範囲】

【請求項１】直流電源と、この直流電源に接続され、ス
イッチングトランジスタをスイッチング動作させること
により高周波電圧を出力するインバータ回路と、このイ
ンバータ回路への高電圧サージ入力を検出するサージ検
出回路と、このサージ検出回路からのサージ検出出力に
応動して前記トランジスタへのベース電流を減少制御す
るベース電流制御回路を設けたことを特徴とするインバ
ータ装置。
【請求項２】直流電源にサージ吸収回路を付加したこと
を特徴とする請求項（１）記載のインバータ装置。