JP2001211215A - 直交検波器 - Google Patents
直交検波器Info
- Publication number
- JP2001211215A JP2001211215A JP2000019058A JP2000019058A JP2001211215A JP 2001211215 A JP2001211215 A JP 2001211215A JP 2000019058 A JP2000019058 A JP 2000019058A JP 2000019058 A JP2000019058 A JP 2000019058A JP 2001211215 A JP2001211215 A JP 2001211215A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- quadrature
- multiplier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】２値量子化位相変調信号の直交検波精度を向上
させるとともに、回路規模を小さくする。 【解決手段】２値量子化された位相変調信号２００と
“＋１”、“０”、“−１”の３値によって表される基
準直交位相信号２０１、２０２は、乗算器１Ａ、１Ｂで
乗算され、乗算結果は累積手段２Ａ、２Ｂに送られる。
累積手段２Ａ、２Ｂは、乗算結果の一定期間の累積加算
値を直交検波値として出力する。
させるとともに、回路規模を小さくする。 【解決手段】２値量子化された位相変調信号２００と
“＋１”、“０”、“−１”の３値によって表される基
準直交位相信号２０１、２０２は、乗算器１Ａ、１Ｂで
乗算され、乗算結果は累積手段２Ａ、２Ｂに送られる。
累積手段２Ａ、２Ｂは、乗算結果の一定期間の累積加算
値を直交検波値として出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル位相変
調波を受信する装置に使用される直交検波器に関する。
調波を受信する装置に使用される直交検波器に関する。
【０００２】
【従来の技術】図７は、従来のディジタル直交検波器で
ある。端子１０１に入力される２値量子化された受信位
相変調信号２００は、乗算器１Ａ'及び１Ｂ'に入力さ
れ、直交検波用の基準直交位相信号２３０及び２３１と
それぞれ１ビット乗算され、信号２３２及び２３３とな
る。信号２３２及び２３３は、それぞれ累積手段２Ａ'
及び２Ｂ'に入力され、一定期間における累積値を直交
検波信号として出力する。端子１０３には、図５の
（ｂ）に示すような2値の基準位相信号が入力され、乗
算器１Ａ'にそのまま基準直交位相信号２３０として送
られる。また、基準位相信号は、移相器３'によって９
０°位相がシフトされ、乗算器１Ｂ'に基準直交位相信
号２３１として送られる。これらの信号は、図示しない
クロック信号に同期して変化する。図の例では、1周期
１６クロックであり（図５の（ｃ）参照）、移相器３'
は、4クロックシフトするものである。なお、アナログ
型の直交検波回路との対応では、乗算器１Ａ'、１Ｂ'は
ミキサに対応し、累積手段２Ａ'、２Ｂ'はローパスフィ
ルタに対応する。
ある。端子１０１に入力される２値量子化された受信位
相変調信号２００は、乗算器１Ａ'及び１Ｂ'に入力さ
れ、直交検波用の基準直交位相信号２３０及び２３１と
それぞれ１ビット乗算され、信号２３２及び２３３とな
る。信号２３２及び２３３は、それぞれ累積手段２Ａ'
及び２Ｂ'に入力され、一定期間における累積値を直交
検波信号として出力する。端子１０３には、図５の
（ｂ）に示すような2値の基準位相信号が入力され、乗
算器１Ａ'にそのまま基準直交位相信号２３０として送
られる。また、基準位相信号は、移相器３'によって９
０°位相がシフトされ、乗算器１Ｂ'に基準直交位相信
号２３１として送られる。これらの信号は、図示しない
クロック信号に同期して変化する。図の例では、1周期
１６クロックであり（図５の（ｃ）参照）、移相器３'
は、4クロックシフトするものである。なお、アナログ
型の直交検波回路との対応では、乗算器１Ａ'、１Ｂ'は
ミキサに対応し、累積手段２Ａ'、２Ｂ'はローパスフィ
ルタに対応する。
【０００３】
【発明が解決しようとする課題】従来のディジタル直交
検波器は、基準直交位相信号として図５の（ｂ）に示す
ような2値信号を用いているため、図５の（ａ）に示す
ような基準正弦波のゼロクロス近傍の、不用である乗算
結果をも累積することになり、検波精度が低下してい
た。また、乗算器から常に“＋１”又は“−１”の信号
が出力されるため、累積手段の回路規模が大きくなる欠
点があった。さらに、累積手段の累積期間の選び方によ
っては、検波出力ディジタル値にセンター値が得られな
い場合があり、そのため、検波出力の処理手段の構成が
複雑かつ大規模になる欠点があった。
検波器は、基準直交位相信号として図５の（ｂ）に示す
ような2値信号を用いているため、図５の（ａ）に示す
ような基準正弦波のゼロクロス近傍の、不用である乗算
結果をも累積することになり、検波精度が低下してい
た。また、乗算器から常に“＋１”又は“−１”の信号
が出力されるため、累積手段の回路規模が大きくなる欠
点があった。さらに、累積手段の累積期間の選び方によ
っては、検波出力ディジタル値にセンター値が得られな
い場合があり、そのため、検波出力の処理手段の構成が
複雑かつ大規模になる欠点があった。
【０００４】本発明は、検波精度が高く、かつ、回路規
模の小さくできる直交検波器を提供することを目的とす
る。
模の小さくできる直交検波器を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】本発明は、前記目的を達
成するための主要な構成として、受信位相変調信号に乗
算する検波用基準直交位相信号として、３値の信号を用
いるものである。また、３値の検波用基準直交位相信号
を、振幅を表す振幅ビットと符号を表す符号ビットとの
２ビットによって構成するものである。
成するための主要な構成として、受信位相変調信号に乗
算する検波用基準直交位相信号として、３値の信号を用
いるものである。また、３値の検波用基準直交位相信号
を、振幅を表す振幅ビットと符号を表す符号ビットとの
２ビットによって構成するものである。
【０００６】
【発明の実施の形態】本発明の実施の形態を、図に示す
実施例を用いて説明する。図１は、本発明の一実施例を
示す図である。図１において、１Ａ、１Ｂは乗算器、２
Ａ、２Ｂは累積手段、３は移相器である。図７の直交検
波器と大きく異なる点は、端子１０２に入力される基準
位相信号が、“＋１”、“０”、“−１”の３値信号で
ある点である。１周期を１６クロックとした場合、たと
えば、図５の（ｅ）に示すように “＋１，＋１，＋
１，＋１，＋１，０，０，０，−１，−１，−１，−
１，−１，０，０，０”と変化する３値信号である。こ
の信号は、２ビットで構成され、たとえば、“＋１”を
“０１”、“０”を“００”または“１０”、“−１”
を“１１”で表す。そして、乗算器１Ａにそのまま基準
直交位相信号２０１として送られ、乗算器１Ｂには、移
相器３によって９０°位相シフトされた基準直交位相信
号２０２が送られる。移相器３は、２ビット信号を４ク
ロック分位相シフトするものである。
実施例を用いて説明する。図１は、本発明の一実施例を
示す図である。図１において、１Ａ、１Ｂは乗算器、２
Ａ、２Ｂは累積手段、３は移相器である。図７の直交検
波器と大きく異なる点は、端子１０２に入力される基準
位相信号が、“＋１”、“０”、“−１”の３値信号で
ある点である。１周期を１６クロックとした場合、たと
えば、図５の（ｅ）に示すように “＋１，＋１，＋
１，＋１，＋１，０，０，０，−１，−１，−１，−
１，−１，０，０，０”と変化する３値信号である。こ
の信号は、２ビットで構成され、たとえば、“＋１”を
“０１”、“０”を“００”または“１０”、“−１”
を“１１”で表す。そして、乗算器１Ａにそのまま基準
直交位相信号２０１として送られ、乗算器１Ｂには、移
相器３によって９０°位相シフトされた基準直交位相信
号２０２が送られる。移相器３は、２ビット信号を４ク
ロック分位相シフトするものである。
【０００７】端子１０１に入力される２値量子化された
受信位相変調信号２００は、“＋１”と“−１”の２値
を示す１ビットの信号であり、乗算器１Ａ及び１Ｂにお
いて、それぞれ直交検波用の基準直交位相信号２０１及
び２０２と乗算され、信号２０３及び２０４となる。信
号２０３及び２０４は、それぞれ累積手段２Ａ及び２Ｂ
に入力され、累積手段２Ａ及び２Ｂは、それぞれ信号２
０３及び２０４の一定期間における累積値を直交検波信
号として端子１０３及び１０４から出力する。図１の直
交検波器は、従来のものと同様図示しないクロックに同
期して動作する。
受信位相変調信号２００は、“＋１”と“−１”の２値
を示す１ビットの信号であり、乗算器１Ａ及び１Ｂにお
いて、それぞれ直交検波用の基準直交位相信号２０１及
び２０２と乗算され、信号２０３及び２０４となる。信
号２０３及び２０４は、それぞれ累積手段２Ａ及び２Ｂ
に入力され、累積手段２Ａ及び２Ｂは、それぞれ信号２
０３及び２０４の一定期間における累積値を直交検波信
号として端子１０３及び１０４から出力する。図１の直
交検波器は、従来のものと同様図示しないクロックに同
期して動作する。
【０００８】図２は、累積手段２Ａ、２Ｂの一構成例を
示す。シフト手段２１は、累積すべき一定期間に対応す
る段数を有し、２ビットの信号２０３または２０４をク
ロックに同期してシフトするものであり、３入力加算器
２２は、入力端Ａ、Ｂ、Ｃの入力信号に対して（Ａ＋Ｂ
−Ｃ）の演算を施し、出力端Ｙから演算結果を出力する
ものである。入力端Ａには、レジスタ２３の出力が入力
され、入力端Ｂには、信号２０３または２０４が入力さ
れ、入力端Ｃには、シフト手段の出力２０５が入力され
る。したがって、３入力加算器からは、信号２０３また
は２０４をシフト手段の段数に対応する期間だけ累積加
算した信号が出力されることになる。
示す。シフト手段２１は、累積すべき一定期間に対応す
る段数を有し、２ビットの信号２０３または２０４をク
ロックに同期してシフトするものであり、３入力加算器
２２は、入力端Ａ、Ｂ、Ｃの入力信号に対して（Ａ＋Ｂ
−Ｃ）の演算を施し、出力端Ｙから演算結果を出力する
ものである。入力端Ａには、レジスタ２３の出力が入力
され、入力端Ｂには、信号２０３または２０４が入力さ
れ、入力端Ｃには、シフト手段の出力２０５が入力され
る。したがって、３入力加算器からは、信号２０３また
は２０４をシフト手段の段数に対応する期間だけ累積加
算した信号が出力されることになる。
【０００９】図３は、本発明の他の実施例を示す図であ
る。この実施例では、３値の基準位相信号を、振幅の有
無を示す振幅ビットと符号の正負を示す符号ビットとの
２ビットで構成することにより、回路規模をさらに小さ
くしている。図３において、６は振幅ビットと位相ビッ
トからなる基準位相信号を発生する基準位相信号発生手
段、７は振幅ビット信号及び符号ビット信号を９０°位
相シフトする移相器、１１Ａ、１１Ｂは排他的論理和回
路で構成される乗算器、２０Ａ、２０Ｂはシフト手段、
４Ａ、４Ｂはカウンタ制御手段、５Ａ、５Ｂはアップダ
ウンカウンタである。
る。この実施例では、３値の基準位相信号を、振幅の有
無を示す振幅ビットと符号の正負を示す符号ビットとの
２ビットで構成することにより、回路規模をさらに小さ
くしている。図３において、６は振幅ビットと位相ビッ
トからなる基準位相信号を発生する基準位相信号発生手
段、７は振幅ビット信号及び符号ビット信号を９０°位
相シフトする移相器、１１Ａ、１１Ｂは排他的論理和回
路で構成される乗算器、２０Ａ、２０Ｂはシフト手段、
４Ａ、４Ｂはカウンタ制御手段、５Ａ、５Ｂはアップダ
ウンカウンタである。
【００１０】基準位相信号発生手段６は、図５の（ｆ）
(i)に示すような振幅ビットと、（ｆ）(ii)に示すよう
な符号ビットによりなる基準位相信号を出力する。符号
ビット信号２０６は、乗算器１１Ａに送られ、端子１０
１に入力される２値量子化された受信位相変調信号２０
０と乗算されるとともに、移相器７で９０°位相シフト
される。位相シフトされた符号ビット信号２０７は、乗
算器１１Ｂに送られ、受信位相変調信号２００と乗算さ
れる。シフト手段２０Ａ及び２０Ｂは、基準位相信号２
０６の半周期の整数倍に対応するシフト段数を有するも
のであり、それぞれ、乗算器１１Ａ及び１１Ｂの出力が
入力される。カウンタ制御手段４Ａ及び４Ｂは、アップ
ダウンカウンタ５Ａ及び５Ｂのカウント動作を制御する
ものであり、それぞれ、乗算器の出力信号２０８及び２
０９、シフト手段２０Ａ及び２０Ｂの出力信号２１０及
び２１１、振幅ビット信号２１２及び振幅ビットの位相
シフト信号２１３に基づき、アップダウンカウンタ５Ａ
及び５Ｂのアップ／ダウン制御信号２１４及び２１６及
びイネーブル信号２１５及び２１７を作成する。アップ
ダウンカウンタ５Ａ、５Ｂの出力は、直交検波信号とし
て出力される。この直交検波器も図示しないクロックに
同期して動作する。
(i)に示すような振幅ビットと、（ｆ）(ii)に示すよう
な符号ビットによりなる基準位相信号を出力する。符号
ビット信号２０６は、乗算器１１Ａに送られ、端子１０
１に入力される２値量子化された受信位相変調信号２０
０と乗算されるとともに、移相器７で９０°位相シフト
される。位相シフトされた符号ビット信号２０７は、乗
算器１１Ｂに送られ、受信位相変調信号２００と乗算さ
れる。シフト手段２０Ａ及び２０Ｂは、基準位相信号２
０６の半周期の整数倍に対応するシフト段数を有するも
のであり、それぞれ、乗算器１１Ａ及び１１Ｂの出力が
入力される。カウンタ制御手段４Ａ及び４Ｂは、アップ
ダウンカウンタ５Ａ及び５Ｂのカウント動作を制御する
ものであり、それぞれ、乗算器の出力信号２０８及び２
０９、シフト手段２０Ａ及び２０Ｂの出力信号２１０及
び２１１、振幅ビット信号２１２及び振幅ビットの位相
シフト信号２１３に基づき、アップダウンカウンタ５Ａ
及び５Ｂのアップ／ダウン制御信号２１４及び２１６及
びイネーブル信号２１５及び２１７を作成する。アップ
ダウンカウンタ５Ａ、５Ｂの出力は、直交検波信号とし
て出力される。この直交検波器も図示しないクロックに
同期して動作する。
【００１１】制御手段４Ａは、乗算器１１Ａの出力２０
８とシフト手段２０Ａの出力２１０が入力される排他的
論理和回路４１Ａと、排他的論理和回路４１Ａの出力と
振幅ビット信号２１２が入力される論理積回路４２Ａを
有し、論理積回路４２Ａの出力をアップダウンカウンタ
５Ａのイネーブル信号２１５として出力するとともに、
乗算器１１Ａの出力２０８をそのままアップ／ダウン制
御信号２１４として出力するものである。したがって、
アップダウンカウンタ５Ａは、乗算器の現在の出力とシ
フト段数に基づく一定期間前の出力が異なる場合で、か
つ振幅ビット信号が“１”（振幅信号有）の場合にの
み、カウントアップまたはカウントダウンされ、乗算器
１１Ａの出力を一定期間累積した値を出力することにな
る。制御手段４Ｂも同様の構成を有するが、振幅ビット
信号は移相器７によって位相シフトされたものを用い
る。
８とシフト手段２０Ａの出力２１０が入力される排他的
論理和回路４１Ａと、排他的論理和回路４１Ａの出力と
振幅ビット信号２１２が入力される論理積回路４２Ａを
有し、論理積回路４２Ａの出力をアップダウンカウンタ
５Ａのイネーブル信号２１５として出力するとともに、
乗算器１１Ａの出力２０８をそのままアップ／ダウン制
御信号２１４として出力するものである。したがって、
アップダウンカウンタ５Ａは、乗算器の現在の出力とシ
フト段数に基づく一定期間前の出力が異なる場合で、か
つ振幅ビット信号が“１”（振幅信号有）の場合にの
み、カウントアップまたはカウントダウンされ、乗算器
１１Ａの出力を一定期間累積した値を出力することにな
る。制御手段４Ｂも同様の構成を有するが、振幅ビット
信号は移相器７によって位相シフトされたものを用い
る。
【００１２】この実施例では、シフト手段の段数を基準
直交位相信号の半周期の整数倍に対応する値に設定する
ことにより、振幅ビットをシフト手段の入出力間で一致
させているため、基準直交位相信号の振幅ビットをその
まま用いることができ、振幅ビットのシフト手段を省略
している。
直交位相信号の半周期の整数倍に対応する値に設定する
ことにより、振幅ビットをシフト手段の入出力間で一致
させているため、基準直交位相信号の振幅ビットをその
まま用いることができ、振幅ビットのシフト手段を省略
している。
【００１３】図４は、制御手段４Ａ、４Ｂの他の構成例
を示すものであり、端子ａ、ｂ、ｃには、それぞれ、信
号２０８または２０９、２１０または２１１、２１２ま
たは２１３が入力され、端子ｅ、ｆからは、信号２１４
または２１６、２１５または２１７が出力される。アッ
プダウンカウンタ５Ａ、５Ｂへのアップダウン制御信号
としてシフト手段の出力を用いる以外は、図３のものと
同様であり、実質的に図３のものと同様の動作をする。
を示すものであり、端子ａ、ｂ、ｃには、それぞれ、信
号２０８または２０９、２１０または２１１、２１２ま
たは２１３が入力され、端子ｅ、ｆからは、信号２１４
または２１６、２１５または２１７が出力される。アッ
プダウンカウンタ５Ａ、５Ｂへのアップダウン制御信号
としてシフト手段の出力を用いる以外は、図３のものと
同様であり、実質的に図３のものと同様の動作をする。
【００１４】なお、基準位相信号が“０”となる期間
（振幅ビット信号が“０”となる期間）は、適宜定める
ことができるが、シミュレーション結果によると、ほぼ
次の条件を満たす値にすると最適である。すなわち、図
６（ａ）の基準正弦波に基づいて、基準位相信号を作成
する場合、［数１］を満たすθ0を求め（このとき、図
６（ａ）における領域Ｍと領域Ｎの面積が同じであ
る。）、ｎπ−θ0≦θ＜ｎπ＋θ0（ｎは整数）の期
間、基準位相信号を“０”（振幅ビット信号を“０”）
とすればよい。図６（ｂ）、（ｃ）及び（ｄ）は、１周
期１６クロックとした場合の、上記条件を満たす３値デ
ータ、３値信号波形及び振幅ビットである。
（振幅ビット信号が“０”となる期間）は、適宜定める
ことができるが、シミュレーション結果によると、ほぼ
次の条件を満たす値にすると最適である。すなわち、図
６（ａ）の基準正弦波に基づいて、基準位相信号を作成
する場合、［数１］を満たすθ0を求め（このとき、図
６（ａ）における領域Ｍと領域Ｎの面積が同じであ
る。）、ｎπ−θ0≦θ＜ｎπ＋θ0（ｎは整数）の期
間、基準位相信号を“０”（振幅ビット信号を“０”）
とすればよい。図６（ｂ）、（ｃ）及び（ｄ）は、１周
期１６クロックとした場合の、上記条件を満たす３値デ
ータ、３値信号波形及び振幅ビットである。
【００１５】
【数１】
【００１６】
【発明の効果】以上のとおり、検波用基準直交位相信号
として３値の信号を用いて、不要信号を検波出力に加算
しないようにしているため、検波精度が向上するととも
に、累積手段の回路規模が小さくなる。また、乗算結果
の累積期間の設定にかかわらず、検波出力にセンター値
が得られることになり、検波出力の利用する処理手段の
構成が簡単になる。さらに、請求項３〜６に係る発明に
おいては、３値の検波用基準直交位相信号を符号ビット
と振幅ビットとの２ビットで構成するとともに、乗算結
果のシフト手段の段数を基準直交位相信号の半周期の整
数倍に対応させているため、振幅ビットのシフトが不要
となり、さらに回路規模を小さくでき、サンプルレート
の高速化にも対応できる。
として３値の信号を用いて、不要信号を検波出力に加算
しないようにしているため、検波精度が向上するととも
に、累積手段の回路規模が小さくなる。また、乗算結果
の累積期間の設定にかかわらず、検波出力にセンター値
が得られることになり、検波出力の利用する処理手段の
構成が簡単になる。さらに、請求項３〜６に係る発明に
おいては、３値の検波用基準直交位相信号を符号ビット
と振幅ビットとの２ビットで構成するとともに、乗算結
果のシフト手段の段数を基準直交位相信号の半周期の整
数倍に対応させているため、振幅ビットのシフトが不要
となり、さらに回路規模を小さくでき、サンプルレート
の高速化にも対応できる。
【図１】本発明の一実施例を示す図
【図２】図１に示す実施例の累積手段の一構成例を示す
図
図
【図３】本発明の他の実施例を示す図
【図４】図３に示す実施例の制御手段の他の構成例を示
す図
す図
【図５】基準位相信号を示す図
【図６】基準位相信号の作成方法を説明する図
【図７】従来の検波器を示す図
１Ａ、１Ｂ 乗算器 ２Ａ、２Ｂ 累積手段 ３ 移相器 ４Ａ、４Ｂ カウンタ制御手段 ５Ａ、５Ｂ アップダウンカウンタ ６ 基準位相信号発生手段 ７ 移相器 １１Ａ、１１Ｂ 排他的論理和回路 ２０Ａ、２０Ｂ、２１ シフト手段 ２２ ３入力加算器 ２３ レジスタ ４１Ａ、４１Ｂ、４３ 排他的論理和回路 ４２Ａ、４２Ｂ、４４ 論理積回路
Claims (6)
- 【請求項１】基準直交位相信号と２値に量子化された位
相変調信号とを乗算する乗算器と、 前記乗算器の所定期間の出力を累積する累積手段とを有
し、 前記累積手段の出力を直交検波出力とする直交検波器で
あって、 前記基準直交位相信号は、“＋１”、“０”、“−１”
の３値によって表される直交検波器。 - 【請求項２】請求項１記載の直交検波器であって、 前記累積手段は、 前記乗算器の出力が入力される２ビットシフト手段と、 レジスタと、 前記レジスタの出力Ａ、前記シフト手段への入力Ｂ及び
前記シフト手段の最終段出力Ｃが入力され、（Ａ＋Ｂ−
Ｃ）を前記レジスタに出力する３入力加算器と、を有
し、 前記レジスタの出力を直交検波出力とする直交検波器。 - 【請求項３】基準直交位相信号と２値量子化された位相
変調信号とを乗算することにより直交検波を行う直交検
波器であって、 前記基準直交位相信号は、振幅を表す振幅ビットと符号
を表す符号ビットとの２ビットによって３値を表すもの
であり、 前記位相変調信号と前記符号ビットが入力される乗算器
と、 前記基準直交位相信号の半周期の整数倍に対応するシフ
ト段数を有し、前記乗算器の出力が入力されるシフト手
段と、 アップダウンカウンタと、 前記乗算器の出力、前記シフト手段の出力及び前記振幅
ビットが入力され、アップ／ダウン制御信号及びイネー
ブル信号を前記アップダウンカウンタに出力するカウン
タ制御手段と、を有し、 前記カウンタの出力を直交検波出力とする直交検波器。 - 【請求項４】請求項３記載の直交検波器であって、 前記カウンタ制御手段は、 前記乗算器の出力と前記シフト手段の出力が入力される
排他的論理和回路と、 前記排他的論理和回路の出力と前記振幅ビットが入力さ
れる論理積回路と、を有し、 前記乗算器の出力をアップ／ダウン制御信号として出力
し、前記論理積回路の出力をイネーブル信号として出力
するものである直交検波器。 - 【請求項５】請求項３記載の直交検波器であって、 前記カウンタ制御手段は、 前記乗算器の出力と前記シフト手段の出力が入力される
排他的論理和回路と、 前記排他的論理和回路の出力と前記振幅ビットが入力さ
れる論理積回路と、を有し、 前記シフト手段の出力をアップ／ダウン制御信号として
出力し、前記論理積回路の出力をイネーブル信号として
出力するものである直交検波器。 - 【請求項６】請求項３〜５のうちのいずれか１項記載の
直交検波器であって、 前記乗算器は、排他的論理和回路である直交検波器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000019058A JP2001211215A (ja) | 2000-01-27 | 2000-01-27 | 直交検波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000019058A JP2001211215A (ja) | 2000-01-27 | 2000-01-27 | 直交検波器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001211215A true JP2001211215A (ja) | 2001-08-03 |
Family
ID=18545824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000019058A Pending JP2001211215A (ja) | 2000-01-27 | 2000-01-27 | 直交検波器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001211215A (ja) |
-
2000
- 2000-01-27 JP JP2000019058A patent/JP2001211215A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7205800B2 (en) | Clock frequency divider circuit | |
| US8165252B2 (en) | Signal processing device and method, and program | |
| JPS59149539A (ja) | 固定小数点−浮動小数点変換装置 | |
| JP2762080B2 (ja) | 平方根の概算装置 | |
| JP2000252795A (ja) | 移動平均フィルタ | |
| JPH10271178A (ja) | π／ｎシフトＰＳＫ復調器 | |
| JP2001211215A (ja) | 直交検波器 | |
| JPH05183592A (ja) | 周波数変換回路、位相比較回路、およびこれらを備えた遅延検波復調装置 | |
| JP4277090B2 (ja) | キャリア周波数検出方法 | |
| JP3890289B2 (ja) | ラグランジェ補間サンプリングレート変換装置 | |
| JPH09168035A (ja) | 伝送データ整形装置 | |
| JPH1125071A (ja) | 複素数乗算器 | |
| CN115438790A (zh) | 量子态信息处理系统、量子测控系统、量子计算机 | |
| US6518836B2 (en) | Frequency-variation type demodulator and demodulating method | |
| JP3206773B2 (ja) | ディジタル信号処理型直交変調器 | |
| JP6900441B2 (ja) | Ｐａｍ３信号発生装置及びｐａｍ３信号発生方法 | |
| JP2000165204A (ja) | Ｉｉｒ形デジタルローパスフィルタ | |
| KR20220014991A (ko) | 올-디지털 위상 고정 루프에서의 디지털 루프 필터 | |
| US6820108B2 (en) | Method and apparatus to perform division in hardware | |
| KR20220014992A (ko) | 올-디지털 위상 고정 루프 | |
| JP2528744B2 (ja) | 遅延検波回路 | |
| JP3696207B2 (ja) | 位相調整機能を有する復調器 | |
| JP4001842B2 (ja) | 位相検波出力装置 | |
| JP4750059B2 (ja) | シングルビット振幅調整回路 | |
| JP2003018228A (ja) | シンボル同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |