JP3890289B2

JP3890289B2 - ラグランジェ補間サンプリングレート変換装置

Info

Publication number: JP3890289B2
Application number: JP2002339445A
Authority: JP
Inventors: 孝子渋谷; 智久田中; 浩文内座; 功人鈴木
Original assignee: Toa Corp
Current assignee: Toa Corp
Priority date: 2002-11-22
Filing date: 2002-11-22
Publication date: 2007-03-07
Anticipated expiration: 2022-11-22
Also published as: JP2004173183A

Description

【０００１】
【発明の属する技術分野】
本発明は、デジタルデータのサンプリングレートを変換する装置に関し、特にラグランジェ補間を用いるものに関する。
【０００２】
【従来の技術】
或るサンプリングレートのデジタルデータを、他のサンプリングレートのデジタルデータに変換する技術としては、例えば特許文献１に示されるようなものがある。
【０００３】
【特許文献１】
特開平６−２０４７９８号公報（段落番号００１５乃至００２５）
【０００４】
この特許文献１では、或る入力サンプリング周波数の入力デジタル信号を入力サンプリング周波数とは非同期の出力サンプリング周波数の出力デジタル信号に変換する際に、まず、入力サンプリング周波数による入力データのデータ間隔を所定数で等分する。これら等分点のうち、出力サンプリング周波数による出力位相点の直前或いは直後にあって、且つ出力位相点に最も近い等分点において、フィルタ補間を行う。このフィルタ補間の結果と、出力位相点の直前の入力デジタル信号と、出力位相点の直後の入力デジタル信号とからなる３つのデータを用いて、出力位相点の出力データをラグランジェ補間によって算出する。このラグランジェ補間では、ラグランジェ補間演算式を構成する分数式からなる３つの項内の等分点に関して一意的に定まる各分母を、予め計算しておいて、メモリに保存してある。補間演算時に、このメモリから該当する３つの分母を読み出して、ラグランジェ補間演算式に代入することが行われている。
【０００５】
【発明が解決しようとする課題】
上記特許文献１の技術によれば、ラグランジェ補間演算式を構成する分数式からなる３つの項内の等分点に関して一意的に定まる分母を、予め計算して、メモリに保存しているので、３つの分母を計算するための諸演算が省略される。しかし、この技術では、等分点に関して一意的に分母が定まるものであるので、入力サンプリング周波数が常に一定であることを条件として、各等分点ごとに、分母を予め計算して、メモリに保存しておく必要がある。そのため、メモリは大きな容量のものが必要になる。また、入力サンプリング周波数が変動することがあるものでは、３つの分母の値は、入力サンプリング周波数の変動に伴い変動し、一定の値とならない。そのため、入力サンプリング周波数が変動する場合には、高精度に補間が行うことができない。
【０００６】
本発明は、メモリに記憶させるデータ量を減少させることができ、かつ入力サンプリング周波数が変動しても、高精度に補間を行うことができるラグランジェ補間サンプリングレート変換装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明によるラグランジェ補間サンプリングレート変換装置には、サンプリングデジタルデータが、このデータの発生タイミングを表すサンプリングタイミング信号に同期して順に入力される。この変換装置は、補間タイミングｘにおける補間サンプリングデジタルデータｙを、ｎ＋１（ｎは正の自然数）個の前記サンプリングデジタルデータであるｙ（０）乃至ｙ（ｎ）と、これらｙ（０）乃至ｙ（ｎ）のタイミングｘ（ｉ）、ｘ（ｊ）及びｘに基づいて、
【数６】

の演算によって求める。サンプリングタイミング信号は、その周期が変動することがあるものである。ｘ、ｘ（ｉ）、ｘ（ｊ）、ｙ（ｉ）を、前記サンプリングタイミング信号の複数倍の値の周波数を持つタイミング指定信号の数によって表している。
【０００８】
この変換装置によれば、タイミング指定信号は、入力されるサンプリングタイミング信号の複数倍の周波数を持っている。従って、各サンプリングデータのタイミングは、いずれも、タイミング指定信号の何倍の値であるかによって表される。例えばｘ（０）は１、ｘ（１）は１３というように表される。従って、タイミング指定信号の周期が例えばＡの値であっても、Ａ＋αの値であっても、ｘ（０）は１であり、ｘ（１）は１３であり、変化しない。よって、数式６における分母は、サンプリングタイミング信号の周期が変動しても、一定の値になり、定数化することができ、一々演算する必要がない。
【０００９】
このラグランジェ補間サンプリングレート変換装置は、
【数７】

である分母乗算値を、ｉ＝０からｉ＝ｎまでに、それぞれ対応させて記憶している記憶手段と、
【数８】

の演算をｉ＝０からｉ＝ｎまで行う第１の演算手段と、
第１の演算手段の演算値と、そのときのｉの値に対応して前記記憶手段から読み出した前記分母乗算値とに基づいて、
【数９】

の演算を、ｉ＝０からｉ＝ｎまで行う第２の演算手段と、
第２の演算手段の各演算値を、ｉ＝０からｉ＝ｎまで積算する積算手段とを、
具備している。
【００１０】
上述したように、数６の分母の値は、定数化できるので、これら分母の乗算値を記憶手段に記憶させることによって、演算の回数を減少させることができる。しかも、分母除算値として記憶させるのは、ｉ＝０からｎまでの合計ｎ＋１だけであるので、記憶手段の容量を少なくすることもできる。
【００１１】
さらに、前記サンプリングタイミング信号からタイミング指定信号を生成するための使用する値は、２のべき乗の値である。この場合、各分母乗算値は、ｐ＊２^ｑの形態で表すことができるので、前記記憶手段は、前記ｐ、ｑの値を、それぞれ記憶する。第２の演算手段は、第１の演算手段の演算値である
【数１０】

の値をｑビット右シフトさせ、このシフト値に、前記ｐ^−１の乗算を行う。この乗算は、ｐ^−１を表す２進数の各ビットの値だけ前記シフト値をそれぞれ右シフトさせた値を、加算することによって行う。
【００１２】
このように構成すると、第２の演算手段としては、数式１０の結果をシフトさせるシフタと、シフトされた結果を加算する加算器とを、備えればよく、第２の演算手段は、割り算を行う必要が無く、回路構成を簡略化することができる。
【００１３】
【発明の実施の形態】
本発明の１実施形態のラグランジェ補間サンプリングレート変換装置は、例えばデジタル受信機、具体的にはデジタル無線受信機に使用されている。デジタル無線受信機は、デジタル無線送信機からの信号を受信するものである。デジタル無線送信機では、可聴周波数信号源、例えばマイクロホンからの可聴周波数信号、例えば音声信号が、Ａ／Ｄ変換器に所定周波数のサンプリング信号によってデジタルデータ列に変換される。これらデジタルデータ列は、サンプリング信号によって規定されるサンプリングタイミングごとに発生したデジタルデータからなる。これらデジタルデータは、サンプリングタイミングごとに、信号処理部に供給される。信号処理部では、デジタルデータ列に、フレーム同期信号や、誤り検出または誤り訂正符号等を付して、デジタル変調データ列を生成する。このデジタル変調データ列によって、搬送波が、高周波部において変調され、送信信号として、送信アンテナから送信される。
【００１４】
デジタル無線受信機では、受信アンテナによって送信信号が受信される。この受信された送信信号は、高周波部によって、上記デジタル変調データ列に対応する復調デジタル変調データ列に復調される。この復調デジタル変調データ列は、信号処理部に供給され、ここでデジタルデータ列に対応する復調デジタルデータ列に復調される。この復調デジタルデータ列を構成する各復調デジタルデータが復調されるごとに、この復調デジタルデータに対応して、再生サンプリングタイミング信号が、処理部において発生する。即ち、サンプリングデジタルデータと、このデータの発生タイミングを表すサンプリングタイミング信号とが発生する。
【００１５】
通常のデジタル無線受信機では、これら復調デジタルデータと再生サンプリングタイミング信号とを、Ｄ／Ａ変換器に供給し、再生サンプリングタイミング信号が供給されるごとに、そのとき供給されている復調デジタルデータをアナログ信号に変換する。
【００１６】
本来、デジタル無線受信機において生成される再生サンプリングタイミング信号と、デジタル無線送信機において生成されるサンプリング信号とは、完全に一致するはずである。しかし、デジタル無線送信機から送信された送信信号は、無線伝送路を伝送されて、デジタル無線受信機によって受信される。従って、無線伝送路を伝送されている間に、送信信号は、フェージング等の影響を受けている。そのため、デジタル無線受信機における再生サンプリングタイミング信号によって規定されるＤ／Ａ変換器でのサンプリングタイミングが一定でないことがあり、変換されたアナログ信号には、サンプリングタイミングの変動による位相歪みが発生することがある。
【００１７】
この位相歪みの発生を防止するために、本ラグランジェ補間サンプリングレート変換装置２が使用されている。この変換装置２は、実際には、ＤＳＰやＣＰＵにプログラムを実行させることによって実現できるが、その機能をブロック的に表すと、図１に示すようになる。
【００１８】
この変換装置２は、上述した処理部から、復調デジタルデータＤＡと、再生サンプリングタイミング信号Ｆｓとが入力される演算部４を有している。この演算部４は、ラグランジェ補間演算を行う。このラグランジェ補間演算部は、図２に示すように、例えばｘ（０）乃至ｘ（ｎ）のタイミングにおいて、それぞれｙ（０）乃至ｙ（ｎ）のデジタルデータが存在する場合に、任意のタイミングｘでのデジタルデータを、
【数１１】

の演算によって求めるものである。ｎは任意の正の整数である。演算部４は、入力されたデジタルデータＤＡを記憶し、かつ各デジタルデータの発生位置を決定し、各デジタルデータのうちｙ（ｉ）、各デジタルデータの発生位置のうちｘ（ｉ）、ｘ（ｊ）に対応するものを生成する。但し、ｉ＝０乃至ｎ、ｊ＝０乃至ｎで、ｉ≠ｊである。
【００１９】
このようにｙ（ｉ）、ｘ（ｉ）、ｘ（ｊ）を定めるための基準として使用するタイミング指定信号Ｆｓ＊Ｋを逓倍部６が発生する。このタイミング指定信号Ｆｓ＊Ｋは、再生サンプリングタイミング信号を逓倍部６でＫ倍に逓倍したものである。この逓倍は、再生サンプリングタイミング信号Ｆｓの周波数をＫ倍、例えば２のべき乗、具体的には１２８、２５６または５１２倍等にするものである。このタイミング指定信号Ｋ＊Ｆｓ信号は、演算部４に供給されると共に、位置決定部８に供給される。
【００２０】
位置決定部８には、補間デジタルデータを得ようとするタイミングｘを決定するために使用するタイミング信号Ｆｓｄａｃが、タイミング信号発生器１０から供給されている。このタイミング信号Ｆｓｄａｃは、この実施の形態では、デジタル無線送信機において可聴周波数信号をデジタルデータに変換する際に使用されているサンプリング信号と同じ周波数を持つものである。位置決定部８は、タイミング信号Ｆｓｄａｃによって表されるタイミングを、タイミング指定信号Ｋ＊Ｆｓによって表した値ｘ、即ち、タイミング指定信号Ｋ＊Ｆｓの数で表した値を発生し、演算部４に供給する。
【００２１】
なお、演算部４によって補間されたデータは、デジタル信号処理手段、例えばＤ／Ａ変換器１２に供給され、ここで、タイミング信号Ｆｓｄａｃのタイミングでアナログ信号に変換される。
【００２２】
ここで、ｘ（ｉ）、ｘ（ｊ）、ｙ（ｉ）を指定するために使用するタイミング指定信号Ｋ＊Ｆｓは、再生サンプリングタイミング信号ＦｓをＫ倍に逓倍したものである。そして、ｘ（ｉ）、ｘ（ｊ）、ｙ（ｉ）は、それぞれインデックス信号ｉ、ｊによって指定される。これらｘ（ｉ）、ｘ（ｊ）、は、タイミング指定信号Ｋ＊Ｆｓの何周期分に相当する値であるかで表されている。再生サンプリングタイミング信号Ｆｓの周期は、フェージング等の影響を受けて変動することがある。しかし、このように周期の変動があっても、タイミング指定信号Ｋ＊Ｆｓの何周期分に相当する値であるかは変化しない。例えば、或る時点でのタイミング指定信号Ｋ＊Ｆｓによって、ｘ（０）の値が１０であると表されたなら、次の時点でのタイミング指定信号Ｋ＊Ｆｓの周期が変化していたとしても、ｘ（０）は、１０であって変化しない。このように、ｘ（０）乃至ｘ（ｎ）の値は、タイミング指定信号Ｋ＊Ｆｓの周期が変化しても変動しない。
【００２３】
従って、例えば、図３に示すように、ｘ（０）乃至ｘ（ｎ）が、ｘ（０）乃至ｘ（４）までの５つであり、それぞれ−２５６、−１２８、０、１２８、２５６であるとすると、これらの値は、タイミング指定信号Ｋ＊Ｆｓの周期が変化しても変動しない。
【００２４】
数１１の演算を行う際、その分母に当たる
【数１２】

を、ｎ＝４、ｘ（０）乃至ｘ（４）の値を上記の値とすると、ｉ＝０のとき、数７は、
（−２５６−（−１２８））（−２５６−０）（―２５６−１２８）（−２５６−２５６）＝３＊２^３１
となる。ｉ＝１のとき、数７は
（−１２８−（−２５６））（−１２８−０）（−１２８−１２８）（−１２８−２５６）＝−３＊２²⁹
となる。以下、同様にして、ｉ＝２のときには、数７は２^３０に、ｉ＝３のときには、数７は−３＊２^２９になり、ｉ＝４のときには、数７は３＊２^３１となる。即ち、ｐ＊２^ｑで表される一定値となる。これは、逓倍数Ｋを２のべき乗に選択してあるからである。このように一定値であるので、演算部４に、記憶手段、例えばメモリを設け、このメモリに、数７の値をそれぞれ記憶させることによって、演算回数を減少させることができる。
【００２５】
しかし、上述したように、数１１は、ｉの値がいずれの値であっても、ｐ＊２^ｑで表されるので、数１１における分子の式である
【数１３】

の値を１／２^ｑ倍した後、１／ｐ倍すれば、数１２による除算を行ったことに相当する。１／２^ｑ倍は、数１３の値をｑビットだけ右シフトさせればよい。従って、各ｉの値に対応させてｑの値を、演算部４に設けた記憶手段に記憶させておき、ｉの値に対応するｑの値を読み出して、ｑビット右シフトさせればよい。
【００２６】
また１／ｐ倍するとは、ｐ^−１倍することである。ｐ^―１は、ａ＋ｂ＋ｃ・・・の形態で表すことができる。例えば上記のようにｐが３の場合、ｐ^―１は、２進数で表すと、約０．０１０１０１０１０１であるので、０．０１００００００００）＋０．０００１００００００＋０．０００００１０００＋０．０００００００１００＋０．０００００００００１で表され、これは２^−２＋２^−４＋２^−６＋２^−８＋２^−１０であるので、数１３の値をｑビット右シフトさせた値をそれぞれ２、４、６、８、１０だけ右シフトさせた値を、それぞれ加算すればよい。従って、シフトと加算とによって、除算に相当する演算を行うことができる。
【００２７】
図４は、演算部４の構成をブロック的に示したもので、演算部４は、タイミングジェネレータ１４を有している。このタイミングジェネレータ１４には、タイミング指定信号Ｋ＊Ｆｓと、タイミング信号Ｆｓｄａｃとが入力され、数６におけるインデックスインデックス信号ｉ、ｊを発生し、バッファ１６に供給する。無論、インデックス信号ｊの周波数が、インデックス信号ｉよりも高い。
【００２８】
バッファ１６には、デジタルデータＤＡと再生サンプリングタイミング信号Ｆｓとが供給されており、これらが供給されるごとに、デジタルデータＤＡの値がバッファ１６に記憶されている。さらに、バッファ１６には、タイミング指定信号Ｋ＊Ｆｓも供給されており、再生サンプリングタイミング信号Ｆｓが入力されたタイミングが、タイミング指定信号Ｋ＊Ｆｓの何周期分に相当するかを決定し、記憶している。そして、上記インデックス信号ｉが供給されると、ｙ（ｉ）を読み出し、インデックス信号ｊが供給されるごとに、ｘ（ｊ）を読み出す。
【００２９】
このｘ（ｊ）はｘ−ｘ（ｊ）用加算器２０に供給される。この加算器２０には、位置決定部８からｘも供給されており、ｘ−ｘ（ｊ）を演算する。この演算値は、乗算器２２、レジスタ２４からなる相乗積器２６に供給される。相乗積器２６は、レジスタ２４に設定された値を乗算器２２に入力し、これとは別に乗算器２２に入力された値とを乗算し、その乗算値をレジスタ２４に記憶することを、乗算器２２にレジスタ２４以外から新たな値が入力されるごとに繰り返すものである。レジスタ２４は、タイミング信号Ｆｓｄａｃが供給されたとき、リセットされ、そのときバッファ１６が発生しているｙ（ｉ）がレジスタ２４に初期値として設定される。従って、この相乗積器２６は、インデックス信号ｊの値が変化するごとに、
【数１４】

の演算を行う。
【００３０】
この相乗積器２６の相乗積値は、シフタ及び加算器２８に供給されている。このシフタ及び加算器２８には、記憶手段、例えばテーブル３０からｐ、ｑの値が供給されている。テーブル３０は、バッファ１６から供給されているインデックス信号ｉに対応したｐ、ｑを読み出している。
【００３１】
シフタ及び加算器２８は、数９で求められた値を上述したように、１／２^ｑ倍し、１／ｐ倍する。即ち、
【数１５】

の演算を行う。この値は、加算器３２及びレジスタ３４からなる累算器３６に供給される。この累算器３６は、タイミング信号Ｆｓが供給されたとき、値が０にリセットされ、以後、数１０の値をｉ＝０からｎまで累算する。即ち、ラグランジェ補間によって出力ｙが求められる。このｙは、Ｄ／Ａ変換器に供給される。
【００３２】
図５は、シフタ及び加算器２８並びにテーブル３０の詳細を示したもので、テーブル３０は、pテーブル３０ａと、ｑテーブル３０ｂとを有している。ｐテーブル３０ａは、それぞれ異なるインデックス信号ｉに対応させて、そのときのｐ^−１を加算形式（上述したａ＋ｂ＋ｃ・・・の形式）とした場合における各項の数と、各項の値とを、記憶している。また、ｑテーブル３０ｂは、インデックス信号ｉに対応させて、右シフトさせる数を記憶している。
【００３３】
右シフトさせる両テーブル３０ａ、３０ｂには、インデックス信号ｉが供給されている。ｑテーブル３０ｂは、供給されたインデックス信号ｉに対応する右シフト数を読み出し、シフタ及び加算器２８のバレルシフタ３８に供給する。このバレルシフタ３８には、相乗積器２６の相乗積値が供給されているので、バレルシフタ３８は、この相乗積値を読み出された数だけ右シフトさせて、出力する。
【００３４】
ｐテーブル３０ａは、インデックス信号ｉに対応する上記項数と、各項の値とを読み出して、この項数に対応する数のバレルシフタ４０を構成し、これらバレルシフタ４０における右シフトの数を設定する。これらバレルシフタ４０には、バレルシフタ３８の出力がそれぞれ供給される。各バレルシフト４０は、それぞれ設定された数だけ、バレルシフタ３８の出力を右シフトさせる。なお、図５では、５台のバレルシフタ４０が設けられているように示してある。これら各バレルシフタ４０の出力が加算器４２によって加算され、出力される。
【００３５】
上記の実施の形態では、本発明によるラグランジェ補間サンプリングレート変換装置をデジタル無線受信機に使用したが、これに限ったものではなく、他の機器に使用することもできる。他の機器に使用する場合、タイミング信号Ｆｓｄａｃの周波数は、入力されるデジタル信号の周波数と一致させる必要はなく、変換しようとする周波数を持つタイミング信号Ｆｓｄａｃを使用すればよい。
【００３６】
【発明の効果】
以上のように、本発明によれば、デジタルデータのタイミングを表し、その周期が変動することがあるサンプリングタイミング信号の複数倍の周波数を持つタイミング指定信号によって、ラグランジェ補間を行う際に使用する各デジタルデータのタイミングを指定しているので、ラグランジェ補間演算において使用するサンプリングデータのタイミング間の差が一定値となる。従って、ラグランジェ補間における演算回数を減少させることができる。
【図面の簡単な説明】
【図１】本発明の１実施形態のラグランジェ補間サンプリングレート変換装置のブロック図である。
【図２】ラグランジェ補間の説明図である。
【図３】ラグランジェ補間の演算における分母の定数化の説明に使用する図である。
【図４】図１の変換装置の演算部の詳細なブロック図である。
【図５】図４におけるシフト及び加算器とテーブルの詳細なブロック図である。
【符号の説明】
２ラグランジェ補間サンプリングレート変換装置
４演算部
６逓倍部
８位置決定部
１０タイミング信号発生器

Claims

サンプリングデジタルデータが、このデータの発生タイミングを表すサンプリングタイミング信号に同期して入力され、補間タイミングｘにおける補間サンプリングデジタルデータｙを、ｎ＋１（ｎは正の自然数）個の前記サンプリングデジタルデータであるｙ（０）乃至ｙ（ｎ）と、これらｙ（０）乃至ｙ（ｎ）のタイミングであるｘ（ｉ）、ｘ（ｊ）及び前記ｘに基づいて、

の演算によって求めるラグランジェ補間サンプリングレート変換装置において、
前記ｘ、ｘ（ｉ）、ｘ（ｊ）、ｙ（ｉ）を、前記サンプリングタイミング信号の複数倍の値の周波数を持つタイミング指定信号の数によって表し、

である分母乗算値を、ｉ＝０からｉ＝ｎまでに、それぞれ対応させて記憶している記憶手段と、

の演算をｉ＝０からｉ＝ｎまで行う第１の演算手段と、
第１の演算手段の演算値と、そのときのｉの値に対応して前記記憶手段から読み出した前記分母乗算値とに基づいて、

の演算を、ｉ＝０からｉ＝ｎまで行う第２の演算手段と、
第２の演算手段の各演算値を、ｉ＝０からｉ＝ｎまで積算する積算手段とを、
具備し、
前記複数倍の値は、２のべき乗の値であって、
前記記憶手段は、前記各分母乗算値をｐ＊２^ｑの形態で表したときの、前記ｐ、ｑの値を、それぞれ記憶し、
第２の演算手段は、第１の演算手段の演算値である

の値をｑビット右シフトさせ、このシフト値に、前記ｐ^−１の乗算を行い、この乗算は、ｐ^−１を表す２進数の各ビットの値だけ前記シフト値をそれぞれ右シフトさせた値を、加算することによって行う演算手段である
ラグランジェ補間サンプリングレート変換装置。