JP2001209356A - 液晶駆動制御方法及び液晶駆動制御装置 - Google Patents

Abstract

(57)【要約】 【課題】液晶画面におけるＰＷＭ階調制御を行う際に、
基本クロック信号の両エッジを用いた場合でも、基本ク
ロック信号のデューティ比不均衡による階調不良を無く
すようにする。 【解決手段】液晶画面におけるＰＷＭ階調制御により階
調制御を行う液晶駆動制御装置において、基本クロック
信号の両エッジを用いた場合でも、Ｎフレーム周期ごと
に階調制御信号のハイレベル（ＶＤＤ）期間をコモン選
択期間の前端または後端に移動させる信号を出力する液
晶駆動回路１を備えることにより、前記基本クロック信
号のデューティ比不均衡による階調不良を無くすように
したことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶駆動制御方法
及び液晶駆動制御回路に関し、特に液晶表示における表
示品位に影響しないＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ
Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）階調制御を可能
とした液晶駆動制御方法及び液晶駆動制御回路に関す
る。

【０００２】

【従来の技術】一般に、この種のＰＷＭ階調制御を用い
た多階調液晶駆動装置は、携帯端末等に用いられてい
る。このような携帯端末は、一般的に画面サイズは小さ
く階調もモノクロが主流であるが、近年、大画面化およ
び多階調化が求められ、さらに低消費電力化も要求され
ている。この 低消費電力化の要求に応えるために、例
えば、回路の動作周波数を下げることが挙げられる。し
かし、大画面、多階調を実現しようとした場合には基本
クロック信号の高周波化は避けられない。

【０００３】図１０は、従来のこの種の多階調液晶表示
装置の回路構成を示すブロック図である。この液晶表示
装置の主要部は、液晶駆動制御回路１ｂと、液晶画面２
と、コモンドライバ３と、セグメントドライバ４とによ
り構成される。液晶駆動制御回路１ｂは、外部から基本
クロック信号５が基本タイミング回路６、両エッジアッ
プカウンタ８に供給され、基本タイミング回路６はタイ
ミングクロック７を出力し交流化制御回路９、コモンア
ドレス制御回路１０に供給される。

【０００４】アップカウンタ８は、基本クロック信号５
よりカウント値１２（階調数をＫとすると、１からＫま
でカウントアップする値）を生成し、階調制御信号発生
器１１ｂに供給する。交流化制御回路９は任意のフレー
ム周期で反転する交流化信号１３をコモンドライバ３の
セグメントドライバ４に供給する。

【０００５】コモンアドレス制御回路１０はコモンドラ
イバ３の選択行を制御するコモンアドレス信号１４をコ
モンドライバ３に供給する。階調制御信号発生器１１ｂ
は階調設定値１５とアップカウンタ８から供給されるカ
ウント値１２の大きさをフレーム周期信号２２によって
決定される比較方法で比較して階調制御信号１６を生成
し、セグメントドライバ４に供給する。この階調制御信
号１６の生成フローは、図１１のフロー図により後で説
明する。

【０００６】液晶表示パネル２の液晶セル１７はマトリ
クス状に配列されており、その液晶セル１７の一端はコ
モンドライバ３で生成されたコモン信号１９ａ、１９
ｂ、１９ｃに接続されており、同様にもう一端はセグメ
ントドライバ４で生成されたセグメント信号１８ａ、１
８ｂ、１８ｃに接続されている。装置外部よりセグメン
トドライバ２には液晶駆動電圧２０（Ｖ１、Ｖ３、Ｖ
４、Ｖ６の４電位）が供給され、コモンドライバ３には
液晶駆動電圧２１（Ｖ１、Ｖ２、Ｖ５、Ｖ６の４電位）
が供給される。また、セグメントドライバ４は階調制御
信号１６を装置外部より供給される液晶駆動電圧２０に
変換しセグメント信号１８ａ、１８ｂ、１８ｃを生成
し、コモンドライバ３はコモンアドレス信号１４を外部
より供給される液晶駆動電圧２１に変換しコモン信号１
９ａ、１９ｂ、１９ｃを生成する。

【０００７】この回路の動作電圧は、例えば電源電圧Ｖ
ＤＤが３Ｖ、ＶＳＳが０Ｖとし、Ｖ１を１８Ｖとする
と、Ｖ２が１４．４Ｖ、Ｖ３が１０．８Ｖ、Ｖ４が７．
２Ｖ、Ｖ５が３．６Ｖ、Ｖ６が０Ｖとなる。また、基本
クロック信号５の周波数は、次の（１）式で示される。 （液晶表示デューティ）×（フレーム周波数）×（ＰＷＭ分解能／２）……(1) 例えば、図１の場合のフレーム周波数７０Ｈｚ、ＰＷＭ
分解能８とすると、８４０Ｈｚとなるが、液晶表示部の
デューティは１２８程度であるため、基本クロック信号
５の周波数は、３５．８４Ｈｚとなる。

【０００８】階調制御信号発生器１１ｂの具体的な動作
は、図１１に示すフローチャートの通りである。まずス
テップＳ２において、アップカウンタ８のカウント値１
２と外部から入力される階調設定値１５とを比較し、そ
の比較結果においてステップ３とステップ４のどちらか
に移動する。カウント値１２が階調設定値１５以下の場
合にはステップＳ３に移動し、このステップＳ３では、
階調制御信号１６をＶＤＤレベルにし、カウント値１２
が階調設定値１５超過の場合にはステップＳ４に移動
し、このステップＳ４では階調制御信号１６をＶＳＳレ
ベルにする。

【０００９】図１２は、図１０の回路構成における各信
号のタイミング図である。このタイミング図の基本クロ
ック信号５の片エッジをアップカウンタ８によりカウン
トしカウント値１２が出力され、このカウント値１２を
基に階調制御信号１６が出力される。この階調制御信号
１６は、図のように、各フレームのコモン選択期間の３
／８がＶＤＤ期間で、その５／８がＶＳＳ期間となる。
この階調制御信号１６がセグメントドライバ４により、
セグメント信号１８ａ〜ｃを出力する。一方、コモンド
ライバ３からコモン信号１９ａ〜ｃが出力される。

【００１０】この際に、アップカウンタ８を、図１３の
タイミング図に示すように、基本クロック信号５の両エ
ッジでカウントする両エッジカウンタにすることによ
り、基本クロック信号５の周波数を１／２にすることが
出来る。

【００１１】

【発明が解決しようとする課題】しかし、図１３を参照
にすれば分かるように、単純にアップカウンタ８を両エ
ッジカウンタに変更しただけでは、基本クロック信号５
のデューティ比が異なった場合に、基本クロック信号５
のＶＤＤ期間(1) とそのＶＳＳ期間(2) とに差が生じて
しまう問題がある。これは、基本クロック信号５のＶＤ
Ｄ期間幅とそのＶＳＳ期間幅との差の１／２をαとする
と、次の（２）式のようになり、 α＝（基本クロック信号幅ＶDD−基本クロック信号幅ＶSS）／２……（２） 図１４に示すように、階調制御信号１６のＶＤＤ期間よ
り「＋α」分の余分な期間が生じてしまい、表示品位に
影響してしまうという欠点が生じてしまう。

【００１２】このαの長さは、クロックを生成する発振
器のハイレベル、ロウレベルの割合で決まる。例えば、
ハイレベル、ロウレベルの幅を、６：４とすると、図１
の場合、α＝１１９．０５μｓ、また前述のように、デ
ューティ１２８程度とするとα＝２．７９μｓとなる。

【００１３】また、図１０における基本クロック信号５
のデューティ比が、ＶＤＤ期間(1)がＶＳＳ期間(2) よ
り小さい場合も、図１４に示すような階調制御信号１６
のＶＤＤ期間より「−α」分の不足した期間が生じてし
まい、表示品位に影響してしまう。

【００１４】なお、他の（第２の）従来例として、特開
平３−１３２６９２号公報には、１走査期間毎（１ライ
ン表示毎）に液晶駆動電圧の引加順序をその前縁、後縁
に移動させて、液晶駆動周波数を低くし、液晶表示部の
電極抵抗、液晶容量によるクロストークを低減したもの
が示されているが、この回路では、基本クロック信号の
ハイレベル、ロウレベルの幅の相違による表示品位につ
いては何も指摘されず、その表示品位の悪化を防ぐこと
は出来ない。

【００１５】本発明の目的は、回路の動作周波数を従来
の半分にした、基本クロック信号の両エッジを使用した
ＰＷＭ階調制御においても、適正な階調制御信号１６の
ＶＤＤ期間が得られるようにしで表示品位に影響しない
ＰＷＭ階調制御ができる液晶駆動制御方法及び液晶駆動
制御回路を提供することにある。

【００１６】

【課題を解決するための手段】本発明の構成は、液晶画
面上の各液晶セルがコモン信号とセグメント信号とによ
り駆動され、かつＰＷＭ階調制御により階調制御が行わ
れる液晶駆動制御方法において、基本クロック信号の両
エッジを用いた場合でも、Ｎフレーム周期（Ｎは１以上
の整数）ごとに階調制御信号のＶＤＤ期間をコモン選択
期間の前後に移動させる事により、前記基本クロック信
号のデューティ比不均衡による階調不良を無くすように
したことを特徴とする。

【００１７】本発明の構成は、液晶画面上の各液晶セル
がコモン信号とセグメント信号とにより駆動され、かつ
ＰＷＭ階調制御により階調制御が行われる液晶駆動制御
装置において、基本クロック信号の両エッジを用いた場
合でも、Ｎフレーム周期ごとに階調制御信号のハイレベ
ル（ＶＤＤ）期間をコモン選択期間の前端または後端に
移動させる信号を出力する液晶駆動回路を備えることに
より、前記基本クロック信号のデューティ比不均衡によ
る階調不良を無くすようにしたことを特徴とする。

【００１８】本発明において、液晶駆動回路が、基本ク
ロックを計数するアップカウンタと、このアップカウン
タの計数値に対応するＮフレーム周期を検出する第１の
フレーム周期信号発生回路と、この第１のフレーム周期
信号発生回路の出力レベルに従って前記アップカウンタ
のカウント値と階調設定値とを比較して前記１フレーム
周期毎にハイレベル期間をコモン選択期間の前端または
後端に移動させた階調制御信号を出力しセグメントドラ
イバに供給する階調制御信号発生回路とを備えることが
でき、また第１のフレーム周期信号発生回路が、基本ク
ロック信号をカウントし、１フレームが変る毎にリセッ
トされるカウンタを内蔵し、このカウンタがリセットさ
れるタイミングで反転するフレーム周期信号を出力する
ことができる。

【００１９】また、本発明において、液晶駆動回路が、
基本クロックを計数するアップカウンタと、このアップ
カウンタの計数値に対応する２フレーム周期を検出する
第２のフレーム周期信号発生回路と、この第２のフレー
ム周期信号発生回路の出力レベルに従って前記アップカ
ウンタのカウント値とＰＷＭ階調設定値とを比較して前
記２フレームの前記周期毎にハイレベル期間をコモン選
択期間の前端または後端に移動させるＰＷＭ階調制御信
号を出力するＰＷＭ階調制御信号発生回路と、前記第２
のフレーム周期信号発生回路の出力およびＦＲＣ階調設
定値に従って前記２フレーム周期毎のコモン選択期間の
ハイレベル期間を示すＦＲＣ階調制御信号を出力するＦ
ＲＣ階調制御信号発生回路と、これらＰＷＭおよびＦＲ
Ｃの各階調制御信号の論理和を出力しセグメントドライ
バに供給するゲート回路とを備えることができ、さら
に、第２のフレーム周期信号発生回路が、基本クロック
信号をカウントし、２フレームが変る毎にリセットされ
るカウンタを内蔵し、このカウンタがリセットされるタ
イミングで反転するフレーム周期信号を出力することが
できる。

【００２０】本発明のよれば、ＰＷＭ変調を用いた階調
制御回路において、Ｎフレーム周期ごとにＰＷＭ変調
幅、いわゆる液晶ＯＮ期間をコモン選択期間の前端また
は後端に移動させる選択回路を設けたことで、デューテ
ィ比の異なるＰＷＭクロックを用いても液晶画面の表示
品位に影響を与えないＰＷＭ階調制御を可能とした事を
特徴とする。

【００２１】本発明の構成によれば、Ｎフレーム表示毎
に、液晶駆動電圧の引加順序をその前縁、後縁に移動さ
せて、液晶画面の表示品位を維持しながら、液晶駆動周
波数を基本クロック信号の半分に低くできるという特徴
がある。

【００２２】

【発明の実施の形態】次に、図面を参照して本発明を詳
細に説明する。図１は本発明の第１の実施形態を示す液
晶駆動表示装置のブロック図である。図１において、基
本クロック５のカウント値１２、フレーム周期信号発生
器２８の出力であるフレーム周期信号２２及び階調設定
値１５の値により、階調制御信号発生器１１内で、図２
のフロー図に示すような処理を行う事で階調制御信号１
６の位相を制御する。フレーム毎に階調制御信号１６の
生成方法を変える事により、基本クロック信号５のデュ
ーティに依存しない階調制御を実現することができる。

【００２３】図１を参照すると、この装置は、大きく分
けると、液晶駆動制御回路１と液晶画面２とコモンドラ
イバ３とセグメントドライバ４により構成される。本実
施形態は、従来例に対して液晶駆動制御回路１にフレー
ム周期信号発生器２８が付加されたことを特徴とする。

【００２４】この液晶駆動制御回路１は、外部から基本
クロック信号５が基本タイミング回路６、両エッジアッ
プカウンタ８に供給され、基本タイミング回路６はタイ
ミングクロック７を交流化制御回路９、コモンアドレス
制御回路１０、フレーム周期信号発生器２８に供給され
る。アップカウンタ８は基本クロック信号５よりカウン
ト値１２（階調数をＫとすると、１からＫまでカウント
アップする値）を生成し、階調制御信号発生器１１に供
給する。交流化制御回路９は任意のフレーム周期で反転
する交流化信号１３をコモンドライバ３とセグメントド
ライバ４に供給する。

【００２５】フレーム周期信号発生器２８は、Ｎフレー
ム周期ごとに反転するフレーム周期信号２２を階調制御
信号発生器１１に供給する。コモンアドレス制御回路１
０はコモンドライバ３の選択行を制御するコモンアドレ
ス信号１４をコモンドライバ３に供給する。階調制御信
号発生器１１は階調設定値１５とアップカウンタ８から
供給されるカウント値１２の大きさをフレーム周期信号
２２によって決定される比較方法で比較して階調制御信
号１６を生成し、セグメントドライバ４に供給する。階
調制御信号１６の生成フローは、後で図２のフロー図で
説明する。

【００２６】また、液晶表示パネル２は、液晶セル１７
がマトリクス状に配列されており、その液晶セル１７の
一端はコモンドライバ３で生成されたコモン信号１９
ａ、１９ｂ、１９ｃに接続されている。同様にもう一端
はセグメントドライバ４で生成されたセグメント信号１
８ａ、１８ｂ、１８ｃに接続されている。

【００２７】装置外部よりセグメントドライバ４には液
晶駆動電圧２０（Ｖ１、Ｖ３、Ｖ４、Ｖ６の４電位）が
供給され、コモンドライバ３には液晶駆動電圧２１（Ｖ
１、Ｖ２、Ｖ５、Ｖ６の４電位）が供給される。また、
セグメントドライバ４は階調制御信号１６を装置外部よ
り供給される液晶駆動電圧２０に変換しセグメント信号
１８ａ、１８ｂ、１８ｃを生成し、コモンドライバ３は
コモンアドレス信号１４を外部より供給される液晶駆動
電圧２１に変換しコモン信号１９ａ、１９ｂ、１９ｃを
生成する。

【００２８】以下、３／８階調ＰＷＭ制御、Ｎ＝１の場
合における本実施形態の動作について説明する。図１〜
図３を参照すると、まず、アップカウンタ８は外部から
の基本クロック信号５の両エッジによりカウント動作を
行いカウント値１２を階調制御信号発生器１１に出力す
る。

【００２９】基本タイミング回路６は、基本クロック信
号５からタイミングクロック７を発生し、交流化制御回
路９とコモンアドレス制御回路１０とフレーム周期信号
発生器２８へ出力する。タイミングクロック７を受けた
交流化制御回路９では、任意のフレーム毎に論理的に反
転する交流化信号１３をコモンドライバ３とセグメント
ドライバ４へ出力する。

【００３０】フレーム周期信号発生器２８はＮフレーム
周期ごとに論理的に反転するフレーム周期信号２２を階
調制御信号発生器１１に出力する。カウント値１２と階
調設定値１５とフレーム周期信号２２を受けた階調制御
信号発生器１１は、フレーム周期信号２２の値に応じた
比較方法でカウント値１２と階調設定値１５の比較を行
い、階調制御信号１６を発生する。

【００３１】具体的には、図２のフロー図を参照にする
と、ステップＳ１においてフレーム周期信号２２がＶＳ
Ｓレベルかどうかを判定し、これがＶＳＳレベルの時に
はステップＳ２に移動し、さらにステップＳ２でカウン
ト値１２が階調設定値１５以下かどうかを判定し、これ
が階調設定値１５以下の場合、ステップＳ３に移動し
て、階調制御信号１６はＶＤＤレベルになり、ステップ
Ｓ２でカウント値１２が階調設定値１５超過した場合、
ステップＳ４に移動し階調制御信号１６はＶＳＳレベル
になる。

【００３２】ステップＳ１において、フレーム周期信号
２２がＶＤＤレベルの時には、ステップＳ２ａに移動
し、ステップ２ａにおいてカウント値１２が（８−階調
設定値１５）以下の場合、ステップ４へ移動し階調制御
信号１６はＶＳＳレベルになり、ステップ２ａにおいて
カウント値１２が（８−階調設定値１５）を超過した場
合、ステップ３に移動し階調制御信号１６はＶＤＤレベ
ルになる。コモンアドレス制御回路１０はタイミングク
ロック７によってカウント動作を行い、カウント値をコ
モンアドレス１４としてコモンドライバ３に出力する。

【００３３】コモンドライバ３は交流化信号１３とコモ
ンアドレス１４を受けて、液晶駆動電源２１の４電位
（Ｖ１，Ｖ２，Ｖ５，Ｖ６）から選択してコモン信号１
９ａ、１９ｂ、１９ｃとして液晶画面２へ出力する。セ
グメントドライバ４は交流化信号１３と階調制御信号１
６を受けて、液晶駆動電源２０の４電位（Ｖ１，Ｖ３，
Ｖ４，Ｖ６）から選択してセグメント信号１８ａ、１８
ｂ、１８ｃとして液晶画面２へ出力する。

【００３４】液晶画面２を構成する各液晶セル１７は、
セグメント信号１８ａ〜１８ｃとコモン信号１９ａ〜１
９ｃで駆動され、一般に液晶セルに接続されるセグメン
ト信号とコモン信号間の電位差によって液晶の透過、不
透過が決定される。

【００３５】本実施形態の場合、セグメント信号対コモ
ン信号がＶ１対Ｖ６（Ｖ６対Ｖ１）の場合に不透過とな
る。また、不透過の期間は階調制御信号１６がＶＤＤで
ある期間と同じである。図３のタイミング図から分かる
ように、１フレーム目の階調制御信号１６がＶＤＤであ
る期間（３／８＋α）と２フレーム目の階調制御信号１
６がＶＤＤである期間（３／８＋α）には２α分の差が
あるが、一般的な液晶画面には、複数フレーム間におけ
る液晶の不透過期間が同じであれば、各フレームにおけ
る液晶不透過期間が不均一であっても表示品位は変わら
ないという特性があるため、本実施形態でも（３／８＋
α＋３／８−α＝３／８×２）となり表示品位に影響が
無いと言える。

【００３６】なお、フレーム周期信号発生器２８は、基
本クロック信号５をカウントし、フレームが変る毎にリ
セットされるカウンタを内蔵し、このカウンタがリセッ
トされるタイミングで フレーム周期信号も、ＶＤＤか
らＶＳＳに、ＶＳＳからＶＤＤに、ＶＤＤからＶＳＳに
……のように、反転する回路であればよく、図１に示す
ように、デューティ１／３の場合には、図４のタイミン
グ図に示されるようになる。

【００３７】図５は本発明の第２の実施形態のブロック
図であり、ＰＷＭ階調制御方式とＦＲＣ（Ｆｒａｍｅ
Ｒａｔｅ Ｃｏｎｔｒｏｌ）階調制御方式を組み合わせ
た場合の構成図である。図１に示した液晶駆動制御回路
１を、液晶駆動制御回路１ａとし、図１の階調制御信号
発生器１１と同じ回路のＰＷＭ階調制御信号発生器１１
ａと、ＦＲＣ階調設定値２３とフレーム周期信号２４と
を入力しＦＲＣ制御階調制御信号２６を出力するＦＲＣ
階調制御信号発生器２５と、ＦＲＣ制御階調制御信号２
６とＰＷＭ階調制御信号２７を重ねあわせて階調制御信
号１６として出力するＯＲ回路２９とを追加したもので
ある。

【００３８】図６は、図５において、３／８階調ＰＷＭ
制御、１／２階調フレーム間引き制御、フレーム周期Ｎ
＝２により階調表示を実現した場合のタイミング図であ
る。ＰＷＭ階調制御信号２７は前述のフローと同様に発
生するので、その説明は省略する。ＦＲＣ階調制御信号
２６は、２フレーム間でコモン選択全期間の何回分ＶＤ
Ｄになるかで階調を決定する信号である為、本実施形態
においては、２フレーム中、１フレームのコモン選択期
間分がＶＤＤとなっている。ＦＲＣ階調制御信号２６と
ＰＷＭ階調制御信号２７とをＯＲ回路２９によりＯＲ論
理をとった信号が階調制御信号１６となり、以降のセグ
メントドライバ３、コモンドライバ４における動作は、
前述の回路と同じであるため、説明は省略する。

【００３９】図７は、図５において、液晶セルへの印可
電圧の方向を数フレーム毎に反転させる「交流駆動反転
方式」を用いた場合のタイミング図である。この回路構
成は、図１と同じである。一般に液晶セルは、常に同じ
方向に電圧を印可し続けると電荷が溜まり液晶セルが劣
化するため、数フレーム毎に電圧の印可方向をセグメン
ト信号とコモン信号で入れ替えてやるのが普通である。
図７の４フレーム間においてのセグメント側が高電位の
場合を（＋）として電荷を見てみると、 （＋）（３／８＋α）＋（−）（３／８＋α）＋（＋）
（３／８−α）＋（−）（３／８−α）＝０ のように、４フレーム間で液晶セルの電荷も放電できて
おり、かつ階調制御信号のＶＤＤ期間も階調に適した期
間が得られている。

【００４０】なお、図５〜図７に示すような実施形態の
場合、フレーム周期信号発生器２８は、基本クロック信
号５をカウントし、２フレーム毎にリセットされるカウ
ンタを内蔵し、このカウンタがリセットされるタイミン
グで フレーム周期信号も、ＶＤＤからＶＳＳに、ＶＳ
ＳからＶＤＤに、ＶＤＤからＶＳＳに……のように、反
転する回路であればよく、そのフレーム周期信号２２、
コモン信号１９ａ〜ｃは、図８のタイミング図に示され
るようになる。

【００４１】

【発明の効果】このように本発明の構成によれば、Ｎフ
レーム周期ごとに階調制御信号のＶＤＤ期間をＣＯＭ選
択期間の前後に移動させることにより、デューティ比の
異なる基本クロック信号でも両エッジカウンタによるＰ
ＷＭ階調制御が表示品位を落とすことなく実現するする
ことができる効果がある。

【００４２】また、基本クロック信号の周波数は、従来
の片エッジのみを使用していた方式の半分で駆動でき、
発振器等の基本クロック発生源および基本クロック信号
により動作するバッファ等の消費電力を削減することが
できる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施形態の構成を示すブロック図。

【図２】図１の階調信号発生器１１における動作のフロ
ーチャート。

【図３】図１の動作を説明するタイミング図。

【図４】図１におけるコモン信号の状態を示すタイミン
グ図。

【図５】本発明の第２の実施形態のＦＲＣ階調制御とＰ
ＷＭ階調制御を組合せた場合のブロック図。

【図６】図５の階調制御を組み合わせた回路におけるタ
イミング図。

【図７】図５の交流駆動反転方式を用いた場合のタイミ
ング図。

【図８】図５におけるコモン信号の状態を示すタイミン
グ図。

【図９】本発明により階調に適した階調制御信号１６の
ＶＤＤ期間のタイミング図

【図１０】従来例の階調制御を行う液晶駆動制御装置の
回路構成を示すブロック図。

【図１１】図１０の階調信号発生器１１ｂにおける動作
のフローチャート。

【図１２】図１０の従来回路のクロック周波数で片エッ
ジによる動作を説明するタイミング図。

【図１３】図１０の従来回路のクロック周波数１／２で
両エッジによる動作を説明するタイミング図。

【図１４】従来例の階調に適しない階調制御信号１６の
ＶＤＤ期間のタイミング図

【符号の説明】

１，１ａ，ｂ 液晶駆動制御回路 ２ 液晶画面 ３ コモンドライバ ４ セグメントドライバ ５ 基本クロック信号 ６ 基本タイミング回路 ７ タイミングクロック ８ 両エッジアップカウンタ ９ 交流化制御回路 １０ コモンアドレス制御回路 １１，１１ｂ 階調制御信号発生器 １２ カウント値 １３ 交流化信号 １４ コモンアドレス信号 １５ 階調設定値 １６ 階調制御信号 １７ 液晶セル １８ａ〜ｃ セグメント信号 １９ａ〜ｃ コモン信号 ２０，２１ 液晶駆動電圧 ２２，２４ フレーム周期信号 ２３ ＦＲＣ階調設定値 ２５ ＦＲＣ階調制御信号発生器 ２６ ＦＲＣ制御階調制御信号 ２７ ＰＷＭ階調制御信号 ２８ フレーム周期信号発生器 ２９ ＯＲ回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 幸 信行 神奈川県川崎市中原区小杉町一丁目403番 53 日本電気アイシーマイコンシステム株 式会社内 Ｆターム(参考） 2H093 NA06 NA56 NC09 NC27 ND09 5C006 AA14 AA15 AA17 AC24 BB12 BF22 FA48 5C080 AA10 BB05 DD01 DD05 EE29 FF10 JJ02 JJ04 JJ05 JJ07

Claims (6)

【特許請求の範囲】
1. 【請求項１】 液晶画面上の各液晶セルがコモン信号と
   セグメント信号とにより駆動され、かつＰＷＭ階調制御
   により階調制御が行われる液晶駆動制御方法において、
   基本クロック信号の両エッジを用いた場合でも、Ｎフレ
   ーム周期（Ｎは１以上の整数）ごとに階調制御信号のＶ
   ＤＤ期間をコモン選択期間の前後に移動させる事によ
   り、前記基本クロック信号のデューティ比不均衡による
   階調不良を無くすようにしたことを特徴とする液晶駆動
   制御方法。
2. 【請求項２】 液晶画面上の各液晶セルがコモン信号と
   セグメント信号とにより駆動され、かつＰＷＭ階調制御
   により階調制御が行われる液晶駆動制御装置において、
   基本クロック信号の両エッジを用いた場合でも、Ｎフレ
   ーム周期ごとに階調制御信号のハイレベル（ＶＤＤ）期
   間をコモン選択期間の前端または後端に移動させる信号
   を出力する液晶駆動回路を備えることにより、前記基本
   クロック信号のデューティ比不均衡による階調不良を無
   くすようにしたことを特徴とする液晶駆動制御装置。
3. 【請求項３】 液晶駆動回路が、基本クロックを計数す
   るアップカウンタと、このアップカウンタの計数値に対
   応するＮフレーム周期を検出する第１のフレーム周期信
   号発生回路と、この第１のフレーム周期信号発生回路の
   出力レベルに従って前記アップカウンタのカウント値と
   階調設定値とを比較して前記１フレーム周期毎にハイレ
   ベル期間をコモン選択期間の前端または後端に移動させ
   た階調制御信号を出力しセグメントドライバに供給する
   階調制御信号発生回路とを備える請求項２記載の液晶駆
   動制御装置。
4. 【請求項４】 第１のフレーム周期信号発生回路が、基
   本クロック信号をカウントし、１フレームが変る毎にリ
   セットされるカウンタを内蔵し、このカウンタがリセッ
   トされるタイミングで反転するフレーム周期信号を出力
   する請求項３記載の液晶駆動制御装置。
5. 【請求項５】 液晶駆動回路が、基本クロックを計数す
   るアップカウンタと、このアップカウンタの計数値に対
   応する２フレーム周期を検出する第２のフレーム周期信
   号発生回路と、この第２のフレーム周期信号発生回路の
   出力レベルに従って前記アップカウンタのカウント値と
   ＰＷＭ階調設定値とを比較して前記２フレームの前記周
   期毎にハイレベル期間をコモン選択期間の前端または後
   端に移動させるＰＷＭ階調制御信号を出力するＰＷＭ階
   調制御信号発生回路と、前記第２のフレーム周期信号発
   生回路の出力およびＦＲＣ階調設定値に従って前記２フ
   レーム周期毎のコモン選択期間のハイレベル期間を示す
   ＦＲＣ階調制御信号を出力するＦＲＣ階調制御信号発生
   回路と、これらＰＷＭおよびＦＲＣの各階調制御信号の
   論理和を出力しセグメントドライバに供給するゲート回
   路とを備える請求項２記載の液晶駆動制御装置。
6. 【請求項６】 第２のフレーム周期信号発生回路が、基
   本クロック信号をカウントし、２フレームが変る毎にリ
   セットされるカウンタを内蔵し、このカウンタがリセッ
   トされるタイミングで反転するフレーム周期信号を出力
   する請求項５記載の液晶駆動制御装置。