JP2001203589A - Xorコード、これを用いた直列連接符号器及び復号器 - Google Patents
Xorコード、これを用いた直列連接符号器及び復号器Info
- Publication number
- JP2001203589A JP2001203589A JP2000369107A JP2000369107A JP2001203589A JP 2001203589 A JP2001203589 A JP 2001203589A JP 2000369107 A JP2000369107 A JP 2000369107A JP 2000369107 A JP2000369107 A JP 2000369107A JP 2001203589 A JP2001203589 A JP 2001203589A
- Authority
- JP
- Japan
- Prior art keywords
- xor
- decoder
- encoder
- code
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000009825 accumulation Methods 0.000 description 5
- 230000001186 cumulative effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000010295 mobile communication Methods 0.000 description 3
- 238000007476 Maximum Likelihood Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【課題】 XORコード、これを用いた直列連接符号器
及び復号器を提供する。 【解決手段】 本発明によるXORコードは、入力され
る情報ビットを使用者により決定される組み合わせ順序
によって組み合わせ、組み合わせられた結果をモジュー
ロ−2演算してr(0<r≦1)のビット率で変換す
る。これにより、本発明によるXORコードは、時間に
対して線形的に符号化及び復号化できる。さらに、本発
明によるXORコードを用いた直列連接符号化器はイン
タリーバを具備しないので、インタリーバの処理を待つ
必要がなく、符号化された入力情報ビットを直ちに伝送
できる。
及び復号器を提供する。 【解決手段】 本発明によるXORコードは、入力され
る情報ビットを使用者により決定される組み合わせ順序
によって組み合わせ、組み合わせられた結果をモジュー
ロ−2演算してr(0<r≦1)のビット率で変換す
る。これにより、本発明によるXORコードは、時間に
対して線形的に符号化及び復号化できる。さらに、本発
明によるXORコードを用いた直列連接符号化器はイン
タリーバを具備しないので、インタリーバの処理を待つ
必要がなく、符号化された入力情報ビットを直ちに伝送
できる。
Description
【0001】
【発明の属する技術分野】本発明はXORコード、これ
を用いた直列連接符号器及び復号器に関する。
を用いた直列連接符号器及び復号器に関する。
【0002】
【従来の技術】デジタル移動通信システムでは、無線チ
ャンネルの特性のため、データを伝送する場合ビットエ
ラーが生じ易い。したがって、移動通信システムにおい
て、チャンネルで生じるビットエラーを訂正するために
用いられるチャンネル符号化は極めて重要な技術となっ
ている。このような移動通信システムに用いられるチャ
ンネル符号としては畳込み符号があり、これに対する復
号化はビタビ復号器を使って行われるが、近年、その性
能の優秀性から、ターボ符号が注目されている。このタ
ーボ符号は畳込み符号を並列連接させた符号であって、
インタリーバが大きくなるにつれてシャノン(shannon)
限界に近づく優れた性能をもつと知られている。
ャンネルの特性のため、データを伝送する場合ビットエ
ラーが生じ易い。したがって、移動通信システムにおい
て、チャンネルで生じるビットエラーを訂正するために
用いられるチャンネル符号化は極めて重要な技術となっ
ている。このような移動通信システムに用いられるチャ
ンネル符号としては畳込み符号があり、これに対する復
号化はビタビ復号器を使って行われるが、近年、その性
能の優秀性から、ターボ符号が注目されている。このタ
ーボ符号は畳込み符号を並列連接させた符号であって、
インタリーバが大きくなるにつれてシャノン(shannon)
限界に近づく優れた性能をもつと知られている。
【0003】このようなターボコードのほかに、繰り返
しコード及び畳込みコードを直列連接させた直列連接コ
ードがある。直列連接コードの例としては、チン(H.Ti
n)及びマックエリース(R.J.McEliece)による“繰り返し
−累積コード”(Repeat-Accumulate Codes, AAECC-13,
Nov.1999)がある。図1は、この繰り返し−累積符号器
及び復号器に対するブロック図である。
しコード及び畳込みコードを直列連接させた直列連接コ
ードがある。直列連接コードの例としては、チン(H.Ti
n)及びマックエリース(R.J.McEliece)による“繰り返し
−累積コード”(Repeat-Accumulate Codes, AAECC-13,
Nov.1999)がある。図1は、この繰り返し−累積符号器
及び復号器に対するブロック図である。
【0004】図1を参照すれば、繰り返し−累積符号器
は、繰り返し符号器100、インタリーバ102及び累
積符号器104よりなる。また、繰り返し−累積復号器
は、累積復号器110、デインタリーバ112、繰り返
し復号器114及びインタリーバ116よりなる。
は、繰り返し符号器100、インタリーバ102及び累
積符号器104よりなる。また、繰り返し−累積復号器
は、累積復号器110、デインタリーバ112、繰り返
し復号器114及びインタリーバ116よりなる。
【0005】繰り返し符号器100は、入力される1ビ
ットの情報を符号率に応じて繰り返し出力する。例え
ば、入力情報ビットが‘10’であり、符号率が1/3
であれば、繰り返し符号器100は‘111000’を
出力する。インタリーバ102は、繰り返し符号化され
たデータを所定の規則によってインタリービングする。
累積符号器104は、インタリービングされたデータを
所定の規則によって累積して符号化する。累積符号器1
04で符号化されたデータが全体コードのコードワード
となり、また、チャンネルを介して伝送される。このと
き、繰り返し符号器100の符号率はrであり、累積符
号器104の符号率は1であるため、全体符号率はrで
ある。
ットの情報を符号率に応じて繰り返し出力する。例え
ば、入力情報ビットが‘10’であり、符号率が1/3
であれば、繰り返し符号器100は‘111000’を
出力する。インタリーバ102は、繰り返し符号化され
たデータを所定の規則によってインタリービングする。
累積符号器104は、インタリービングされたデータを
所定の規則によって累積して符号化する。累積符号器1
04で符号化されたデータが全体コードのコードワード
となり、また、チャンネルを介して伝送される。このと
き、繰り返し符号器100の符号率はrであり、累積符
号器104の符号率は1であるため、全体符号率はrで
ある。
【0006】累積復号器110、デインタリーバ112
及び繰り返し復号器114は受信されたデータ及びフィ
ードバックデータを公知のBPA(Belief Propagation
Algorithm)により復号化する。インタリーバ116は、
復号化されたデータをさらに送信側のインタリーバ10
2に等しい規則によってインタリービングし、インタリ
ビングされたデータを累積復号器110にフィードバッ
クする。
及び繰り返し復号器114は受信されたデータ及びフィ
ードバックデータを公知のBPA(Belief Propagation
Algorithm)により復号化する。インタリーバ116は、
復号化されたデータをさらに送信側のインタリーバ10
2に等しい規則によってインタリービングし、インタリ
ビングされたデータを累積復号器110にフィードバッ
クする。
【0007】しかし、前述した繰り返し符号器100
は、その動作は比較的に簡単であるが、ハミング距離が
小さいためエラー訂正が難しい。したがって、インタリ
ーバ102が必要となる。累積符号器104は入力デー
タを順次的に累積して符号化するため、入力データを変
形することができない。また、符号率が低い場合、繰り
返し−累積符号器及び復号器は、エラー訂正の点から、
理論的限界に達しざるを得ない。
は、その動作は比較的に簡単であるが、ハミング距離が
小さいためエラー訂正が難しい。したがって、インタリ
ーバ102が必要となる。累積符号器104は入力デー
タを順次的に累積して符号化するため、入力データを変
形することができない。また、符号率が低い場合、繰り
返し−累積符号器及び復号器は、エラー訂正の点から、
理論的限界に達しざるを得ない。
【0008】
【発明が解決しようとする課題】本発明の目的は、使用
者により決定される組み合わせ順序によってモジューロ
−2演算及び符号化を行うXORコード、これを用いた
直列連接符号器及び復号器を提供するところにある。
者により決定される組み合わせ順序によってモジューロ
−2演算及び符号化を行うXORコード、これを用いた
直列連接符号器及び復号器を提供するところにある。
【0009】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、入力される情報ビットを使用者により決
定される組み合わせ順序によって組み合わせ、組み合わ
せられた結果をモジューロ−2演算してr(0<r≦
1)のビット率で変換するXORコードであることを特
徴とする。
に、本発明は、入力される情報ビットを使用者により決
定される組み合わせ順序によって組み合わせ、組み合わ
せられた結果をモジューロ−2演算してr(0<r≦
1)のビット率で変換するXORコードであることを特
徴とする。
【0010】前記目的を達成するために、本発明による
XORコードを用いた直列連接符号器は、入力される情
報ビットを使用者により決定される組み合わせ順序によ
って組み合わせ、組み合わせられた結果をモジューロ−
2演算してr(0<r≦1)のビット率で変換するXO
R符号器、及び前記XOR符号器の出力データを所定の
畳込み公式によって符号化する畳込み符号器を含むこと
を特徴とする。
XORコードを用いた直列連接符号器は、入力される情
報ビットを使用者により決定される組み合わせ順序によ
って組み合わせ、組み合わせられた結果をモジューロ−
2演算してr(0<r≦1)のビット率で変換するXO
R符号器、及び前記XOR符号器の出力データを所定の
畳込み公式によって符号化する畳込み符号器を含むこと
を特徴とする。
【0011】前記目的を達成するために、本発明による
XORコードを用いた直列連接復号器は、受信されたデ
ータのうち送信側の入力情報ビットに該当する順序のデ
ータを各々符号化し、符号化されたデータを受信された
データと比較して最適の整合値を得る畳込み復号器、及
び送信側の符号化行列から決定されるパリティ検査行列
により前記畳込み復号器の出力データのエラーを訂正す
るXOR復号器を含むことを特徴とする。
XORコードを用いた直列連接復号器は、受信されたデ
ータのうち送信側の入力情報ビットに該当する順序のデ
ータを各々符号化し、符号化されたデータを受信された
データと比較して最適の整合値を得る畳込み復号器、及
び送信側の符号化行列から決定されるパリティ検査行列
により前記畳込み復号器の出力データのエラーを訂正す
るXOR復号器を含むことを特徴とする。
【0012】
【発明の実施の形態】以下、添付された図面に基づき、
本発明の望ましい実施形態についてより詳細に説明す
る。図2は、本発明のよるXORコードを用いた直列連
接符号器及び復号器に対するブロック図である。これを
参照すれば、直列連接符号器は、XOR符号器200及
び畳込み符号器202を含む。また、直列連接復号器
は、畳込み復号器210及びXOR復号器212を含
む。
本発明の望ましい実施形態についてより詳細に説明す
る。図2は、本発明のよるXORコードを用いた直列連
接符号器及び復号器に対するブロック図である。これを
参照すれば、直列連接符号器は、XOR符号器200及
び畳込み符号器202を含む。また、直列連接復号器
は、畳込み復号器210及びXOR復号器212を含
む。
【0013】XOR符号器200は、入力されるnビッ
トの情報データを所定の規則によって組み合わせ、組み
合わせられた結果をモジューロ-2演算してkビットの
データとして出力する。図3は、XOR符号器200の
動作例を示したものである。図3を参照すれば、入力さ
れる情報ビットi1,i2,i3,i4は所定の規則によっ
て組み合わせられ、かつモジューロ−2演算されて符号
化されたコードワードxi(i=1,2,…,7)として
出力される。このときの組み合わせ規則は、下記式
(1)で表わされる。
トの情報データを所定の規則によって組み合わせ、組み
合わせられた結果をモジューロ-2演算してkビットの
データとして出力する。図3は、XOR符号器200の
動作例を示したものである。図3を参照すれば、入力さ
れる情報ビットi1,i2,i3,i4は所定の規則によっ
て組み合わせられ、かつモジューロ−2演算されて符号
化されたコードワードxi(i=1,2,…,7)として
出力される。このときの組み合わせ規則は、下記式
(1)で表わされる。
【0014】
【数1】
【0015】また、上記式(1)は、下記式(2)のよ
うに表わされる。
うに表わされる。
【0016】
【数2】
【0017】これをもっと一般化すれば、下記式(3)
のように表わされる。
のように表わされる。
【0018】
【数3】
【0019】前記XORコードは、発生子行列Gによっ
て定義された構造ハミング符号であり得る。出力ベクト
ルx→(符号「x→」は符号「x」の上に符号「→」が
重なっているものを示す)はGi→(符号「i→」は符
号「i」の上に符号「→」が重なっているものを示す)
に等しい。ここで、発生子行列Gは、各コードワードの
最初のk番目までの入力情報ビットが変化無しに現れる
構造行列である。前式(2)に該当するGは、下記式
(4)のように表わされる。
て定義された構造ハミング符号であり得る。出力ベクト
ルx→(符号「x→」は符号「x」の上に符号「→」が
重なっているものを示す)はGi→(符号「i→」は符
号「i」の上に符号「→」が重なっているものを示す)
に等しい。ここで、発生子行列Gは、各コードワードの
最初のk番目までの入力情報ビットが変化無しに現れる
構造行列である。前式(2)に該当するGは、下記式
(4)のように表わされる。
【0020】
【数4】
【0021】畳込み符号器202は、XOR符号器20
0の出力を使用者により適宜に選択された畳込み公式に
よって符号化する。畳込み符号化された結果が全体コー
ドのコードワードである。XOR符号器200の符号率
がr1(0<r1≦1)であり、畳込み符号器202の符
号率がr2(0<r2≦1)であれば、全体コードの符号
率はr1×r2である。このように符号化されたデータが
チャンネルを介して伝送される。
0の出力を使用者により適宜に選択された畳込み公式に
よって符号化する。畳込み符号化された結果が全体コー
ドのコードワードである。XOR符号器200の符号率
がr1(0<r1≦1)であり、畳込み符号器202の符
号率がr2(0<r2≦1)であれば、全体コードの符号
率はr1×r2である。このように符号化されたデータが
チャンネルを介して伝送される。
【0022】畳込み復号器210及びXOR復号器21
2は、受信されたデータを公知のBPAアルゴリズムに
よって復号化する。すなわち、畳込み復号器210は公
知の最尤復号アルゴリズムによって受信されたデータの
うち送信側の入力情報ビットに該当する順序のデータを
各々符号化し、符号化されたデータを受信されたデータ
と比較して最適の整合値を得る。XOR復号器212
は、前記構造行列Gから決定されるパリティ検査行列に
BPAを適用して受信されたデータのエラーを訂正す
る。
2は、受信されたデータを公知のBPAアルゴリズムに
よって復号化する。すなわち、畳込み復号器210は公
知の最尤復号アルゴリズムによって受信されたデータの
うち送信側の入力情報ビットに該当する順序のデータを
各々符号化し、符号化されたデータを受信されたデータ
と比較して最適の整合値を得る。XOR復号器212
は、前記構造行列Gから決定されるパリティ検査行列に
BPAを適用して受信されたデータのエラーを訂正す
る。
【0023】
【発明の効果】本発明によるXORコードは、時間に対
して線形的に符号化及び復号化できる。さらに、本発明
によるXORコードを用いた直列連接符号化器はインタ
リーバを具備しないので、インタリーバの処理を待つ必
要がなく、符号化された入力情報ビットを直ちに伝送で
きる。
して線形的に符号化及び復号化できる。さらに、本発明
によるXORコードを用いた直列連接符号化器はインタ
リーバを具備しないので、インタリーバの処理を待つ必
要がなく、符号化された入力情報ビットを直ちに伝送で
きる。
【図1】 繰り返し−累積符号器及び復号器に対するブ
ロック図である。
ロック図である。
【図2】 本発明のよるXORコードを用いた直列連接
符号器及び復号器に対するブロック図である。
符号器及び復号器に対するブロック図である。
【図3】 図2のXOR符号器の動作例を示したもので
ある。
ある。
100 繰り返し符号器 102 インタリーバ 104 累積符号器 110 累積復号器 112 デインタリーバ 114 繰り返し復号器 116 インタリーバ 200 XOR符号器 202 畳込み符号器 210 畳込み復号器 212 XOR復号器
Claims (4)
- 【請求項1】 入力される情報ビットを使用者により決
定される組み合わせ順序によって組み合わせ、組み合わ
せられた結果をモジューロ−2演算してr(0<r≦
1)のビット率で変換するXORコード。 - 【請求項2】 入力される情報ビットを使用者により決
定される組み合わせ順序によって組み合わせ、組み合わ
せられた結果をモジューロ−2演算してr(0<r≦
1)のビット率で変換するXOR符号器と、 前記XOR符号器の出力データを所定の畳込み公式によ
って符号化する畳込み符号器と、を含むことを特徴とす
るXORコードを用いた直列連接符号器。 - 【請求項3】 前記XOR符号器は、 構造ハミング符号を生成する手段であることを特徴とす
る請求項2に記載の直列連接符号器。 - 【請求項4】 受信されたデータのうち送信側の入力情
報ビットに該当する順序のデータを各々符号化し、符号
化されたデータを受信されたデータと比較して最適の整
合値を得る畳込み復号器と、 送信側の符号化行列から決定されるパリティ検査行列に
より前記畳込み復号器の出力データのエラーを訂正する
XOR復号器と、を含むことを特徴とする直列連接復号
器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR199958925 | 1999-12-18 | ||
KR1019990058925A KR20010057145A (ko) | 1999-12-18 | 1999-12-18 | Xor 코드, 이를 이용한 직렬 연접 부호기 및 복호기 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001203589A true JP2001203589A (ja) | 2001-07-27 |
Family
ID=19626891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000369107A Pending JP2001203589A (ja) | 1999-12-18 | 2000-12-04 | Xorコード、これを用いた直列連接符号器及び復号器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20010025361A1 (ja) |
JP (1) | JP2001203589A (ja) |
KR (1) | KR20010057145A (ja) |
CN (1) | CN1301117A (ja) |
DE (1) | DE10059490A1 (ja) |
GB (1) | GB2361608A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012235272A (ja) * | 2011-04-28 | 2012-11-29 | Fujitsu Ltd | 半導体装置、情報処理装置およびエラー検出方法 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2373149B (en) | 2001-03-06 | 2004-07-07 | Ubinetics Ltd | Coding |
US7406647B2 (en) * | 2001-12-06 | 2008-07-29 | Pulse-Link, Inc. | Systems and methods for forward error correction in a wireless communication network |
US7317756B2 (en) | 2001-12-06 | 2008-01-08 | Pulse-Link, Inc. | Ultra-wideband communication apparatus and methods |
US8045935B2 (en) | 2001-12-06 | 2011-10-25 | Pulse-Link, Inc. | High data rate transmitter and receiver |
US7139963B1 (en) * | 2003-05-15 | 2006-11-21 | Cisco Technology, Inc. | Methods and apparatus to support error-checking of variable length data packets using a multi-stage process |
CN100388790C (zh) * | 2005-09-01 | 2008-05-14 | 南京信风软件有限公司 | 快速全息编解码方法 |
US20070127458A1 (en) * | 2005-12-06 | 2007-06-07 | Micrel, Inc. | Data communication method for detecting slipped bit errors in received data packets |
KR20070106913A (ko) | 2006-05-01 | 2007-11-06 | 엘지전자 주식회사 | 통신 시스템에서의 코드 시퀀스 생성 방법 및 송신 장치 |
WO2008073104A1 (en) | 2006-12-14 | 2008-06-19 | Thomson Licensing | Modulation indication method for communication systems |
KR101784078B1 (ko) | 2006-12-14 | 2017-10-10 | 톰슨 라이센싱 | 통신 시스템에서의 레이트리스 인코딩 |
EP2103023B1 (en) | 2006-12-14 | 2015-04-15 | Thomson Licensing | Rateless codes decoding method for communication systems |
KR101355306B1 (ko) * | 2006-12-14 | 2014-01-23 | 톰슨 라이센싱 | 통신 시스템에서 연쇄 코딩/디코딩 |
EP2103025B1 (en) | 2006-12-14 | 2013-03-27 | Thomson Licensing | Arq with adaptive modulation for communication systems |
CN100485708C (zh) * | 2007-08-07 | 2009-05-06 | 江雨 | 一种输入数据的安全处理方法及装置 |
CN101345606B (zh) * | 2008-08-21 | 2011-03-09 | 炬力集成电路设计有限公司 | 一种确定汉明纠错码校验位的方法与装置 |
KR101570472B1 (ko) * | 2009-03-10 | 2015-11-23 | 삼성전자주식회사 | 연접 부호화 및 복호화 구조를 갖는 데이터 처리 시스템 |
US20110138255A1 (en) * | 2009-12-09 | 2011-06-09 | Lee Daniel Chonghwan | Probabilistic Learning-Based Decoding of Communication Signals |
KR101785656B1 (ko) * | 2010-03-04 | 2017-10-16 | 엘지전자 주식회사 | Ack/nack 신호를 전송하는 방법 및 이를 위한 장치 |
FR2983372B1 (fr) * | 2011-11-29 | 2015-08-28 | Sagem Defense Securite | Decodeur de faible complexite pour codage convolutif |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60142430A (ja) * | 1983-12-28 | 1985-07-27 | Fujitsu Ltd | 誤り訂正・検出装置 |
US4739506A (en) * | 1985-06-03 | 1988-04-19 | Unisys Corp. | IC chip error detecting and correcting apparatus |
JPH0760394B2 (ja) * | 1986-12-18 | 1995-06-28 | 株式会社日立製作所 | 誤り訂正・検出方式 |
US5014276A (en) * | 1989-02-06 | 1991-05-07 | Scientific Atlanta, Inc. | Convolutional encoder and sequential decoder with parallel architecture and block coding properties |
US5479416A (en) * | 1993-09-30 | 1995-12-26 | Micron Technology, Inc. | Apparatus and method for error detection and correction in radio frequency identification device |
US5910182A (en) * | 1996-05-03 | 1999-06-08 | Ericsson Inc. | Data communications systems and methods using interspersed error detection bits |
US5983383A (en) * | 1997-01-17 | 1999-11-09 | Qualcom Incorporated | Method and apparatus for transmitting and receiving concatenated code data |
-
1999
- 1999-12-18 KR KR1019990058925A patent/KR20010057145A/ko not_active Application Discontinuation
-
2000
- 2000-11-22 GB GB0028421A patent/GB2361608A/en not_active Withdrawn
- 2000-11-30 DE DE10059490A patent/DE10059490A1/de not_active Ceased
- 2000-12-04 JP JP2000369107A patent/JP2001203589A/ja active Pending
- 2000-12-15 CN CN00135350A patent/CN1301117A/zh active Pending
- 2000-12-18 US US09/737,823 patent/US20010025361A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012235272A (ja) * | 2011-04-28 | 2012-11-29 | Fujitsu Ltd | 半導体装置、情報処理装置およびエラー検出方法 |
Also Published As
Publication number | Publication date |
---|---|
GB0028421D0 (en) | 2001-01-10 |
DE10059490A1 (de) | 2001-06-28 |
GB2361608A (en) | 2001-10-24 |
US20010025361A1 (en) | 2001-09-27 |
CN1301117A (zh) | 2001-06-27 |
KR20010057145A (ko) | 2001-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001203589A (ja) | Xorコード、これを用いた直列連接符号器及び復号器 | |
JP4291372B2 (ja) | 並列連接低密度パリティ検査符号を用いるチャンネル符号化/復号化装置及び方法 | |
US6769091B2 (en) | Encoding method and apparatus using squished trellis codes | |
US7774689B2 (en) | Encoding and decoding methods and systems | |
CN106972865B (zh) | 一种递归的分组马尔可夫叠加编码方法 | |
CN1275278A (zh) | 利用不带有交织的并行编码的通信系统和方法 | |
KR20000038952A (ko) | 통신시스템에서직렬쇄상구조를가지는부호화및복호화장치 | |
EP2392074A1 (en) | Encoding and decoding methods for expurgated convolutional codes and convolutional turbo codes | |
CN108199723B (zh) | 一种基于双递归的分组马尔可夫叠加编码方法 | |
US11843459B2 (en) | Spatially coupled forward error correction encoding method and device using generalized error locating codes as component codes | |
RU2310273C2 (ru) | Способ кодирования-декодирования информации в системах передачи данных | |
US20040128696A1 (en) | Turbo coding for upstream and downstream transmission in cable systems | |
JP3545623B2 (ja) | 復号方法 | |
KR102326070B1 (ko) | 계단 코드의 디코딩 방법, 장치 및 기억매체 | |
KR20030036660A (ko) | 비트 스트림을 인코딩하는 인코더 및 방법, 및 비트스트림을 디코딩하는 디코더 및 방법 | |
CN101252409B (zh) | 基于符号级超格图的联合信源信道解码新算法 | |
US6374382B1 (en) | Short block code for concatenated coding system | |
JP4138723B2 (ja) | 復号処理方法および通信装置 | |
US20030115532A1 (en) | Turbo code encoder and code rate decreasing method thereof | |
KR20080088030A (ko) | 직렬연접 ldpc 부호기, 복호기 및 이를 이용한복호방법 | |
WO2010089835A1 (ja) | 無線通信装置 | |
JP5523064B2 (ja) | 復号装置及び方法 | |
Belkasmi et al. | Iterative threshold decoding of product codes constructed from majority logic decodable codes | |
Thobaben et al. | An efficient variable-length code construction for iterative source-channel decoding | |
CN113437981B (zh) | 一种基于多维编码的空间耦合串行级联码编码方法 |