CN113437981B - 一种基于多维编码的空间耦合串行级联码编码方法 - Google Patents
一种基于多维编码的空间耦合串行级联码编码方法 Download PDFInfo
- Publication number
- CN113437981B CN113437981B CN202110592073.4A CN202110592073A CN113437981B CN 113437981 B CN113437981 B CN 113437981B CN 202110592073 A CN202110592073 A CN 202110592073A CN 113437981 B CN113437981 B CN 113437981B
- Authority
- CN
- China
- Prior art keywords
- code
- length
- sequence
- coding
- dimension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2918—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes with error correction codes in three or more dimensions, e.g. 3-dimensional product code where the bits are arranged in a cube
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0065—Serial concatenated codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
Description
技术领域
本发明属于数字通信技术领域,具体涉及一种基于多维编码的空间耦合串行级联码编码方法。
背景技术
自Shannon在1948年提出著名的信道容量并证明信道编码定理以来,编码理论家一直致力于构造可逼近信道容量的好码。1966年,Forney等人提出了级联码,用短码构造性能更好的长码。1962年,Gallager首次提出了迭代译码的概念,但直到Berrou等人于1993年提出了基于迭代译码的Turbo码,由此才掀起迭代译码的研究热潮。Turbo码可分为并行级联码(Parallel Concatenated Code,简称PCC)、串行级联码(Serially ConcatenatedCode,简称SCC)等。低信噪比下Turbo码的误比特率偏高,当信噪比增加到某一数值后,误比特率会大幅下降,此误比特率大幅下降的区间称为瀑布区;高信噪比下,误比特率维持在低水平且不再明显变化,继续增大信噪比将不会带来增益,此区间称为错误平层区。
空间耦合码是一类适用于流数据传输的高性能信道编码。2017年,S.Moloudi等在“Spatially Coupled Turbo-Like Codes”中将空间耦合的概念扩展到Turbo类码中得到空间耦合Turbo类码(Spatially Coupled Turbo-like Code,SC-TC码)。SC-TC码在瀑布区与错误平层区的性能都优于Turbo码。在空间耦合串行级联码中,当前时刻的外码码字被分拆为若干个子序列,并分别作为后续的内码编码器的编码输入。与串行级联码相比,空间耦合串行级联码的瀑布区性能较好。但相对并行级联码相比,空间耦合串行级联码在瀑布区域性能较差。因此,现有空间耦合串行级联码虽有较低的错误平层区,但其瀑布区域的性能仍需改善。
发明内容
本发明的主要目的在于克服现有技术的缺点与不足,提出一种基于多维编码的空间耦合串行级联码编码方法,一方面,本发明所提出的编码方法具有构造灵活的优点,另一方面,本发明提出的编码方法具有更好的瀑布区域性能。
为了达到上述目的,本发明采用以下技术方案:
一种基于多维编码的空间耦合串行级联码编码方法,第i维空间耦合级联码以码长为n(i)、信息位长度为k(i)的码C[n(i),k(i)]为外码,以码长为z(i)、信息位长度为q(i)的码C[z(i),q(i)]为内码,其中, m为耦合记忆长度,m取值为正整数,d为耦合维度,d取值为正整数,i=0,1,…,d-1;j=1,2,…m;k=0,1,…,d-1,表示第i维空间耦合级联码的外码输出中作为第i维的当前层的内码编码器的输入的子序列的长度,为非负整数,表示第i维空间耦合级联码的外码输出作为第k维且与当前层距离为j的内码编码器的输入的子序列的长度,为非负整数;
所述编码方法包括以下步骤:
S21、对于i=0,1,…,d-1,将长度为k(i)的序列送入第i维串行级联空间耦合码的外码C[n(i),k(i)]的编码器ENC(i,0),得到长度为n(i)的编码序列然后将编码序列送入交织器Π(i,0)得到序列最后将序列送入解复用器M(i,1)得到一个长度为的序列和md个长度分别为的序列
其中,为第i维在t时刻的外码码字经交织后作为第i维在t时刻的内码编码器输入的子序列,为第d-1维在t-m时刻的外码码字经交织后作为第i维在t时刻的内码编码器输入的子序列;然后将序列送入交织器Π(i,1),得到序列最后将序列送入内码C[z(i),q(i)]的编码器ENC(i,1),得到长度为z(i)的码字序列
进一步的,信息序列u为二元序列或多元序列。
进一步的,编码器ENC(i,0)和ENC(i,10为任意类型的编码器。
进一步的,交织器Π(i,0)与Π(i,1)为任意类型的交织器。
进一步的,复用器M(i,0)将输入的多个短序列拼接组合成一个新的长序列输出,复用器为任意类型的复用器。
进一步的,解复用器M(i,1)将一个长序列拆分为多个短序列输出。
本发明与现有技术相比,具有如下优点和有益效果:
1、本发明提出的基于多维编码的空间耦合串行级联码编码方法,具有构造灵活、可逼近信道容量等优点。
2、本发明提出的基于多维编码的空间耦合串行级联码编码方法,与现有的空间耦合串行级联码构造方法相比,可以得到更好的瀑布区。
附图说明
图1是基于多维编码的空间耦合串行级联码的编码框图;
图2是记忆长度m=1、维度d=2的基于多维编码的空间耦合串行级联码的编码框图;
图3是本发明实施例1的外码内码编码框图,实施例2的内码编码框图;
图4是本发明实施例2的外码编码框图;
图5是本发明实施例1中的多维空间耦合串行级联码的性能;
图6是本发明实施例2中的多维空间耦合串行级联码的性能。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述,但本发明的实施方式不限于此。
实施例1
一种基于多维编码的空间耦合串行级联码编码方法,本实施例中设置耦合长度m=1,d=2,k(0)=k(1)=1024,长度为的二元信息序列u划分为2份l=49个等长分组每个分组长度为k(i)=1024。级联码的外码与内码选用两个相同的生成矩阵为G=[1,5/7]的递归系统卷积码C[2,1],编码器结构示意图如图3所示,编码器寄存器的起始状态为零状态。本实施例中,交织器均为随机交织器。
解复用器将当前外码码码字拆分为码字序列与传到当前维度下一时刻进行内码编码的码字序列传到下一时刻在第二维度进行内码编码的码字序列复用器将当前维度输入的当前时刻外码码字序列与当前维度来自上一时刻的外码码字序列来自另外一维度上一时刻的外码码字序列复接为两条链的结尾长度一致,T=1。如图1和图2所示,其编码方法包括以下步骤:
S21、对于i=0,1,将长度为1024的序列分别送入2个维度的外码C[2,1]编码器ENC(i,0)进行编码,并在最后附加输入两位为0的比特,得到长度为2052的编码序列将序列送入交织器Π(i,0)得到序列然后将交织后的序列送入解复用器M(i,1)划分为长度为1028的序列1个长度为512的序列1个长度为512的序列
S22、对于i=0,1,M(i,0)复用器将输入的当前时刻外码码字序列 与来自上一时刻的外码码字序列来自另一维上一时刻的外码码字序列复接为 将送入交织器Π(i,1),得到序列将按比特依次送入内码C[2,1]编码器ENC(i,1)进行编码,并在最后依次输入两位为0的比特,得到长度为4108的编码序列
码字c i=(c i (0),c i (1),…,c i (48),c i (49)),对于i=0,1,为当前时刻内码编码后的序列经过穿孔后得到的码字校验位,长度为由此得到码率为的码字;经BPSK调制后送入AWGN信道,接收端接收到对应码字c i的接收序列ri=(r (0),r (1),…,r (48),r (49))。每一维设定译码窗口大小为4,也即延迟为3。当接收端接收到r (t),r (t +1),…,r (t+7),进行迭代译码并得到发送消息序列u i的估计序列
仿真结果如图5所示,前后仿真了本实施例给出的码在m=1,d=1,k(i)=1024,m=1,d=2,k(i)=1024,与m=1,d=3,k(i)=1024,下的性能,其中k=0,…,d-1;i=0,…,d-1;j=1,…,m;参数d越大,该编码结构的维度越大,如图5所示,相比现有的空间耦合串行级联码,本实施例给出的码随着维度的增加时可以得到更好的性能,瀑布区很好。
实施例2
本实施例中,设置耦合长度m=1,d=2,k(0)=k(1)=1024, 长度为的二元信息序列u划分为2份l=49个等长分组每个分组长度为k(i)=1024。级联码的外码与内码选用生成矩阵分别为G=[1,7],G=[1,5/7]的非递归系统卷积码C[2,1]和递归系统卷积码C[2,1],编码器结构示意图分别如图4和图3所示,编码器寄存器的起始状态为零状态。本实施例中,交织器均为随机交织器。
解复用器将当前外码码码字拆分为传到当前维度当前时刻的码字序列与传到当前维度下一时刻进行内码编码的码字序列传到下一时刻在第二维度进行内码编码的码字序列复用器将当前维度输入的当前时刻外码码字序列与当前维度来自上一时刻的外码码字序列来自另外一维度上一时刻的外码码字序列 复接为:
两条链的结尾长度一致,T=1。如图1和图2所示,其编码方法包括以下步骤:
S21、对于i=0,1,将长度为1024的序列分别送入2个维度的外码C[2,1]编码器ENC(i,0)进行编码,并在最后附加输入两位为0的比特,得到长度为2052的编码序列将序列送入交织器Π(i,0)得到序列然后将交织后的序列送入解复用器M(i,1)划分为长度为1028的序列1个长度为512的序列1个长度为512的序列
码字c i=(c i (0),c i (1),…,c i (48),c i (49)),对于i=0,1,为当前时刻内码编码后的序列经过穿孔后得到的码字校验位,长度为由此得到码率为的码字;经BPSK调制后送入AWGN信道,接收端接收到对应码字c i的接收序列ri=(r (0),r (1),…,r (48),r (49))。每一维设定译码窗口大小为4,也即延迟为3。当接收端接收到r (t),r (t +1),…,r (t+7),进行迭代译码并得到发送消息序列u i的估计序列
仿真结果如图6所示,仿真了本实施例给出的码在m=1,d=2,k(i)=1024,的性能,与实施例1中同样参数下内外码都使用递归系统码的情况进行比较,其中k=0,…,d-1;i=0,…,d-1;j=1,…,m;在维度一样的情况下,从图6可见,使用混合码相比之下可以得到更好的性能,更加逼近信道容量,但相对的错误平层会变差一些。
还需要说明的是,在本说明书中,诸如术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其他实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (6)
1.一种基于多维编码的空间耦合串行级联码编码方法,其特征在于,第i维空间耦合级联码以码长为n(i)、信息位长度为k(i)的码C[n(i),k(i)]为外码,以码长为z(i)、信息位长度为q(i)的码C[z(i),q(i)]为内码,其中, m为耦合记忆长度,m取值为正整数,d为耦合维度,d取值为正整数,i=0,1,…,d-1;j=1,2,…m;k=0,1,…,d-1,表示第i维空间耦合级联码的外码输出中作为第i维的当前层的内码编码器的输入的子序列的长度,为非负整数,表示第i维空间耦合级联码的外码输出作为第k维且与当前层距离为j的内码编码器的输入的子序列的长度,为非负整数;
所述编码方法包括以下步骤:
S21、对于i=0,1,…,d-1,将长度为k(i)的序列送入第i维串行级联空间耦合码的外码C[n(i),k(i)]的编码器ENC(i,0),得到长度为n(i)的编码序列然后将编码序列送入交织器Π(i,0)得到序列最后将序列送入解复用器M(i,1)得到一个长度为的序列和md个长度分别为的序列
S22、对于i=0,1,…,d-1,首先将长度为的序列和md个长度分别为的序列送入复用器M(i,0),得到长度的序列 其中,为第i维在t时刻的外码码字经交织后作为第i维在t时刻的内码编码器输入的子序列,为第d-1维在t-m时刻的外码码字经交织后作为第i维在t时刻的内码编码器输入的子序列;然后将序列送入交织器Π(i,1),得到序列最后将序列送入内码C[z(i),q(i)]的编码器ENC(i,1),得到长度为z(i)的码字序列
2.根据权利要求1所述的一种基于多维编码的空间耦合串行级联码编码方法,其特征在于,信息序列u为二元序列或多元序列。
3.根据权利要求1所述的一种基于多维编码的空间耦合串行级联码编码方法,其特征在于,编码器ENC(i,0)和ENC(i,1)为任意类型的编码器。
4.根据权利要求1所述的一种基于多维编码的空间耦合串行级联码编码方法,其特征在于,交织器Π(i,0)与Π(i,1)为任意类型的交织器。
5.根据权利要求1所述的一种基于多维编码的空间耦合串行级联码编码方法,其特征在于,复用器M(i,0)将输入的多个短序列拼接组合成一个新的长序列输出,复用器为任意类型的复用器。
6.根据权利要求1所述的一种基于多维编码的空间耦合串行级联码编码方法,其特征在于,解复用器M(i,1)将一个长序列拆分为多个短序列输出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110592073.4A CN113437981B (zh) | 2021-05-28 | 2021-05-28 | 一种基于多维编码的空间耦合串行级联码编码方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110592073.4A CN113437981B (zh) | 2021-05-28 | 2021-05-28 | 一种基于多维编码的空间耦合串行级联码编码方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113437981A CN113437981A (zh) | 2021-09-24 |
CN113437981B true CN113437981B (zh) | 2022-04-22 |
Family
ID=77803131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110592073.4A Active CN113437981B (zh) | 2021-05-28 | 2021-05-28 | 一种基于多维编码的空间耦合串行级联码编码方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113437981B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000074249A1 (en) * | 1999-05-28 | 2000-12-07 | Lucent Technologies Inc. | Turbo code termination |
US6351832B1 (en) * | 1999-05-28 | 2002-02-26 | Lucent Technologies Inc. | Turbo code symbol interleaver |
CN101989887A (zh) * | 2009-07-31 | 2011-03-23 | 清华大学 | 一种编码调制方法、解调解码方法及系统 |
WO2018136761A1 (en) * | 2017-01-20 | 2018-07-26 | Qualcomm Incorporated | Serial concatenation of two turbo codes |
CN109792255A (zh) * | 2016-09-30 | 2019-05-21 | 瑞典爱立信有限公司 | 空间耦合的极化码 |
CN112332867A (zh) * | 2020-10-09 | 2021-02-05 | 暨南大学 | 基于校验序列重编码的空间耦合串行级联码的编码方法 |
CN112910474A (zh) * | 2021-01-18 | 2021-06-04 | 暨南大学 | 一种基于多维耦合的拉链码编码方法 |
CN112953561A (zh) * | 2021-03-31 | 2021-06-11 | 中山大学 | 基于极化码的空间耦合编码方法及系统、译码方法及系统 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9362955B2 (en) * | 2010-09-10 | 2016-06-07 | Trellis Phase Communications, Lp | Encoding and decoding using constrained interleaving |
-
2021
- 2021-05-28 CN CN202110592073.4A patent/CN113437981B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000074249A1 (en) * | 1999-05-28 | 2000-12-07 | Lucent Technologies Inc. | Turbo code termination |
US6351832B1 (en) * | 1999-05-28 | 2002-02-26 | Lucent Technologies Inc. | Turbo code symbol interleaver |
CN101989887A (zh) * | 2009-07-31 | 2011-03-23 | 清华大学 | 一种编码调制方法、解调解码方法及系统 |
CN109792255A (zh) * | 2016-09-30 | 2019-05-21 | 瑞典爱立信有限公司 | 空间耦合的极化码 |
WO2018136761A1 (en) * | 2017-01-20 | 2018-07-26 | Qualcomm Incorporated | Serial concatenation of two turbo codes |
CN112332867A (zh) * | 2020-10-09 | 2021-02-05 | 暨南大学 | 基于校验序列重编码的空间耦合串行级联码的编码方法 |
CN112910474A (zh) * | 2021-01-18 | 2021-06-04 | 暨南大学 | 一种基于多维耦合的拉链码编码方法 |
CN112953561A (zh) * | 2021-03-31 | 2021-06-11 | 中山大学 | 基于极化码的空间耦合编码方法及系统、译码方法及系统 |
Non-Patent Citations (1)
Title |
---|
Spatially Coupled Codes via Partial and Recursive Superposition for Industrial IoT With High Trustworthiness;Shancheng Zhao et,al;《IEEE TRANSACTIONS ON INDUSTRIAL INFORMATICS》;20200930;第16卷(第9期);第6143-6153页 * |
Also Published As
Publication number | Publication date |
---|---|
CN113437981A (zh) | 2021-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1111962C (zh) | 并行链接卷积编码、译码方法及执行该方法的编码、译码器及系统 | |
JP5506878B2 (ja) | 低密度パリティ検査符号のパリティ検査行列生成方法 | |
CN101459430B (zh) | 低密度生成矩阵码的编码方法及装置 | |
Andersen | Turbo codes extended with outer BCH code | |
CN106992841B (zh) | 一种分组马尔可夫叠加编码的硬判决迭代译码方法 | |
CN108199723B (zh) | 一种基于双递归的分组马尔可夫叠加编码方法 | |
CN103152060A (zh) | 一种分组马尔可夫叠加编码方法 | |
JP2001203589A (ja) | Xorコード、これを用いた直列連接符号器及び復号器 | |
CN110912566A (zh) | 一种基于滑动窗函数的数字音频广播系统信道译码方法 | |
CN101383618A (zh) | 一种传输块的循环冗余校验码的编码方法 | |
CN101286745B (zh) | 一种交织编码方法及装置 | |
CN101252409A (zh) | 基于符号级超格图的联合信源信道解码新算法 | |
CN113437981B (zh) | 一种基于多维编码的空间耦合串行级联码编码方法 | |
CN112332867B (zh) | 基于校验序列重编码的空间耦合串行级联码的编码方法 | |
KR101442837B1 (ko) | 터보 디코더 장치 및 방법 | |
CN101075812A (zh) | 一种并行级联结构的系统形式低密度码的构造方法 | |
KR20080088030A (ko) | 직렬연접 ldpc 부호기, 복호기 및 이를 이용한복호방법 | |
CN108880569B (zh) | 一种基于反馈分组马尔科夫叠加编码的速率兼容编码方法 | |
Izhar et al. | Utilization of 2-D Markov source correlation using block turbo codes | |
CN109831217B (zh) | 一种Turbo码译码器、用于Turbo码的分量译码器及分量译码方法 | |
TWI589125B (zh) | 渦輪編碼的數位資料之去穿刺方法與裝置及渦輪解碼器系統 | |
Imad et al. | Blind frame synchronization of product codes based on the adaptation of the parity check matrix | |
CN117118463A (zh) | 一种基于多重混联校验码的信道编译码装置及方法 | |
Yeh et al. | Interblock memory for turbo coding | |
CN101471743A (zh) | 低密度生成矩阵码的编码方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |