KR20080088030A - 직렬연접 ｌｄｐｃ 부호기, 복호기 및 이를 이용한복호방법 - Google Patents

직렬연접 ｌｄｐｃ 부호기, 복호기 및 이를 이용한복호방법 Download PDF

Info

Publication number
KR20080088030A
KR20080088030A KR1020070030350A KR20070030350A KR20080088030A KR 20080088030 A KR20080088030 A KR 20080088030A KR 1020070030350 A KR1020070030350 A KR 1020070030350A KR 20070030350 A KR20070030350 A KR 20070030350A KR 20080088030 A KR20080088030 A KR 20080088030A
Authority
KR
South Korea
Prior art keywords
ldpc
bit
ldpc decoder
decoding
internal
Prior art date
Application number
KR1020070030350A
Other languages
English (en)
Inventor
주언경
이상훈
김정구
Original Assignee
부산대학교 산학협력단
경북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부산대학교 산학협력단, 경북대학교 산학협력단 filed Critical 부산대학교 산학협력단
Priority to KR1020070030350A priority Critical patent/KR20080088030A/ko
Publication of KR20080088030A publication Critical patent/KR20080088030A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 직렬연접 LDPC 부호기 및 복호방법에 관한 것으로, 본 발명의 일 실시예에 따른 직렬연접 LDPC 부호기는 정보비트가 부호화되는 외부 LDPC 부호기와, 상기 외부 LDPC 부호기로부터 부호화된 정보비트를 인터리빙시키는 인터리버와, 상기 인터리빙된 정보비트를 다시 부호화하는 내부 LDPC 부호기를 일렬로 포함하여 구성되는 것을 특징으로 한다. 이러한 구성에 따르면, LDPC 부호를 단독으로 사용할 경우 또는 LDPC와 터보연접부호를 사용할 경우에 비해서 이동통신시스템에서 많이 발생하는 페이딩 환경에서 오류정정 성능을 더욱 향상시킬 수 있으며 전역 반복복호를 하더라도 복호복잡도가 전역반복복호 회수에 비례하여 증가하지 않으면서도 성능을 크게 향상시킬 수 있다. 따라서 고성능과 비교적 낮은 복호복잡도를 갖는 오류정정부호가 요구되는 미래의 통신시스템의 멀티미디어 서비스 제공을 위하여, 특히 이동통신시스템의 페이딩 환경에서 더욱 우수한 성능을 제공할 수 있다.
직렬연접, 전역반복복호, LDPC 부호, 페이딩 환경, 복호복잡도

Description

직렬연접 ＬＤＰＣ 부호기, 복호기 및 이를 이용한 복호방법{SERIAL CONCATENATED LDPC ENCODER, DECODER AND DECODING METHOD THEREOF}
도 1은 본 발명의 일 실시예에 따른 직렬연접 LDPC 부호기를 나타내는 블록도,
도 2는 본 발명의 다른 실시예에 따른 직렬연접 LDPC 부호기를 나타내는 블록도,
도 3은 본 발명의 다른 실시에에 따른 직렬연접 LDPC 복호기를 나타내는 블록도,
도 4는 본 발명의 다른 실시예에 따른 직렬연접 LDPC 복호기를 나타내는 블록도,
도 5는 레일리 페이딩 환경에서 본 발명의 일 실시예에 따른 직렬연접 LDPC 부호기의 전역반복복호 효과를 나타내는 그래프,
도 6은 레일리 페이딩 환경에서 본 발명의 일 실시예에 따른 직렬연접 LDPC 부호기와 다른 부호기의 성능을 비교하는 그래프.
본 발명은 직렬연접 LDPC(low density parity check) 부호기, 복호기 및 이를 이용한 복호방법에 관한 것으로, 보다 상세하게는 방송이나 통신 시스템에 적용 가능하도록 대용량의 데이터를 오류 없이 송수신하기 위한 고성능 오류 정정방법인 직렬연접 LDPC 부호기, 복호기 및 이를 이용한 복호방법에 관한 것이다.
최근 들어 정보통신 기술의 발달과 디지털 멀티미디어 서비스에 대한 수요가 증가함에 따라 대용량의 데이터를 오류 없이 송수신하기 위한 고성능 오류정정 기술의 필요성이 대두되고 있다. 지금까지의 연구결과를 보면 터보 부호와 LPDC 부호가 고성능의 오류정정 부호로 적합하다고 알려져 있다.
상기 터보부호는 트렐리스 부호로서 생성 다항식을 이용하여 부호화하고 복호기는 가능한 트렐리스에 대한 모든 확률값을 순차적으로 계산하여 복호를 수행하여야 하므로 시간이 많이 걸린다는 문제점이 있다.
상기 LDPC 부호의 경우 생성 메트릭스(Generating matrix G)와 패리티 체크 매트릭스(Parity Check matrix, H)에 의해 부호기와 복호기가 결정되는 것으로 복호기는 패리티 체크 매트릭스 H와 수신된 부호어 C'가 관계(H·C'=0)를 만족하는 확률값을 계산하여 복호를 수행한다.
상기 터보부호는 반복복호를 통해서 10-5까지는 Shannon 한계에 근접하는 우수한 성능을 보이지만 오류마루현상으로 인해 채널상태가 좋아져도 10-6이하의 비트오율(BER; bit error rate)을 얻기가 어렵다는 문제점이 있었다.
따라서 멀티미디어 서비스를 위해서 요구되는 10-7이하의 매우 낮은 비트오 율을 달성하기 위해서 상기 터보부호에 외부부호로 블록부호를 연접하여 매우 낮은 비트오율을 얻을 수 있는 방안들이 제안되었다.
기존에 잘 알려진 연접부호로는 RS-터보부호가 있다. 그러나 RS-터보부호는 군집오류에 우수한 성능을 보이는 RS부호를 외부부호로 사용한 것으로 복호 시에 터보 복호기에서 나온 연판정 정보를 경판정 한 후에 RS 복호를 수행하기 때문에 경판정에 따른 성능 저하가 발생하는 문제점이 있었다.
이러한 RS 복호 수행에 따른 경판정에 의한 성능 저하를 막기 위해서는 연판정 복호가 가능한 외부부호를 터보 부호에 연접하는 방안들이 요구되고 있다.
따라서 연판정복호가 가능한 LDPC 부호를 터보부호와 연접하여 LDPC 부호에서 연판정을 수행함으로서 경판정에 따른 성능저하를 막는 방법이 제안되었다. 그러나 이 방법은 신뢰성을 높이기 위해서 전역반복복호를 수행하기 때문에 총연산량 개념의 복호복잡도가 크다는 문제점이 있었으며, 무선 회선에서 대기 굴절률 변화에 따라 다중파의 간섭 및 집속, 발산 또는 장애물에 의해 회선 등이 변화하여 수신 전계 강도가 시간적으로 변동하여 무선 회선 또는 이동 무선 회선에서 특히 문제가 되는 페이딩 환경에서 만족할만한 성능을 제공하지 못한다는 문제점이 있었다.
본 발명은 이러한 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 멀티미디어 서비스를 위해서 요구되는 10-7이하의 매우 낮은 비트오율을 달성할 수 있는 직렬연접 LDPC 부호기 및 이를 이용한 복호방법을 제공하는 것이다.
본 발명의 목적은 오류정정 성능이 우수하며, 전역반복복호를 하더라도 복호복잡도가 전역반복복호 회수에 비례하여 크게 증가하지 않으면서도 성능을 증가시킬 수 있는 직렬연접 LDPC 부호기 및 이를 이용한 복호방법을 제공하는 것이다.
본 발명의 목적은 이동통신시스템의 페이딩 환경에서 우수한 성능을 보이는 직렬연접 LDPC 부호기 및 이를 이용한 복호방법을 제공하는 것이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 바람직한 실시예에 대하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도 1은 본 발명의 일 실시예에 따른 직렬연접 LDPC 부호기를 나타내는 블록도이며, 도 2는 본 발명의 다른 실시예에 따른 직렬연접 LDPC 부호기를 나타내는 블록도이며, 도 3은 본 발명의 다른 실시에에 따른 직렬연접 LDPC 복호기를 나타내는 블록도이고, 도 4는 본 발명의 다른 실시예에 따른 직렬연접 LDPC 복호기를 나타내는 블록도이다.
이제 본발명의 일실시예에 따른 직렬연접 LDPC 부호기(1)의 구성, 부호과정 및 복호과정을 도면을 참조하여 설명한다.
본 발명의 일 실시예에 따르면, 직렬연접 LDPC 부호기(1)는 기본적으로 외부 LDPC 부호기(10)와, 내부 LDPC 부호기(11)와, 이들 2개의 LDPC 부호기(10, 11) 사이에 블록 인터리버(20)를 배치하여 구성된다.
이러한 구성에 의하면 k-비트 정보 비트열 s={s1, s2, s3, ...sk}이 상기 외부 LDPC 부호기(10)로 입력되어 n-비트열 t={t1, t2, ...tn}로 부호화되고, 상기 부호화된 n-비트열 t={t1, t2, ...tn}은 상기 블록 인터리버(20)에 의해서 인터리빙된다. 상기 인터리빙된 비트열은 상기 내부 LDPC 부호기(11)에 입력되어 다시 l-비트열 u={u1, u2, ...ul}로 부호화되어 전송부호어로서 출력된다.
한편, 본 발명의 변형 실시예에 따른 직렬연접 LDPC 부호기(1')는, 도 2에 도시된 바와 같이, 외부 LDPC 부호기(10)와, 내부 LDPC 부호기(11)와, 이들 2개의 LDPC 부호기(10, 11) 사이에 배치되는 블록 인터리버(20)외에 상기 내부 LDPC 부호기(11)에 연결된 채널 인터리버(21)를 더 구비할 수 있다.
상기 채널 인터리버(21)는 상기 전송부호어가 채널에 전송되기 전에 하나의 전송부호어를 교체하는 역할을 하지만, 상기 내부 LDPC 부호기(11)가 전송부호어를 복호할 때 인터리빙하는 고유 인터리빙 효과를 갖는 경우에는 채널 인터리버(21)를 더 구비하지 않을 수도 있다.
이와 같이, 부호화된 전송부호어가 채널로 전송된다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 직렬연접 LDPC 복호기(3)는 외부 LDPC 복호기(30)와, 내부 LDPC 복호기(31)와, 이들 LDPC 복호기(31) 사이에 배치되어 내부 LDPC 복호기(31)를 통해 복호화된 부호어를 디인터리빙하는 디인터리버(40)와, 내부 LDPC 복호기(30)와 상기 외부 LDPC 복호기 사이에서 전역반복복호를 수행하기 위한 블록인터리버(20)를 구비한다.
이러한 직력연접 LDPC 복호기(3)에 따르면, 수신단에서 상기 내부 LDPC 복호기(31)를 통해 수신 부호어 Ur ={ur 1 , ur 2''' ,ur l ,}를 수신하여 복호를 수행한다. 상기 LDPC 복호기(31)는 반복복호를 수행할 수 있으며 매 복호시마다 패리티 검사를 통해 수신 부호어 Ur ={ur 1, ur 2''',ur l,} 내의 오류유무를 검사한다. 패리티 검사에서 오류가 있다고 판단되면 반복복호를 다시 수행하고 오류가 없다고 판단되면 복호를 중단한다. LDPC 복호 시에는 최대반복복호 횟수를 설정해서 반복복호 횟수를 제한할 수 있다.
상기 내부 LDPC 복호기(31)는 상기 외부 LDPC 부호기(10)로부터의 n-비트열 t={t1, t2, ...tn}에 대한 비트확률값을 구하고, 상기 내부 LDPC 복호기(31)로부터 구한 n-비트열 t={t1, t2, ...tn}에 대한 비트확률값은 블록 디인터리버(40)에 의해서 디인터리링되고, 상기 디인터리버(40)에 연결된 상기 외부 LDPC 복호기(30)에 의해서 다시 복호를 수행한다. 상기 외부 LDPC 복호기(30)는 상기 내부 LDPC 복호기(31)와 마찬가지로 외부 복호 시에도 패리티검사를 통해 부호어 내의 오류유무를 검사하고, 패리티 검사에서 오류가 있다고 판단되면 반복복호를 다시 수행하고 오류가 없다고 판단되면 복호를 중단한다. 외부 LDPC 복호 시에도 최대반복복호 횟수 를 설정해서 반복복호 횟수를 제한할 수 있다.
상기 내부 LDPC 복호기(31)에서 구한 1이 될 i-번째 비트확률값은 p1 ti으로 나타나며, 이것은 상기 외부 LDPC 복호기(30)에서 초기 비트확률 q1 ti로 수학식 1처럼 사용될 수 있다.
p1 ti = q1 ti ...............................................(수학식 1)
즉, 상기 내외부 LDPC 복호기(31, 30)는 국부적인 반복을 최대반복횟수만큼 수행하여, 최종적으로 복호화된 비트열 s'을 구할 수 있다.
전술한 패리티 검사와 LDPC 부호 및 복호방법은 D.J.C Mackay 과 R.M. Neal의 "Near Shannon Limit Performance of Low Density Parity Check Codes," Electronic Letters, vol.32, no.18, pp.1645-1646. Aug. 1996에 소개된 방법을 이용할 수 있다.
한편, 본 발명의 변형 실시예에 따른 직렬연접 LDPC 복호기(3')는, 도 4에 도시된 바와 같이, 외부 LDPC 복호기(30)와, 내부 LDPC 복호기(31)와, 이들 2개의 LDPC 복호기(30, 31) 사이에 배치되는 블록 인터리버(40)외에 상기 내부 LDPC 복호기(31)에 연결된 채널 인터리버(41)를 더 구비할 수 있다.
상기 채널 인터리버(41)는 부호화 과정에서 상기 내부 LDPC 부호기(11) 다음에 채널 인터리버(21)가 추가된 경우 수신 단에서 추가되는 것이다. 상기 채널 디인터리버(41)는 채널에서 부호어를 수신할 때만 사용하고 후술하는 전역반복복호 시에는 사용되지 않는다.
본 발명의 일 실시예에 있어서, 2개의 LDPC 부호기(10, 11) 사이에 블록 인터리버(20)를 배치하여 구성한 이유는 표 1 및 표 2를 참조하여 설명한다.
상기 블록 인터리버(20)에 의한 성능 향상의 원인을 체크하기 위해서 500부호어중 50-비트 이상의 에러를 갖는 부호어의 개수를 상기 내부 LDPC 복호기(31)의 출력에서 체크하였다. 그 결과를 표 1에 나타내었다.
Eb/N0 50-비트 이상의 에러를 갖는 부호어의 수
무 인터리버 블록 인터리버
d=10 d=20 d=50 d=100
1.90dB 139 94 71 49 43
1.95dB 100 65 51 5 0
2.00dB 76 5 0 0 0
표 1에 나타낸 바와 같이, 상기 블록 인터리버(20)가 사용되지 않으면 139개의 부호어가 1.90dB에서 50-bit 이상의 에러를 갖지만, 인터리버 깊이가 50이면 블록 인터리버(20)에 의해서 49개로 줄어드는 것을 알 수 있다. 50 비트 이상의 에러를 갖는 부호어의 개수는 인터리버의 깊이와 Eb/N0이 증가될수록 감소되는 것을 알 수 있다.
많은 에러를 갖는 부호어의 개수가 감소하였다는 것은 일부 부호어에 집중되었던 에러가 다른 여러 부호어에 분산된다는 것을 의미한다. 그러므로 직렬연접 LDPC 복호기(3, 3')에 블록 인터리버(20)를 사용하면 일부 부호어에 집중된 에러를 다른 부호어에 효율적으로 분산시킬 수 있기 때문에 그 성능을 향상시킬 수 있다는 것을 알 수 있다.
또한, 직렬연접 LDPC 복호기(3, 3')에 블록 인터리버(41)를 사용하면 LDPC 복호시 평균 반복복호 횟수가 감소됨을 표 2를 참조하여 설명한다.
Eb/N0 LDPC 복호시 평균반복횟수
무 인터리버 블록 인터리버
d=10 d=20 d=50 d=100
1.90dB 17.1 10.4 7.6 6.7 6.1
1.95dB 12.6 5.1 4.3 3.1 3.0
2.00dB 8.5 2.1 2.0 1.9 1.8
표 2에 나타낸 바와 같이, 상기 내부 LDPC 복호기(31)와 상기 외부 LDPC 복호기(30) 사이에 블록 인터리버(20)를 배치한 경우에 국부반복복호횟수가 감소되는 것을 알 수 있다.
상기 블록 인터리버(20)를 사용하지 않는 경우에 평균 반복횟수가 17. 1이 요구되었다면 상기 인터리버의 깊이가 50이며, 10-6 이하의 BER을 달성할 수 있는 1.90dB에서는 6.7회만 반복해도 충분하다는 것을 알 수 있다.
또한, 평균 반복복호횟수가 상기 블록 인터리버(20)의 깊이와 Eb/N0 증가될수록 감소되는 것을 알 수 있으며, 상기 블록 인터리버(20)의 깊이가 증가될수록 상기 평균 반복복호횟수가 감소되지만, 깊이가 50 정도일 때 포화되는 것을 알 수 있다. 따라서 상기 블록 인터리버(20)의 깊이는 50인 것이 바람직하다.
본 발명의 일 실시예에 있어서는 블록 인터리버를 사용하였지만, 본 발명은 이에 제한되지 않고, 다른 인터리버를 사용할 수 있음은 자명하다.
본 발명의 일 실시예에 따른 직렬연결 LDPC 복호기(3, 3')는 LDPC 코드가 연판정 복호 알고리즘을 사용하기 때문에 전역반복복호 알고리즘을 수행할 수 있다.
본 발명의 일 실시예에 따르면, 상기 직렬연결 LDPC 복호기(3, 3')는 상기 외부 LDPC 복호기(30)의 출력을 상기 내부 LDPC 복호기(31)로 상기 블록 인터리버(20)를 경유하여 피드백한다.
상기 내부 LDPC 복호기(31)는 상기 외부 LDPC 복호기(30)로부터 피드백정보를 얻을 뿐만 아니라 채널로부터 또는 채널 인터리버(41)를 경유하여 정보를 얻기 때문에 결과적으로 더 신뢰할 만한 비트확률값을 얻을 수 있다.
이를 구체적으로 설명하면, 상기 외부 LDPC 복호기(30)의 출력에서 갱신된 n-비트확률값{p1 ti ; i = 1, 2, ..., n}은 상기 블록 인터리버(20)에 의해서 인터리빙되고, 상기 내부 LDPC 복호기(31)에 입력으로 넣는다. 이렇게 하면 내부 LDPC 복호기(31)와 외부 LDPC 복호기(30) 사이에서 전역반복복호가 수행될 수 있다.
즉, 전역반복복호시, 상기 내부 LDPC 복호기(30)는 입력으로 채널에서 수신한 신호(
Figure 112007024329618-PAT00001
)와 상기 외부 LDPC 복호기(30)에서 피드백된 비트확률값(
Figure 112007024329618-PAT00002
)을 동시에 받아서 초기 비트 확률값(
Figure 112007024329618-PAT00003
)을 생성하고 이를 이용해서 복호를 수행한다. 이는 간략히 나타내면 수학식 2와 같다. 여기서
Figure 112007024329618-PAT00004
은 상기 외부 LDPC 부호어의 비트사이즈이고
Figure 112007024329618-PAT00005
은 상기 내부 LDPC 부호어의 비트사이즈를 나타낸다.
Figure 112007024329618-PAT00006
.........(수학식 2)
다시 말해서, 상기 내부 LDPC 복호기(31)의 초기 비트 확률값은 2부분으로, 하나는 정보 비트부이고, 다른 하나는 패러티비트부라 할 수 있다. 상기 패러티비트의 초기 비트확률값은 채널로부터 입력되며, 상기 정보피트의 비트 확률값은 상기 외부 LDPC 복호기(30)로부터 피드백된 확률값에 의해서 얻는다.
이들 두 부분의 초기 확률값은 상기 내부 LDPC 복호기(31)의 국부반복복호시 갱신되므로, 더 신뢰할 만한 비트 확률이 얻을 수 있다. 상기 국부반복복호는 또한 상기 내부 LDPC 복호기(31)와 상기 외부 LDPC 복호기(30)에서 각각 수행될 수 있으며, 상기 내부 LDPC 복호기(31)와 상기 외부 LDPC 복호기(30) 사이에서의 전역반복복호가 수행되는 경우에도 수행될 수 있다.
이와 같이 본 발명의 일 실시예에 따른 직렬연접 LDPC 복호기(3, 3')는 이와 같은 과정을 반복함으로써 전역반복복호를 수행하며 여러 번 수행할 수 있고 최대 전역반복복호 횟수를 설정할 수 있다.
이제 도 5 및 도 6을 참조하여 본 발명의 일 실시예에 따른 직렬연접 LDPC 부호기 및 복호기의 성능을 페이딩 환경에서의 성능에 대해서 설명하겠다.
도 5는 레일리 페이딩 환경에서 본 발명의 일 실시예에 따른 직렬연접 LDPC 부호기의 전역반복복호 효과를 나타내는 그래프이고, 도 6은 레일리 페이딩 환경에서 본 발명의 일 실시예에 따른 직렬연접 LDPC 부호기의 성능을 나타내는 그래프이다.
페이딩 채널에서 LDPC 복호시 내외부 LDPC 평균국부반복횟수를 표 3에 나타내었다.
Eb/N0 LDPC 복호시 평균국부반복횟수
무 전역반복복호 1회 전역반복복호 2회 전역반복복호
내부 LDPC 외부 LDPC 내부 LDPC 외부 LDPC 내부 LDPC 외부 LDPC
4.65dB 24.9 11.8 7.3 0.2 6.3 0.0
4.70dB 24.2 9.8 6.9 0.1 6.3 0.0
4.75dB 23.7 7.4 6.6 0.0 6.2 0.0
표 3과 관련된 본 발명의 일 실시예에 따른 직렬연접 LDPC 복호기의 전역반복복호횟수를 페이딩 채널에서 결정하기 위해서 시뮬레이션에 있어서 최대반복횟수는 내외부 LDPC 모두에서 50으로 설정되고, 블록 인터리버 깊이 d가 50으로 설정되며, 내외부 LDPC 코드의 코드율은 1/3 및 7/8, 즉 전체 코드율은 7/24로 설정되었다. 그리고 1784 비트 입력 프레임 사이즈를 사용하였으며, 60km/h 이동속도인 레일리 페이딩 채널을 사용하였다.
표 3 및 도 5에 도시된 바와 같이, 성능 향상은 전역반복복호횟수가 2가 될 때까지 계속되었다. 전역반복복호 없이 10-6 BER를 얻기 위해서 5.5dB이 요구지만, 2 회 전역반복복호하면 4.78dB까지 감소시킬 수 있었다.
표 3에 나타난 바와 같이, 상기 직렬연접 LDPC 복호기(3)에서 전역반복복호를 수행할 때 상기 내부 LDPC 복호기(31)와 상기 외부 LDPC 복호기(30)에서 각각 수행되는 국소반복복호횟수는 매우 작다는 것을 알 수 있다. 상기 직렬연접 LDPC 복호기(3)에서 1회의 전역반복복호가 수행되는 동안, 상기 외부 LDPC 복호기에서는 4.70dB에서 평균국부반복횟수가 0.1로 감소되는 것을 알 수 있다. 또한, 전역 반복복호횟수는 Eb/N0이 4.75dB로 증가될 때 상기 외부 LDPC 복호기의 평균국부반복횟수가 0.0으로 감소되는 것을 알 수 있다. 표 3에서 0.0은 복호가 수행되지 않는 것을 의미한다. 이는 패러티 체크 조건이 반복복호과정을 시작하기 전에 만족되었기 때문이다.
표 3 및 도 5에서 알 수 있는 바와 같이, 본 발명의 일 실시예에 따르면, 직렬연접 LDPC 복호기(3)는 국부반복복호시에 오류가 없다고 판단되면 복호를 끝내게 되므로 전역반보곡호를 하더라도 복호복잡도가 전역반복복호 회수에 비례하여 크게 증가하지 않으면서도 성능은 크게 향상된다는 것을 알 수 있다.
한편, 도 6을 참조하면, 페이딩 채널상의 성능을 비교할 수 있다. 모든 시뮬레이션 파라미터는 도 5의 시뮬레이션 파라미터와 동일하며, 60km/h의 이동속도를 갖는 레일리 페이딩 채널에서 시뮬레이션하였다.
도 6에 도시된 바와 같이, 터보 부호는 4 내지 16 dB에 걸쳐서 완만한 기울기를 가지며, LDPC 부호, LDPC-터보 부호, 직렬연접 LDPC 부호(1, 1')순으로 성능이 좋아짐을 알 수 있다.
상기 터보부호가 반복복호횟수가 증가할지라도 높은 SNR(signal to nosie ratio)에서 성능이 증가되지 않는 에러마루현상(error floor phenomenon)을 가지기 때문에 가장 나쁜 성능을 갖는다.
상기 직렬연접 LDPC 부호는 단일 LDPC 또는 LDPC-터보 부호의 성능 보다 더 좋은 성능을 모든 Eb/N0 영역에서 나타낸다. 이것은 상기 직렬연접 LDPC 부호는 LDPC 복호가 터보 복호보다 덜 복잡하기 때문에 LDPC-터보 부호보다 복호가 덜 복잡하기 때문이다.
이 때, 페이딩 채널에서는 상기 직렬연접 LDPC 부호가 상기 LDPC-터보 부호보다 훨씬 좋은 성질을 갖는 것은 또한 상기 내부 LDPC(31)가 더 좋은 성능을 가지기 때문이다.
LDPC 복호기에서 반복복호횟수로 복호의 복잡도를 측정할 수 있다는 것은 전술한 바와 같이 알 수 있으며, 상기 내외부 LDPC 부호에서 반복복호횟수는 표 4에 나타낸다.
Eb/N0 LDPC 복호시 평균반복회수
내부 LDPC 부호 외부 LDPC 부호
4.8dB 21.4 4.0
4.9dB 21.2 3.9
5.0dB 20.2 3.2
표 4에 나타낸 바와 같이, 내외부 LDPC 부호의 반복복호횟수는 4.8dB에서 21.4와 4.0이며, 상기 반복복호횟수는 Eb/N0이 증가할수록 감소함을 알 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명은 채널상에서 발생한 에러를 수신 측에서 정정하지 않고 검출만하여 전송 측에 알려 전송 단에서 재전송하여 에러를 제어하는 방식과, 발생한 에러를 재전송하지 않고 정정하는 오류정정부호를 사용하여 에러를 제어하는 방식과, 고속데이터 처리를 위해서 재전송도하면서 오류를 전송하는 하이브리드 재전송 기술 모두에 이용될 수 있다.
본 발명의 일 실시예에 따르면, 멀티미디어 서비스를 위해서 요구되는 10-7이하의 매우 낮은 비트오율을 달성할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 오류정정 성능이 우수하며, 전역반복복호를 하더라도 복호복잡도가 전역반복복호 회수에 비례하여 크게 증가하지 않으면서도 성능을 크게 향상되는 복호방법을 제공할 수 있다.
또한, 본 발명의 일 실시에에 따르면 이동통신시스템의 페이딩 환경에서 우수한 성능을 보이는 직렬연접 LDPC 부호기 및 이를 이용한 복호방법을 제공할 수 있다.

Claims (23)

  1. 페이딩 채널 환경에서 10- 7이하의 매우 낮은 비트오율을 제공하는 직렬연접 LDPC 부호기에 있어서,
    k-비트 정보 비트열 s={s1, s2, s3, ...sk}이 입력되어 n-비트열 t={t1, t2, ...tn}로 부호화되는 외부 LDPC 부호기와,
    상기 부호화된 n-비트열 t={t1, t2, ...tn}을 인터리빙하는 블록 인터리버와,상기 인터리빙된 다시 l-비트열 u={u1, u2, ...ul}로 인코딩하여 전송 부호어로 출력하는 내부 LDPC 부호기를 일렬로 포함하는 직렬연접 LDPC 부호기.
  2. 제 2 항에 있어서,
    상기 블록 인터리버의 깊이는 50인 직렬연접 LDPC 부호기.
  3. 제 1 항에 있어서,
    상기 내부 LDPC 부호기에 연결된 채널 인터리버를 더 포함하는 직렬연접 LDPC 부호기.
  4. 페이딩 채널 환경에서 10- 7이하의 매우 낮은 비트오율을 제공하는 직렬연접 LDPC 복호기에 있어서,
    수신단에서 수신 부호어 Ur ={ur 1 , ur 2''' ,ur l ,}를 수신하여 복호를 수행하여 n-비트열 t={t1, t2, ...tn}에 대한 비트확률값을 구하는 내부 LDPC 복호기와,
    상기 내부 LDPC 복호기로부터 구한 n-비트열 t={t1, t2, ...tn}에 대한 비트확률값을 디인터리빙하는 블록 디인터리버와,
    상기 디인터리버에 의해서 디인터리빙된 정보비트를 다시 복호하는 외부 LDPC 복호기를 일렬로 포함하는 직렬연접 LDPC 복호기.
  5. 제 4 항에 있어서,
    상기 내외부 LDPC 복호기는 각각 국부반복복호를 수행하며, 매 복호시마다 패리티 검사를 통해 수신 부호어 Ur ={ur 1 , ur 2''' ,ur l ,} 내의 오류유무를 검사하는 직렬연접 LDPC 복호기.
  6. 제 5 항에 있어서,
    상기 내외부 LDPC 복호기는 패리티 검사를 수행하는 직렬연접 LDPC 복호기.
  7. 제 5 항에 있어서,
    상기 내부 LDPC 복호기에서 구한 1이 될 i-번째 비트확률값은 p1 ti과 상기 외부 LDPC 복호기의 초기 비트확률값 q1 ti 은 이하의 관계를 만족하는 직렬연접 LDPC 복호기.
    p1 ti = q1 ti
  8. 제 5 항에 있어서,
    상기 국부반복복호횟수의 최대값은 설정가능하며, 상기 블록인터리버에 의해서 성능이 증가할수록 감소하는 직렬연접 LDPC 복호기.
  9. 제 5 항에 있어서,
    상기 외부 LDPC 복호기의 출력에서 갱신된 n-비트확률값{p1 ti ; i = 1, 2, ..., n}이 상기 블록 인터리버에 의해서 인터리빙되고, 상기 내부 LDPC 복호기에 입력되는 전역반복복호를 수행하는 직렬연접 LDPC 복호기.
  10. 제 9 항에 있어서,
    상기 내부 LDPC 복호기는 입력으로 채널에서 수신한 신호(
    Figure 112007024329618-PAT00007
    )와 상기 외부 LDPC 복호기에서 피드백된 비트확률값(
    Figure 112007024329618-PAT00008
    )을 동시에 받아서 초기 비트 확률값(
    Figure 112007024329618-PAT00009
    )을 생성하고 이를 이용해서 복호를 수행하는 직렬연접 LDPC 복호기.
  11. 제 10 항에 있어서,
    상기 비트확률값(
    Figure 112007024329618-PAT00010
    )과 초기 비트확률값(
    Figure 112007024329618-PAT00011
    )은 이하 식을 만족하는 직렬연접 LDPC 복호기.
    Figure 112007024329618-PAT00012
    (여기서
    Figure 112007024329618-PAT00013
    은 상기 외부 LDPC 부호어의 비트사이즈이고
    Figure 112007024329618-PAT00014
    은 상기 내부 LDPC 부호어의 비트사이즈를 나타냄)
  12. 제 10 항에 있어서,
    상기 내부 LDPC 복호기의 초기 비트확률값은 채널로부터 입력되는 패러티보비트확률값과, 상기 외부 LDPC 복호기로부터 피드백되는 정보비트확률값을 포함하는 직렬연접 LDPC 복호기.
  13. 제 9 항에 있어서,
    상기 전역반복복호횟수의 최대값은 설정가능한 직렬연접 LDPC 복호기.
  14. 제 13 항에 있어서,
    상기 전역반복복호횟수는 2회인 직렬연접 LDPC 복호기.
  15. 제 9 항에 있어서,
    상기 블록 인터리버의 깊이는 50인 직렬연접 LDPC 복호기.
  16. 제 9 항에 있어서,
    부호화 과정에서 내부 LDPC 부호기에 채널 인터리버가 연결된 경우에 수신단에 추가되는 채널 디인터리버를 더 포함하며, 상기 채널 디인터리버는 상기 전역반복복호 시 사용되지 않는 직렬연접 LDPC 복호기.
  17. 페이딩 채널 환경에서 10- 7이하의 매우 낮은 비트오율을 제공하는 직렬연접 LDPC 복호기를 이용한 복호방법에 있어서,
    내부 LDPC 복호기에서 수신 부호어 Ur ={ur 1 , ur 2''' ,ur l ,}를 수신하여 복호를 수행하여 n-비트열 t={t1, t2, ...tn}에 대한 비트확률값을 구하는 단계와,
    블록 인터리버에서 상기 내부 LDPC 복호기로부터 구한 n-비트열 t={t1, t2, ...tn}에 대한 비트확률값을 디인터리빙하는 단계와,
    외부 LDPC 복호기에서 상기 디인터리버에 의해서 디인터리빙된 정보비트를 다시 복호하는 단계를 포함하는 직렬연접 LDPC 복호기를 이용한 복호방법.
  18. 제 17 항에 있어서,
    상기 내외부 LDPC 복호기는 각각 국부반복복호를 수행하는 단계를 포함하는 직렬연접 LDPC 복호기를 이용한 복호방법.
  19. 제 18 항에 있어서,
    상기 내부 LDPC 복호기에서 구한 1이 될 i-번째 비트확률값은 p1 ti과 상기 외부 LDPC 복호기의 초기 비트확률값 q1 ti 은 이하의 관계를 만족하는 직렬연접 LDPC 복호기를 이용한 복호방법.
    p1 ti = q1 ti
  20. 제 19항에 있어서,
    상기 외부 LDPC 복호기의 출력에서 갱신된 n-비트확률값{p1 ti ; i = 1, 2, ..., n}이 상기 블록 인터리버에 의해서 인터리빙되고, 상기 내부 LDPC 복호기에 입력되는 전역반복복호가 수행되는 단계를 포함하는 직렬연접 LDPC 복호기를 이용한 복호방법.
  21. 제 9 항에 있어서,
    상기 내부 LDPC 복호기는 입력으로 채널에서 수신한 신호(
    Figure 112007024329618-PAT00015
    )와 상기 외부 LDPC 복호기에서 피드백된 비트확률값(
    Figure 112007024329618-PAT00016
    )을 동시에 받아서 초기 비트 확률값(
    Figure 112007024329618-PAT00017
    )을 생성하고 이를 이용해서 복호를 수행하며,
    상기 비트확률값(
    Figure 112007024329618-PAT00018
    )과 초기 비트확률값(
    Figure 112007024329618-PAT00019
    )은 이하 식을 만족하는 직렬연접 LDPC 복호기를 이용하는 복호방법.
    Figure 112007024329618-PAT00020
    (여기서
    Figure 112007024329618-PAT00021
    은 상기 외부 LDPC 부호어의 비트사이즈이고
    Figure 112007024329618-PAT00022
    은 상기 내부 LDPC 부호어의 비트사이즈를 나타냄)
  22. 제 20 항에 있어서,
    상기 전역반복복호횟수의 최대값은 2로 설정되는 직렬연접 LDPC 복호기를 이용한 복호방법.
  23. 제 20 항에 있어서,
    상기 블록 인터리버의 깊이는 50인 직렬연접 LDPC 복호기.
KR1020070030350A 2007-03-28 2007-03-28 직렬연접 ｌｄｐｃ 부호기, 복호기 및 이를 이용한복호방법 KR20080088030A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070030350A KR20080088030A (ko) 2007-03-28 2007-03-28 직렬연접 ｌｄｐｃ 부호기, 복호기 및 이를 이용한복호방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070030350A KR20080088030A (ko) 2007-03-28 2007-03-28 직렬연접 ｌｄｐｃ 부호기, 복호기 및 이를 이용한복호방법

Publications (1)

Publication Number Publication Date
KR20080088030A true KR20080088030A (ko) 2008-10-02

Family

ID=40150388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070030350A KR20080088030A (ko) 2007-03-28 2007-03-28 직렬연접 ｌｄｐｃ 부호기, 복호기 및 이를 이용한복호방법

Country Status (1)

Country Link
KR (1) KR20080088030A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8522124B2 (en) 2010-04-02 2013-08-27 Samsung Electronics Co., Ltd. Semiconductor device and decoding method thereof
US8826096B2 (en) 2011-12-29 2014-09-02 Korea Advanced Institute Of Science And Technology Method of decoding LDPC code for producing several different decoders using parity-check matrix of LDPC code and LDPC code system including the same
KR20170014610A (ko) * 2015-07-30 2017-02-08 삼성전자주식회사 무선 통신 시스템에서 채널 부호화 및 복호화 방법과 장치
WO2019179404A1 (zh) * 2018-03-19 2019-09-26 华为技术有限公司 通信方法、通信装置和系统
KR20200069657A (ko) 2018-12-07 2020-06-17 이지훈 기타 자동조율기

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8522124B2 (en) 2010-04-02 2013-08-27 Samsung Electronics Co., Ltd. Semiconductor device and decoding method thereof
US8826096B2 (en) 2011-12-29 2014-09-02 Korea Advanced Institute Of Science And Technology Method of decoding LDPC code for producing several different decoders using parity-check matrix of LDPC code and LDPC code system including the same
KR20170014610A (ko) * 2015-07-30 2017-02-08 삼성전자주식회사 무선 통신 시스템에서 채널 부호화 및 복호화 방법과 장치
WO2019179404A1 (zh) * 2018-03-19 2019-09-26 华为技术有限公司 通信方法、通信装置和系统
CN110289933A (zh) * 2018-03-19 2019-09-27 华为技术有限公司 通信方法、通信装置和系统
KR20200069657A (ko) 2018-12-07 2020-06-17 이지훈 기타 자동조율기

Similar Documents

Publication Publication Date Title
JP4291372B2 (ja) 並列連接低密度パリティ検査符号を用いるチャンネル符号化／復号化装置及び方法
JP3857320B2 (ja) 並列連結のテイルバイティング・コンボルーション・コード及びその復号器
US8850286B2 (en) Method and apparatus for encoding and decoding data
JP3494994B2 (ja) 通信システムで直列鎖相構造を有する符号化及び復号化装置
JP4317196B2 (ja) 低密度のパリティ検査符号を用いる通信システムにおける送信装置、受信装置、信号送信方法および信号受信方法
US7873893B2 (en) Method and apparatus for encoding and decoding data
US7774689B2 (en) Encoding and decoding methods and systems
US7925956B2 (en) Method and apparatus for encoding and decoding data
Behairy et al. Parallel concatenated Gallager codes
KR20120091001A (ko) Ｌｄｐｃ 컨벌루션 코드를 사용하여 ｇｎｓｓ 신호 데이터를 통신하는 방법 및 그 시스템
US20070245211A1 (en) Method for encoding/decoding concatenated LDGM code
KR20010075775A (ko) 대역 효율적인 연쇄 티.씨.엠 디코더 및 그 방법들
JP2001203589A (ja) Ｘｏｒコード、これを用いた直列連接符号器及び復号器
US7100101B1 (en) Method and apparatus for concatenated and interleaved turbo product code encoding and decoding
KR20080088030A (ko) 직렬연접 ｌｄｐｃ 부호기, 복호기 및 이를 이용한복호방법
US7873897B2 (en) Devices and methods for bit-level coding and decoding of turbo codes
CN103560798A (zh) 一种新型的基于LDPC的混合型Turbo结构码的编、译码方法
KR101206176B1 (ko) 고성능 연접 ｂｃｈ 기반 순방향 오류 정정 시스템 및 방법
Belkasmi et al. Iterative threshold decoding of product codes constructed from majority logic decodable codes
US20050110286A1 (en) System and method of generating an optimally-repeated turbo code stream
Morero et al. Efficient concatenated coding schemes for error floor reduction of LDPC and turbo product codes
Ayoub et al. Iterative Decoding of Generalized Parallel Concatenated OSMLD Codes
Hedayat et al. Concatenated error-correcting entropy codes and channel codes
JP3514213B2 (ja) 直接連接畳込み符号器、及び、直接連接畳込み符号化方法
KR101354731B1 (ko) 통신 시스템에서 연접 저밀도 생성 행렬 부호 부호화/복호장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J121 Written withdrawal of request for trial